KR100718065B1 - 산화피막 형성방법 - Google Patents

산화피막 형성방법 Download PDF

Info

Publication number
KR100718065B1
KR100718065B1 KR1020060084396A KR20060084396A KR100718065B1 KR 100718065 B1 KR100718065 B1 KR 100718065B1 KR 1020060084396 A KR1020060084396 A KR 1020060084396A KR 20060084396 A KR20060084396 A KR 20060084396A KR 100718065 B1 KR100718065 B1 KR 100718065B1
Authority
KR
South Korea
Prior art keywords
metal layer
oxide film
aluminum
mask
forming method
Prior art date
Application number
KR1020060084396A
Other languages
English (en)
Inventor
김태호
신상현
이영기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060084396A priority Critical patent/KR100718065B1/ko
Application granted granted Critical
Publication of KR100718065B1 publication Critical patent/KR100718065B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

산화피막 형성방법이 개시된다. (a) 제1 금속층에 상기 제1 금속층보다 이온화 경향이 낮은 제2 금속층을 적층하는 단계, (b) 제2 금속층에 천공홀이 형성된 마스크를 적층하는 단계, (c) 천공홀 내부에 노출된 제2 금속층을 제거하는 단계, 및 (d) 천공홀 내부에 노출된 제1 금속층을 양극 산화처리하는 단계를 포함하는 산화피막 형성방법은 제1 금속층에 산화피막을 형성할 시에 산화피막의 응력을 제2 금속층이 지지하여 미세 패턴의 산화피막을 형성할 수 있다.
양극 산화처리, 산화피막, 전해액, 니켈층

Description

산화피막 형성방법{Forming method of oxidative film }
도 1과 도 2는 은 종래기술에 따른 산화피막 형성 방법의 공정도.
도 3은 본 발명의 바람직한 제1 실시예에 따른 산화피막 형성방법의 순서도.
도 4는 본 발명의 바람직한 제1 실시예에 따른 산화피막 형성방법의 공정도.
도 5는 본 발명의 바람직한 제2 실시예에 따른 발광소자 패키지의 평면도.
도 6은 본 발명의 바람직한 제2 실시예에 따른 방광소자 패키지의 단면도,
<도면의 주요 부분에 대한 부호의 설명>
41: 제1 금속층 42: 제2 금속층
43: 마스크 44: 산화피막
45: 천공홀
본 발명은 산화피막 형성방법에 관한 것으로서 더욱 상세하게는 양극 산화에 의한 미세 패턴의 산화피막 형성방법에 관한 것이다.
현재 전자 전기 기술은 21세기 고도 정보 통신 사회의 구현에 발 맞추기 위하여 더 많은 용량의 정보 저장, 더 빠른 정보 처리와 전송, 더 간편한 정보 통신 망의 구축을 위해 빠르게 발전해가고 있다.
특히, 주어진 정보 전송 속도의 유한성이라는 조건 하에서, 이러한 요구 조건을 충족시킬 수 있는 한 방법으로서 그 구성 소자들을 가능한 더욱 작게 구현하는 동시에 신뢰성을 높여 새로운 기능성을 부여하기 위한 방안이 제시되고 있다.
상술한 바와 같이, 전자제품의 경박 단소화 추세에 따라 인쇄회로기판 역시 미세 패턴(fine pattern)화, 소형화 및 패키지화가 동시에 진행되고 있으며, 이에 따라 신호 처리 능력이 뛰어난 회로를 보다 좁은 면적에 구현하기 위해서 고밀도의 기판(line/space≤10㎛/10㎛, Microvia＜30㎛) 제조에 대한 필요성이 대두되고 있다.
알루미늄 또는 그 합금을 이용한 메탈 코어기판은 알루미늄 및 그 산화 피막의 우수한 방열특성과 알루미늄의 우수한 전기전도성, 산화피막의 전기절연 특성 등의 이유로 다양한 패키지 기판에 활용되고 있다.
산화피막의 전기절연성을 이용한 회로 패턴 형성을 위하여 양극 산화처리 공정시 메탈 코어기판에서 돌출 성장된 산화피막 또는 메탈 코어기판 내부로 침투된 산화피막의 두께는 안정된 패키지 기판 구조를 구현하기 위하여 산화층의 경도 및 피막특성을 고려 하여 수십 미크론에서 최대 수백미크론 두께를 형성하게 된다.
좀더 구체적으로 메탈 코어기판 상에 산화피막을 형성하는 방법을 살펴보면, (a) 알루미늄 또는 그 합금의 메탈 코어기판에 대하여 감광성수지 또는 드라이 필름 등을 이용한 포토 리소그래피법에 의해 패터닝하여 마스크를 형성하여 오픈 영역을 형성하는 단계, (b) 메탈 코어기판에 대한 양극 산화를 수행하여 오픈 영역을 통한 산화피막 성장시키는 단계, (c) 산화피막으로 이루어진 절연층과 산화피막 사이에 도전층으로 패키지 기판을 제작하는 단계로 이루어진다.
도 1과 같이 형성하고자 하는 산화피막(14)의 두께가 얇은 경우에는 큰 문제가 없으나, 도 2와 같이 두꺼운 산화피막(24)을 형성하기 할 경우 알루미늄 산화피막(24)의 부피변화에 의하여 마스크(22)와 알루미늄층(21)간의 들뜸 현상이 유발되고, 전해액의 침투로 인한 미세패턴 회로의 구현이 한정적이다. 결과적으로 도 2의 (c)와 같이 단락되어야 할 산화피막(24)이 연결되는 현상이 발생한다.
더욱이 전기적인 절연을 위한 메탈 코어기판의 관통, 돌출 산화피막을 이용하기 위한 패키지 등은 안정적인 패키지 구조를 위하여 보다 두꺼운 산화피막이 요구되며 이러한 공정 수행시 마스크 층의 이탈 및 전해액의 침투로 인하여 전기적인 회로구현이 제한된다
본 발명은 두꺼운 산화피막을 형성하더라도 마스크의 이탈이 발생하지 않고, 미세 패턴을 형성할 수 있는 방법을 제공하고자 한다.
본 발명의 일측면에 따르면, (a) 제1 금속층에 상기 제1 금속층보다 이온화 경향이 낮은 제2 금속층을 적층하는 단계, (b) 제2 금속층에 천공홀이 형성된 마스크를 적층하는 단계, (c) 천공홀 내부에 노출된 제2 금속층을 제거하는 단계, 및 (d) 천공홀 내부에 노출된 제1 금속층을 양극 산화처리하는 단계를 포함하는 산화 피막 형성방법이 개시된다. 제2 금속층은 제1 금속층을 보호할 뿐만 아니라, 제1 금속층에 산화피막을 형성할 시에 산화피막의 응력을 지지하여 산화피막이 제1 금속층 표면으로 확장되지 않도록 한다.
상기 단계(a)에서, 제1 금속층에 제2 금속층을 적층하는 방법은 도금으로 이루어 질 수 있다. 도금으로 제2 금속층을 적층할 경우 제1 금속층과 사이에 틈이 생기지 않기 때문에 밀착력이 우수하게 된다.
상기 제1 금속층은 알루미늄과 알루미늄 합금 중 어느 하나이며, 상기 제2 금속층은 니켈인 것이 바람직하다. 알루미늄은 전기전도성이 우수하며, 양극 산화처리가 용이한 금속이며, 니켈은 알루미늄보다 이온화 경향이 낮아 알루미늄을 보호하는 역할을 할 수 있다.
상기 단계 (d) 이후에, (e) 마스크를 제거하는 단계, (f) 제2 금속층 표면에 제3 금속층을 적층하는 단계를 포함하는 것이 바람직하다. 제2 금속층은 니켈(Ni)이며 제3 금속층은 금(Au)을 사용할 수 있다. 제3 금속층은 금 이외에 은, 구리 등을 이용할 수도 있다.
이하, 본 발명에 따른 산화피막 형성방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 3은 본 발명의 바람직한 제1 실시예에 따른 산화피막 형성방법의 순서도이며, 도 4는 본 발명의 바람직한 제1 실시예에 따른 산화피막 형성방법의 공정도이다. 도 4를 참조하면, 제1 금속층(41), 제2 금속층(42), 마스크(43), 산화피막(44), 천공홀(45)이 도시되어 있다.
도 3의 S31은 제1 금속층(41)에 이온화 경향이 낮은 제2 금속층(42)을 적층하는 단계로서, 도 4의 (a)는 이에 상응하는 공정이다. 제1 금속층(41)은 회로 패턴을 형성하기 위하여 양극 산화처리에 의한 산화피막이 형성될 부분으로 알루미늄 또는 그 합금을 사용할 수 있으며, 산업상 특별한 목적을 위해서 티타늄(Ti), 마그네슘(Mg) 등의 금속을 사용할 수도 있다.
제2 금속층(42)은 도금에 의하여 제1 금속층(41) 상면에 적층된다. 이때의 도금은 전해 또는 무전해 도금일 수 있다. 제2 금속층(42)은 제1 금속층(41)보다 이온화 경향이 낮고, 산화가 잘 되지 않는 것을 사용하여야 한다. 이는 제2 금속층(42)이 외부 환경으로부터 제1 금속층(41)을 보호하는 역할을 수행할 수 있어야 하기 때문이다. 또한 이후 제거되지 않고 남은 제2 금속층(42)에 표면처리를 추가적으로 하여 외부 소자와 접속하는 단자가 될 수 있다. 이온화 경향은 K, Ca ,Na, Mg, Al, Zn, Fe, Ni, Sn, Pb, (H), Cu, Hg, Au, Pt, Ag 순으로 낮아진다. 따라서 알루미늄을 제1 금속층(41)으로 사용할 경우, 이보다 이온화 경향이 낮으나, 수소보다는 이온화가 잘 되는 것을 사용하여야 한다. 이는 알루미늄은 보호하면서, 후의 공정에서 전해액(산성용액)에서 이온화되어 제거 되어야 하기 때문이다. 따라서, 제1 금속층(41)을 알루미늄으로 할 때, 제2 금속층(42)은 아연(Zn)에서 납(Pb) 사이의 금속으로 선택하여야 한다. 이러한 점을 고려하여 제2 금속층(42)은 니켈을 사용하는 것이 바람직하다.
도 3의 S32는 제2 금속층(42)에 천공홀(45)이 형성된 마스크(43)를 적층하는 단계로서 도 4의 (b)는 이에 상응하는 공정이다. 마스크(43)는 미리 기계적으로 천공홀(45)을 형성한 뒤에 접착제를 이용하여 제2 금속층(42) 상면에 적층할 수도 있고, 감광성 필름을 적층후, 노광 및 현상 공정을 거쳐 형성할 수도 있다. 본 공정을 진행하면, 천공홀(45) 내부의 제2 금속층(42)은 외부로 드러난다. 본 실시예에서는 제2 금속층(42)을 적층한 후에 바로 마스크(43)을 적층하였으나, 경우에 따라서는 제2 금속층(42) 상면에 다른 금속층을 더 적층할 수 있다.
도 3의 S33은 천공홀(45) 내부에 노출된 상기 제2 금속층(42)을 제거하는 단계이다. 제2 금속층(42)을 제거하는 전해액은 붕산, 인산, 황산, 크롬산 등이 될 수 있다. 모든 전해액이 수소 양이온(H+)를 포함하고 있기 때문에 이보다 이온화 경향이 높은 제2 금속층(42)은 산화되어 이온으로 전해액 속에 남고, 수소이온은 환원되어 수소기체가 된다. 제2 금속층(42)이 제거되면 도 4의 (c)와 같이,제1 금속층(41)이 노출된다. 추후 양극 산화처리과정 중에 제1 금속층(41)을 보호하기 위하여 제2 금속층(42)의 두께는 어느 정도 보장되어야 하나, S33단계와 같이 제거 공정을 위해서는 너무 두껍게 형성하지 않는 것이 바람직하다.
도 3의 S34는 천공홀(45) 내부에 노출된 제1 금속층(41)을 양극 산화처리하는 단계로서, 도 4의 (d),(e)는 이에 상응하는 공정이다. 일반적으로 양극 산화처리라 함은 금속소재를 적당한 전해액 속에서 양분극 처리해 주면 소재의 표면에 산 화물 피막이 생성되는 처리를 말하며, 이렇게 처리된 산화 피막은 매우 치밀하고 견고하여 내부의 금속을 보호해 주는 역할을 한다. 또한 이러한 산화피막은 전기 절연의 특성을 가지게 된다.
양극 산화처리를 진행하면 처음에는 도 4의 (d)와 같이 얇은 산화피막(44)이 형성된다. 그러나 산화피막(44)이 커지면 주변으로 응력이 발생하게 된다. 이때 이러한 응력을 지지하지 못하면 도 2와 같이 마스크(22)가 이탈하고, 이웃한 산화피막(44)이 연결되는 문제가 발생한다. 그러나 본 실시예와 같이 제2 금속층(42)이 이러한 응력을 지지하기 때문에 산화피막(44)은 횡으로 성장할 수 없다. 이와 같이 제2 금속층(42)이 산화피막(44)을 지지할 수 있는 이유는, 제1 금속층(41)과 제2 금속층(42)의 결합이 도금으로 이루어져 이온 결합되었기 때문이다. 반면 도 2의 경우 알루미늄층(21)과 마스크(22)가 접착제에 의해서 물리적으로 결합되어 있기 때문에, 그 틈으로 전해액이 침투하기 쉽고, 양극 산화처리를 지속할 경우 알루미늄층(21)과 마스크(22) 사이에 산화피막(44)이 성장하여 도2의 (c)와 같은 결과가 된다.
도 4의 (e)와 같이 지속적으로 양극 산화처리 할 경우 제1 금속층(41)은 산화피막(44)에 의해서 절연되게 된다. 그러나 산화피막(44)은 횡으로는 더 이상 성장하지 않기 때문에 폭이 좁은 미세한 패턴을 형성할 수 있게 된다. 이후 마스크를 제거하고, 표면처리와 같은 필요한 공정을 진행할 수 있다. 특히 일반적으로 표면처리는 니켈 도금후 금도금으로 이루어지는데, 제2 금속층(42)이 니켈층인 경우 바로 금도금을 하면 표면처리를 할 수 있게 된다. 이러한 제2 금속층(42)이 형성되어 있지 않을 경우에는 마스크(43)를 제거후 제1 금속층(41) 표면의 불필요한 산화피막을 제거하는 공정을 더 거치기 때문에 이미 형성된 산화피막(44)이 손상될 수 있다.
도 5는 본 발명의 바람직한 제2 실시예에 따른 발광소자 패키지의 평면도이며, 도 6은 본 발명의 바람직한 제2 실시예에 따른 방광소자 패키지의 단면도이다. 도 5와 도 6을 참조하면, 코어 기판(51), 니켈층(52), 산화피막(54), 발광소자(55), 전극(56)이 도시되어 있다.
본 실시예의 코어 기판(51)은 도 4에서 설명한 방법으로 알루미늄을 양극 산화처리하여 산화피막(54)을 형성하였다. 도 5의 (a)에 도시된 바와 같이 발광소자(55) 주변에 산화피막(54) 영역이 형성되어 있으며, 이러한 산화피막(54) 영역은 도 6의 단면도와 코어 기판(51)을 관통하여 형성되어 있으며, 전기적으로 절연된다. 전체적인 패키지의 크기를 줄이기 위해서는 도 6에 도시된 바와 같이 발광소자 주변의 코어 기판(51)과 산화피막(54)의 폭을 줄여야 하고, 이때, 도 4의 방법으로 코어 기판(51)을 양극 산화처리하면 미세 패턴의 산화피막(54)을 형성할 수 있게 된다.
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같은 구성을 갖는 본 발명에 의하면, 알루미늄 또는 그 합금 등으로 이루어진 제1 금속층에 버퍼(Buffer)역할을 하는 제2 금속층 (니켈을 일반적으로 사용) 적층함으로써 양극 산화시 두꺼운 두께의 산화피막을 형성할 수 있다. 또한, 제2 금속층에는 바로 표면처리할 수 있어 공정이 효율적이다.

Claims (5)

  1. (a) 제1 금속층에 상기 제1 금속층보다 이온화 경향이 낮은 제2 금속층을 적층하는 단계:
    (b) 상기 제2 금속층에 천공홀이 형성된 마스크를 적층하는 단계;
    (c) 상기 천공홀 내부에 노출된 상기 제2 금속층을 제거하는 단계; 및
    (d) 상기 천공홀 내부에 노출된 제1 금속층을 양극 산화처리하는 단계를 포함하는 산화피막 형성방법.
  2. 제 1항에 있어서,
    상기 단계(a)에서,
    상기 제1 금속층에 상기 제2 금속층을 적층하는 방법은 도금으로 이루어지는 것을 특징으로 하는 산화피막 형성방법.
  3. 제 1항에 있어서,
    상기 제1 금속층은 알루미늄과 알루미늄 합금 중 어느 하나이며, 상기 제2 금속층은 니켈인 것을 특징으로 하는 산화피막 형성방법.
  4. 제1항에 있어서,
    상기 단계 (d) 이후에,
    (e) 상기 마스크를 제거하는 단계;
    (f) 상기 제2 금속층 표면에 제3 금속층을 적층하는 단계를 포함하는 산화피막 형성방법.
  5. 제4항에 있어서,
    상기 제2 금속층은 니켈(Ni)이며 상기 제3 금속층은 금(Au)인 것을 특징으로 하는 산화피막 형성방법.
KR1020060084396A 2006-09-01 2006-09-01 산화피막 형성방법 KR100718065B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060084396A KR100718065B1 (ko) 2006-09-01 2006-09-01 산화피막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060084396A KR100718065B1 (ko) 2006-09-01 2006-09-01 산화피막 형성방법

Publications (1)

Publication Number Publication Date
KR100718065B1 true KR100718065B1 (ko) 2007-05-14

Family

ID=38270722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060084396A KR100718065B1 (ko) 2006-09-01 2006-09-01 산화피막 형성방법

Country Status (1)

Country Link
KR (1) KR100718065B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322264A (en) 1975-12-09 1982-03-30 U.S. Philips Corporation Method for selective etching of titaniumdioxide relative to aluminum
JPS5821310A (ja) 1981-07-30 1983-02-08 Oki Electric Ind Co Ltd プレ−ナ型磁気バブル素子の製造法
JPS5834176A (ja) 1981-08-25 1983-02-28 Fujitsu Ltd 金属の選択的プラズマ陽極酸化方法
JPS6436024A (en) * 1987-07-31 1989-02-07 Nec Corp Formation of wiring of semiconductor device
JPH01219721A (ja) * 1988-02-19 1989-09-01 Internatl Business Mach Corp <Ibm> 金属絶縁物構造体及び液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322264A (en) 1975-12-09 1982-03-30 U.S. Philips Corporation Method for selective etching of titaniumdioxide relative to aluminum
JPS5821310A (ja) 1981-07-30 1983-02-08 Oki Electric Ind Co Ltd プレ−ナ型磁気バブル素子の製造法
JPS5834176A (ja) 1981-08-25 1983-02-28 Fujitsu Ltd 金属の選択的プラズマ陽極酸化方法
JPS6436024A (en) * 1987-07-31 1989-02-07 Nec Corp Formation of wiring of semiconductor device
JPH01219721A (ja) * 1988-02-19 1989-09-01 Internatl Business Mach Corp <Ibm> 金属絶縁物構造体及び液晶表示装置

Similar Documents

Publication Publication Date Title
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
KR100969412B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2001332445A (ja) コンデンサ
JP4982779B2 (ja) パッケージ用基板の製造方法
KR20130080294A (ko) 커패시터 내장형 인쇄회로기판 및 그의 제조방법
US11876012B2 (en) Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same
JP2011216842A (ja) 放熱基板及びその製造方法
US8853102B2 (en) Manufacturing method of circuit structure
US6521069B1 (en) Green sheet and manufacturing method thereof, manufacturing method of multi-layer wiring board, and manufacturing method of double-sided wiring board
JP2008270317A (ja) 下面電極型固体電解コンデンサ
KR100651474B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
US20140054072A1 (en) Printed circuit board and method for manufacturing the same
KR100718065B1 (ko) 산화피막 형성방법
JP5434364B2 (ja) 固体電解コンデンサの製造方法
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP4730072B2 (ja) 回路基板の製造方法
KR20090091441A (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
JP2005025514A (ja) アンテナ内蔵非接触型ｉｃカード用の導電性シートおよびアンテナ内蔵非接触型ｉｃカード
WO2023157426A1 (ja) 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板
JP5003226B2 (ja) 電解コンデンサシート及び配線基板、並びに、それらの製造方法
JP4466169B2 (ja) 半導体装置用基板の製造方法
JP5409480B2 (ja) 配線基板の製造方法
JP2006049642A (ja) 両面配線テープキャリアの製造方法およびその方法により製造されたテープキャリア
US20140034358A1 (en) Electrode pattern and method of manufacturing the same, printed circuit board using electrode pattern and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee