KR100715011B1 - 버퍼층이 형성된 발광소자와 그의 제조방법 - Google Patents

버퍼층이 형성된 발광소자와 그의 제조방법 Download PDF

Info

Publication number
KR100715011B1
KR100715011B1 KR1020050124219A KR20050124219A KR100715011B1 KR 100715011 B1 KR100715011 B1 KR 100715011B1 KR 1020050124219 A KR1020050124219 A KR 1020050124219A KR 20050124219 A KR20050124219 A KR 20050124219A KR 100715011 B1 KR100715011 B1 KR 100715011B1
Authority
KR
South Korea
Prior art keywords
light emitting
buffer layer
substrate
emitting device
layer
Prior art date
Application number
KR1020050124219A
Other languages
English (en)
Inventor
이재호
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050124219A priority Critical patent/KR100715011B1/ko
Application granted granted Critical
Publication of KR100715011B1 publication Critical patent/KR100715011B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 발광소자에 대한 것이다. 실리콘이 주성분인 기판과, 상기 기판 상에 형성된 버퍼층과, 상기 버퍼층 상에 형성된 절연층과, 상기 절연층 상에 순차적으로 형성된 발광셀을 포함하는 것을 특징으로 하는 발광소자를 제공한다. 상기와 같이 본 발명은 발광소자의 기판으로 열전도도가 우수한 기판을 사용하여 발광소자의 온도를 감소시켜 보다 고휘도의 발광소자를 제공한다.
발광소자, 기판, 실리콘, 질소, 버퍼층, 절연층

Description

버퍼층이 형성된 발광소자와 그의 제조방법{LUMINOUS ELEMENT WITH BUFFER LAYER FORMED AND METHOD FOR MANUFACTURING THE SAME}
도 1은 종래 발광소자의 단면도.
도 2는 본 발명에 따른 발광셀의 단면도.
도 3은 본 발명에 따른 다수개의 발광셀이 연결된 발광소자의 단면도.
도 4a 내지 도 4g는 본 발명에 따른 발광소자의 제조방법을 설명하기 위한 도면.
<도면의 주요부분에 대한 부호의 설명>
100: 기판 220: 버퍼층
240: 절연층 300: 제 1 반도체층
320: 제 1 전극 400: 활성층
500: 제 2 반도체층 520: 제 2 전극
600: 배선
본 발명은 발광소자에 관한 것으로서, 자세하게는 혼합상 버퍼층을 포함하는 발광소자에 대한 것이다.
일반적으로 발광소자는 종래의 발광 장치에 비해 체적이 작고 가볍고, 에너지 소모가 적어 에너지를 절약할 수 있는 등의 여러 장점이 있다. 이러한 장점에도 불구하고도, 그 밝기가 종래의 소자에 비하여 떨어짐으로 인해 표시장치 및 조명장치에 사용되지 못하였다. 물론 발광소자에 인가되는 전류의 크기를 증가시키면 밝기가 증가하지만, 전류의 증가에 따라 열이 과도하게 증가되는 문제점이 발생된다. 따라서, 발광소자의 주 발열체인 발광셀에서 발생되는 열을 감소시키거나 그 열을 외부로 빠르게 배출할 필요가 있다.
종래의 발광소자는 도 1에 도시된 것과 같이 기판과, 상기 기판(10) 상에 순차적으로 성장된 버퍼층(20), N형 반도체층(30), 활성층(40) 및 P형 반도체층(50)과, 상기 N형 반도체층(30) 상에 형성된 N형 전극(32)과, 상기 P형 반도체층(50) 상에 형성된 P형 전극(52)을 포함한다.
상기와 같은 구조의 종래 발광소자는 기판(10)으로 사파이어를 사용한다. 상기 사파이어 기판은 열전도도가 약 25 ~ 30 W/mK 정도밖에 되지 않아 발광소자의 방열에는 역효과를 주게된다. 따라서, 발광소자의 밝기를 증가시키기 위해 인가되는 전류의 크기를 증가시키면 발광셀에서 발생되는 열의 많은 양이 외부로 배출되지 못하고 내부에 갇히게 된다.
따라서, 발광소자를 고출력화 할 수 없는 문제점이 발생한다. 또한, 인가되 는 전류가 커지면 발광소자의 온도가 상승하게 되고 기판과 반도체층 사이의 격자 부정합 및 열팽창계수 차이로 반도체층이 손상을 입는 문제점이 생기게 된다.
상기의 문제점을 해결하기 위해 본 발명은, 혼합상 버퍼층이 형성된 발광소자의 기판으로 열전도도가 우수한 기판을 사용하여 발광소자의 온도를 감소시켜 보다 고휘도의 발광소자를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위해 본 발명은 실리콘이 주성분인 하나의 기판과, 상기 기판 상에 순차적으로 형성된 버퍼층 및 절연층과, 상기 절연층 상에 형성된 다수개의 발광셀과, 상기 다수개의 발광셀을 전기적으로 연결하는 배선을 포함하는 것을 특징으로 하는 발광소자를 제공한다.
이때, 상기 버퍼층은 복수의 고립된 섬영역의 실리콘(Si) 또는 질소(N)를 포함하는 화합물로 형성된 혼합상이다.
상기 버퍼층은 복수의 고립된 섬영역의 SiN(x)를 포함하는 영역 및 상기 섬영역 사이의 부분을 채우는 GaN계를 포함하는 혼합상 버퍼층을 포함하고, 상기 x는 1 내지 5일 수 있다.
또한, 상기 버퍼층은 복수의 고립된 섬영역의 SiN(x)를 포함하는 영역 및 상기 섬영역을 덮는 GaN계를 포함하는 혼합상 버퍼층을 포함하고, 상기 x는 1 내지 5일 수 있다.
더욱이, 본 발명은 실리콘이 주성분인 기판 상에 복수의 고립된 섬영역의 실리콘(Si) 또는 질소(N)를 포함하는 화합물 버퍼층을 형성하는 단계; 상기 버퍼층 상에 알루미늄(Al)을 포함하는 질화물 절연층을 형성하는 단계; 상기 절연층 상에 제 1 및 제 2 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광소자의 제조방법을 제공한다.
이때, 상기 버퍼층을 형성하는 단계는 기판 상에 실란(SiH4) 또는 이염화실란(SiH2Cl2)과, 이산화질소(N2O) 또는 암모늄(NH4)으로 SiN(x)층을 형성하는 단계를 포함하고 계속해서 그 위에 트리메틸갈륨 가스를 혼입하여 혼합상 버퍼층을 형성시키는 단계를 포함하고, 상기 x는 1 내지 5인 것을 특징으로 한다.
본 발명에서는 열전도가 우수한 기판을 사용하여 발광소자의 온도를 안정적으로 유지하고자 한다. 그러나 종래 사파이어 기판에서 사용된 버퍼층은 본 발명의 실리콘이 주성분인 기판과는 격자구조가 다르기 때문에 상기와 같은 실리콘이 주성분인 기판을 사용하기 위해서는 다른 구조의 버퍼층을 사용해야 한다. 또한, 절연성인 사파이어 기판과는 달리 실리콘이 주성분인 기판은 도전성이므로 절연을 위한 구조 역시 필요하다. 이하, 상기한 구조에 대해 도면을 참조하여 상세히 설명하기로 한다.
그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상의 동일 부호는 동일한 요소를 지칭한다.
도 2 및 도 3은 본 발명의 제 1 실시예에 따른 발광소자의 단면도이다.
도 2를 참조하여 본 발명의 제 1 실시예에 따른 발광소자를 살펴보면, 상부에 버퍼층(220) 및 절연층(240)이 순차적으로 형성된 기판(100)과; 상기 절연층(240) 상에 형성된 제 1 반도체층(300)과, 상기 제 1 반도체층(300) 상의 일부 영역에 형성된 활성층(400)과, 상기 활성층(400) 상에 형성된 제 2 반도체층(500)과, 상기 제 2 반도체층(500) 상에 형성된 제 2 전극(520)과, 상기 제 1 반도체층(300) 상에 형성된 제 1 전극(320)을 포함한 발광셀;을 포함한다. 이때, 상기 제 2 전극(520) 상에 (도시되지 않은) 본딩패드용 전극물질을 더 포함할 수 있다.
상기 기판(100)은 발광소자를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, 실리콘이 주성분이며 열전도도가 50 W/mK 이상인 열전도성이 우수한 기판을 사용한다. 상기와 같은 실리콘이 주성분인 기판(100)은 실리콘(Si), 탄화실리콘(SiC)과 같은 기판으로서, 상기 실리콘(Si) 기판은 약 150 W/mK의 열전도도를 갖고, 탄화실리콘(SiC) 기판의 경우 약 400 W/mK의 열전도도를 갖는다. 상기와 같은 실리콘(Si) 및 탄화실리콘(SiC) 기판(100)은 종래 사파이어 기판보다 열전도가 우수하여 발광소자에 인가되는 전류를 높이더라도 발광소자의 온도를 안정적으로 유지할 수 있다.
발광소자의 밝기는 전류에 비례하므로 보다 고휘도의 발광소자를 제작하기 위해서는 발광소자에 높은 전류를 인가해야한다. 하지만, 전류를 높이면 발광소자의 온도 역시 증가하게 된다. 따라서, 상기와 같은 열전도성이 우수한 기판(100)을 사용하여 발광소자 내부의 열을 외부로 빠르게 배출하여 보다 고휘도의 발광소자를 제작할 수 있다. 하지만, 이러한 기판(100) 상에 질화물 반도체층을 형성하기 위해서는 종래의 사파이어 기판에서 사용하던 버퍼층과는 다른 버퍼층을 사용하여 기판과 질화물 반도체층의 격자부정합을 줄여야 한다.
상기 버퍼층(220)은 상기와 같은 본 발명의 기판(100)과 상기 기판(100) 상에 성장되는 질화물 반도체층의 격자부정합을 줄여 성장을 용이하게 하기 위한 것으로서, 기판(100)인 실리콘(Si) 또는 탄화실리콘(SiC)과 격자구조가 유사한 실리콘(Si) 또는 질소(N) 원자가 복수의 고립된 섬영역의 형태로 이루어져 있다. 즉, 질화실리콘(SiN)을 제 1 버퍼층(220a)으로 하고 상기 제 1 버퍼층(220a)을 덮는 질화갈륨(GaN)을 제 2 버퍼층(220b)으로 하여 버퍼층(220)을 형성한다. 이때, 상기 버퍼층(220)은 섬영역의 제 1 버퍼층(220a) 사이에 제 2 버퍼층(220b)을 성장시킨 혼합상을 버퍼층(220)으로 할 수 있다. 상기와 같이 버퍼층을 섬 형태로 형성하면 변형이 최소화된다.
상기 절연층(240)은 도전성인 기판(100)과 질화물 반도체층을 절연시키기 위한 것으로서, 버퍼층(240)의 섬영역 사이의 부분을 채우는 알루미늄을 포함하는 질화물, 즉, 질화알루미늄(AlN)과 같은 재료를 성장시켜 형성된다.
상기 제 1 반도체층(300)은 통상 전자가 생성되는 N형 질화물 반도체층으로서, N형 화합물 반도체층과 N형 클래드층으로 형성된다. 이때, N형 화합물 반도체층은 N형 불순물이 도핑된 질화물을 사용한다.
상기 활성층(400)은 소정의 밴드갭과 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, 활성층(400)을 이루는 물질의 종류에 따라 전자 및 정공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 조성이 제어된 반도체 재료를 활성층(400)으로 사용하는 것이 바람직하다.
상기 제 2 반도체층(500)은 통상 정공이 생성되는 P형 질화물 반도체층으로서, P형 클래드층과 P형 화합물 반도체층으로 형성된다. 이때, P형 화합물 반도체층은 P형 불순물이 도핑된 질화물을 사용한다.
상기 제 1 반도체층(300) 상에 형성되는 제 1 전극(320)은 오믹성 금속으로서, 게르마늄(Ge), 니켈(Ni) 및 금(Au) 또는 이들의 합금을 도포하여 형성한다.
상기 제 2 반도체층(500) 상에 형성되는 제 2 전극(520)은 투명 전도성 박막인 산화 인듐주석(Indium Tin Oxide, ITO)으로서, 상기 산화 인듐주석 상의 일정 위치에 크롬(Cr) 및 금(Au) 또는 이들의 합금을 도포하여 (도시되지 않은) 본딩패드용 전극물질을 형성할 수 있다.
한편, 상기와 같은 발광셀을 다수개 연결하여 교류형 발광소자로 사용할 수 있다. 하기에서는 이러한 교류형 발광소자에 대해 살펴보기로 한다.
도 3은 본 발명에 따른 다수개의 발광셀이 형성된 발광소자의 단면도이다.
도 3을 참조하면, 본 발명에 따른 다수개의 발광셀이 형성된 발광소자는, 본 발명에 따른 열전도가 우수한 기판(100)과, 상기 기판(100) 상에 형성된 다수개의 발광셀과, 상기 발광셀 간을 연결하는 배선(600)을 포함한다.
상기 발광셀은 상부에 버퍼층(220) 및 절연층(240)이 형성된 기판(100) 상에 형성된 제 1 반도체층(300)과, 상기 제 1 반도체층(300)의 일부 영역에 형성된 활성층(400)과, 상기 활성층(400) 상에 형성된 제 2 반도체층(500)을 포함한다. 이때, 상기 제 1 반도체층(300)과 제 2 반도체층(500) 상에 형성된 제 1 전극(320) 및 제 2 전극(520)을 포함할 수 있다.
상기 절연층(240)은 도전성인 기판(100)과 질화물 반도체층을 절연시키기 위한 것으로서, 버퍼층(240)의 섬영역 사이의 부분을 채우는 알루미늄을 포함하는 질화물, 즉 질화알루미늄(AlN)과 같은 재료를 성장시켜 형성된다.
도 4a 내지 도 4g는 본 발명의 일실시예에 따른 발광소자의 제조공정을 설명하기 위한 도면이다.
반도체의 증착 및 성장 방법으로는 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition, MOCVD), 화학 증착법(Chemical Vapor Deposition, CVD), 플라즈마 화학 증착법(Plasma-enhanced Chemical Vapor Deposition, PCVD), 분자선 성장법(Molecular Beam Epitaxy, MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy, HVPE) 등을 포함한 다양한 방법이 있으나, 본 발명의 실시예에서는 유기금속 화학 증착법을 사용한다.
상기 유기금속 화학 증착법은 유기금속 원료물질을 사용하고, 화학 반응을 이용하여 기판 상에 금속 산화막을 형성하는 박막 형성법으로서, 진공으로 된 챔버 안에서 가열된 기판에 증기압이 높은 금속의 유기 화합물 증기를 보내어 그 금속의 막을 기판에 성장시킨다. 특정 조건에서는 화합물 반도체의 결정을 에피택셜 (epitaxial)층으로 성장시킬 수 있다.
도 4a 내지 도 4g를 참조하면, 본 발명의 일실시예에 따른 발광소자는 우선 실리콘(Si) 또는 탄화실리콘(SiC) 기판(100)을 준비하고(도 4a), 상기 기판(100) 상에 유기 금속 화학 증착법으로 실란(SiH4) 또는 이염화실란(SiH2Cl2) 및 이산화질소(N2O) 또는 암모늄(NH4) 가스를 주입하여 기판의 표면에 x가 1 내지 5인 SiN(x)(도면부호 220a)를 복수의 고립된 섬영역의 형태로 성장시켜 제 1 버퍼층으로 하고, 계속해서 그 위에 트리메틸갈륨(trimethyl gallium, TMG) 가스를 혼입하여 상기 제 1 버퍼층을 덮는 질화갈륨(GaN)층(도면부호 220b)을 형성하여, x가 1 내지 5인 SiN(x)(도면부호 220a)와 질화갈륨(GaN)계 층(도면부호 220b)의 혼합상을 버퍼층(220)으로 형성한다(도 4b의 (a)).
이때, 상기 버퍼층(220)은 도 4b의 (b)에 도시된 것처럼 복수의 고립된 섬영역의 x가 1 내지 5인 SiN(x)(도면부호 220a)와, 상기 SiN(x) 사이에 형성된 질화갈륨(GaN)계(도면부호 220b)의 혼합상으로 형성될 수 있다. 즉, 기판(100) 상에 유기 금속 화학 증착법으로 실란(SiH4) 또는 이염화실란(SiH2Cl2) 및 이산화질소(N2O) 또는 암모늄(NH4) 가스를 주입하여 기판(100)의 표면에 x가 1 내지 5인 SiN(x)를 복수의 고립된 섬영역의 형태로 형성하고, 트리메틸갈륨(trimethyl gallium, TMG) 가스를 혼입하여 상기 섬영역 사이의 부분을 채우는 혼합상 버퍼층(220)을 성장시켜, x가 1 내지 5인 SiN(x)(도면부호 220a)와 질화갈륨(GaN)(도면부호 220b)계의 혼합상이 평면적으로 동시에 성장된 버퍼층(220)으로 형성할 수 있다.
한편, 상기와 같은 버퍼층(220) 상에 알루미늄(Al)을 포함하는 질화물층을 성장한다. 즉, 질화알루미늄(AlN)과 같은 물질을 0.1 ~ 30㎛의 두께로 성장한다.
이후, 상기 절연층(240) 상에 N형 반도체층(300), 활성층(400), P형 반도체층(500)을 순차적으로 성장한다(도 4d).
상기와 같이 성장된 반도체층에 마스크를 이용한 사진 식각공정을 실시하여 기판이 드러나도록 하여 각각의 셀들이 전기적으로 분리되도록 한다. 즉, 상기 마스크를 식각마스크로 하는 식각공정을 통해 P형 반도체층(500), 활성층(400), N형 반도체층(300), 절연층(240), 버퍼층(220)의 일부를 제거하여 기판(100)을 노출시킨다(도 4b). 하지만, 이에 한정되지 않고 P형 반도체층(500), 활성층(400), N형 반도체층(300)의 일부를 제거하여 절연층(240)이 드러나도록 하여 각각의 셀들이 전기적으로 분리되게 할 수도 있다.
한편, 상기 마스크는 감광막을 이용하여 형성한다. 또한, 식각 공정은 습식, 건식 식각공정을 실시할 수 있으며, 본 실시예에서는 플라즈마를 이용한 건식식각을 하는 것이 바람직하다.
상기 공정을 실시한 다음, 각 셀의 N형 반도체층(300)이 노출되도록 P형 반도체층(500) 및 활성층(400)을 식각한다(도 4c). 즉, 기판(100)을 노출시키는 제 1 마스크를 이용한 제 1 식각을 실시한 다음, N형 반도체층(300)을 노출시키기 위해 P형 반도체층(500) 및 활성층(400)의 소정 영역을 노출시키는 제 2 마스크를 이용한 제 2 식각을 실시한다.
상기 노출된 N형 반도체(300) 상에는 오믹성 금속 물질을 도포하고, P형 반 도체층(500)의 타부에는 투명 전도성 박막(Indium Tin Oxide, ITO)으로 된 투명전극을 도포하고, 상기 투명전극 상의 일정 위치에 (도시되지 않은) 본딩패드용 전극 물질을 형성하여 N형 전극(320)과 P형 전극(520)을 형성한다.
이후, 상기 N형 반도체층(300) 상의 N형 전극(320)과 인접한 P형 반도체층(500) 상의 P형 전극(520)이 소정의 브리지(Bridge) 공정 또는 스탭커버(Step Cerver) 등의 공정을 이용하여 전기적으로 연결하여 도 2와 같은 발광소자를 제작한다. 이때, 상기 P형 반도체층(500) 상에 P형 전극(520)이 투명전극으로 형성될 경우 투명전극의 일부를 포토공정으로 식각하여 P형 반도체층을(500) 노출시키고, (도시되지 않은) P형 본딩패드가 형성될 수 있다. 상기와 같이 제작된 교류형 발광소자 어레이 기판을 단위 발광소자로 분리하면 교류전원에서 동작 가능한 교류형 발광소자가 완성된다. 이때, 상기 전극(320, 520)을 형성한 상태에서 도 4g에 도시된 바와 같이 I-I'의 구간을 분리하여 하나의 발광셀 만으로 발광소자를 제작할 수도 있다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 기술분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
상기에서 설명한 바와 같이 본 발명은, 혼합상 버퍼층을 포함하는 열전도도가 우수한 기판을 사용하여 발광소자의 온도를 감소시켜 보다 고휘도의 발광소자를 제공할 수 있다.

Claims (7)

  1. 실리콘이 주성분인 기판과,
    상기 기판 상에 형성된 버퍼층과,
    상기 버퍼층 상에 형성된 절연층과,
    상기 절연층 상에 순차적으로 형성된 발광셀을 포함하는 것을 특징으로 하는 발광소자.
  2. 실리콘이 주성분인 하나의 기판과,
    상기 기판 상에 순차적으로 형성된 버퍼층 및 절연층을 포함하고,
    상기 발광셀은 다수개가 상기 절연층 상에 형성되고,
    상기 다수개의 발광셀은 전기적으로 연결된 것을 특징으로 하는 발광소자.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 버퍼층은 실리콘 또는 질소를 포함하는 복수의 고립된 섬영역의 화합물로 형성된 혼합상인 것을 특징으로 하는 발광소자.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 버퍼층은 SiN(x)를 포함하는 복수의 고립된 섬 영역 및 상기 섬 영역사이를 채우는 GaN계의 혼합상 버퍼층을 포함하고,
    상기 x는 1 내지 5인 것을 특징으로 하는 발광소자.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 버퍼층은 SiN(x)를 포함하는 복수의 고립된 섬 영역 및 상기 섬 영역을 덮는 GaN계의 혼합상 버퍼층을 포함하고,
    상기 x는 1 내지 5인 것을 특징으로 하는 발광소자.
  6. 실리콘이 주성분인 기판 상에 복수의 고립된 섬영역의 실리콘(Si) 또는 질소(N)를 포함하는 화합물 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 알루미늄(Al)을 포함하는 질화물 절연층을 형성하는 단계;
    상기 절연층 상에 제 1 및 제 2 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광소자의 제조방법.
  7. 청구항 6에 있어서,
    상기 버퍼층을 형성하는 단계는 기판 상에 실란(SiH4) 또는 이염화실란(SiH2Cl2)과, 이산화질소(N2O) 또는 암모늄(NH4)으로 SiN(x)층을 형성하는 단계를 포함하고 계속해서 그 위에 트리메틸갈륨 가스를 혼입하여 혼합상 버퍼층을 형성시키는 단계를 포함하고,
    상기 x는 1 내지 5인 것을 특징으로 하는 발광소자의 제조방법.
KR1020050124219A 2005-12-15 2005-12-15 버퍼층이 형성된 발광소자와 그의 제조방법 KR100715011B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050124219A KR100715011B1 (ko) 2005-12-15 2005-12-15 버퍼층이 형성된 발광소자와 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050124219A KR100715011B1 (ko) 2005-12-15 2005-12-15 버퍼층이 형성된 발광소자와 그의 제조방법

Publications (1)

Publication Number Publication Date
KR100715011B1 true KR100715011B1 (ko) 2007-05-09

Family

ID=38269826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050124219A KR100715011B1 (ko) 2005-12-15 2005-12-15 버퍼층이 형성된 발광소자와 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100715011B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101042562B1 (ko) 2011-02-28 2011-06-20 박건 Wurtzite 파우더를 이용한 질화물계 발광소자 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244202A (ja) 2004-01-26 2005-09-08 Showa Denko Kk Iii族窒化物半導体積層物
KR20050096509A (ko) * 2004-03-31 2005-10-06 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20060076903A (ko) * 2004-12-29 2006-07-05 (주)에피플러스 버퍼층에 광 산란수단을 구비한 질화갈륨 소자 및 그제작방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244202A (ja) 2004-01-26 2005-09-08 Showa Denko Kk Iii族窒化物半導体積層物
KR20050096509A (ko) * 2004-03-31 2005-10-06 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20060076903A (ko) * 2004-12-29 2006-07-05 (주)에피플러스 버퍼층에 광 산란수단을 구비한 질화갈륨 소자 및 그제작방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101042562B1 (ko) 2011-02-28 2011-06-20 박건 Wurtzite 파우더를 이용한 질화물계 발광소자 및 그 제조 방법
WO2012118251A1 (ko) * 2011-02-28 2012-09-07 (주)세미머티리얼즈 Wurtzite 파우더를 이용한 질화물계 발광소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
CN102067343B (zh) 用于制造光电子器件的方法以及光电子器件
RU2523747C2 (ru) Iii-нитридный светоизлучающий прибор, включающий бор
TWI469187B (zh) 電路結構
CN103578926B (zh) 半导体缓冲结构、半导体器件和制造半导体器件的方法
US20090261376A1 (en) Nitride semiconductor light emitting diode and method of fabricating the same
KR20100093872A (ko) 질화물 반도체 발광소자 및 그 제조방법
US8125001B2 (en) Method for manufacturing gallium oxide based substrate, light emitting device, and method for manufacturing the light emitting device
CN103094314A (zh) 在硅衬底上生长iii-氮化物的新方法
KR20210006373A (ko) 다이오드 매트릭스를 갖는 광전자 디바이스를 제조하기 위한 프로세스
KR100705225B1 (ko) 수직형 발광소자의 제조방법
CN101635328A (zh) 发光二极管及其形成方法
TW202147599A (zh) Led前驅物
US8372727B2 (en) Method for fabricating light emitting device
US20130014694A1 (en) Method of growing semiconductor epitaxial thin film and method of fabricating semiconductor light emitting device using the same
US8247244B2 (en) Light emitting device and method of manufacturing the same
KR100715011B1 (ko) 버퍼층이 형성된 발광소자와 그의 제조방법
CN116825916A (zh) Led结构及led结构的制备方法
TW202123488A (zh) 併入應變鬆弛結構的led前驅物
US8541772B2 (en) Nitride semiconductor stacked structure and method for manufacturing same and nitride semiconductor device
US20230299118A1 (en) Led structure and preparing method of led structure
KR100697666B1 (ko) 이중버퍼층이 형성된 발광소자 및 그 제조방법
KR100699057B1 (ko) 발광소자 및 그 제조방법
JP2004193498A (ja) 半導体発光素子及びその製造方法
US20120319160A1 (en) Method for Reducing Stress in Epitaxial Growth
KR20110013845A (ko) 발광다이오드 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee