KR100712818B1 - 구리 배선 형성 방법 - Google Patents
구리 배선 형성 방법 Download PDFInfo
- Publication number
- KR100712818B1 KR100712818B1 KR1020050124453A KR20050124453A KR100712818B1 KR 100712818 B1 KR100712818 B1 KR 100712818B1 KR 1020050124453 A KR1020050124453 A KR 1020050124453A KR 20050124453 A KR20050124453 A KR 20050124453A KR 100712818 B1 KR100712818 B1 KR 100712818B1
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- film
- copper
- reactive
- copper wiring
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 58
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 58
- 239000010949 copper Substances 0.000 title claims abstract description 58
- 239000007789 gas Substances 0.000 claims abstract description 37
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000005751 Copper oxide Substances 0.000 claims abstract description 24
- 229910000431 copper oxide Inorganic materials 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 239000011261 inert gas Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000006227 byproduct Substances 0.000 claims abstract description 9
- 238000004140 cleaning Methods 0.000 claims abstract description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 26
- 229910052786 argon Inorganic materials 0.000 claims description 13
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 150000002431 hydrogen Chemical class 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 229910004205 SiNX Inorganic materials 0.000 claims description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 238000005546 reactive sputtering Methods 0.000 claims description 3
- 230000008685 targeting Effects 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910016553 CuOx Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
산화구리막으로 인한 소자 페일을 방지할 수 있는 구리 배선 형성 방법을 제공한다. 본 발명의 실시예에 따른 배선 형성 방법은, 다마신 패턴이 형성된 절연막에 구리막을 증착하여 상기 다마신 패턴을 갭필하는 단계; 상기 구리막을 평탄화하여 구리 배선을 형성하는 단계; 스퍼터 에치 챔버에 반도체 기판을 배치하는 단계; 불활성 가스와 반응성 가스의 혼합 가스를 상기 스퍼터 에치 챔버(sputter etch chamber)에 공급하여 구리 배선 표면에 형성된 산화구리막을 반응성 예비 세정(reactive preclean) 공정으로 제거하는 단계; 반응성 가스가 혼합된 불활성 가스 또는 순수 불활성 가스를 상기 스퍼터 에치 챔버에 공급하여 부산물을 제거하는 단계; 및 상기 반도체 기판을 반응성 예비 세정 공정과 진공 단절없이 알에프 마그네트론 스퍼터 챔버로 이동시킨 후, 구리 배선 및 절연막을 덮는 캡핑막을 증착하는 단계를 포함한다.
구리 배선, 캡핑막, 증착, 반응성 예비 세정, 산화구리막, 수소 가스, 스퍼터 에치
Description
도 1은 본 발명의 실시예에 따른 구리 배선 증착 방법의 공정 블록도이다.
도 2는 구리 배선에 산화구리막 및 부산물이 형성된 상태를 나타내는 단면도이다.
본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것으로, 보다 상세하게는 구리 배선을 캡핑하는 캡핑막의 형성 방법에 관한 것이다.
최근, 반도체 집적회로가 고집적화 됨에 따라 제한된 면적 내에서 배선과 배선을 효과적으로 연결하는 방법들이 제시되고 있다. 그 중, 집적회로에서의 배선을 다층화 하는 다층 배선 방법이 주로 사용되고 있는데, 상기한 다층 배선 방법을 적용하면 반도체 소자간에 배선이 통과되는 공간을 고려할 필요가 없기 때문에 반도체 칩의 크기를 작게 제조할 수 있다.
이에 따라, 근래에는 저항(Rs)이 작은 구리를 다마신 공정을 이용하여 배선으로 형성하는 다층 배선 방법이 개발되어 있다.
다층 배선을 형성하기 위한 다마신 공정으로는 싱글 다마신 또는 듀얼 다마 신 공정이 있는데, 이 중에서 상기한 듀얼 다마신 공정은 반도체 기판에 형성된 절연막을 비아 퍼스트(via first) 또는 트렌치 퍼스트(trench firsy) 방식에 따라 식각하여 듀얼 다마신 패턴을 형성하고, 듀얼 다마신 패턴에 구리를 증착하여 듀얼 다마신 패턴을 매립하는 구리막을 형성한 후, 상기 구리막을 화학기계적 연마(CMP) 공정을 이용하여 평탄화함으로써 구리 배선을 형성하는 공정을 말한다.
이하, 종래의 구리 배선 형성 방법에 대해 보다 상세히 설명하면 다음과 같다.
반도체 기판 상에 절연막을 형성하고, 사진 공정 및 식각 공정을 이용하여 절연막을 패터닝하여 듀얼 다마신 패턴을 형성한다. 이때, 상기 듀얼 다마신 패턴은 비아 퍼스트 또는 트렌치 퍼스트 방식 중 어느 한 방식으로 형성할 수 있다.
이후, 스퍼터링 방법을 이용하여 상기 듀얼 다마신 패턴에 배리어막과 씨드층을 형성하고, 전기 화학적 도금(Electric Chemical Plating) 방법을 이용하여 상기 듀얼 다마신 패턴을 갭필(gap fill)하는 구리막을 증착하며, 평탄화 공정을 진행하여 구리 배선을 형성한다.
이어서, 화학 기상 증착 방법을 이용하여 플라즈마 표면 처리를 진행한 후, 캡핑막을 증착한다.
그리고, 상기한 절연막을 형성하는 공정부터 순차적으로 반복 실시하여 다층 배선을 제조한다.
그런데, 일반적으로 상기 구리 배선을 형성한 후에는 구리 배선의 표면에 산화구리막(CuOx layer)이 형성된다.
상기한 산화구리막은 대기 상태의 공정 챔버들 사이의 공기 중에서 반도체 기판을 이동시키는 구리 배선이 대기중의 산소에 노출되거나, 진공 챔버 내에 잔류하는 적은 양의 산소에 구리 배선이 노출됨으로 인해 구리 배선이 산소와 반응하여 형성된다.
이에 따라, 상기한 산화구리막을 제거하기 위해 종래에는 화학 기상 증착 방법을 이용하여 플라즈마 표면 처리를 진행한 후 캡핑막을 증착하고 있지만, 상기한 표면 처리로는 산화구리막을 효과적으로 제거하지 못하고 있는 실정이다.
따라서, 산화구리막의 미제거로 인해 배선 저항이 증가되고, 일렉트로마이그레이션(electromigration) 저항이 감소되며, 이로 인해 소자 페일(fail)이 발생되는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 그 목적은 산화구리막으로 인한 소자 페일을 방지할 수 있는 구리 배선 형성 방법을 제공하는 것이다.
상기한 목적을 달성하기 위하여 본 발명은,
다마신 패턴이 형성된 절연막에 구리막을 증착하여 상기 다마신 패턴을 갭필하는 단계;
상기 구리막을 평탄화하여 구리 배선을 형성하는 단계;
스퍼터 에치 챔버에 반도체 기판을 배치하는 단계;
불활성 가스와 반응성 가스의 혼합 가스를 상기 스퍼터 에치 챔버(sputter etch chamber)에 공급하여 구리 배선 표면에 형성된 산화구리막을 반응성 예비 세정(reactive preclean) 공정으로 제거하는 단계;
반응성 가스가 혼합된 불활성 가스 또는 순수 불활성 가스를 상기 스퍼터 에치 챔버에 공급하여 부산물을 제거하는 단계; 및
상기 반도체 기판을 반응성 예비 세정 공정과 진공 단절없이 알에프 마그네트론 스퍼터 챔버로 이동시킨 후, 구리 배선 및 절연막을 덮는 캡핑막을 증착하는 단계
를 포함하는 구리 배선 형성 방법을 제공한다.
본 발명을 실시함에 있어서, 상기 절연막은 USG, FSG 및 USG을 순서대로 적층하여 형성할 수 있다.
그리고, 반응성 예비 세정 공정에서는 불활성 가스로 헬륨(He) 가스 또는 아르곤(Ar) 가스를 사용하고, 반응성 가스로 수소(H2) 가스를 사용하며, 셀프 디씨 바이어스(self DC bias)로 -50 내지 -500V의 전압을 인가할 수 있다.
그리고, 상기 부산물을 제거하는 단계에서는 불활성 가스로 아르곤 가스를 사용하고, 반응성 가스로 수소 가스를 사용할 수 있다.
한편, 본 발명은 다마신 패턴이 형성된 절연막에 구리막을 증착하기 전에 디가스(degas) 공정을 더욱 실시할 수 있으며, 상기 디가스 공정 후에는 다마신 패턴에 의해 노출된 하부 구리 배선 또는 하부 캡핑막의 산화구리막을 제거하기 위한 공정을 필요에 따라 선택적으로 더욱 실시할 수 있다.
그리고, 캡핑막을 증착하는 단계에서는 Si 또는 SiNx를 타겟으로 하는 반응 성 스퍼터 방법을 사용하고, 순수 아르곤 가스, 수소가 혼합된 아르곤 가스, 질소 가스를 사용하며, 캡핑막을 상온 내지 400℃ 이하의 온도에서 증착한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 구리 배선 증착 방법의 공정 블록도를 도시한 것이고, 도 2는 구리 배선에 산화구리막 및 부산물이 형성된 상태를 나타내는 단면도를 도시한 것이다.
본원 발명은 듀얼 다마신에 의해 구리 배선을 형성한 후 상기 구리 배선의 상부에 형성되는 산화구리막을 알에프 스퍼터 에치 방식(RF sputter etch)인 반응성 예비 세정(reactive preclean) 공정을 이용하여 제거하고, 진공 단절 없이 알에프 마그네트론 스퍼터링(RF magnetron sputtering) 방법에 의해 캡핑막을 형성하는 것에 특징이 있다.
보다 구체적으로 설명하면, 반도체 기판의 하부 구조물 위에 절연층(10)을 형성한다.
상기 하부 구조물은 하부 구리 배선을 포함할 수 있으며, 절연층(10)은 USG(12)/FSG(14)/USG(16)로 형성할 수 있다.
이어서, 사진 공정과 식각 공정을 이용하여 상기 절연막(10)에 듀얼 다마신 패턴을 형성한다. 물론, 상기 절연막(10)에는 듀얼 다마신 패턴(20)과 함께 싱글 다마신 패턴(25)이 더욱 형성될 수도 있다.
계속하여, 스퍼터링 방법을 이용하여 듀얼 다마신 패턴(20)에 배리어막과 씨드층을 형성하고, 전기 화학적 도금 방법을 이용하여 상기 듀얼 다마신 패턴(20)을 갭필하는 구리막을 형성한다.
여기에서, 상기 배리어막과 씨드층을 형성하기 전에 디가스(degas) 공정을 실시할 수 있는데, 상기 디가스 공정은 반도체 기판 내의 가스를 방출시켜 제거하는 공정을 말한다.
그리고, 상기 디가스 공정 후에는 듀얼 다마신 패턴(20)에 의해 노출되어 있는 하부 구리 배선의 표면에 형성된 산화구리막을 제거하기 위한 공정을 더욱 실시할 수도 있다.
상기한 구리막을 형성한 후에는 평탄화 공정을 실시하여 듀얼 다마신 패턴(20)에 갭필된 구리 배선(30)을 형성한다.
그런데, 상기한 구리 배선(30)에는 산화구리막(35)이 형성될 수 있다.
따라서, 상기한 산화구리막(35)을 제거하기 위하여, 상기 구리 배선(30)이 형성된 반도체 기판을 스퍼터 에치 챔버(sputter etch chamber)에 배치하고, 불활성 가스와 반응성 가스의 혼합 가스를 공급하여 반응성 예비 세정(reactive preclean) 공정을 실시한다.
여기에서, 상기 불활성 가스로는 헬륨(He) 가스 또는 아르곤(Ar) 가스를 사용하고, 반응성 가스로는 수소(H2) 가스를 사용한다. 그리고, -50 내지 -500V의 전압을 셀프 디씨 바이어스(self DC bias)로 사용한다.
상기한 반응성 예비 세정 공정을 실시하면, 구리 배선(30) 표면의 산화구리막(35)이 제거된다.
이후, 수소 가스가 혼합된 아르곤 가스 또는 순수 아르곤 가스를 상기 스퍼 터 에치 챔버에 공급하여 부산물(40)을 제거한다.
상기한 알에프 스퍼터 에치 공정에 의하면, 구리 배선(30)의 러프니스(roughness) 조절이 가능하며, 캡핑막(50)의 접착성을 향상시킬 수 있는 효과도 있다.
이어서, 상기 반도체 기판을 반응성 예비 세정 공정과 진공 단절없이 알에프 마그네트론 스퍼터 챔버로 이동시킨 후, 구리 배선(30) 및 절연막(10)을 덮는 캡핑막(50)을 증착한다. 도 2에서는 하부 구리 배선을 덮는 캡핑막을 도시하였다.
이와 같이, 인시튜로 캡핑막(50)을 증착하면, 구리 배선(30)에 산화구리막(35)이 추가로 형성되는 것을 방지할 수 있다.
상기 캡핑막(50)을 증착할 때, 캡핑막(50)을 형성하기 위한 가스로는 순수 아르곤 가스, 수소가 혼합된 아르곤 가스, 질소 가스 중 어느 하나를 사용하며, Si 또는 SiNx 타겟을 이용한 반응성 스퍼터 방법을 이용하여 캡핑막을 상온 내지 400℃ 이하의 온도에서 증착한다.
이러한 구성에 의하면, 캡핑막(50)의 물성 조절이 용이한 장점이 있다.
이상에서 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상기한 본 발명에 의하면, 본 발명은 산화구리막 제거 공정에 반응성 예비 세정 공정을 이용하므로 산화구리막을 확실히 제거할 수 있으며, 부산물 제거 공정 에 알에프 스퍼터 에치 공정을 이용하므로 구리 배선의 러프니스 조절이 가능하고 캡핑막의 접착력을 향상시킬 수 있다.
또한, 산화구리막 제거 후에는 인시튜로 캡핑막을 증착하므로 산화구리막의 추가 발생을 방지할 수 있으며, 캡핑막 증착 공정에 반응성 스퍼터 공정을 이용하므로 캡핑막의 물성을 용이하게 조절할 수 있다.
또한, 산화구리막으로 인한 저항 증가 및 이로 인한 소자 페일을 방지할 수 있는 등의 효과가 있다.
Claims (9)
- 다마신 패턴이 형성된 절연막에 구리막을 증착하여 상기 다마신 패턴을 갭필하는 단계;상기 구리막을 평탄화하여 구리 배선을 형성하는 단계;스퍼터 에치 챔버에 반도체 기판을 배치하는 단계;불활성 가스와 반응성 가스의 혼합 가스를 상기 스퍼터 에치 챔버(sputter etch chamber)에 공급하여 구리 배선 표면에 형성된 산화구리막을 반응성 예비 세정(reactive preclean) 공정으로 제거하는 단계;반응성 가스가 혼합된 불활성 가스 또는 순수 불활성 가스를 상기 스퍼터 에치 챔버에 공급하여 부산물을 제거하는 단계; 및상기 반도체 기판을 반응성 예비 세정 공정과 진공 단절없이 알에프 마그네트론 스퍼터 챔버로 이동시킨 후, 구리 배선 및 절연막을 덮는 캡핑막을 증착하는 단계가 포함되어 구성되는 것을 특징으로 하는 구리 배선 형성 방법.
- 제 1항에 있어서,상기 절연막은 USG, FSG 및 USG를 순서대로 적층하는 것을 특징으로 하는 구리 배선 형성 방법.
- 제 1항에 있어서,상기 반응성 예비 세정 공정에서는 불활성 가스로 헬륨(He) 가스 또는 아르곤(Ar) 가스를 사용하고, 반응성 가스로 수소(H2) 가스를 사용하는 구리 배선 형성 방법.
- 제 3항에 있어서,상기 반응성 예비 세정 공정에서는 셀프 디씨 바이어스(self DC bias)로 -50 내지 -500V의 전압을 인가하는 구리 배선 형성 방법.
- 제 1항에 있어서,상기 부산물을 제거하는 단계에서는 불활성 가스로 아르곤 가스를 사용하고, 반응성 가스로 수소 가스를 사용하는 구리 배선 형성 방법.
- 제 1항 내지 제 5항중 어느 한 항에 있어서,상기 다마신 패턴이 형성된 절연막에 구리막을 증착하기 전에 디가스(degas) 공정을 실시하는 구리 배선 형성 방법.
- 제 6항에 있어서,상기 캡핑막을 증착하는 단계에서는 Si 또는 SiNx를 타겟으로 하는 반응성 스퍼터 방법을 사용하는 구리 배선 형성 방법.
- 제 7항에 있어서,상기 캡핑막을 증착하는 단계에서는 순수 아르곤 가스, 수소가 혼합된 아르곤 가스, 질소 가스 중 어느 하나를 사용하는 구리 배선 형성 방법.
- 제 7항에 있어서,상기 캡핑막을 상온 내지 400℃ 이하의 온도에서 증착하는 구리 배선 형성 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050124453A KR100712818B1 (ko) | 2005-12-16 | 2005-12-16 | 구리 배선 형성 방법 |
| US11/609,874 US20070141827A1 (en) | 2005-12-16 | 2006-12-12 | Method for forming copper line |
| CNB200610164676XA CN100466223C (zh) | 2005-12-16 | 2006-12-15 | 形成铜线的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050124453A KR100712818B1 (ko) | 2005-12-16 | 2005-12-16 | 구리 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100712818B1 true KR100712818B1 (ko) | 2007-04-30 |
Family
ID=38165963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050124453A KR100712818B1 (ko) | 2005-12-16 | 2005-12-16 | 구리 배선 형성 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20070141827A1 (ko) |
| KR (1) | KR100712818B1 (ko) |
| CN (1) | CN100466223C (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020054662A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 반도체소자의 금속배선 형성방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4761334A (en) * | 1984-09-21 | 1988-08-02 | Kabushiki Kaisha Toshiba | Magnetic recording medium |
| CA2123479C (en) * | 1993-07-01 | 1999-07-06 | Peter A. Sieck | Anode structure for magnetron sputtering systems |
| US6204192B1 (en) * | 1999-03-29 | 2001-03-20 | Lsi Logic Corporation | Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures |
| US6177347B1 (en) * | 1999-07-02 | 2001-01-23 | Taiwan Semiconductor Manufacturing Company | In-situ cleaning process for Cu metallization |
| US6346489B1 (en) * | 1999-09-02 | 2002-02-12 | Applied Materials, Inc. | Precleaning process for metal plug that minimizes damage to low-κ dielectric |
| US8696875B2 (en) * | 1999-10-08 | 2014-04-15 | Applied Materials, Inc. | Self-ionized and inductively-coupled plasma for sputtering and resputtering |
| US6383925B1 (en) * | 2000-02-04 | 2002-05-07 | Advanced Micro Devices, Inc. | Method of improving adhesion of capping layers to cooper interconnects |
| US6764940B1 (en) * | 2001-03-13 | 2004-07-20 | Novellus Systems, Inc. | Method for depositing a diffusion barrier for copper interconnect applications |
| US6656840B2 (en) * | 2002-04-29 | 2003-12-02 | Applied Materials Inc. | Method for forming silicon containing layers on a substrate |
| JP3722813B2 (ja) * | 2003-07-08 | 2005-11-30 | 沖電気工業株式会社 | 埋め込み配線構造の形成方法 |
| US7682495B2 (en) * | 2005-04-14 | 2010-03-23 | Tango Systems, Inc. | Oscillating magnet in sputtering system |
-
2005
- 2005-12-16 KR KR1020050124453A patent/KR100712818B1/ko not_active IP Right Cessation
-
2006
- 2006-12-12 US US11/609,874 patent/US20070141827A1/en not_active Abandoned
- 2006-12-15 CN CNB200610164676XA patent/CN100466223C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020054662A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 반도체소자의 금속배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070141827A1 (en) | 2007-06-21 |
| CN1983554A (zh) | 2007-06-20 |
| CN100466223C (zh) | 2009-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4767541B2 (ja) | 半導体相互接続構造上に金属層を堆積するための方法 | |
| KR100482180B1 (ko) | 반도체 소자 제조방법 | |
| JP5430946B2 (ja) | 相互接続構造体形成方法 | |
| US7799693B2 (en) | Method for manufacturing a semiconductor device | |
| US7241696B2 (en) | Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
| JP2011014904A (ja) | ビアがガウジングされた相互接続構造体及びその製造方法 | |
| KR20040003232A (ko) | 반도체 소자의 다층 배선 형성방법 | |
| KR100790452B1 (ko) | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 | |
| US6734110B1 (en) | Damascene method employing composite etch stop layer | |
| US7732304B2 (en) | Method of manufacturing semiconductor device | |
| KR100712818B1 (ko) | 구리 배선 형성 방법 | |
| KR20100011799A (ko) | 반도체 소자의 제조방법 | |
| KR100652317B1 (ko) | 반도체 소자의 금속 패드 제조 방법 | |
| US20090029545A1 (en) | Method of manufacturing semiconductor device | |
| KR101158059B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR100613393B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100774642B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| JP2009117673A (ja) | 半導体装置およびその製造方法 | |
| JP2003258088A (ja) | 半導体装置、その製造方法、及びその製造装置 | |
| KR20070033175A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR100602124B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100891524B1 (ko) | 반도체 소자의 제조방법 | |
| KR20050040552A (ko) | 반도체 장치의 구리 배선 형성 방법. | |
| KR20020013142A (ko) | 반도체 소자의 금속 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110322 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |