KR100712412B1

KR100712412B1 - 시그마-델타 아날로그-디지털 변환기를 갖는 수신기

Info

Publication number: KR100712412B1
Application number: KR20007006166A
Authority: KR
Inventors: 바자르자니세이팔라에스.; 시싸렐리스티븐씨.; 유니스새드지.; 버터필드다니엘케이.
Original assignee: 퀄컴 인코포레이티드
Priority date: 1997-12-09
Filing date: 1998-12-08
Publication date: 2007-04-27
Anticipated expiration: 2018-12-08
Also published as: US6005506A; AR017818A1; KR20010032840A; EP1040587B1; CA2313139C; DE69839192T2; ES2301217T3; AU1717899A; IL136403A0; JP2001526487A; CN1178401C; WO1999030428A1; EP1040587A1; AU746148B2; DE69839192D1; CA2313139A1; CN1281597A; DK1040587T3; MXPA00005773A; BR9813414A

Abstract

시그마-델타 아날로그-디지털 변환기(∑△ ADC)를 구비하는 수신기는, 서브샘플링 대역 통과 수신기, 서브샘플링 기저 대역 수신기, 나이퀴스트 샘플링 대역 통과 수신기, 또는 나이퀴스트 샘플링 기저 대역 수신기로서, 4가지 구성들 중에서 하나로 이용될 수 있다. 서브샘플링 ∑△ 수신기의 경우, 상기 샘플링 주파수는 상기 ∑△ ADC 에 입력되는 입력 신호의 중심 주파수의 2 배보다 작게 된다. 나이퀴스트 샘플링 ∑△ 수신기의 경우, 상기 샘플링 주파수는 상기 ∑△ ADC 에 입력되는 입력 신호의 최고 주파수의 적어도 2 배로 된다. 기저 대역 ∑△ 수신기의 경우, 상기 ∑△ ADC 로부터 출력되는 출력 신호의 중심 주파수는 대략 제로 또는 DC 로 된다. 대역 통과 ∑△ 수신기의 경우, 상기 ∑△ ADC 로부터 출력된 출력 신호의 중심 주파수는 제로보다 크게 된다. 상기 샘플링 주파수는, 상기 ∑△ ADC 로부터 출력된 출력 샘플들을 처리하는 데에 이용되는 디지털 회로들의 설계를 간단하게 하기 위해 입력 신호의 대역폭에 기초하여 선택될 수 있다. 또한, 상기 입력 신호의 중심 주파수는 입력 신호의 대역폭과 샘플링 주파수에 기초하여 선택될 수 있다. 상기 수신기내의 ∑△ ADC 는 많은 잇점들을 제공한다.

아날로그-디지털 변환기, 수신기, 샘플링 주파수

Description

시그마-델타 아날로그-디지털 변환기를 갖는 수신기{RECEIVER WITH SIGMA-DELTA ANALOG-TO-DIGITAL CONVERTER}

Ⅰ.발명의 분야

본 발명은 통신에 관한 것이다. 더욱 자세하게는, 본 발명은 시그마-델타 아날로그-디지털 변환기를 포함하는 새롭고 개량된 수신기에 관한 것이다.

Ⅱ.관련 기술의 설명

많은 현대 통신 시스템에서는, 향상된 효율 및 통신 에러를 검출하고 교정하는 능력 때문에 디지털 전송이 이용된다. 예시적인 디지털 전송 포맷들은 2진 위상 편이 변조 (BPSK), 4진 위상 편이 변조 (QPSK), 오프셋 4진 위상 편이 변조 (OQPSK), m진 위상 편이 변 조(m-PSK) 를 포함한다. 디지털 전송을 이용하는 예시적인 통신 시스템들은 코드 분할 다중 액세스 (CDMA) 통신 시스템 및 고품질 텔레비전 (HDTV) 시스템을 포함한다. 다중 액세스 통신 시스템에서의 CDMA 기술의 이용은, 발명의 명칭이 "위성 또는 지상 중계기를 이용한 스펙트럼 확산 다중 접속 통신 시스템" 인 미국 특허 제 4,901,307 호 공보와 발명의 명칭이 "CDMA 셀룰러 전화 시스템에서 파형들을 생성하기 위한 시스템 및 방법" 인 미국 특허 제 5.103,459 호 공보에 개시되어 있으며, 상기 특허 모두 본 발명의 양수인에게 양도되며, 여기서 참조된다. 예시적인 HDTV 시스템은, 발명의 명칭이 "적응 블록 크기 이미지 압축 방법 및 시스템" 인 미국 특허 제 5,452,104 호 공보, 미국 특허 제 5,107,345 호 공보 및 미국 특허 제 5,021,891 호 공보와 발명의 명칭이 "인터프레임 비디오 인코딩 및 디코딩 시스템" 인 미국 특허 제 5,576,767 호 공보에 개시되어 있으며, 상기 특허 모두 본 발명의 양수인에게 양도되며, 여기서 참조된다.

상기 CDMA 시스템에서는, 기지국이 하나 이상의 원격 지국과 통신하게 된다. 통상적으로, 기지국은 고정 위치에 위치하게 된다. 따라서, 전력 소비는 기지국 설계시 덜 중요한 고려 대상으로 된다. 통상적으로, 원격 지국들은 상당히 많이 존재하는 소비 유닛들이다. 따라서, 생산될 유닛들의 갯수때문에 비용과 신뢰성이 중요한 설계 고려 대상으로 된다. 또한, CDMA 이동 통신 시스템과 같은 소정의 애플리케이션에서는, 원격 지국의 이동가능성 때문에 전력 소비가 중요한 문제로 된다. 통상적으로, 원격 지국을 설계할 때에는 성능, 비용 및 소비 전력간에 절충을 수행해야 한다.

디지털 전송에서는, 상기 포맷들 중에서 하나를 이용한 캐리어 사인 곡선을 변조하기 위해 디지털화된 데이타를 이용한다. 상기 변조된 파형을 더 처리하여 (예를 들어, 필터링, 증폭 및 상향 변환하여), 원격 지국으로 전송한다. 상기 원격 지국에서는, 전송된 RF 신호가 수신기에 의해 수신되고 복조된다.

QPSK, OQPSK 및 QAM 신호를 직교 복조하는 데에 이용되는 종래 기술의 예시적인 슈퍼 헤테로다인 수신기 (2100) 의 블록도를 도 1 에 도시한다. 수신기 (2100) 를 기지국 또는 원격 지국에서는 사용할 수 있다. 수신기 (2100) 내에서, 전송된 RF 신호는 안테나 (2112) 에 의해 수신되고, 듀플렉서 (2114) 를 통해 경로가 설정되어, 전단부 (2102; front end) 로 공급하게 된다. 전단부 (2102) 내에서는, 증폭기 (2116; AMP) 가 신호를 증폭하고, 부적당한 신호를 제거하기 위해 신호를 필터링하는 대역 통과 필터 (2118) 에 상기 신호를 전송하게 된다. 이 명세서에서 이용된 바와 같이, 부적당한 신호로는 잡음, 의사 신호, 부적당한 이미지, 간섭 및 방해 전파 (jammers) 등이 있다. 필터링된 RF 신호는 국부 발진기 (2122; LO1) 로부터 출력된 사인곡선을 갖는 고정된 중간 주파수 (IF) 에 상기 신호를 하향 변환하는 믹서 (2120) 에 제공된다. 믹서 (2120) 로부터 출력된 IF 신호는 대역 통과 필터 (2124) 에 의해 필터링되고 자동 이득 제어 (AGC) 증폭기 (2126) 에 의해 증폭되어, 아날로그-디지털 변환기 (2140; ADC) 들의 입력에서 요구되는 신호 진폭을 생성하게 된다. 상기 이득 제어된 신호는 복조기 (2104) 에 제공된다. 복조기 (2104) 내에서, 2개의 믹서들 (2128a 및 2128b) 이 상기 신호를 국부 발진기 (LO2) 와 이상기 (2136; phase shifter) 에 의해 각각 제공된 사인 곡선을 갖는 기저 대역 I 및 Q 신호들로 하향 변환하게 된다. 상기 기저 대역 I 및 Q 신호들은 저역 통과 필터들 (2130a 및 2130b) 에 각각 제공되어, 상기 기저 대역 신호의 정합 필터링, 인접 채널 소거 및/또는 앤티-에일리어스 필터링을 제공하게 된다. 상기 필터링된 신호들은 신호를 샘플링하는 ADC 들 (2140a 및 2140b) 에 제공되어, 디지털화된 기저 대역 신호를 생성하게 된다. 상기 샘플들은 후처리 (예를 들어, 에러 검출, 에러 교정 및 압축 해제 등) 를 위해 기저 대역 프로세서 (2150) 에 제공되어, 전송된 데이타의 재생 추정을 생성하게 된다.

믹서 (2120) 에 의한 제 1 주파수 하향 변환으로 인해, 수신기 (2100) 는 다양한 RF 주파수에서 신호를 고정 IF 주파수로 하향 변환할 수 있어, 더 많은 신호 처리를 수행할 수 있게 된다. 상기 고정 IF 주파수로 인해, 대역 통과 필터 (2124) 는 표면 음파 (SAW) 필터등의 고정 대역 통과 필터로서 구현될 수 있게 되어, IF 신호로부터 부적당한 신호를 제거하게 된다. 이들 신호가 제 2 주파수 하향 변환 단계에서 신호 대역 (예를 들어, 입력 신호가 존재하는 대역) 으로 접힐 수 있기 때문에, 부적당한 신호를 제거하는 것은 중요하다. 또한, 상기 부적당한 신호는 증폭기 및 믹서등의 여러 능동 부품들에서 신호의 진폭을 상당히 증가시킬 수 있어, 능동 부품의 비선형성때문에 더 높은 레벨의 상호 변조 기생 신호를 생성할 수 있게 된다. 부적당한 신호 및 상호 변조 기생 신호는 통신 시스템의 성능을 저하시키게 된다.

종래 기술의 직교 복조기는 몇 가지 중요한 결점들을 가지고 있다. 첫 번째로, 대역 통과 필터 (2124) 및/또는 저역 통과 필터 (2130) 에 의해 요구되는 필터링이 복잡하게 된다. 이들 필터들은 편평한 통과 대역, 저지 대역에서의 고감쇠 및 과도 대역에서의 가파른 롤-오프를 필요로 한다. 이들 필터들은 아날로그 회로들로 구현된다. 아날로그 회로들의 부품 허용 오차는 유지하기가 어려울뿐만 아니라, 이들 필터들의 주파수 응답을 왜곡시킬 수 있다. 상기 왜곡 현상으로 인해 수신기 (2100) 의 성능이 저하될 수 있다. 두 번째로, 이상기 (2136), 믹서 (2128), 저역 통과 필터 (2130) 및 ADC 들 (2140) 에 있어서의 부품 허용 오차 때문에, 많은 제조 유닛들 상에서 직교 평형을 유지하는 것이 어렵게 된다. 2개의 신호 경로들 상에서의 부정합으로 인해, 수신기 (2100) 성능이 저하되고 직교 불평형이 발생하게 된다. 경로 부정합으로 인해, Q 신호 상에 I 신호의 누화 (cross-talk) 가 발생하게 된다. 상기 누화 신호는 희망 신호상의 부가 잡음으로서 행동하고, 희망 신호를 잘못 검출하게 된다. 세 번째로는, 아날로그 필터가 기저 대역에 존재하기 때문에, 종래 수신기 아키텍처는 DC 오프셋을 갖게 된다. 그리고, 네 번째로, ADC 들 (2140) 은 상기 여러 이유로 수신기 (2100) 의 성능을 저하시킬 수 있게 된다.

대부분의 복조기들에서는, 하나 이상의 ADC 들이 연속 시간의 아날로그 파형을 균일하게 배치된 시간 간격들의 이산 샘플들로 변환한다. ADC 의 어떤 중요한 성능 변수는 동작 범위, 선형성 및 DC 오프셋을 포함한다. 상기 ADC 로부터 출력된 잡음이 입력 신호를 적당하게 검출하는 ADC 의 성능을 저하시키므로, 동작 범위는 수신기의 비트 에러율 (bit-error-rate; BER) 에 영향을 주게 된다. 선형성은 실제 변환 곡선 (예를 들어, 디지털 출력 대 아날로그 입력) 과 이상 변환 곡선간의 차이와 관련된다. ADL 의 비트 갯수가 증가함에 따라 좋은 선형성을 얻기가 더욱 어려워진다. 나쁜 선형성은 에러 검출/교정 프로세스를 저하시킬 수 있다. 그리고, DC 오프셋은 비터비 디코더 등의 에러 교정 디코더의 성능과 수신기에서의 위상 동기 루프의 성능을 저하시킬 수 있다.

종래 기술에서, 플래시 ADC 들 또는 축차 근사 ADC 들은 기저 대역 신호를 샘플링하는 데에 이용된다. 플래시 ADC 내에서, 상기 입력 신호는 저항성 래더 (ladder) 에 의해 나누어져, L-1 개의 비교 신호들을 생성하게 되는데, L=2^m 이며 m 은 ADC 의 비트 갯수이다. 상기 비교 신호들은 제 2 저항성 래더에 의해 생성된 L-1 개의 기준 전압에 대하여 L-1 개의 비교기에 의해 비교된다. 플래시 ADC 들은, L-1 개의 비교기와 2L 개의 저항들을 필요로 하기 때문에 부피가 크며, 많은 전력을 소비하게 된다. 상기 저항성 래더내의 저항들이 정합 되지 않는 경우, 플래시 ADC 들은 나쁜 선형성과 나쁜 DC 오프셋 특성들을 갖게 된다. 그러나, 플래시 ADC 들은 그들의 높은 동작 속도 때문에 널리 이용되고 있다.

또한, 축차 근사 ADC 들도 통신 시스템에서 널리 이용되고 있다. 이들 ADC 들은 2개 이상의 단계들 상에서 입력 신호의 근사를 수행함으로써 복잡도를 최소화하게 된다. 그러나, 이들 ADC 들도 플래시 ADC 들의 선형성 및 DC 오프셋 특성과 유사한 나쁜 선형성 및 나쁜 DC 오프셋 특성들을 나타낼 수 있다. 따라서, 플래시 ADC 들 및 축차 근사 ADC 들은 많은 통신 애플리케이션들에서 이상적인 후보들은 아니다.

시그마-델타 아날로그-디지털 변환기 (∑△ ADC) 들은, ∑△ ADC 들의 고유 아키텍처때문에 플래시 및 축차 근사 ADC 들 보다 더 좋은 성능을 갖게 된다. ∑△ ADC 는 상기 입력 신호의 대역폭보다 몇 배나 더 높은 샘플링 주파수에서 입력 신호의 연속 1 비트 근사를 수행함으로써, 입력 신호의 아날로그-디지털 변환을 수행하게 된다. 상기 출력 샘플들은 입력 신호 및 양자화 잡음으로 구성된다. 그러나, 상기 ∑△ ADC 들은, 필터링을 더욱 쉽게 수행할 수 있는 대역 외 주파수 (또는 잡음 모양의) 에 신호 대역 (예를 들어, 신호가 존재하는 대역) 내의 양자화 잡음을 밀어 내도록 설계될 수 있다. 방해 전파등의 부적당한 신호들을 제거하기 위해 통상적으로 필터링을 통신 시스템에 제공하므로, 대역 외 양자화 잡음은 일반적으로 추가 관심사항은 아니다.

상기 ∑△ ADC 들의 고유 구조 때문에, ∑△ ADC 들은 높은 동작 범위, 좋은 선형성 및 낮은 DC 오프셋을 제공할 수 있게 된다. 예를 들어, 충분한 오버샘플링 비율 (OSR) 및 적당한 잡음 쉐이핑 특성을 선택함으로써, 높은 동작 범위를 얻을 수 있다. 대역 통과 샘플링의 경우, 상기 오버샘플링 비율은 입력의 양측 대역폭에 의해 나누어진 샘플링 주파수에 의해 정의된다. 또한, ∑△ ADC 내의 간단한 1비트 양자화기로 인해, 좋은 선형성을 얻을 수 있게 된다. 대역 통과 샘플링 ∑△ ADC 의 경우, DC 오프셋이 여전히 존재하지만, 희망 신호에서 멀리 위치하게 된다.

고성능을 위해 높은 샘플링 비율이 요구되므로, ∑△ ADC 들은, 상기 입력이 오디오 애플리케이션 등의 낮은 대역폭 신호로 되는 애플리케이션에 통상적으로 한정되었다. 그러나, 고속의 대역 통과 및 기저 대역 ∑△ ADC 설계 및 구현들은, 본 발명의 양수인에게 양도되며 여기서 참조한 발명의 명칭이 "대역 통과 시그마-델타 아날로그-디지털 변환기" 이며 1997년 9월 12일 출원된 미국 특허 출원 일련 번호 제 08/928,874 호에 상세하게 개시되어 있다.

발명의 개요

본 발명은 시그마-델타 아날로그-디지털 변환기 (∑△ ADC) 를 구비하는 새롭고 개선된 수신기에 관한 것이다. 본 발명은, 서브샘플링 대역 통과 수신기, 서브샘플링 기저 대역 수신기, 나이퀴스트 샘플링 기저 대역 수신기 또는 나이퀴스트 샘플링 기저 대역 수신기등의 4가지 구성들 중에서 하나로서 이용될 수 있다. 서브샘플링 ∑△ 수신기의 경우, 상기 샘플링 주파수는 ∑△ ADC 에 입력되는 입력 신호의 중심 주파수의 2배보다 작게 된다. 나이퀴스트 샘플링 ∑△ 수신기의 경우, 상기 샘플링 주파수는 ∑△ ADC 에 입력되는 입력 신호의 최고 주파수보다 적어도 2배 이상으로 된다. 기저 대역 ∑△ 수신기의 경우, ∑△ ADC 에서 출력되는 출력 신호의 중심 주파수는 대략 제로 또는 DC 로 된다. 대역 통과 ∑△ 수신기의 경우, ∑△ ADC 에서 출력되는 출력 신호의 중심 주파수는 제로보다 크게 된다. 대역 통과 ∑△ 수신기의 경우, ∑△ ADC 에서 출력되는 출력 신호의 중심 주파수가 대략 0.25 ㆍf_S 로 되도록 ∑△ ADC 에 입력되는 입력 신호의 중심 주파수를 위치시키는 것이 바람직하며, f_S 는 상기 ∑△ ADC 의 샘플링 주파수로 된다. 상기 0.25 ㆍf_S 중심 주파수는 동위상 및 직교위상 분리를 간단히 하며, 에일리어스들간의 최대 분리를 제공하지만, 필요한 요구조건은 아니다. 또한, 상기 샘플링 주파수도 ∑△ ADC 에서 출력된 출력 샘플들을 처리하는 데에 이용되는 디지털 회로의 설계를 간단히 하기 위해 입력 신호의 대역폭에 기초하여 선택될 수 있다. 또한, 상기 입력 신호의 중심 주파수도 입력 신호의 샘플링 주파수 및 대역폭에 기초하여 선택될 수 있다.

본 발명의 목적은 디지털 및 아날로그 변조 포맷들을 복조하기 위한 서브샘플링 ∑△ 수신기를 제공하는 것이다. 수신기내의 서브샘플링 ∑△ ADC 를 이용하는 것은, (1) 샘플링의 겹침 (aliasing) 특성과 입력 신호의 서브샘플링에 의해 제공되는 아날로그 주파수 하향 변환 단계를 제거하며, (2) 불요 신호를 처리하는 데에 이용될 수 있는 추가 비트의 분해능을 갖는 ∑△ ADC 를 설계하며, 고속도 오버샘플링 비율로 상기 ∑△ ADC 를 클록킹함으로써, 아날로그 필터링 요구 조건들을 감소하고, (3) 상기 ∑△ ADC 에서 출력된 출력 샘플들을 위한 디지털 복조를 이용함으로써, 신뢰성의 향상 및 유연성이 증가하며, (4) 상기 디지털 회로가 희망 직교 균형을 갖도록 설계함으로써 직교 불균형을 제거하고, (5) 상기 ∑△ ADC 를 이용하여 동작 범위, 선형성 및 DC 오프셋이 향상하며, 그리고 (6) 소비 전력의 감소를 포함하는 많은 잇점들을 제공하게 된다.

본 발명의 다른 목적은 디지털 및 아날로그 변조 포맷들을 복조하기 위한 나이퀴스트 샘플링 ∑△ 수신기를 제공하는 것이다. 상기 나이퀴스트 샘플링 ∑△ ADC 를 이용하는 것은 향상된 동작 범위, 증가된 선형성, 감소된 DC 오프셋 및 전력 소비 최소화 등의 많은 잇점들을 제공하게 된다.

본 발명의 특징, 목적 및 잇점들은 동일한 참조 부호들이 동일한 구성요소를 식별하는 도면들과 함께 다음에 설명하는 상세한 설명으로부터 더욱 명확해질 것이다.

도면들의 간단한 설명

도 1 은 종래 기술의 예시적인 슈퍼-헤테로다인 수신기의 블록도이다.

도 2 는 본 발명의 예시적인 서브샘플링 ∑△ 수신기의 블록도이다.

도 3 은 본 발명의 예시적인 다른 서브샘플링 ∑△ 수신기의 블록도이다.

도 4 는 직교 복조에 이용되는 본 발명의 예시적인 디지털 신호 프로세서의 블록도이다.

도 5A 및 5B 는 서브샘플링 대역 통과 ∑△ 수신기를 위해 ∑△ ADC 에서 출 력된 출력 샘플들의 주파수 스펙트럼 및 IF 입력의 주파수 스펙트럼의 도면들이다.

도 6 은 본 발명의 예시적인 나이퀴스트 샘플링 기저 대역 ∑△ 수신기의 블록도이다.

바람직한 실시예들의 상세한 설명

본 발명은 아날로그 파형의 희망 아날로그-디지털 변환을 수행하는 고속의 시그마-델타 아날로그-디지털 변환기 (∑△ ADC)의 최상의 성능을 이용하는 것이다. 예시적인 애플리케이션들은 CDMA 통신 시스템과 HDTV 신호를 포함한다. 본 발명의 서브샘플링 ∑△ 수신기에서, 기저 대역대신에 중간 주파수 (intermediate frequency; IF) 로 입력 신호의 중심을 조정한다. 이 명세서에서 이용된 바와 같이, 서브샘플링은 상기 ∑△ ADC 에 입력되는 입력 신호의 중심 주파수의 2배보다 작은 ∑△ ADC 의 샘플링 주파수를 나타낸다. IF 주파수에 위치하고 있는 신호를 샘플링함으로써 수신기에서 주파수 하향 변환 단계를 제거할 수 있게 됨으로써, 하드웨어 설계를 간단하게 할 수 있으며, 신뢰성을 향상시킬 수 있게 된다. 필터링을 더욱 쉽게 수행할 수 있는 대역 외 (또는 잡음형) 로 신호 대역주위의 양자화 잡음을 밀어내도록, 상기 ∑△ ADC 내의 잡음 쉐이퍼 (shaper) 를 설계할 수 있다. 서브샘플링 ∑△ 수신기의 경우, 상기 ∑△ ADC 는 애플리케이션과 요구 조건에 따라 대역 통과 ∑△ ADC 또는 기저 대역 ∑△ ADC 로 될 수 있다. 이 명세서에서 이용된 바와 같이, 기저 대역 샘플링 (또는 기저 대역 ∑△ ADC) 은 상기 ∑△ ADC 로부터 출력된 출력 신호가 대략 제로 또는 DC 에 중심을 정하며, 대역 통과 샘플링 (또는 대역 통과 ∑△ ADC) 은 상기 ∑△ ADC 에서 출력된 출력 신호가 DC보다 큰 곳에 중심을 정하는 것을 나타낸다. 상기 ∑△ ADC 을 이용하는 것은, 상술한 바와 같이, 종래 (예를 들어, 플래시 및 축차 근사) ADC 들 보다 많은 잇점들을 제공하게 된다. 본 발명의 나이퀴스트 샘플링 ∑△ 수신기 실시예에서, 상기 입력 신호는 기저 대역 또는 IF 주파수로 될 수 있고, 기저 대역 또는 대역 통과 ∑△ ADC 는 상기 입력 신호를 샘플링하는 데에 각각 이용될 수 있다. 이 명세서에서 이용된 바와 같이, 나이퀴스트 샘플링은 상기 ∑△ ADC 의 샘플링 주파수가 ∑△ ADC 에 입력되는 입력 신호의 최고 주파수보다 적어도 2배 이상으로 됨을 나타낸다.

상기 ∑△ ADC 는 연속 시간으로 아날로그 파형을 샘플링하여, 균등하게 배치된 간격들로 이산 샘플들을 제공하게 된다. 상기 ∑△ ADC 는 다음의 변환 함수를 가지며,

Y(z) = STF(z) ㆍ X(z) + NTF(z) ㆍ E(z) (1)

여기서, Y(Z) 는 z-변환 영역에서 상기 ADC 로부터 출력된 출력이고, X(z) 는 상기 ADC 에 입력된 입력이고, STF(Z) 는 상기 ADC 의 입력과 출력간의 신호 변환 함수이며, E(z) 는 양자화 잡음이고, NTF(z) 는 양자화기와 상기 ADC 의 출력간의 잡음 변환 함수이다. 따라서, 상기 ADC 출력 Y(z) 는 신호 변환 함수 STF(z) 에 의해 형성되는 입력 신호 X(z) 와 함께 잡음 변환 함수 NTF(z) 에 의해 형성되는 양자화 잡음 E(z) 로 이루어진다. 입력 신호 X(z) 의 왜곡 현상을 피하기 위해, 요구되는 정확도의 희망하는 범위 내에서 관련된 대역과 관계 없는 주파수로 되도록, 신호 변환 함수 STF(z) 를 통상적으로 설계한다. 예를 들어, STF(z) 는, A₁ ㆍz^-k등의 고정 이득 (A₁) 및 지연 요소 (z^-1) 로 이루어지는 전역 통과 함수일수도 있다. 필터링을 더욱 쉽게 수행할 수 있는 대역 외부로 상기 신호 대역내의 양자화 잡음을 밀어내도록, 잡음 변환 함수 NTF(z) 에 의해 상기 양자화 잡음 E(z) 을 형성할 수 있다. 잡음 변환 함수 NTF(z) 의 특성들은, 요구된 성능을 제공하기 위해 상기 ADC 를 이용하여 설계하는 애플리케이션에 기초하여 선택된다.

Ⅰ. 서브샘플링 ∑△ 수신기

예시적인 서브샘플링 ∑△ 수신기의 블록도가 도 2 에 도시되어 있다. 수신기 (2200) 는 BPSK, QPSK, OQPSK, QAM 과 다른 디지털 및 아날로그 변조 포맷들을 복조하는 데에 이용될 수 있다. 수신기 (2200) 내에서, 전송된 신호는 안테나 (2212) 에 의해 수신되고, 듀플렉서 (2214) 를 통해 경로를 잡고, 전단부 (2202; front end) 에 제공되게 된다. 전단부 (2202) 내에서, 증폭기 (2216; AMP) 는 상기 신호를 증폭하고, 상기 증폭된 신호를 불요 신호를 제거하기 위해 신호를 필터링하는 대역 통과 필터 (2218) 에 제공하게 된다. 예시적인 실시예에서, 대역 통과 필터 (2218) 는 표면 음파 (SAW) 필터이며, 이것의 구현은 당해 기술분야에서 공지되어 있다. 상기 필터링된 신호는 국부 발진기 (2222; LO1) 로부터 사인 곡선을 갖는 신호를 하향 변환하는 믹서 (2220) 에 제공된다. 믹서 (2220) 에서 출력된 IF 신호는 상기 신호를 더 필터링하는 대역 통과 필터 (2224) 에 제공된다. 예시적인 실시예에서, 대역 통과 필터 (2224) 는, 관련된 대역과 겹치며 요구되는 동작 범위를 감소시키는 불요 신호를 방해 전파를 필터링함으로써 제거하는 다른 SAW 필터로 된다.

개인 통신 시스템 (PCS) 대역에서 동작하는 CDMA 통신 시스템등의 다른 애플리케이션에서, 대역 통과 필터 (2224) 로부터 필터링된 신호가 IF 프로세서 (2230) 에 제공된다. IF 프로세서 (2230) 내에서, 상기 필터링된 신호는 증폭기 (2232) 에 의해서 증폭되며, 불요 신호들을 더 제거하기 위해 대역 통과 필터 (2234) 에 의해 필터링된다. 대역 통과 필터 (2234) 는 앤티-에일리어싱 필터링을 더 제공하도록 포함된다. 필터링된 신호는 상기 신호의 이득 및/또는 버퍼링을 제공하는 버퍼 (2236; buffer) 에 제공된다. 900MHZ 셀룰러 대역에서 동작하는 CDMA 통신 시스템등의 다른 애플리케이션에서는, IF 프로세서 (2230) 에 의해 제공된 이득 및 필터링이 필요하지 않게 된다. 상기 경우에, 대역 통과 필터 (2224) 로부터 출력된 신호는 버퍼 (2236) 에 직접 제공된다. 상기 버퍼링된 신호는 복조기 (2204) 에 제공된다. 복조기 (2204) 내에서, ∑△ ADC (2240) 은 CLK 신호에 의해 결정된 높은 샘플링 주파수로 버퍼링된 신호를 샘플링하여, 상기 샘플들을 디지털 신호 프로세서 (2250; DSP) 에 제공한다. 이하, 디지털 신호 프로세서 (2250) 를 상세하게 설명한다.

삭제

수신기 (2200) 는 대부분의 수신기에 의해 요구되는 기본 기능들을 구비한다. 그러나, 특정 애플리케이션에 대해 수신기 (2200) 의 성능을 최적화하기 위해 증폭기들 (2216 및 2232), 대역 통과 필터들 (2218, 2224 및 2234), 믹서 (2220) 의 배치를 재정렬할 수 있다. 예를 들어, 제 1 증폭 단계이전에 불요 신호들을 필터링하기 위해 듀플렉서 (2214) 와 증폭기 (2216) 사이에 대역 통과 필터 (2218) 를 삽입할 수 있다. 요구된 이득 및 AGC 이득을 제공하기 위해, 증폭기 (2216) 는 저잡음 증폭기 (LNA) 또는 자동 이득 제어 (AGC) 증폭기로 대체될 수 있다. 또한, 추가 주파수 하향 변환 단계들을 요구된 바와 같이 수신기 (2200) 내에 추가할 수 있다. 여기서 설명한 기능들의 다른 배치들을 고려할 수 있고, 본 발명의 범위 내에 존재한다. 또한, 당해 기술에서 공지된 다른 수신기 기능들과 조합하여 여기서 설명된 다른 배치들도 고려할 수 있으며, 본 발명의 범위 내에 존재한다.

본 발명의 다른 서브샘플링 ∑△ 수신기의 블록도가 도 3 에 도시되어 있다. 수신기 (2300) 는 미국 특허 출원 일련 번호 제 08/928,874 호에 개시된 프로그래머블 선형 수신기의 잇점에 더하여 서브샘플링 ∑△ 수신기 (2200) 의 잇점들을 제공한다. 수신기 (2300) 내에서, 전송된 RF 신호는 안테나 (2312) 에 의해 수신되고, 듀플렉서 (2314) 를 통해 경로를 잡고, 감쇠기 (2316) 에 제공되게 된다. 감쇠기 (2316) 는 요구된 진폭으로 신호를 제공하기 위해 상기 RF 신호를 감쇠하며, 상기 감쇠된 신호를 전단부 (2302) 에 제공하게 된다. 전단부 (2302) 내에서, 상기 감쇠된 신호는 패드 (2322a) 와 저잡음 증폭기 (2320a; LNA) 에 제공된다. LNA (2320a) 는 RF 신호를 증폭하고, 상기 증폭된 신호를 대역 통과 필터 (2326) 에 제공한다. 패드 (2322a) 는 소정 레벨의 감쇠를 제공하고, 스위치 (2324a) 와 직렬로 접속하게 된다. 스위치 (2324a) 는 LNA (2320a) 의 이득이 요구되지 않는 경우에 LNA (2320a) 주위에 바이패스 경로를 제공하게 된다. 대역 통과 필터 (2326) 는 후속하는 신호 처리 단계에서 상호 변조 기생 신호를 생성할 수 있는 불요 신호들을 제거하기 위해 상기 신호를 필터링한다. 상기 필터링된 신호는 패드 (2322b) 와 저잡음 증폭기 (2320b; LNA) 에 제공된다. LNA (2320b) 는 상기 필터링된 신호를 증폭하여, 상기 신호를 믹서 (2320) 에 제공한다. 패드 (2322b) 는 소정 레벨의 감소를 제공하며, 스위치 (2324b) 와 직렬로 접속하게 된다. 스위치 (2324b) 는 LNA (2320b) 의 이득이 요구되지 않는 경우에 LNA (2320b) 주위에 바이패스 경로를 제공하게 된다. 믹서 (2330) 는 상기 신호를 국부 발진기 (2328; LO1) 로부터 사인 곡선을 갖는 IF 주파수로 하향 변환한다. 상기 IF 신호는 불요 신호 및 대역 외 하향 변환 기생 신호를 필터링하는 대역 통과 필터 (2332) 에 제공된다. 상기 필터링된 IF 신호는 상기 신호를 증폭하는 증폭기 (2334; AMP) 에 제공된다. 상기 증폭된 IF 신호는 전송기에서 이용된 변조 포맷에 따라 신호를 복조하는 복조기 (2304) 에 제공된다. 복조기 (2304) 는 아래에 설명하는 복조기 (2204; 도 2 참조) 와 동일하다. 상기 수신기 및 이와 유사한 수신기 설계에서, 어떤 이득 제어 (또는 어떤 AGC 범위) 는, 전압 제어 증폭기 (VGA), 복조기 (2304) 내의 디지털 신호 프로세서 (2350; DSP), ∑△ ADC (2340) 기준 전압 또는 상기의 조합으로서 구현될 수 있는 증폭기 (2334) 에 의해 제공될 수 있다.

직교 복조가 요구되는 애플리케이션의 경우, QPSK, OQPSK 및 QAM 등의 ∑△ ADC 를 이용할 수 있다. 상기 대역 통과 ∑△ ADC 는 미국 특허 출원 일련 번호 제 08/928,874 호에 설명된 방법으로 설계되고 구현될 수 있다. 상기 대역 통과 ∑△ ADC 는 증폭기 (2334) 로부터 출력된 IF 신호를 샘플링하고, 상기 IF 샘플들을 디지털 신호 프로세서 (2250) 에 제공한다.

직교 복조하기 위해 이용되는 디지털 신호 프로세서 (2250) 의 예시적인 블록도가 도 4 에 도시되어 있다. ∑△ ADC (2240) 로부터 출력된 양자화된 IF 샘플들은 상기 IF 샘플들을 필터링하고 데시메이션하는 (decimate) 필터 (2252) 에 제공된다. 상기 필터링된 샘플들은, 국부 발진기 (2560; LO2) 및 이상기 (2258) 로부터 동위상 및 직교위상 사인 곡선을 갖는 기저 대역 I 및 Q 샘플들로 필터링된 샘플들을 각각 하향 변환하는 곱셈기들 (2254a 및 2254b) 에 제공되게 된다. 이상기 (2258) 는 직교 사인 곡선에 대해 90 °의 위상 변이를 제공하게 된다. 상기 기저 대역 I 및 Q 샘플들은, 상기 샘플들을 필터링하는 저역 통과 필터 (2256a 및 2256b) 에 각각 제공되어, I 및 Q 데이타를 제공하게 된다. 상기 I 및 Q 데이타는 에러 검출/교정 및 압축 해제 등의 추가 신호 처리를 수행하는 기저 대역 프로세서 (2270) 에 제공된다. 또한, 예시적인 실시예에서, 필터 (2252) 및/또는 저역 통과 필터 (2256) 는 상기 샘플들의 기준화 (scaling) 를 제공하여, 디지털 신호 프로세서 (2250) 를 동작 가능하게 하고, 다양한 진폭으로 기저 대역 데이타를 제공하게 된다. 디지털 신호 프로세서 (2250) 의 다른 구현들은 직교 복조를 수행하도록 설계될 수 있고, 본 발명의 범위 내에 존재한다.

BPSK 및 FM 등의 직교 복조를 필요로 하지 않는 애플리케이션의 경우, 기저 대역 ∑△ ADC 를 이용할 수 있다. 상기 기저 대역 ∑△ ADC 는 미국 특허 출원 일련 번호 제 08/928,874 호에 설명된 방법으로 설계되고 구현될 수 있다. 서브샘플링 ∑△ 수신기의 경우, 상기 IF 신호는 f_IF = n ㆍ f_S 에 위치하는데, n 은 1보다 큰 정수이다. 상기 IF 주파수는 DC 에서 희망 신호의 이미지로 된다.

수신기들 (2200 및 2300) 등의 서브샘플링 ∑△ 수신기들은 종래 기술의 슈퍼-헤테로다인 수신기 (2100) 보다 많은 장점들을 가지고 있다. 첫 번째로, 상기 제 2 아날로그 주파수 하향 변환 단계 (예를 들어, 도 1 의 믹서 (2128)) 를 서브샘플링 ∑△ 수신기를 이용하여 완전하게 제거할 수 있게 된다. 두 번째로, 서브샘플링 ∑△ 수신기들은, 상기 ∑△ ADC 의 높은 오버샘플링 비율과 높은 동작 범위 때문에 덜 엄격한 앤티-에일리어스 아날로그 필터링을 요구한다. 이들 특성들은 필터링 함수의 벌크가 후속하는 디지털 필터에 이동되도록 한다. 세 번째로, 상기 ∑△ ADC 이후의 상기 디지털 신호 처리는 종래 기술의 아날로그 처리보다 향상된 신뢰성과 요구된 정확성을 가지고 수행될 수 있다. 네 번째로, 상기 IF 샘플들의 디지털 복조는 종래 기술의 슈퍼-헤테로다인 수신기 (2100) 에서 공통으로 발생하는 직교 불균형을 제거하게 된다. 그리고, 다섯 번째로, 본 발명의 ∑△ ADC 는 종래 기술에서 이용되는 종래 ADC 들 보다 향상된 동작 범위, 선형성 및 DC 오프셋을 제공할 수 있다. 이하, 이들 잇점들을 상세하게 설명한다.

본 발명의 서브샘플링 ∑△ 수신기들의 첫 번째 중요한 잇점은 아날로그 주파수 하향 변환 단계를 제거하는 것이다. 상기 IF 입력의 주파수 스펙트럼 및 서브샘플링 대역 통과 ∑△ 수신기용 ∑△ ADC 로부터의 IF 샘플들의 주파수 스펙트럼의 도면이 도 5A 와 도 5B 에 각각 도시되어 있다. 서브샘플링 대역 통과 ∑△ 수신기의 경우, 상기 IF 신호는 f_IF = 0.25 ㆍ(2n + 1)ㆍf_S 에 위치하게 되는데, n 은 1보다 큰 정수이고 f_S 는 ∑△ ADC 의 샘플링 주파수이다. 예시적인 실시예에서, n 은 "3" 과 같게 되어, ∑△ ADC 로의 IF 신호의 주파수는 f_IF = 1.75ㆍf_S에 중심을 정하게 된다. 상기 IF 신호의 중심 주파수는 전단부내의 국부 발진기 (예를 들어, 도 2 의 국부 발진기 (2222)) 의 주파수를 변화시킴으로써 제어될 수 있다. 상기 IF 신호가 언더 샘플링 주파수로 샘플링되는 경우, IF 신호가 겹치게 되며, IF 신호의 이미지가 0.25ㆍf_S, 0.75ㆍf_S, 1.25ㆍf_S, 1.75ㆍf_S 등등에서 나타나게 된다 (도 5B 참조). 언더 샘플링은, 샘플링 주파수가 상기 IF 신호의 가장 높은 주파수의 2배보다 작은 것을 나타낸다. 샘플링의 겹침 특성을 이용하여, 1.75ㆍf_S에서 나타나는 IF 신호를 아날로그 하향 변환 단계를 이용하지 않아도 0.25ㆍf_S 로 효과적으로 하향 변환할 수 있다. 그 후, 0.25ㆍf_S 에서 나타나는 신호는 디지털 신호 프로세서에 의해 처리된다.

서브샘플링 대역 통과 ∑△ 수신기의 경우, 상기 ∑△ ADC 는 미국 특허 출원 일련 번호 제 08/928,874 호에 개시된 방법으로 양자화 잡음을 형성하는 대역 통과 ∑△ ADC 로 된다. 대역 통과 ∑△ ADC 의 경우, 0.25ㆍf_S 주위의 양자화 잡음은, 상기 양자화 잡음의 필터링을 더욱 쉽게 수행할 수 있는 0.50ㆍf_S및 DC 로 밀리게 된다. 예시적인 실시예에서, 이미지가 0.25ㆍf_S, 즉, 양자화 잡음이 최 소인 주파수에서 나타나도록 IF 신호의 중심 주파수를 선택하게 된다.

도 4 에 도시된 직교 복조기의 경우, 필터 (2252) 에서 필터링된 샘플들은, 국부 발진기 (2260) 및 위상 스플리터 (2258; phase splitter) 로부터 출력된 동위상 사인 곡선과 직교위상 사인 곡선을 각각 갖는 곱셈기들 (2254a 및 2254b) 에 의해 기저 대역으로 하향 변환된다. 필터 (2252) 에서 필터링된 샘플들의 주파수를 적절하게 선택함으로써, 상기 ∑△ ADC 의 경우, 주파수 하향 변환 단계는 필요 없게 된다. 상기 ∑△ ADC 로부터의 샘플들은 IF 샘플들을 필터링하고 N 씩 데시메이션하는 필터 (2252) 에 제공되어, 데시메이션된 주파수 f_d 에서 데시메이션된 샘플들을 생성하게 된다. 상기 데시메이션된 주파수 f_d가 샘플링 주파수의 1/4 로 선택되는 경우, 즉, f_d =f_S/4 인 경우, 곱셈기들 (2254a 및 2254b) 에 의한 직교 하향 변환은 필터로부터 데시메이션된 샘플들을 시퀀스들 (1,0,-1,0,1,0,-1,...) 및 (0,1,0,-1,0,1,0,...) 를 각각 곱셈함으로써 수행될 수 있다. 따라서, 간단한 디지털 회로로 곱셈기들 (2254a 및 2254b) 을 구현할 수 있게 된다.

예시적인 실시예에서, 본 발명의 서브샘플링 ∑△ 수신기는 1.2288 MHz 의 양측 대역폭을 갖는 CDMA 신호들을 복조하는 데에 이용된다. 예시적인 실시예에서, 직교 하향 변환 단계 및 후속하는 신호 처리 단계들을 쉽게 구현하기 위해, 상기 데시메이션된 주파수 f_d는 chipx8 (9.83 MHz), 즉, 상기 CDMA 신호의 양측 대역폭의 8배로 선택된다. 예시적인 실시예에서, 샘플링 주파수는 66.6 MHz 로 선택되며, ∑△ ADC 에 입력되는 IF 신호의 중심 주파수는 116.5 MHz, 즉, f_IF = 1.75ㆍf_S로 된다. 이들 주파수들은 신호 대역 내에서 최소한의 불요 신호들과 상호 변조 기생 신호들을 생성하도록 선택된다. 또한, 다른 샘플링 및 IF 주파수들을 이용할 수도 있으며, 본 발명의 범위 내에 존재한다. 상기 샘플링 주파수와 데시메이션된 주파수간의 비율은 정수가 아닌 6.77 (66.6 MHz/9.83 MHz)로 된다. 예시적인 실시예에서, 데이타 레이트 변환기는 f_S 에 있는 상기 IF 샘플들을 변환된 주파수 f_C 로 변환된 샘플들로 재샘플링하는 데에 이용된다. 변환된 주파수 f_C 는 데시메이션된 주파수의 정수배, 즉, f_C= M ㆍ f_d 로 선택된다. 상기 데이타 레이트 변환기는 미국 특허 출원 일련 번호 제 08/928,874 호에 설명된 선형 인터폴레이터 또는 2차 인터폴레이터등의 종래 기술에서 공지된 방법으로 구현될 수 있다. 주파수 계획이 데시메이션 (decimation) 주파수 f_d 의 P 배인 (여기서, P 는 정수임) 샘플링 주파수로 샘플링하는 것을 허용하는 어떤 애플리케이션들에서, 상기 데이타 레이트 변환기는 필요 없게 된다.

서브샘플링 ∑△ 수신기의 두 번째 중요한 잇점은 아날로그 필터에 대한 덜 엄격한 요구 조건들이다. 상기 서브샘플링 ∑△ 수신기의 전단부 (front end) 내에는, ∑△ ADC 에 의해 샘플링하기 이전에 제 1 믹서 (예를 들어, 믹서 (2220)) 로부터 출력된 출력 신호로부터 불요 신호들을 제거하기 위해, 단지 간단한 앤티-에일리어스 필터링만이 필요하게 된다. 수신기 (2100) 에서 요구되는 엄격한 아날로그 정합 필터 (match filters) 들은 디지털 신호 프로세서내의 디지털 필터들로 구현된다.

또한, 불요 신호들을 억제하기 위해 수신기 (2100) 내에는 엄격한 아날로그 필터들을 필요로 한다. CDMA 애플리케이션의 경우, 큰 진폭의 불요 신호들 (예를 들어, 방해 전파들로 이루어진) 은 희망 신호 (예를 들어, CDMA 신호) 의 대역단에 아주 근접하게 위치할 수 있다. 상기 방해 전파들은 희망 신호의 진폭보다 훨씬 더 클 수도 있다. 종래 기술에서는, ∑△ ADC 의 클리핑이 희망 신호를 저하시키는 상호 변조 기생 신호를 발생시키기 때문에, 상기 ∑△ ADC 가 클리핑 되지 않도록, 방해 전파들을 작은 진폭으로 억제하기 위해 예리한 아날로그 필터들을 필요로 하였다. 본 발명의 ∑△ ADC 는, 상기 ∑△ ADC 를 클리핑하지 않아도 방해 전파들을 양자화하는 데에 이용할 수 있는 분해능의 추가 비트로 설계될 수 있다. 상기 추가 비트는, ∑△ ADC 가 더 큰 진폭의 방해 전파를 견딜 수 있게 함으로써, 상기 ∑△ ADC 이전에 아날로그 필터들의 요구 조건들을 완화시키게 된다.

서브샘플링 ∑△ 수신기의 세 번째 중요한 잇점은, 종래 기술의 아날로그 직교 복조보다 향상된 신뢰성과 요구된 정확성으로 상기 ∑△ ADC 로부터 샘플링된 IF 샘플들의 직교 복조를 수행할 수 있다는 것이다. 도 4 를 참조하면, 최적의 성능을 위해 통상적으로 요구되는 입력 신호의 요구된 정합 필터링을 제공하기 위해 필터 (2252) 및 저역 통과 필터들 (2256a 및 2256b) 을 설계할 수 있다. 유한 충격 응답 필터 (FIR), 무한 충격 응답 필터 (IIR), 또는 다상 필터등의 디지털 필터들의 구현은 높은 성능과 증가된 신뢰성을 허용하게 된다. 또한, 회로의 복잡성을 최소화하면서 요구된 정확성을 달성하도록 상기 디지털 필터를 설계할 수 있다. 또한, 상기 디지털 필터의 주파수 응답이 생산되는 모든 유닛들에 대해 동일하기 때문에, 디지털 필터들도 향상된 성능을 제공할 수 있게 된다. 대량으로 생산되는 수신기들의 경우, 일관성이 중요하게 된다.

또한, 디지털 복조는 뛰어난 유연성과 낮아진 비용을 제공하게 된다. 상기 디지털 필터들은 어떤 요구된 스펙 (예를 들어, 어떤 요구된 주파수 응답) 을 만족하도록 설계될 수 있다. 또한, 애플리케이션의 요구 조건에 기초한 최적의 주파수 응답을 제공하기 위해 유연성을 갖는 디지털 필터를 설계할 수도 있다. 예를 들어, 상기 유한 충격 응답 (FIR) 필터들은 컨트롤러에서 로드될 수 있는 필터 탭 계수들로 설계될 수 있다. 그 후, 상기 FIR 필터들의 주파수 응답은 다른 동작 모드에서 동적으로 변할 수 있다. 또한, 상기 디지털 필터들은 단계별로 설계될 수 있으며, 전력 소비를 최소화하기 위해 요구되지 않는 경우에는 어떤 단계들을 바이패스할 수 있다.

구성 요소 갯수를 최소화하고, 비용을 줄이며, 신뢰성을 향상시키기 위해 하나 또는 몇 개의 집적 회로들 (ICs) 에 집적될 수 있는 디지털 회로들로 디지털 직교 복조를 구현할 수 있다. 또한, 제조 단계 및/또는 동작 단계동안에 디지털 회로들을 쉽게 검사할 수 있다. 종래 기술에서는, 직교 복조가 아날로그 회로들로 구현된다. 아날로그 회로의 나쁜 구성 요소 허용 오차로 인해, 수신기는 요구된 성능 스펙을 만족할 수 없게 된다. 또한, 아날로그 회로들은 수신기의 신뢰성을 저하시키며 비용을 증가시킬 수 있는 많은 구성 요소들을 구비한다. 또한, 종래 기술의 아날로그 회로들은 IS-95 규격, 한국 규격 및 일본 규격등을 만족하기 위해 각각의 다중 규격들에 대해 재설계될 필요가 있다.

서브샘플링 ∑△ 수신기의 네 번째 중요한 잇점은 직교 부정합을 제거하는 것이다. 본 발명에서는, 상기 ∑△ ADC 이후의 신호 처리가 디지털로 수행되기 때문에, 아날로그 직교 복조기에서 발견되는 직교 불균형이 제거된다. 예시적인 실시예에서는, 곱셈기 (2254) 와 저역 통과 필터 (2256) 가 동일하게 설계된다. 또한, 국부 발진기 (2260) 와 이상기 (2258) 로부터 각각 생성되는 동위상 사인 곡선과 직교위상 사인 곡선, 동일한 클록 신호와 결합되는 다른 값들 (예를 들어, 1,0, 또는 -1) 로부터 생성되며, 위상 에러를 갖지 않는다. 디지털 직교 복조기의 경우, 2개의 신호 경로들은 정합 되고, 서로 꼭 맞는 직교로 된다.

종래 기술 (도 1 참조) 의 아날로그 직교 복조기의 경우, 2개의 신호 경로들은 기저 대역 I 및 Q 신호들을 처리하는 데에 이용된다. 2개의 신호 경로들 상의 어떤 부정합 (예를 들어, 위상 스플리터 (2136) 에서의 에러 및/또는 믹서 (2128), 저역 통과 필터 (2130) 및 ADC 들 (2140) 등의 부정합) 으로 인해, Q 신호상의 I 신호의 누화 및 I 신호상의 Q 신호의 누화가 발생하게 된다. 상기 누화로 인해, 아날로그 직교 복조기의 BER 성능이 저하된다.

서브샘플링 ∑△ 수신기의 다섯 번째 중요한 잇점은, 종래 기술에서 이용되는 종래 (예를 들어, 플래시 및 축차 근사) ADC 들 보다 향상된 동작 범위, 선형성 및 DC 오프셋을 제공하도록 설계될 수 있다는 것이다. 상기 신호 대역내의 양자화 잡음의 양이 감소되기 때문에, 상기 ∑△ ADC 에 의한 양자화 잡음의 잡음 쉐이핑은 종래 ADC 들 보다 향상된 동작 범위를 제공하게 된다. 종래 ADC 들의 경우, 상기 양자화 잡음은 DC 로부터 샘플링 주파수까지의 출력 스펙트럼 상에 백색화 (white) 된다. ∑△ ADC 의 경우, 상기 ∑△ ADC 내의 잡음 쉐이퍼를 적절하게 설계함으로써, 양자화 잡음을 신호 대역에서 최소화할 수 있게 된다. IF 신호의 특성과 성능 요구 조건들을 만족하도록 상기 잡음 쉐이퍼를 설계할 수 있다,

또한, 상기 ∑△ ADC 에 의해 제공되는 향상된 동작 범위는 입력 신호의 높은 오버샘플링 때문이다. 대역 통과 ∑△ ADC 의 경우, 상기 오버샘플링 비율은 입력 신호의 양측 대역폭의 2배로 나누어진 샘플링 주파수, 즉, OSR = f_S/2f_bW 로서 정의된다. 상기 ∑△ ADC 의 출력은, 단일 루프 아키텍처 또는 매쉬 (다단계 잡음 쉐이퍼; Multi-stAge noise SHaper) 아키텍처가 이용되는지의 여부 및 단일 비트 또는 다중 비트 양자화기가 이용되는지의 여부에 기초하여, 1 비트 또는 m 비트들로 될 수 있다. 상기 샘플링 주파수는 신호 대역폭보다 훨씬 높은 주파수로 선택된다. 따라서, 상기 양자화 잡음이 DC 로부터 샘플링 주파수까지의 더 넓어진 스펙트럼상에 확산된다. 희망 신호를 보존하면서 상기 ∑△ ADC 로부터 샘플링된 샘플들의 후속하는 필터링 및 데시메이션에 의해 대역 외 잡음을 제거함으로써, 동작 범위를 향상시키게 된다. 12 비트의 동작 범위를 제공하는 예시적인 ∑△ ADC 설계가 미국 특허 출원 일련 번호 제 08/928,874 호에 개시되어 있다.

예시적인 실시예에서, 상기 ∑△ ADC 는 12 비트 이상의 분해능을 가질 수 있게 된다. 상기 분해능은 오버샘플링, 잡음 쉐이퍼 및 ∑△ ADC 의 차수 (order) 를 적절하게 선택하여 설계될 수 있다. 통상적으로, 상기 ∑△ ADC 에 입력되는 IF 신호는 방해 전파로 이루어진 불요 신호에 더하여 희망 신호로 이루어진다. 상기 방해 전파의 진폭은 불요 신호의 진폭보다 훨씬 더 클 수도 있다. 대역 내 상호 변조 기생 신호를 생성할 수 있는 ADC 입력을 클리핑하기 위해, 상기 IF 신호는 ADC 의 완전 스케일 (scale) 내에 적합하도록 기준화된다. 방해 전파의 진폭이 증가함에 따라, 상기 희망 신호는 입력 IF 신호의 더 작은 비율로 된다. 상기 희망 신호를 충분하게 양자화하기 위해 ADC 로부터 더욱 많은 비트의 분해능이 필요하게 된다.

종래 기술의 아날로그 직교 변조기에서는, ADC 들에 의해 샘플링되기 전에 복합 필터들로 아날로그 신호를 필터링함으로써 방해 전파의 진폭을 최소화하였다. 방해 전파들이 (예를 들어, CDMA 신호의 중심 주파수로부터 900 MHz 떨어진) 신호 대역에 가깝게 위치할 수 있기 때문에, 방해 전파의 진폭을 최소화하기 위해 SAW 필터 및 고차 타원 필터등의 예리한 롤-오프 필터들을 필요로 한다. 이들 예리한 롤-오프 필터들은 설계하기가 복잡하며, 제조가 어렵고, 비용이 비싸진다.

본 발명의 ∑△ ADC 에 의해 제공된 분해능의 추가 비트 수는 더 높은 동작 범위에 해당하고, 희망 신호를 저하하지 않으면서 IF 신호에서 더 커진 진폭을 갖는 방해 전파를 허용하게 된다. 더 높아진 분해능으로 인해, 상기 ∑△ ADC 는 희망 신호가 입력 IF 신호의 단지 작은 부분일지라도 상기 희망 신호를 적절하게 양자화할 수 있다. 예시적인 실시예에서는, 상기 희망 신호의 적절한 복조를 위해 단지 4개 비트의 분해능을 필요로 한다. 12 비트 ∑△ ADC 를 이용하는 경 우, 남은 8개의 비트들은 방해 전파를 처리하거나 및/또는 이득 제어를 제공하는 데에 이용될 수 있다.

또한, 본 발명의 ∑△ ADC 는 종래 기술의 종래 ADC 들 보다 향상된 선형성 및 DC 오프셋을 제공한다. 종래 기술의 플래시 ADC 의 경우, 선형성은, 상술한 바와 같이 입력 신호와 기준 전압을 분배하는 데에 이용되는 2개의 저항성 래더들 내의 저항들의 정합에 따라 결정된다. 래더내의 저항의 갯수는 2^m 으로 되는데, m 은 ADC 내의 비트 갯수이다. m 이 증가함에 따라, 정합될 필요가 있는 저항의 갯수때문에 선형성을 유지하기가 더욱 어렵게 된다. 이와는 달리, ∑△ ADC 의 경우, 단일 비트 양자화기를 이용할 수 있기 때문에, 선형성을 더욱 용이하게 달성할 수 있게 된다. 상기 ∑△ ADC 내의 고 피드백 전압 및 저 피드백 전압이 일정 레벨로 유지되는 한, 선형성은 유지되게 된다.

비선형성은 비트 에러율 (BER) 또는 프레임 에러율 (FER) 등의 수신기의 성능을 저하시킬 수 있다. 또한, 비선형성은 캐리어-트래킹-루프 (carrier-tracking-loop) 및 비트-타이밍-루프 (bit-timing-loop) 등의 수신기의 다중 루프의 성능을 저하시킬 수도 있다. 상기 캐리어-트래킹-루프는 입력 RF 신호의 주파수/위상을 트래킹하며, 비트-타이밍-루프는 상기 입력 신호의 기호 레이트를 트래킹한다. 또한, 비선형성은 입력 참조 (input-referred) 제 3 차수 상호 변조 기생 신호 (IIP3) 성능을 향상시키는 데에 이용된 자동 이득 제어 (AGC) 회로 및 바이어스 제어 회로에 이용되는 신호 레벨을 측정하는 것에 영향을 주게 된다.

삭제

또한, 상기 ∑△ ADC 는 종래 기술의 종래 ADC 보다 향상된 DC 오프셋 특성 을 갖는다. 기저 대역 ∑△ ADC 의 경우, DC 를 증폭하는 종래 기술의 아날로그 필터가 본 발명에서 더 이상 존재하지 않기 때문에, DC 오프셋이 향상되게 된다. 기저 대역 ∑△ ADC 의 경우, 스펙트럼 성분이 대역 외에 존재하기 때문에, DC 오프셋은 중요하지 않게 된다. 어떤 DC 오프셋도 필터링할 수 있으며, 출력 샘플들에는 영향을 거의 미치지 않는다.

DC 오프셋은, 상기 파라미터가 BER 성능 및 수신기내의 위상 동기 루프의 성능을 저하시킬 수 있기 때문에, 디지털 통신 시스템에서 특히 중요하게 된다. DC 오프셋은 ADC 출력 샘플들의 양자화를 스큐 (skew) 함으로써, 입력 신호를 잘못 검출하게 된다. 또한, DC 오프셋은 디지털 통신 시스템에서 대개 이용되는 비터비 디코딩 프로세스의 성능을 저하시킬 수도 있다. 또한, DC 오프셋은 캐리어-트래킹 및 비트-트래킹 루프들의 성능에 영향을 준다. DC 오프셋은 루프에 DC 바이어스를 인가하여, 상기 루프의 취득 성능을 저하시키게 된다. 또한, 상기 DC 바이어스는 루프에 스트레스를 가함으로써, 상기 루프의 트래킹 성능을 저하시키게 된다. 많은 통신 시스템에서, DC 오프셋은 측정값들 중에서 하나 또는 조합에 의해 어드레스되는 중요한 설계 및 제조 고려 대상이 된다. 각 ADC 의 DC 오프셋은 특정 한계로 신중히 차폐될 수 있다. 또한, 특정 보상 루프들은 각 ADC 의 DC 오프셋을 평가하며 트래킹하도록 설계될 수 있다.

미국 특허 일련 번호 제 08/928,874 호에 설명된 ∑△ ADC 의 설명은 본 발명의 수신기내에서 이용되는 경우의 추가 잇점들을 제공한다. 상기 ∑△ ADC 를 동작도중에 재구성할 수 있으므로, 고성능을 요구하는 경우에는 전력을 보존하기 위하여 상기 ∑△ ADC 의 부분들을 턴 오프할 수 있다. 예를 들어, 상기 ∑△ ADC 는 2개 루프 매쉬 아키텍처로서 구현될 수 있고, 높은 동작 범위가 요구되지 않는 경우에는 하나의 루프를 턴 오프할 수 있다. 본 발명에서 ∑△ ADC 들은 MASH 4-4 ∑△ ADC 일 수 있다.
상기 ∑△ ADC 에 의해 제공되는 다른 잇점은 수신기내의 다른 회로와 ∑△ ADC 간의 인터페이스를 용이하게 하는 것이다. 상기 ∑△ ADC 가 더 많은 분해능 비트를 가질지라도, ∑△ ADC 는 각 샘플링 클록 주기마다 하나 또는 소수의 비트를 단지 출력한다. 따라서, 상기 ∑△ ADC 는 소수의 입력/출력 (I/O) 핀들을 갖는다. 또한, 서브샘플링 ∑△ 수신기는 단지 하나의 ∑△ ADC 만을 필요로 한다. 더 적은 갯수의 ADC 및 I/O 핀들은 수신기내의 다른 회로들과 ∑△ ADC 간의 루팅을 단순화시킨다. 종래 ADC 들의 경우, 통상적으로, 분해능의 각 비트마다 하나의 I/O 핀을 필요로 한다. 또한, 도 1 에 도시된 직교 복조기는 2개의 종래 ADC 들을 필요로 한다. 아주 많은 ADC 들 및 I/O 핀들은 레이 아웃과 라우팅 (routing) 을 더욱 어렵게 만들 수 있다.

수신기들 (2200 및 2300) 은 IF 신호의 서브샘플링 ∑△ 아날로그-디지털 변환을 지원하는 2개의 예시적인 수신기 아키텍처들이다. 다른 수신기 아키텍처로는 수신기가 이용된 애플리케이션의 요구 조건들에 기초하여 필요한 전단부 처리를 제공하는 설계가 있다. 또한, 다른 디지털 신호 프로세서는 IF 신호의 복조를 수행하도록 설계될 수 있다. 따라서, 서브샘플링 ∑△ ADC 을 구비하는 다른 수신기도 본 발명의 범위 내에 존재한다.

Ⅱ. 나이퀴스트 샘플링 ∑△ 수신기

본 발명의 제 1 실시예에서, 상기 수신기는 서브샘플링 ∑△ ADC 를 구비한다. 상기 아키텍처는 상술한 바와 같이 많은 잇점들을 제공한다. 본 발명의 제 2 실시예에서, 상기 수신기는 나이퀴스트 샘플링 ∑△ ADC 를 구비한다. 상기 아키텍처는 ∑△ ADC 의 많은 잇점들, 특히, 높은 동작 범위, 향상된 선형성, 낮은 DC 오프셋 및 최소 전력 소비의 잇점들을 제공한다. 나이퀴스트 샘플링 ADC 의 경우, 샘플링 주파수는 상기 ADC 에 입력되는 입력 신호의 최고 주파수보다 적어도 2배의 주파수로 되므로, 겹침 현상 (aliasing) 을 이용하는 것이 아니라 피할 수 있게 된다.

직교 복조를 위해 이용되는 예시적인 나이퀴스트 샘플링 ∑△ 수신기의 블록도가 도 6 에 도시되어 있다. 수신기 (2400) 는 BPSK, QPSK, OQPSK, QAM 및 디지털 변조 포맷과 아날로그 변조 포맷들을 복조하는 데에 이용될 수 있다. 수신기 (2400) 내에서, 전송된 신호는 안테나 (2412) 에 의해 수신되며, 듀플렉서 (2414) 를 통해 경로를 잡고, 전단부 (2402) 에 제공된다. 전단부 (2402) 내에서, 증폭기 (2416; AMP) 는 신호를 증폭하고, 불요 신호를 제거하기 위해 신호를 필터링하는 대역 통과 필터 (2418) 에 상기 증폭된 신호를 제공하게 된다. 예시적인 실시예에서, 대역 통과 필터 (2418) 는 표면 음파 (SAW) 필터로 된다. 상기 필터링된 신호는, 국부 발진기 (2422; LO1) 로부터 출력된 사인 곡선과 상기 신호를 하향 변환하는 믹서 (2420) 에 제공된다. 믹서 (2420) 에서 출력된 IF 신호는 대역 통과 필터 (2424) 에 의해 필터링되고, 자동 이득 제어 (2426; AGC) 에 의해 증폭되어 ∑△ ADC 들 (2440) 의 입력에서 요구된 신호 진폭을 생성하게 된다. 예시적인 실시예에서는, 대역 통과 필터 (2424) 도 SAW 필터로 된다. 상기 자동 이득 제어된 신호는 복조기 (2404) 에 제공된다.

복조기 (2404) 는 나이퀴스트 샘플링 기저 대역 ∑△ ADC 들을 이용하는 직교 복조를 제공한다. 복조기 (2404) 내에서, 2개의 믹서들 (2428a 및 2428b) 은, 국부 발진기 (2434; LO2) 와 이상기 (2436) 에 의해 각각 제공된 사인 곡선을 갖는 기저 대역 I 및 Q 신호들로 하향 변환하게 된다. 상기 기저 대역 I 및 Q 신호들은 저역 통과 필터들 (2430a 및 2430b) 에 각각 제공되어, 기저 대역 신호들의 정합 필터링 및/또는 앤티-에일리어스 필터링을 제공하게 된다. 상기 필터링된 신호들은 상기 신호들을 샘플링하는 ∑△ ADC 들 (2440a 및 2440b) 에 제공되어, 디지털화된 기저 대역 샘플들을 제공하게 된다. 상기 샘플들은 후처리 (예를 들어, 에러 검출 및/또는 교정, 압축 해제) 를 위해 기저 대역 프로세서 (2450) 에 제공하게 된다.

예시적인 실시예에서, ∑△ ADC 들 (2440) 는 미국 특허 출원 일련 번호 제 08/928,874 호에 개시된 방법으로 구현될 수 있는 나이퀴스트 샘플링 기저 대역 ∑△ ADC 로 된다. 상기 기저 대역 ∑△ ADC 는 DC 주위의 양자화 잡음을 필터링을 더욱 쉽게 수행할 수 있는 더 높은 주파수로 밀어낸다.

나이퀴스트 샘플링 ∑△ 수신기는 서브샘플링 ∑△ 수신기들 (2200 및 2300) 과 유사한 디지털 직교 복조를 수행하도록 설계될 수 있다. 이 실시예에서, 서브샘플링 ∑△ 수신기들 (2200 및 2300) 은, 대역 통과 ∑△ ADC 에 입력되는 IF 신호의 중심 주파수가 IF 주파수에 존재하도록 설계될 수 있다. 상기 IF 주파수가 0.25 ㆍf_S 로 선택되는 것이 바람직하다. 제 1 국부 발진기 (예를 들어, LO1 (2222)) 의 주파수를 조절함으로써 또는 제 1 주파수 하향 변환 단계 (예를 들어, 믹서 (2200)) 와 대역 통과 ∑△ ADC 사이에 삽입된 제 2 주파수 하향 변환 단계에 의해, 상기 IF 주파수를 얻을 수 있다.

바람직한 실시예들에 대한 상기 설명은 당해 기술분야에서 숙련된 어느 누구라도 본 발명을 실시하고 이용할 수 있도록 제공되었다. 이들 실시예들에 대한 다양한 변형예들은 당해 기술에 숙련된 사람들에게 자명하며, 여기서 정의된 일반적인 원리들은 본 발명의 특징을 이용하지 않아도 다른 실시예들에 적용할 수 있다. 따라서, 본 발명은 여기서 설명된 실시예들에 한정되지 않고, 여기서 개시된 원리들과 새로운 특징들과 부합하는 가장 넓은 범위와 일치한다.

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
RF 신호를 수신하며, 상기 RF 신호를 중심 주파수 및 양측 대역폭을 갖는 중간 주파수 (IF) 신호로 하향 변환하도록 구성되는 전단부;

상기 전단부에 접속되며, 상기 IF 신호를 수신하고 상기 IF 신호를 샘플링하여 IF 샘플들을 제공하도록 구성되며, 샘플링 주파수로 클록킹되는 시그마-델타 아날로그-디지털 변환기 (∑△ ADC) ; 및

상기 ∑△ ADC 에 접속되며, 상기 IF 샘플들을 수신하여 상기 RF 신호의 생성에 이용된 변조 포맷에 따라 상기 IF 샘플들을 복조하도록 구성되는 디지털 신호 프로세서를 구비하고,

상기 ∑△ ADC 는 각각의 루프가 특정 요구 조건에 따라 선택적으로 턴 온 또는 턴 오프될 수 있는 다중 루프들로 이루어지는, RF 신호를 복조하는 수신기.
제 27 항에 있어서,

상기 디지털 신호 프로세서는, 상기 IF 샘플들을 수신하고 필터링하여 필터링된 샘플들을 제공하도록 구성되며, 또한 상기 필터링된 샘플들을 데시메이션 비율 (decimation ratio) 에 의해 데시메이션하도록 더 구성되는 디지털 필터를 구비하는, RF 신호를 복조하는 수신기.
제 28 항에 있어서,

상기 디지털 신호 프로세서는, 상기 디지털 필터에 접속되며 상기 필터링된 샘플들을 수신하고, 하향 변환하여 동위상 (inphase) 샘플들과 직교위상 (quadrature) 샘플들을 제공하도록 구성되는 복조기를 더 구비하는, RF 신호를 복조하는 수신기.
제 29 항에 있어서,

상기 디지털 신호 프로세서는, 상기 복조기에 접속되며 하나의 저역 통과 필터는 상기 동위상 샘플들을 수신하여 샘플링하도록 구성되고 다른 하나의 저역 통과 필터는 상기 직교위상 샘플들을 수신하여 샘플링하도록 구성되는 두 개의 디지털 대역 통과 필터들을 더 구비하는, RF 신호를 복조하는 수신기.
제 30 항에 있어서,

상기 저역 통과 필터들은 상기 동위상 및 직교위상 샘플들을 정합 필터링하는, RF 신호를 복조하는 수신기.
제 28 항에 있어서,

상기 디지털 필터의 주파수 응답은 상기 수신기의 동작 모드에 기초하여 조정될 수 있는, RF 신호를 복조하는 수신기.
제 32 항에 있어서,

상기 샘플링 주파수는 상기 디지털 필터의 상기 데시메이션 비율과 상기 IF 신호의 상기 양측 대역폭에 기초하여 선택되는, RF 신호를 복조하는 수신기.
제 27 항에 있어서,

상기 ∑△ ADC 는 서브샘플링 대역 통과 ∑△ ADC 인, RF 신호를 복조하는 수신기.
제 34 항에 있어서,

상기 IF 신호의 상기 중심 주파수는 상기 샘플링 주파수의 약 0.25·(2n + 1) 배이며, n 은 1 보다 큰 정수인, RF 신호를 복조하는 수신기.
제 35 항에 있어서,

n 은 2 인, RF 신호를 복조하는 수신기.
제 34 항에 있어서,

상기 IF 신호의 상기 중심 주파수는 상기 샘플링 주파수의 0.25·(2n) 배이며, n 은 1 보다 큰 정수인, RF 신호를 복조하는 수신기.
제 37 항에 있어서,

n 은 2 인, RF 신호를 복조하는 수신기.
제 27 항에 있어서,

상기 IF 신호는 CDMA 신호로 이루어지는, RF 신호를 복조하는 수신기.
제 39 항에 있어서,

상기 IF 신호의 상기 중심 주파수는 약 116.5 MHz 인, RF 신호를 복조하는 수신기.
제 40 항에 있어서,

상기 샘플링 주파수는 약 66.6 MHz 인, RF 신호를 복조하는 수신기.
제 39 항에 있어서,

상기 양측 대역폭은 약 1.23 MHz 인, RF 신호를 복조하는 수신기.
삭제
제 27 항에 있어서,

상기 특정 요구 조건은 요구되는 동작 범위 (dynamic range) 인, RF 신호를 복조하는 수신기.
삭제
삭제
삭제
삭제
제 27 항에 있어서,

상기 ∑△ ADC 는 서브샘플링 기저 대역 ∑△ ADC 인, RF 신호를 복조하는 수신기.
제 27 항에 있어서,

상기 ∑△ ADC 는 나이퀴스트 샘플링 대역 통과 ∑△ ADC 인, RF 신호를 복조하는 수신기.
제 27 항에 있어서,

상기 ∑△ ADC 는 나이퀴스트 샘플링 기저 대역 ∑△ ADC 인, RF 신호를 복조하는 수신기.
제 27 항에 있어서,

상기 샘플링 주파수는 상기 IF 신호의 양측 대역폭에 기초하여 선택되는, RF 신호를 복조하는 수신기.
제 27 항에 있어서,

상기 ∑△ ADC 는 4 비트 이상의 분해능을 제공하는, RF 신호를 복조하는 수신기.
제 27 항에 있어서,

상기 ∑△ ADC 는 16 이상의 오버샘플링 비율에서 클로킹되는, RF 신호를 복조하는 수신기.
삭제
제 27 항에 있어서,

변조 포맷은 QPSK (quadrature phase shift keying) 인, RF 신호를 복조하는 수신기.
제 27 항에 있어서,

변조 포맷은 OQPSK (offset quadrature phase shift keying) 인, RF 신호를 복조하는 수신기.
제 27 항에 있어서,

변조 포맷은 m-PSK (m-ary phase shift keying) 인, RF 신호를 복조하는 수신기.
RF 신호를 수신하며, 상기 RF 신호를 중간 주파수(IF) 신호로 하향 변환하도록 구성되는 전단부;

상기 전단부에 접속되며, 상기 IF 신호를 수신하여 상기 IF 신호를 기저 대역 I 및 Q 신호들로 하향 변환하도록 구성되는 직교 복조기; 및

상기 직교 복조기에 접속되며, 하나의 ∑△ ADC 는 상기 기저 대역 I 신호를 수신하도록 구성되고 다른 하나의 ∑△ ADC 는 상기 기저 대역 Q 신호를 수신하도록 구성되는 2개의 ∑△ ADC 들을 구비하며,

상기 ∑△ ADC 들은 상기 기저 대역 I 및 Q 신호들을 독립적으로 샘플링하여 기저 대역 샘플들을 생성하고, 샘플링 주파수에서 클록킹되고,

상기 ∑△ ADC 는 각각의 루프가 특정 요구 조건에 따라 선택적으로 턴 온 또는 턴 오프될 수 있는 다중 루프들로 이루어지는, RF 신호를 복조하는 수신기.
삭제
삭제
제 59 항에 있어서,

상기 ∑△ ADC 들은 나이퀴스트 샘플링 기저 대역 ∑△ ADC 인, RF 신호를 복조하는 수신기.
제 59 항에 있어서,

상기 직교 복조기와 상기 ∑△ ADC 들 사이에 접속되며, 각각의 필터는 각각의 기저대역 신호를 수신하고 필터링하여 필터링된 신호를 제공하는 두 개의 필터를 더 구비하며,

상기 각각의 ∑△ ADC 는 각각의 필터링된 신호를 독립적으로 샘플링하여 기저 대역 샘플들을 제공하는, RF 신호를 복조하는 수신기.
삭제