KR100711674B1 - 디지털/아날로그 변환기, 디스플레이 드라이버, 및디스플레이 - Google Patents

Abstract

n-비트 디지털 워드를 대응 전압으로 변환하기 위한 n-비트 디지털/아날로그 변환기가 제공된다. 이 변환기는 용량성 부하(C_LOAD)에 직접 접속하기 위한 출력(V_out)을 구비하는 (n-1) 비트 버퍼리스 스위치드 커패시터(bufferless switched capacitor) 디지털/아날로그 변환기(10)를 포함한다. (n-1) 비트 변환기(10)는 또한 제1 및 제2 기준 전압 입력(V1, V2)과 (n-1) 비트 디지털 입력을 구비한다. (n-1) 비트 선택성 인버터(13₁, ..., 13_n-1, 14₁, ..., 14_n-1)는 (n-1) 최하위 비트를 디지털 입력에 공급하고, 최상위 비트가 특정 값을 가지면 이를 반전시킨다. 스위칭 장치(11, 12)는 제1 및 제2 기준 전압 입력(V1, V2)에 접속하여 최상위 비트의 값에 따라 제1 및 제2 또는 제2 및 제1 기준 전압을 수신한다.

디지털 워드, 디지털/아날로그 변환기, 선택성 인버터; 스위칭 장치

Description

디지털/아날로그 변환기, 디스플레이 드라이버, 및 디스플레이 {DIGITAL/ANALOG CONVERTER, DISPLAY DRIVER AND DISPLAY}

도 1은 공지된 DAC의 개략 회로도;

도 2는 통상의 액정 디스플레이를 구동하기 위해 요구되는 전달 특성을 나타내는 입력 디지털 코드 대 DAC 출력 전압의 그래프;

도 3은 도 2와 유사하지만 감마값 2.2인 감마 보정의 사용을 나타내는 도면;

도 4는 또 하나의 공지된 DAC의 개략 회로도;

도 5는 도 2와 유사하지만 도 4의 DAC의 전달 함수의 회전 대칭을 나타내는 도면;

도 6은 또 다른 공지된 DAC의 회로도;

도 7 및 도 8은 도 2와 유사하게 도 6의 DAC의 통상적인 전달 함수를 나타내는 그래프;

도 9는 본 발명의 일 실시예를 구성하는 DAC의 블럭 회로도;

도 10은 도 9의 DAC 일부의 개략 회로도;

도 11은 도 9의 DAC의 출력 범위를 나타내는 그래프;

도 12는 비선형 전달 특성을 제공하기 위해 도 9의 DAC에 룩업 테이블을 사용한 것을 나타내는 도면;

도 13은 본 발명의 다른 실시예를 구성하는 변환기의 블럭 회로도; 및

도 14는 본 발명의 또 다른 실시예를 구성하는 변환기의 블럭 회로도이다.

<도면의 주요 부분에 대한 부호의 설명>

10 : 디지털/아날로그 변환기(DAC)

11, 12, 13₁, ..., 13_n-1 : 멀티플렉서

14₁, ..., 14_n-1 : 인버터

본 발명은 디지털/아날로그 변환기, 이러한 변환기를 포함하는 디스플레이 드라이버, 및 이러한 드라이버를 포함하는 디스플레이에 관한 것이다. 이러한 변환기는 예를 들어, 액정 디스플레이의 매트릭스 컬럼들을 구동하는데 사용될 수 있다. 이러한 변환기의 구체적인 응용으로는 전력 소비 수요가 많은 휴대용 어플리케이션들에 대한 소형 디스플레이 패널 등에 존재한다.

도 1은 n-비트 디지털 워드를 대응 아날로그 입력으로 변환하기 위한 공지된 타입의 스위치드 커패시터 디지털/아날로그 변환기(이하, 'DAC'라 함)를 나타낸다. DAC는 각각 i번째 커패시터의 커패시턴스 C_i가 2^(i-1)C₁인 n개의 커패시터 C₁, ..., C_n을 포함한다. DAC는 또한 단위 이득 버퍼(1)의 입력과 접지 사이에 접속되는 종단 커패시터 C_TERM을 포함한다. 커패시터 C₁, ..., C_n의 제1 전극들은 종단 커패시터 C_TERM의 제1 단자에 함께 접속된다. 각각의 커패시터 C₁, ..., C_n의 제2 단자는 디지털 워드의 대응 비트의 상태 또는 값에 따라 제2 전극을 제1 또는 제2 기준 전압 입력 V1 또는 V2에 선택적으로 접속시키는 개별 스위치(참조번호 2 등)에 접속된다. 버퍼(1)의 출력은 예를 들어, 액정 디바이스의 액티브 매트릭스의 데이터 라인 또는 컬럼 전극의 형태인 용량성 부하 C_LOAD를 구동한다.

DAC는 도 1에는 도시되지 않았지만 내부적으로 생성되는 타이밍 신호에 의해 제어되는 2가지 동작 상태, 즉 리세팅 또는 "제로잉(zeroing)" 상태와 컨버팅 또는 "디코딩(decoding)" 상태를 갖는다. 제로잉 상태 중에는, 커패시터 C₁, ..., C_n 의 제1 및 제2 전극과 종단 커패시터 C_TERM의 제1 전극이 함께 전자적 스위치(3)에 의해 제1 기준 전압 입력 V₁의 제1 전극에 접속된다. 따라서, 커패시터 C₁, ..., C_n 이 방전되어 DAC에 저장된 총 전하는 V₁C_TERM이 된다.

디코딩 상태 중에는, 각 커패시터 C_i의 제2 전극이 디지털 입력 워드의 i번째 비트의 값에 따라 제1 기준 전압 입력 V₁ 또는 제2 기준 전압 입력 V₂에 접속된다. DAC에 저장되는 전하는 아래의 식으로 주어진다:

여기서, b_i는 입력 디지털 워드의 i번째 비트이고, V_DAC는 커패시터 C₁, ..., C_n 및 C_TERM의 제1 전극에서의 전압이다. 따라서, 출력 전압은 아래의 식으로 주어진다:

일반적으로, C_i = 2^(i-1)C₁이고 C₁ = C_TERM이다. 이는 입력 디지털 워드에 선형적으로 관계되는 출력 전압 세트를 초래한다.

DAC로부터 부하 커패시턴스를 격리하여 변환 프로세스에 영향을 주는 것을 방지하기 위해, 단위 이득 버퍼(1)가 제공된다. 그러나, 이러한 버퍼들은 상당한 전력 소비원이다. 버퍼(1)가 생략된다면, 부하 커패신터스를 추가하는 것에 의해 종단 커패시턴스가 증가될 것이고, DAC로부터의 최대 출력 전압은 아래의 식으로 주어진다:

이러한 효과는 스위치드 커패시터의 값을 증가시키는 것에 의해 감소될 수 있다. 그러나, 이는 DAC가 차지하는 집적 회로의 전력 소비 및 면적을 증가시킨다. 기준 전압 입력 V₂에 공급되는 것 같은 보다 높은 기준 전압 근처의 전압을 달성하기 위해서는, 커패시턴스가 상당히 증가되어야 한다.

이러한 효과를 보상하기 위한 다른 기술은 입력 V₂에 공급되는 보다 높은 기 준 전압을 증가시키는 것이다. 그러나, 이는 또한 DAC의 전력 소비를 증가시키고, 보다 높은 기준 전압을 생성하기 위해서는 보다 복잡하거나 강력한 회로를 요구할 것이다.

일부 응용에서, DAC는 입력 디지털 워드의 비선형 함수로서 출력 전압을 생성할 것이 요구된다. 예를 들어, 도 2는 액정 디스플레이용 구동 장치의 일부로서 DAC가 사용될 때 요구되는 전달 함수를 나타내고, 도 3은 이러한 전달 함수가 감마 보정을 제공하기 위해 변조되는 방식을 나타낸다. GB 2388725 호는 2진 가중되지 않은 스위치드 커패시터를 제공하는 것에 의해 비선형성이 달성되는 비선형 DAC를 개시하고 있다. 비교적 큰 종단 커패시터를 갖는 이러한 장치를 이용하는 것에 의해, 도 4에 도시된 바와 같이 중간 버퍼 없이 DAC를 직접 부하에 접속할 수 있다. 그러나, 상술된 바와 같은 최대 출력 전압에 대한 동일한 제한이 이러한 장치에 적용된다. 또한, 이러한 DAC는 회전 대칭을 갖는 전달 특성을 제공하는 것에 한한다. 예를 들어, 입력 워드 또는 코드가 0 내지 63의 범위에 있는 6-비트 변환기의 경우, V_b - V₀ = V₆₃ - V_b'이고, 여기서 도 5에 도시된 바와 같이 b는 6-비트 디지털 코드이며, b'는 그 보수이다. 따라서, 이러한 타입의 DAC는 도 2에 도시된 곡선에 근사할 수 있지만, 일반적으로 도 3에 도시된 바와 같은 비대칭성 곡선은 적절히 근사할 수 없다.

종래 기술의 인식

도 6은 US 6380917호 및 Matsueda 등이 저술한 'SID '98 digest' 879-882 페 이지의 "A 6-bit-colour low temperature poly-SiTFT-LCD with integrated digital data drivers"에 개시된 타입의 비선형 DAC를 나타낸다. 이러한 비선형 DAC는 액정 디바이스의 전달 특성을 근사하는데 사용될 수 있다. 도 6에 도시된 6-비트 예는 버퍼나 종단 커패시터를 필요로 하지 않으며, 입력 워드의 5개 최하위 비트로부터 유도되는 신호에 의해 접속이 제어되는 5개의 2진-가중된 커패시터를 포함한다. 최상위 비트 D5는 기준 전압원 VO1, VO2, VC1 및 VC2의 선택을 제어한다.

제로잉 상태 중에는, 부하 커패시턴스(도 6에는 데이터 라인 커패시턴스로서 도시됨)의 제1 전극이 최상위 비트의 값에 따라 기준 전압 VC1 또는 VC2로 충전되고, 스위치드 커패시터의 제1 전극들이 최상위 비트의 값에 따라 이와 유사하게 기준 전압 VO1 또는 VO2로 방전된다. 최상위 비트 D5의 값이 제로이면, 5개의 최하위 비트가 반전없이 공급되는 한편, 최상위 비트의 값이 1이면, 5개의 최하위 비트가 반전된다. 디코딩 상태 중에는, 부하 커패시턴스의 제1 전극이 5개의 최하위 비트의 반전된 또는 반전되지 않은 값에 의해 제어되는 스위치드 커패시터의 선택의 제1 전극에 접속된다. 그 결과 DAC의 출력 전압은 아래의 식으로 주어진다:

전달 함수는 본래 비선형이고 도 7에 도시된 형태의 것이 있다. 최상위 비트를 이용하여 기준 전압 및 최하위 비트의 반전을 제어하는 것은 2개의 출력 곡선을 효과적으로 제공하며, 이는 도 8에 도시된 바와 같이 회전 대칭으로 조합될 수 있다.

이러한 DAC에 의해 제공될 수 있는 전달 특성 또는 곡선의 범위는, 기울기가 DAC 내의 커패시턴스 값을 적절히 선택하는 것에 의해 선택되더라도 동일한 일반적인 형상의 곡선으로 제한된다. 또한, 4개의 기준 전압- 이중 일부는 요구되는 출력 전압 범위를 초과함 -이 요구된다. 따라서, 이러한 장치는 전술된 바와 같은 동일한 단점을 갖는다.

본 발명의 일 면에 따르면, n-비트 디지털 워드(여기서, n은 1 보다 큰 정수임)를 변환하기 위한 n-비트 디지털/아날로그 변환기가 제공되며, 이는: 용량성 부하에 직접 접속하기 위한 출력, 제1 및 제2 기준 전압 입력, 및 (n-1) 비트 디지털 입력을 구비하는 (n-1) 비트 버퍼리스 스위치드 커패시터 디지털/아날로그 변환기; (n-1) 비트 디지털 입력에 n-비트 디지털 워드의 (n-1) 최하위 비트를, n-비트 디지털 워드의 최상위 비트가 제1 값을 가질 때에는 반전없이 공급하고, 최상위 비트가 제1 값과는 다른 제2 값을 가질 때에는 반전하여 공급하는 (n-1) 비트 선택성 인버터; 및 최상위 비트가 제1 값을 가질 때에는 제1 및 제2 기준 전압을 각각 수신하고, 최상위 비트가 제2 값을 가질 때에는 제2 및 제1 기준 전압을 각각 수신하도록, 제1 및 제2 기준 전압 입력을 접속하는 스위칭 장치를 포함한다.

(n-1) 비트 변환기는 제1 전극들이 함께 용량성 부하에 접속하도록 접속되는 (n-1)개의 커패시터를 포함할 수 있다. 각 i번째 커패시터의 제2 전극은 (n-1) 최하위 비트의 i번째 비트가 제1 또는 제2 값을 가질 때 제1 또는 제2 기준 전압 입력에 각각 접속되도록 구성될 수 있다. (n-1) 비트 변환기는 커패시터의 제1 및 제2 전극들이 제1 기준 전압 입력에 접속되는 리세팅 모드를 가질 수 있다. 각각의 i번째 커패시터는 1 < i ≤(n-1)에 대해 C_i = a^(i-1)C₁(여기서, a는 양의 실수임)로 주어지는 Ci 값을 가질 수 있다. 예를 들어, a는 2일 수 있다.

제1 값은 0일 수 있다.

제2 기준 전압은 제1 기준 전압보다 클 수 있다.

선택성 인버터는 멀티플렉싱 장치를 포함할 수 있다. 대안으로서, 선택성 인버터는 n-비트 디지털 워드에 의해 어드레스되는 제1 함수를 나타내는 제1 룩업 테이블을 포함하는 제1 메모리를 포함할 수 있다. 다른 대안으로서, 선택성 인버터는 (n-1)개의 Exclusive-OR 게이트를 포함할 수 있고, 이들 각각은 최상위 비트를 수신하기 위한 제1 입력과 (n-1) 최하위 비트의 각각을 수신하기 위한 제2 입력을 갖는다.

변환기는 n-비트 디지털 워드에 의해 어드레스 되는 제2 비선형 함수를 나타내는 제2 룩업 테이블을 포함하는 제2 메모리를 포함할 수 있다.

본 발명의 제2 면에 따르면, 본 발명의 제1 면에 따른 적어도 하나의 변환기를 포함하는 디스플레이 드라이버가 제공된다.

본 발명의 제3 면에 따르면, 본 발명의 제2 면에 따른 드라이버를 포함하는 디스플레이가 제공된다.

디스플레이는 액정 디바이스를 포함할 수 있다.

따라서, 버퍼를 필요로 하지 않고, 이에 따라 전력 소비가 보다 낮은 변환기 를 제공할 수 있다. 변환기의 전달 함수는 선형 또는 비선형일 수 있고, 2개의 기준 전압만이 요구된다. 이들 기준 전압은 요구되는 출력 범위의 한계에 있을 수 있고, 비교적 낮은 전력 소비로 생설할 수 있도록 간단한 것이다. 변환기는 용량성 부하의 사이즈를 "조절(dominate)"할 필요가 없으므로, 집적 영역이 감소될 수 있고, 전력 소비가 감소될 수 있으며, 변환 속도가 증가될 수 있다.

도면을 참조하여 실시예로서 본 발명이 보다 상세히 설명될 것이다.

도 9에 도시된 DAC는 n-비트 입력 워드들 또는 코드들을 보다 낮은 기준 전압 V_L과 보다 높은 기준 전압 V_H 사이이고 이들을 포함하는 출력 전압 범위로 변환한다. DAC는 예를 들어 액티브 매트릭스 액정 디바이스의 데이터 라인을 포함하는 용량성 부하 C_LOAD에 출력 V_OUT이 직접 접속되는 버퍼리스 타입의 (n-1) 비트 스위치드 커패시터 DAC(10)를 포함한다. DAC(10)는 최상위 비트(MSB; b_n)에 의해 제어되는 전자적 전환 스위치로서 작동하는 2-입력 멀티플렉서(11 및 12)의 출력에 접속되는 기준 전압 입력 V₁ 및 V₂를 갖는다. 멀티플렉서(11 및 12)의 제1 입력은 각각 기준 전압 V_L 및 V_H를 수신하도록 접속되는 한편, 제2 입력은 각각 기준 전압 V_H 및 V_L을 수신하도록 접속된다. 최상위 비트 b_n의 값이 0일 때, 입력 V₁ 및 V₂는 멀티플렉서들에 의해 기준 전압 V_L 및 V_H를 수신하도록 접속된다. 이와 반대로, 최상위 비트 b_n이 1일 때, 멀티플렉서들은 기준 전압 V_H 및 V_L을 입력 V₁ 및 V₂에 각각 공급 한다.

최상위 비트는 또한 2-입력 멀티플렉서 13₁, ..., 13_n-1 및 인버터 14₁, ..., 14_n-1을 포함하는 (n-1) 비트 선택성 컨버터를 제어한다. 멀티플렉서들 각각은 입력 워드의 (n-1) 최하위 비트의 대응 비트의 값을 수신하는 제1 입력과, 대응 인버터를 통해 반전된 비트를 수신하는 제2 입력을 갖는다. 멀티플렉서 13₁, ..., 13_n-1는 최상위 비트의 값에 의해 제어되는 전자적 전환 스위치로서 작동한다. 따라서, 최상위 비트 b_n의 값이 0일 때 (n-1) 최하위 비트는 반전되지 않는 한편, 최상위 비트 b_n의 값이 1일 때 (n-1) 최하위 비트는 DAC(10)에 공급되기 이전에 반전된다.

DAC(10)는 도 10에 보다 상세히 도시되고 있으며 도 4에 도시된 바와 같은 버퍼리스 타입이다. 또한, 내부 종단 커패시터가 제공되지 않는다. 대신에, 도 4에서와 같이, 용량성 부하 C_LOAD가 종단 커패시터로서 작동한다. 제1 커패시터를 제외한 각 커패시터의 커패시턴스 C_i는 제1 커패시터 C₁과 2^(i-1)의 곱과 같다. 또한, DAC(10)에서 스위치드 커패시터의 커패시턴스의 합은 부하 커패시턴스 C_LOAD와 같게 된다.

도 9에 도시된 변환기의 최대 출력 전압은 아래의 식으로 주어진다:

따라서, 변환기의 출력은 제1 기준 전압 입력 V₁의 전압으로부터 기준 전압 입력 V₁ 및 V₂ 에서의 전압들의 합의 절반에 이르는 범위에 있다. 따라서, 입력 워드의 최상위 비트 b_n이 0일 때, 출력 범위는 V_L 내지

이다. 최상위 비트가 1일 때, 출력 범위는 V_H 내지

이다. 따라서, 도 9에 도시된 변환기의 출력 전압은 도 11에 도시된 바와 같이 V_L 내지 V_H의 범위를 가지므로 기준 전압들이 범위의 양단에 있다. 기준 전압의 생성이 이와 같이 비교적 간단하고, 이들 전압을 생성하기 위해 요구되는 전력이 실질적으로 최소화된다. 서로 다른 출력 요건에 적응하도록 변환기를 구성하는 것이 비교적 용이하고, 요구되는 출력 범위에 일치하도록 기준 전압들을 간단히 변경하는 것을 포함할 수 있다.

출력 버퍼를 제공할 필요가 없으므로 예를 들어 도 1에 도시된 타입의 변환기에서 일반적으로 전력 소비가 가장 큰 것이 생략될 수 있다.

변환기의 전달 함수는 스위치드 커패시터 값의 선택에 의존하여 선형이거나 또는 비선형일 수 있다. 예를 들어, 앞서 설명된 2진-가중된 커패시턴스 값들은, C_i = a^(i-1)C₁(여기서, a는 양의 실수임) 등의 다른 값들, 선형으로 스케일되지 않은 값들, 동등한 값들, 또는 소망하는 애플리케이션에 적합한 임의의 값들로 대체되어도 좋다. 비선형 전달 함수는 예를 들어 적합한 커패시턴스 값들에 의해 및/또는 앞서 설명된 룩업 테이블에 의해 제공될 수 있다.

2개의 기준 전압만이 요구되고, 변환기가 부하의 커패시턴스를 "조절(dominate)"할 필요가 없다. 따라서, 이러한 변환기에 요구되는 집적 영역을 감소시킬 수 있다. 또한, 전력 소비가 상당히 감소되고, 변환 속도가 증가될 수 있다.

도 12는 도 9 및 10에 도시된 타입의 n-비트 DAC(20)에 의해 비선형 전달 함수를 제공하는 기술을 나타낸다. 예를 들어 불휘발성 메모리에 저장된 룩업 테이블(21)이 변환을 위한 m-비트 디지털 워드를 수신하는 m-비트 입력과 변환기(20)의 n-비트 입력 사이에 제공된다. 룩업-테이블(21)은 비선형 전달 함수로서 작동하고, 변환기(20)의 선형 전달 합수와 조합되어 전체적으로 비선형 전달 함수를 제공한다.

m이 n보다 작으면, 전달 합수는 가능한 출력 전압들의 범위로부터의 선택을 효과적으로 수행한다. m이 n과 동일하면, 룩업 테이블은 몇몇 코드들을 재주문 및/또는 조합하여 비선형 전달 함수를 제공할 것이다. m이 n보다 크면, 룩업 테이블은 분해능의 손실없이 보다 높은 분해능 시스템에 보다 낮은 분해능 변환기의 사용을 허용한다.

변환기(20)의 전달 함수는 선형일 필요가 없고, 따라서 비선형이어도 좋다.

도 13에 도시된 변환기는 입력 워드의 (n-1) 최하위 비트를 선택적으로 반전하는 장치가 예를 들어 불휘발성 메모리에 저장되는 또 하나의 룩업 테이블(22)을 포함한다는 점에서 도 9 및 10에 도시된 것들과 다르다. 룩업 테이블(22)은 n-비트 입력 워드에 의해 어드레스되고, 최상위 비트가 1이면 (n-1) 최하위 비트를 반전하는 함수를 나타낸다.

대안으로서, (n-1) 최하위 비트의 선택적 변환이 변환기의 다른 논리적 함수들과 조합되어도 좋다. 예를 들어, 이는 변환기(10) 내의 스위치들의 동작을 제어하기 위한 클럭 신호들과 조합되어도 좋다.

도 14에 도시된 변환기는 입력 워드의 (n-1) 최하위 비트를 선택적으로 반전하는 장치가 (n-1)개의 Exclusive-OR 게이트(25₁, ..., 25_n-1)을 포함한다는 점에서 도 9, 10 및 13에 도시된 것들과 다르다. 게이트 각각은 최상위 비트를 수신하는 제1 입력과 (n-1) 최하위 비트의 각각을 수신하는 제2 입력을 갖는다. 최상위 비트가 1일 때 게이트(25₁, ..., 25_n-1)는 (n-1) 최상위 비트를 반전하는 한편, 최상위 비트가 0일 때 게이트(25₁, ..., 25_n-1)는 아래의 진리표에 따라 (n-1) 최하위 비트를 반전하지 않고 통과시킨다:

본 발명에 따르면, 버퍼를 필요로 하지 않고, 이에 따라 전력 소비가 보다 낮은 변환기를 제공할 수 있다. 또한, 본 발명에 따르면, 2개의 기준 전압만이 요구되고, 이들 기준 전압은 요구되는 출력 범위의 한계에 있을 수 있고, 비교적 낮은 전력 소비로 생설할 수 있도록 간단한 것이다. 또한, 본 발명에 따르면, 변환기는 용량성 부하의 사이즈를 "조절(dominate)"할 필요가 없으므로, 집적 영역이 감소될 수 있고, 전력 소비가 감소될 수 있으며, 변환 속도가 증가될 수 있다.

Claims (15)

1. n-비트 디지털 워드(여기서, n은 1 보다 큰 정수임)를 변환하기 위한 n-비트 디지털/아날로그 변환기에 있어서,

   용량성 부하에 직접 접속하기 위한 출력, 제1 기준 전압 입력 및 제2 기준 전압 입력, 및 (n-1) 비트 디지털 입력을 구비하는 (n-1) 비트 버퍼리스 스위치드 커패시터(bufferless switched capacitor) 디지털/아날로그 변환기;

   상기 (n-1) 비트 디지털 입력에 상기 n-비트 디지털 워드의 (n-1) 최하위 비트를, 상기 n-비트 디지털 워드의 최상위 비트가 제1 값을 가질 때에는 반전없이 공급하고, 상기 최상위 비트가 제1 값과는 다른 제2 값을 가질 때에는 반전하여 공급하는 (n-1) 비트 선택성 인버터; 및

   상기 최상위 비트가 상기 제1 값을 가질 때에는 제1 기준 전압 및 제2 기준 전압을 각각 수신하고, 상기 최상위 비트가 상기 제2 값을 가질 때에는 상기 제2 기준 전압 및 상기 제1 기준 전압을 각각 수신하도록, 상기 제1 기준 전압 입력 및 상기 제2 기준 전압 입력을 접속하는 스위칭 장치

   를 포함하는 변환기.
2. 제1항에 있어서,

   상기 (n-1) 비트 변환기는, 제1 전극들이 상기 용량성 부하에 접속하도록 함께 접속되는 (n-1)개의 커패시터를 포함하는 변환기.
3. 제2항에 있어서,

   i번째 커패시터 각각의 제2 전극은, 상기 (n-1) 최하위 비트의 i번째 비트가 제1 값 또는 제2 값을 가질 때에, 각각 상기 제1 기준 전압 입력 또는 제2 기준 전압 입력에 접속되도록 구성되는 변환기.
4. 제2항에 있어서,

   상기 (n-1) 비트 변환기는 상기 커패시터들의 제1 전극들 및 제2 전극들이 상기 제1 기준 전압 입력에 접속되는 리세팅 모드(resetting mode)를 갖는 변환기.
5. 제2항에 있어서,

   i번째 커패시터 각각은 1 < i ≤(n-1)에 대해서 C_i = a^(i-1)C₁(여기서, a는 양의 실수임)으로 주어지는 값 C_i를 갖는 변환기.
6. 제5항에 있어서,

   상기 a = 2인 변환기.
7. 제1항에 있어서,

   상기 제1 값은 0인 변환기.
8. 제1항에 있어서,

   상기 제2 기준 전압은 상기 제1 기준 전압보다 큰 변환기.
9. 제1항에 있어서,

   상기 선택성 인버터는 멀티플렉싱 장치를 포함하는 변환기.
10. 제1항에 있어서,

    상기 선택성 인버터는 상기 n-비트 디지털 워드에 의해 어드레스되는 제1 함수를 나타내는 제1 룩업 테이블을 저장하고 있는 제1 메모리를 포함하는 변환기.
11. 제1항에 있어서,

    상기 선택성 인버터는 (n-1)개의 배타적 OR(Exclusive-OR) 게이트들을 포함하고, 이들 각각은 상기 최상위 비트를 수신하기 위한 제1 입력, 및 상기 (n-1) 최하위 비트들 각각을 수신하기 위한 제2 입력을 포함하는 변환기.
12. 제1항에 있어서,

    상기 n-비트 디지털 워드에 의해 어드레스되는 제2 비선형 함수를 나타내는 제2 룩업 테이블을 저장하고 있는 제2 메모리를 포함하는 변환기.
13. 제1항에 기재된 변환기를 적어도 하나 포함하는 디스플레이 드라이버.
14. 제13항에 기재된 드라이버를 포함하는 디스플레이.
15. 제14항에 있어서,

    액정 디바이스를 포함하는 디스플레이.

Images