KR100710941B1 - 전착성 유전체 코팅 조성물을 이용한 회로 조립체의 제조방법 - Google Patents

전착성 유전체 코팅 조성물을 이용한 회로 조립체의 제조방법 Download PDF

Info

Publication number
KR100710941B1
KR100710941B1 KR1020047021105A KR20047021105A KR100710941B1 KR 100710941 B1 KR100710941 B1 KR 100710941B1 KR 1020047021105 A KR1020047021105 A KR 1020047021105A KR 20047021105 A KR20047021105 A KR 20047021105A KR 100710941 B1 KR100710941 B1 KR 100710941B1
Authority
KR
South Korea
Prior art keywords
resin
core
substrate
coating
coating composition
Prior art date
Application number
KR1020047021105A
Other languages
English (en)
Other versions
KR20050006296A (ko
Inventor
멕콜룸그레고리제이
모리아리티토마스씨
올손케빈씨
산다라마이클지
왕알란이
자왁키스티븐알
Original Assignee
피피지 인더스트리즈 오하이오 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피피지 인더스트리즈 오하이오 인코포레이티드 filed Critical 피피지 인더스트리즈 오하이오 인코포레이티드
Publication of KR20050006296A publication Critical patent/KR20050006296A/ko
Application granted granted Critical
Publication of KR100710941B1 publication Critical patent/KR100710941B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/44—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes for electrophoretic applications
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0582—Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Paints Or Removers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

(I) 전도성 기판에 전착성 코팅 조성물을 기판의 모든 노출 표면위에 적용하여 등각성 유전체 코팅을 형성하고; (II) 유전체 코팅의 표면을 융삭하여 기판의 일부분을 노출시키고; (III) 모든 표면에 금속층을 적용하여 기판에 금속화 비아를 형성하는 단계를 포함하는, 기판에 금속화 비아를 형성하는 방법이 제공된다. 기판/코어의 노출된 표면위에 전착성 코팅 조성물을 적용하여 그 위에 등각성 유전체 코팅을 형성함을 포함하는, 회로 조립체의 제조 방법도 또한 개시된다. 전착성 코팅 조성물은 수성 매질에 분산된 수지상을 포함하며, 이때 상기 수지상은 1 중량% 이상의 공유 결합 할로겐 함량을 갖는다. 그로부터 유도된 유전체 코팅은 낮은 유전 상수 및 낮은 유전 손실률을 갖는다.

Description

전착성 유전체 코팅 조성물을 이용한 회로 조립체의 제조 방법{PROCESS FOR FABRICATING CIRCUIT ASSEMBLIES USING ELECTRODEPOSITABLE DIELECTRIC COATING COMPOSITIONS}
본 발명은 금속화 비아(via)를 형성하는 방법 및 유전체 코팅, 특히 전착에 의해 적용된 유전체 코팅을 포함하는 다층 회로 조립체를 제조하는 방법에 관한 것이다.
전기 부품, 예를 들면, 저항기, 트랜지스터 및 축전기는 통상적으로 인쇄회로기판과 같은 회로 패널 구조물위에 장착된다. 회로 패널은 통상적으로 전기 전도체가 시트의 편평한 주 표면위에 또는 양쪽 주 표면위에 배치된 유전체 물질의 일반적으로 편평한 시트를 포함한다. 전도체는 통상적으로 구리와 같은 금속 재료로부터 제조되며 판에 장착된 전기 부품들을 상호연결시키는 역할을 한다. 전도체가 패널의 양쪽 주 표면위에 배치되는 경우, 패널은 반대쪽 표면상의 전도체를 상호연결하기 위해 유전층 중에 관통 홀(through hole)(또는 "관통 비아(through via)")을 연장시키는 비아 전도체를 가질 수 있다. 지금까지는 적층물중 인접 패널의 서로 마주보는 표면들 위의 전도체들을 분리하는 유전체 물질의 추가 층을 갖는 다중 적층된 회로 패널이 혼입된 다층 회로 패널 조립체가 제조되었다. 상기 다층 조립체는 통상적으로 필요한 전기적 상호연결을 제공하기 위해 필요한 대로 적층물중의 다양한 회로 패널 상의 전도체들 사이로 연장되는 상호연결부를 포함한다.
마이크로전자 회로 패키지에서, 회로 및 유니트는 증가하는 스케일의 패키징 레벨에 제조된다. 일반적으로, 최소 스케일 패키징 레벨은 전형적으로 다중 마이크로회로 및/또는 다른 부품들을 구비한 반도체 칩이다. 상기 칩은 통상적으로 세라믹, 실리콘 등으로부터 제조된다. 다층 기판을 포함하는 중간 패키지 레벨(즉, "칩 캐리어")에 의해 상기 칩에 많은 마이크로전자 회로를 구비한 다수의 소-스케일 칩이 부착될 수 있다. 유사하게, 상기 중간 패키지 레벨은 자체로 보다 큰 스케일 회로 카드, 마더보드 등에 부착될 수 있다. 중간 패키지 레벨은 구조 지지, 보다 작은 스케일 마이크로회로 및 회로의 더 큰 스케일 판으로의 변역 집적, 및 회로 조립체로부터의 열의 소산을 포함하여, 전체 회로 조립체에서 여러 목적으로 작용한다. 통상적인 중간 패키지 레벨에 사용되는 기판으로는 다양한 물질, 예를 들면, 세라믹, 유리섬유 강화 폴리에폭사이드 및 폴리이미드가 포함되었다.
전술한 기판은 회로 조립체에 구조 지지를 제공하기에 충분한 강성을 제공하면서, 전형적으로 그에 부착될 마이크로전자 칩과 훨씬 상이한 열 팽창 계수를 갖는다. 그 결과, 반복 사용후 회로 조립체의 고장은 조립체의 층들 사이의 접착 접속부의 고장으로 인한 위험인자이다.
유사하게, 기판에 사용되는 유전체 물질은 등각성(conformality), 난연성 및 양립가능한 열 팽창성을 포함하여 여러 필요조건들을 충족시켜야 한다. 통상적인 유전체 물질로는, 예를 들면, 폴리이미드, 폴리에폭사이드, 페놀 및 플루오로카본이 포함된다. 이들 중합체 유전체들은 전형적으로 인접 층들보다 훨씬 더 높은 열 팽창 계수를 갖는다.
고밀도의 복합 상호연결부를 제공하는 회로 패널 구조물에 대한 요구가 증가되어 왔다. 상기 요구는 다층 회로 패널 구조물에 의해 해결될 수 있으나, 상기 다층 회로 조립체의 제조는 심각한 단점들을 나타내었다.
일반적으로, 다층 패널은 적절한 전도체를 포함하는 개별적인 양면 회로 패널을 제공함으로써 제조된다. 그 다음, 상기 패널은, 각 쌍의 인접 패널들 사이에 배치된, 통상적으로 "프리프레그"로 불리는 비경화되거나 부분 경화된 유전체 물질의 하나 이상의 층과 서로 교대로 적층된다. 상기 적층물은 통상적으로 열 및 압력 하에 경화되어 단일 덩어리를 형성한다. 경화후에, 전형적으로 상이한 판들 사이의 전기 접속부가 필요한 위치에서 적층물을 통과하여 홀이 천공된다. 이어서, 통상적으로 홀의 내부를 도금하여 도금된 관통 비아를 형성함으로써, 생성된 홀 또는 "관통 비아"를 전기 전도성 물질로 코팅 또는 충전한다. 높은 깊이 대 직경 비를 갖는 홀을 천공하는 것은 어려우므로, 상기 조립체에 사용되는 홀은 비교적 커야하며 조립체에서 많은 공간을 낭비한다.
미국 특허 제 6,266,874 B1 호는 전도성 기판 또는 "코어"를 제공하고; 전도성 코어상의 선택된 위치에 레지스트를 제공하고; 레지스트로 덮인 위치를 제외하고 전도성 코어상에 비경화 유전체 물질을 전기영동에 의해 침착시킴으로써 마이크로전자 부품을 제조하는 방법을 개시하고 있다. 상기 참조문헌은 전기영동에 의해 침착된 물질이 당해 분야에 공지되고 상업적으로 시판되는 양이온성 아크릴- 또는 양이온성 에폭시-기재 조성물일 수 있음을 시사한다. 그 다음, 전기영동에 의해 침착된 물질을 경화시켜 등각성 유전층을 형성하고, 유전층이 레지스트로 덮인 위치에서 전도성 코어까지 연장되는 개구부를 갖도록 레지스트를 제거한다. 상기와 같이 형성되고 코팅된 기판 또는 "코어"까지 연장되는 홀은 통상적으로 "블라인드 비아(blind via)"로 지칭된다. 한 태양에서, 구조적 전도성 요소는 한쪽 주 표면에서 반대쪽 주 표면으로 연장되는 연속 관통 홀 또는 "관통 비아"를 함유하는 금속 시트이다. 유전체 물질을 전기영동에 의해 적용하는 경우, 유전체 물질은 전도성 요소의 표면 및 홀의 벽 위에 균일한 두께로 침착된다. 그러나, 상기 참조문헌에 제시된 전기영동에 의해 침착된 유전체 물질은 가연성일 수 있으므로, 전형적인 난연성 필요조건을 충족시키지 못한다.
미국 특허 제 5,224,265 및 5,232,548 호는 회로 조립체에 사용하기 위한 다층 박막 배선 구조물의 제조 방법을 개시하고 있다. 코어 기판에 적용된 유전체는 바람직하게는 적층에 의해 적용된, 완전 경화되고 어닐링된 열가소성 중합체, 예를 들어, 폴리테트라플루오로에틸렌, 폴리설폰 또는 폴리이미드-실록세인인 것이 바람직하다.
미국 특허 제 5,153,986 호는 다층 회로기판용 금속 코어층의 제조 방법을 개시하고 있다. 적당한 유전체로는 증착가능한 등각성 중합체 코팅이 포함된다. 상기 방법은 천공 고체 금속 코어를 사용하며, 상기 참조문헌은 일반적으로 기판의 회로화를 기술하고 있다.
미국 특허 제 4,601,916 호는 절연 코팅을 홀의 금속 벽 부분에 직접 전착시켜 홀의 상단 및 바닥 림(rim)에서 코팅의 박막화를 야기하지 않고 홀의 벽위에 균일한 수지 필름을 형성할 수 있지만, 후속 금속 침착물이 홀의 벽에 부착되지 않으며 또한 전기 절연성이 부적절하였음을 제시하고 있다. 따라서, 상기 참조문헌은 그 위에 미분된 형태의 고체 무기 충전제를 포함하는 전착성 수지상 코팅을 포함하는 코팅을 전기영동에 의해 침착시킴으로써 금속 코어 인쇄회로기판에 도금된 관통 홀을 형성하는 개선된 방법에 관한 것이다. 적당한 충전제로는 점토, 실리카, 알루미나, 실리케이트, 토류 등이 포함된다. 상기 조성물은 인쇄 회로 전도체와 금속 코어 사이에 104 메그옴-㎝보다 큰 체적저항률을 나타낸다. 상기 방법은 홀의 금속 벽 부분위에 전술한 조성물을 전기영동에 의해 침착시키고; 그 두께가 0.025 ㎜ 이상인 수지상 코팅을 경화시키고; 접착을 촉진하는 산화 수용액을 사용하여 코팅 위에 친수성 마이크로에칭된 표면을 형성하고; 홀 벽 위의 수지상 코팅의 표면 위에 및 절연 표면 층 위에 금속 층을 침착시켜, 금속 층을 특정 박리 강도하에 코팅에 부착시키고, 표준 인쇄 회로 기술에 의해 절연 금속 기판위에 인쇄 회로를 형성함을 포함한다.
미국 특허 제 4,238,385 호는 인쇄 회로용 전도성 기판에 전기영동에 의해 적용하기 위한 코팅 조성물을 개시하고 있다. 상기 조성물은 안료-함유 미분 합성 수지 분말을 포함하는데, 여기서 상기 수지는 에폭시 수지를 포함하고 안료는 양이온성 수지와 혼합된 미분 실리카를 2 내지 10 중량부 포함한다. 상기 조성물은 치수 안정성 및 기계적 강도와 같은 바람직한 성질을 제공하는 인쇄 회로에 적합한 전도성 기판 위에 절연 필름을 형성한다.
중간 패키지 레벨의 회로화는 통상적으로 금속화 기판에 양성 또는 음성 포토레지스트(이하에서, 총칭적으로 "레지스트"로 언급함)를 적용한 후 노출, 현상, 에칭 및 스트리핑에 의해 목적하는 회로 패턴을 수득함으로써 수행된다. 레지스트 조성물은 전형적으로 적층, 분무 또는 침지 기술에 의해 적용된다. 상기와 같이 적용된 레지스트 층은 5 내지 50 ㎛의 두께를 가질 수 있다.
앞에서 언급한 기판 이외에, 중간 패키지 레벨에 통상적인 기판은 미국 특허 제 5,153,986 호에 개시된 바와 같은 고체 금속 시트를 또한 포함할 수 있다. 상기 고체 구조물은 회로 조립체의 제조시 정렬 목적으로 관통 비아를 제공하기 위해 천공되어야 한다.
종래 기술의 방법들에 비추어, 당해 분야에 종래 기술의 회로 조립체의 단점을 해결하는, 고밀도의 복합 상호연결부를 제공하는 다층 회로 패널 구조물에 대한 요구가 잔존한다.
따라서, 본 발명의 목적은 기판에 금속화 비아를 형성하거나 회로 조립체를 제조하는 방법에 있어서, 상기와 같은 종래 기술의 단점을 해소하고, 난연성이 우수하면서 적절한 유전 상수를 갖는 등각성 유전체 코팅을 제공하는 것이다.
발명의 요약
한 태양에서, 본 발명은 기판에 금속화 비아를 형성하는 방법에 관한 것이다. 상기 방법은 (I) 전도성 기판에 전착성 코팅 조성물을 기판의 모든 노출 표면위에 전기영동에 의해 적용하여 그 위에 등각성 유전체 코팅을 형성하고; (II) 등각성 유전체 코팅의 표면을 예정된 패턴으로 융삭하여 표면의 일부분을 노출시키고; (III) 모든 표면에 금속층을 적용하여 기판에 금속화 비아를 형성하는 단계를 포함하며, 이때, 상기 전착성 코팅 조성물은 수성 매질에 분산된 수지상을 포함하고, 상기 수지상은 (a) 비겔화, 활성 수소-함유, 이온성염 기-함유 수지; 및 (b) 수지 (a)의 활성 수소와 반응성인 경화제를 포함하며, 상기 수지상에 존재하는 수지 고형물의 총 중량을 기준으로, 1 중량% 이상의 공유 결합 할로겐 함량을 갖는다.
또 다른 태양에서, 본 발명은 (I) 전도성 코어를 제공하고; (II) 전술한 전착성 코팅 조성물을 코어의 모든 노출 표면위에 전기영동에 의해 적용하여 그 위에 등각성 유전체 코팅을 형성하고; (III) 등각성 유전체 코팅의 표면을 예정된 패턴으로 융삭하여 코어의 일부분을 노출시키고; (IV) 금속층을 모든 표면에 적용하여 코어에 금속화된 비아를 형성하고; (V) 수지 감광성 층을 금속층에 적용하는 단계를 포함하는, 회로 조립체의 제조 방법에 관한 것이다.
본 발명은 또한 (I) 전도성 코어를 제공하고; (II) 코어 표면위의 예정된 위치에 포토레지스트를 제공하고; (III) 단계 (II)의 코어위에 전술한 전착성 코팅 조성물을 전기영동에 의해 적용하되, 코팅 조성물을 그 위에 포토레지스트를 갖는 위치를 제외하고 코어의 모든 표면위에 전기영동에 의해 침착시키고; (IV) 전기영동에 의해 적용된 코팅 조성물을 경화시켜 그 위에 포토레지스트를 갖는 위치를 제외하고 코어의 모든 표면위에 경화된 등각성 유전체 층을 형성하고; (V) 포토레지스트를 제거하여 미리 레지스트로 덮인 위치에 금속 코어까지 연장되는 비아를 갖는 회로 조립체를 형성하고; (VI) 선택적으로, 금속층을 단계 (V)의 회로 조립체의 모든 표면에 적용하여 코어까지 연장되는 금속화 비아를 형성하는 단계를 포함하는, 회로 조립체를 제조하는 방법에 관한 것이다.
본 발명은 또한 각각의 전술한 방법에 의해 코팅된 기판 및 회로 조립체에 관한 것이다.
작업 실시예 이외에서, 또는 달리 언급되는 경우에, 명세서 및 청구의 범위에 사용된 성분의 양, 반응 조건 등을 나타내는 모든 숫자는 모든 경우에서 "약"이란 용어로 조절되는 것으로 이해해야 한다. 따라서, 그와 달리 언급되지 않는 한, 하기의 명세서 및 첨부된 청구의 범위에 나타낸 수치상의 파라미터는 본 발명에 의해 수득하고자 하는 목적하는 성질에 따라 달라질 수 있는 근사치이다. 아무튼, 청구의 범위의 범주에 등가의 원칙을 적용하는 것을 제한하려는 것이 아니라, 각각의 수치상의 파라미터는 적어도 기록된 유효숫자 자리수의 숫자에 비추어 통상적인 반올림 기술을 적용함으로써 분석되어야 한다.
본 발명의 광범위한 범주를 나타내는 수치상의 범위 및 파라미터가 근사치임에도 불구하고, 특정 실시예에 나타낸 수치는 가능한 한 정확하게 기록된 것이다. 그러나, 임의의 수치는 본래 그 각각의 시험 측정치에서 발견된 표준 편차로부터 필수적으로 야기되는 특정 오차를 포함한다.
또한, 본원에 인용된 임의의 수치 범위는 그에 포함된 모든 하부-범위를 포함하는 것임을 주지해야 한다. 예를 들면, "1 내지 10"의 범위는 1의 인용된 최소 값과 10의 인용된 최대값을 포함하여, 즉 1 이상의 최소값 및 10 이하의 최소값을 갖는 그 사이의 모든 하부-범위를 포함하는 것이다.
앞에서 언급한 바와 같이, 한 태양에서, 본 발명은 다음 단계를 포함하는, 기판에 금속화된 비아를 형성하는 방법에 관한 것이다: (I) 전도성 기판에 전착성 코팅 조성물(하기에서 상세히 기술함)을 기판의 모든 표면 위에 전기영동에 의해 적용하여 그 위에 등각성 유전체 코팅을 형성하고; (II) 유전체 코팅의 표면을 예정된 패턴으로 융삭하여 기판의 일부분을 노출시키고; (III) 금속 층을 단계 (II)의 기판의 모든 표면에 적용하여 기판에 금속화된 비아를 형성한다. 선택적으로, 상기 공정은 금속층에 하기에 기술하는 바와 같이 감광성 층을 적용하는 단계 (IV)를 추가로 포함한다.
또 다른 태양으로, 본 발명은 다층 회로 조립체를 제조하는 방법에 관한 것이다. 한 태양에서, 본 발명은 하기 단계를 포함하는, 회로 조립체의 제조 방법에 관한 것이다: (I) 전도성 코어, 전형적으로 하기에서 논의하는 바와 같은 금속 코어를 제공하고; (II) 앞에서 논의한 임의의 전착성 코팅 조성물을 코어의 모든 노출 표면위에 전기영동에 의해 적용하여 등각성 유전체 코팅을 그 위에 형성하고; (III) 등각성 유전체 코팅의 표면을 예정된 패턴으로 융삭하여 코어의 일부분을 노출시키고; (IV) 금속층, 예를 들면, 구리층을 모든 표면에 적용하여 코어에 금속화된 비아를 형성하고; (V) 수지 감광성 층을 금속층에 적용한다.
기판 또는 코어는 임의의 다양한 전도성 기판, 특히 금속 기판, 예를 들면, 미처리되거나 아연도금된 스틸, 알루미늄, 구리, 금, 니켈, 마그네슘 또는 임의의 상기 금속들의 합금, 및 전도성 탄소 코팅된 물질을 포함할 수 있다. 또한, 상기 코어는 2개의 주 표면 및 에지를 가지며, 10 내지 100 ㎛, 전형적으로는 25 내지 100 ㎛ 범위의 두께를 가질 수 있다.
본 발명의 방법에 있어서, "코어에" 금속화된 비아를 형성하는 것은 관통 접속부를 제공하기 위한 "관통 비아"의 형성(즉, 한쪽 주 표면으로부터 다른 쪽 주 표면까지 코어를 통과하여 연장되는 금속화된 홀의 형성), 및 예를 들면, 접지 또는 전원까지 접속부를 제공하기 위한 "블라인드 비아"의 형성(즉, 유전체 코팅을 통과하여 코어를 통과하지는 않고 코어까지만 연장되는 금속화 홀의 형성)을 포함하는 것이다. 또한, 본 발명에 있어서, "코어를 통과하여" 연장되는 금속화 비아의 형성은 관통 비아의 형성만을 포함하는 것이다. 마찬가지로, "코어까지" 연장되는 금속화 비아의 형성은 블라인드 비아의 형성만을 포함하는 것이다.
본 발명의 특정 태양에서, 코어는 천공 구리박, 철-니켈 합금 또는 그의 혼합물로부터 선택된 금속 기판이다. 본 발명의 한 태양에서, 코어는 약 64 중량%의 철 및 36 중량%의 니켈을 포함하는, 인바르(INVAR)(프랑스 파리 루이 드 리볼리 168 소재의 임피 에스.에이.(Imphy S.A.)의 상표)로서 상업적으로 시판하는 철-니켈 합금을 포함한다. 상기 합금은 칩의 제조에 전형적으로 사용되는 실리콘 재료에 필적하는 낮은 열 팽창 계수를 갖는다. 이러한 성질은 정상 사용시 열 순환으로 인해 칩 스케일 패키지의 연속적으로 더 크거나 더 작은 스케일 층들 사이의 접 착 접속부의 고장을 방지하는데 바람직하다. 철-니켈 합금을 금속 코어로 사용하는 경우, 최적의 전도도를 제공하기 위해 금속층, 통상적으로 구리 층을 전형적으로 철-니켈 합금 코어의 모든 표면에 적용한다. 상기 금속층 및 단계 (IV)에서 적용된 층은 통상적인 방법에 의해, 예를 들면, 전기도금 및 금속 증착 기술, 무전해 도금에 의해 적용될 수 있으며, 전형적으로 1 내지 10 ㎛의 두께를 갖는다.
"천공 금속 코어"는 규칙적인 간격으로 이격된 다수의 홀 또는 비아를 갖는 메쉬 시트를 의미한다. 홀의 직경은 통상적으로 약 200 ㎛이지만 필요에 따라 더 크거나 더 작을 수 있는데, 단, 상기 직경은 홀이 폐쇄되지 않고 본 발명의 방법으로 적용된 층을 모두 수용할 정도로 충분히 커야 한다. 홀의 중심 대 중심 간격은 전형적으로 약 500 ㎛이지만, 마찬가지로 필요에 따라 더 크거나 더 작을 수 있다. 비아 밀도는 500 내지 10,000 홀/in2(77.5 내지 1,550 홀/㎝2)의 범위일 수 있다.
하기에서 상세히 기술하는 임의의 전착성 코팅 조성물을 전도성 코어에 전기영동에 의해 적용할 수 있다. 전착에 적용되는 전압은 달라질 수 있으며, 예를 들면, 1 V 정도로 낮은 수준에서 수천 V까지 높은 수준일 수 있으나, 전형적으로는 50 내지 500 V이다. 전류 밀도는 통상적으로 0.5 내지 5 A/ft2(0.5 내지 5 ㎃/㎝2)이며, 전착시에 감소하는 경향이 있어 코어의 모든 노출 표면위에 등각성 절연 필름이 형성됨을 나타낸다. 본원에서, 명세서 및 청구의 범위에서 사용된 바와 같이, "등각성" 필름 또는 코팅은 홀 내부(바람직하게는, 폐쇄하지는 않고)의 표면을 포함하여, 기판 지형에 합치되는 실질적으로 균일한 두께를 갖는 필름 또는 코팅을 의미한다. 전착에 의해 코팅이 적용된 후, 상기 코팅은 전형적으로 90 내지 300 ℃ 범위의 승온에서 1 내지 40 분의 기간동안 열 경화되어 코어의 모든 노출 표면 위에 등각성 유전체 코팅을 형성한다.
본 발명의 방법에 있어서, 임의의 전착성 코팅 조성물(하기에서 상세히 기술함)은 당해 분야에 공지된 전착 이외의 다른 다양한 적용 기술에 의해, 예를 들면, 롤-코팅 또는 분무 적용 기술에 의해 적용될 수 있음을 주지해야 한다. 그러한 경우에, 보다 높은 수지 고형물 함량으로 조성물을 제조하는 것이 바람직할 수 있다. 또한, 상기와 같이 적용하는 경우, 수지상 결합제는 각각 양이온 및 음이온 염 기를 형성하기 위해 가용화 또는 중화 산 및 아민을 포함하거나 포함하지 않을 수 있다.
유전체 코팅은 균일한 두께를 가지며, 흔히는 50 ㎛ 이하, 통상적으로는 25 ㎛ 이하, 전형적으로는 20 ㎛ 이하일 수 있다. 보다 얇은 필름 두께가 다양한 이유로 바람직하다. 예를 들면, 얇은 필름 두께를 갖는 유전체 코팅은 보다 작은 스케일 회로를 가능하게 한다. 또한, 낮은 유전 상수(상기에서 논의한 바와 같음)를 갖는 코팅은 보다 얇은 필름 두께를 갖는 유전체 코팅을 가능케 하며 또한 인접한 신호 흔적 사이의 정전 결합을 최소화한다.
당해 분야에 숙련된 자라면 유전체 코팅을 전기영동에 의해 적용하기 전에 유전체의 적용을 위해 코어 표면을 예비처리하거나 다른 방법으로 준비할 수 있음을 인지할 것이다. 예를 들면, 유전체를 적용하기 전에 세척, 세정 및/또는 접착 촉진제에 의한 처리가 적절할 수 있다.
유전체 코팅을 적용한 후, 유전체 코팅의 표면을 예정된 패턴으로 융삭하여 코어의 하나 이상의 부분을 노출시킨다. 상기 융삭은 전형적으로 레이저를 사용하거나 또는 다른 통상적인 기술에 의해, 예를 들면, 기계적 천공 및 화학적 또는 플라즈마 에칭 기술에 의해 수행한다.
융삭 단계 후에 금속 층을 모든 표면에 적용함으로써 금속화를 수행하여 코어에 금속화 비아를 형성한다. 적합한 금속으로는 구리 또는 충분한 전도성을 갖는 임의의 금속 또는 합금이 포함된다. 금속은 전형적으로 전기도금에 의해, 또는 균일한 금속층을 제공하기 위한 당해 분야에 공지된 임의의 다른 적당한 방법에 의해 적용된다. 상기 금속층의 두께는 1 내지 50 ㎛, 전형적으로는 5 내지 25 ㎛의 범위일 수 있다.
금속화 단계 이전에 유전체 중합체에 대한 금속층의 접착을 강화시키기 위해, 모든 표면을 이온빔, 전자빔, 코로나 방전 또는 플라즈마 충격으로 처리한 다음 접착 촉진제 층을 모든 표면에 적용할 수 있다. 접착 촉진제 층은 50 내지 5000 Å 범위의 두께일 수 있으며, 전형적으로 크롬, 티타늄, 니켈, 코발트, 세슘, 철, 알루미늄, 구리, 금, 텅스텐 및 아연, 및 그의 합금 및 산화물로부터 선택된 금속 또는 금속 산화물이다.
금속화 후에, 수지 감광성 층(즉, "포토레지스트" 또는 "레지스트")을 금속층에 적용한다. 선택적으로, 포토레지스트를 적용하기 전에, 금속화된 기판을 세척하고/하거나 예비처리할 수 있다; 예를 들면, 산 에칭제로 처리하여 산화된 금속 을 제거한다. 수지 감광성 층은 양성 또는 음성 포토레지스트일 수 있다. 포토레지스트층은 1 내지 50 ㎛, 전형적으로는 5 내지 25 ㎛ 범위의 두께를 가질 수 있으며, 사진석판술 가공 분야에서 숙련된 자에게 공지된 임의의 방법에 의해 적용될 수 있다. 부가 또는 감법 처리 방법을 이용하여 목적하는 회로 패턴을 생성할 수 있다.
적합한 양성 감광성 수지로는 당해 분야에 숙련된 전문가에게 공지된 임의의 것들이 포함된다. 예로는 미국 특허 제 5,600,035 호의 칼럼 3 내지 15에 개시된 것들과 같은 다이나이트로벤질 작용성 중합체가 포함된다. 상기 수지는 높은 수준의 감광도를 갖는다. 한 태양에서, 수지 감광성 층은 전형적으로는 분무에 의해 적용된, 다이나이트로벤질 작용성 중합체를 포함하는 조성물이다.
별개의 태양으로, 수지 감광성 층은 미국 특허 제 5,600,035 호의 실시예 3 내지 6에 기술된 바와 같은 다이나이트로벤질 작용성 폴리우레탄 및 에폭시-아민 중합체를 포함하는 전착 조성물을 포함한다.
음성 포토레지스트로는 액체 또는 건조-필름 유형의 조성물이 포함된다. 임의의 전술한 액체 조성물을 분무, 롤-코팅, 회전 코팅, 커튼 코팅, 스크린 코팅, 침지 코팅 또는 전착 적용 기술에 의해 적용할 수 있다.
한 태양에서, 액체 포토레지스트는 전착에 의해, 통상적으로는 양이온성 전착에 의해 적용된다. 전착성 포토레지스트 조성물은 양이온성이거나 음이온성일 수 있는 이온성 중합체 물질을 포함하며, 폴리에스터, 폴리우레탄, 아크릴 및 폴리에폭사이드로부터 선택될 수 있다. 음이온성 전착에 의해 적용된 포토레지스트의 예는 미국 특허 제 3,738,835 호에 나타나 있다. 양이온성 전착에 의해 적용된 포토레지스트는 미국 특허 제 4,592,816 호에 기술되어 있다. 건조-필름 포토레지스트의 예로는 미국 특허 제 3,469,982, 4,378,264 및 4,343,885 호에 개시된 것들이 포함된다. 건조-필름 포토레지스트는 전형적으로, 예를 들면, 열간 롤러의 적용에 의해 표면위에 적층된다.
감광성 층을 적용한 후, 이 시점에서 다층 기판을 패키징하여 이송 및 원격 위치에서 임의의 후속 단계의 가공이 가능할 수 있음을 유의한다.
본 발명의 한 태양으로, 감광성 층을 적용한 후, 목적하는 패턴을 갖는 포토-마스크를 감광성 층 위에 배치할 수 있으며, 적층된 기판은 충분한 수준의 적당한 방사선원, 전형적으로는 화학 방사선원에 노출될 수 있다. 본원에서 사용된 바와 같이, "충분한 수준의 방사선"이란 용어는 음성 레지스트의 경우에 방사선-노출된 영역에서 단량체를 중합시키거나, 또는 양성 레지스트의 경우 중합체를 해중합시키거나 중합체를 보다 가용성이 되도록 만드는 방사선의 수준을 말한다. 이에 의해 방사선-노출 및 방사선-차폐 영역 사이에 용해도 차이가 야기된다.
포토-마스크는 방사선원에 노출된 후에 제거될 수 있으며, 적층된 기판은 통상적인 현상액을 사용하여 현상시켜 감광성 층의 보다 가용성인 부분을 제거하고 하부의 금속층의 선택된 영역을 노출시킬 수 있다. 이어서, 금속을 수용성 금속 착체로 전환시키는 금속 에칭제를 사용하여 상기 노출된 금속을 에칭할 수 있다. 가용성 착체는 물 분무에 의해 제거할 수 있다.
감광성 층은 에칭 단계동안 하부의 기판을 보호한다. 에칭제에 불투과성인 잔류하는 감광성 층은 이어서 화학 스트리핑 공정에 의해 제거시켜 금속화 비아에 의해 접속된 회로 패턴을 제공할 수 있다.
다층화된 기판위에 회로 패턴을 제조한 후, 다른 회로 부품들을 부착하여 회로 조립체를 형성할 수 있다. 또 다른 부품으로는, 예를 들면, 하나 이상의 보다 작은 스케일 부품들, 예를 들면, 반도체 칩, 인터포저(interposer) 층, 보다 큰 스케일 회로 카드 또는 마더 보드 및 능동 또는 수동 부품들이 포함된다. 회로 조립체의 제조에 사용되는 인터포저는 본 발명 방법의 적절한 단계를 이용하여 제조할 수 있음을 유의한다. 부품들은 통상적인 접착제, 표면 고정 기술, 와이어 결합 또는 플립 칩 기술을 이용하여 부착될 수 있다. 본 발명에 따라 제조된 다층 회로 조립체에서의 높은 비아 밀도는 조립체에서 고도의 작용성 칩으로부터 패키지까지 보다 많은 전기 상호연결부를 제공한다.
또 다른 태양에서, 본 발명은 하기 단계를 포함하는, 회로 조립체를 제조하는 방법에 관한 것이다: (I) 임의의 전술한 금속 코어와 같은 코어를 제공하고; (II) 코어 표면위의 예정된 위치에 전술한 임의의 포토레지스트 조성물과 같은 포토레지스트를 제공하고; (III) 단계 (II)의 코어위에 하기에서 상세히 기술하는 임의의 전착성 코팅 조성물을 전기영동에 의해 적용하되, 코팅 조성물을 그 위에 포토레지스트를 갖는 위치를 제외하고 코어의 모든 표면위에 전기영동에 의해 침착시키고; (IV) 전기영동에 의해 적용된 코팅 조성물을 전술한 경화 조건하에서 경화시켜 그 위에 포토레지스트를 갖는 위치를 제외하고 코어의 모든 표면위에 경화된 등각성 유전체 층을 형성하고; (V) 전술한 바와 같이 포토레지스트를 제거하여 미리 레지스트로 덮인 위치에 금속 코어까지 연장되는 비아를 갖는 회로 조립체를 형성하고; (VI) 선택적으로, 금속층, 통상적으로 구리 금속층을 전술한 임의의 금속화 방법에 의해 단계 (V)의 회로 조립체의 모든 표면에 적용하여 코어까지 연장되는 금속화 비아를 형성한다. 본 발명의 특정 태양에서는, 단계 (II)에서 금속 코어의 표면위의 예정된 위치에 레지스트를 제공하기 전에, 금속층, 전형적으로 구리 금속층을 금속 코어에 적용한다.
앞에서 논의한 임의의 공정에 사용하기에 적합한 전착성 코팅 조성물은 수성 매질에 분산된 수지상을 포함한다. 상기 수지상은 (a) 비겔화, 활성 수소-함유, 이온성염 기-함유 수지; 및 (b) 수지 (a)의 활성 수소와 반응성인 경화제를 포함한다.
본 발명의 한 태양에서, 수지상은, 상기 수지상에 존재하는 수지 고형물의 총 중량을 기준으로, 조성물이 전착되고 경화되어 경화 필름을 형성할 때 상기 경화 필름이 IPC-TM-650에 따른 난연성 시험을 통과하고 3.50 이하의 유전 상수를 갖도록 하는 공유 결합 할로겐 함량을 갖는다. 본 발명에 있어, "공유 결합 할로겐"은 수용액 중의 할로겐 이온, 예를 들면, 클로라이드 이온에 대립되는 것으로서 공유 결합되는 할로겐 원자를 의미함을 주지해야 한다.
본 발명의 전착성 코팅 조성물의 수지상은 1 중량% 이상, 통상적으로는 2 중량% 이상, 흔히는 5 중량% 이상, 전형적으로는 10 중량% 이상의 공유 결합 할로겐 함량을 가질 수 있다. 또한, 본 발명의 전착성 코팅 조성물의 수지상은 50 중량% 미만, 통상적으로는 30 중량% 미만, 흔히는 25 중량% 미만, 전형적으로는 20 중량% 미만의 공유 결합 할로겐 함량을 가질 수 있다. 전착성 코팅 조성물의 수지상은 인용된 값들을 포함하여, 상기 값들의 임의의 조합 사이의 범위일 수 있는 공유 결합 할로겐 함량을 가질 수 있으나, 단, 상기 공유 결합 할로겐 함량은 하기에서 설명하는 바와 같은 IPC-TM-650에 따른 난연성 시험을 통과하는 경화 코팅을 제공하기에 충분하여야 한다.
또한, 수지상의 공유 결합 할로겐 함량은 수지 (a) 및 경화제 (b) 중 하나 또는 둘 다에 공유 결합된 할로겐 원자, 또는 수지 (a) 및 경화제 (b)와 상이하고 이들 이외에 전착성 코팅 조성물의 수지상에 한 성분으로 존재하는 화합물(c)에 공유 결합된 할로겐 원자로부터 유도될 수 있음을 주지해야 한다.
상기에서 논의한 바와 같이, 본 발명에 있어서, 난연성은 일리노이주 노쓰브룩 샌더스 로드 2215 소재의 인스티튜트 오브 인터커넥팅 앤드 패키징 일렉트로닉 서킷츠(Institute of Interconnecting and Packaging Electronic Circuits)로부터 이용가능한 [Test Methods Manual, Number 2.3.10, "Flammability of Laminate", Revision B]의 IPC-TM-650에 따라 시험한다.
전술한 전착성 코팅 조성물을 전기영동에 의해 침착시키고 경화시켜 경화 필름(하기에서 상세히 기술하는 바와 같음)을 형성하는 경우, 상기 경화 필름은 3.50 이하, 흔히는 3.30 이하, 통상적으로는 3.00 이하, 전형적으로는 2.80 이하의 유전 상수를 가질 수 있다. 또한, 경화 필름은 0.02 이하, 통상적으로는 0.015 이하의 유전 손실률을 가지며, 0.01 이하일 수 있다.
유전체 물질은 비-전도성 물질 또는 절연체이다. "유전 상수"는 전하를 저 장하는 유전 물질의 능력의 지수 또는 척도이다. 유전 상수는 물질의 정전용량과 정비례하며, 이것은 물질의 유전 상수가 감소되면 정전용량이 감소됨을 의미한다. 기판 및 코팅의 정전용량이 회로의 확실한 작용에 중요한 고주파수의 고속 디지털에는 저유전체 물질이 바람직하다. 예를 들면, 현재의 컴퓨터 작업은, 집적 회로간의 컴퓨팅 속도가 상기 정전용량에 의해 감소되고 작동하는데 필요한 동력은 증가되기 때문에, 다층 조립체 상의 회로 경로와 집적 회로 사이의 정전용량을 커플링시킴으로써 제한된다(문헌 [Thompson, Larry F., et al., Polymers for Microelectronics, presented at the 203rd National Meeting of American Chemical Society, April 5-10, 1992]을 참조하시오).
"유전 손실률"은 분자들의 마찰이 교대 전기장에 의해 야기된 분자 운동을 방해할 때 유전 물질에 의해 소멸되는 힘이다(문헌 [I. Gilleo, Ken, Handbook of Flexible Circuits, p.242, Van Nostrand Reinhold, New York, 1991]을 참조하시오. 또한, 유전 물질 및 유전 상수의 상세한 고찰에 대해서는 문헌 [James J. Licari and Laura A. Hughes, Handbook of Polymer Coatings for Electronics, pp.114-118, 2nd ed., Noyes Publication, 1990]을 참조하시오).
본 발명에 있어서, 경화된 전착성 코팅 조성물의 유전 상수는 다음과 같이 전기화학 임피던스 분광법을 이용하여 1 mHz의 주파수에서 측정한다.
스틸 기판에 전착성 조성물을 적용하고 이어서 경화시켜 0.85 밀(20.83 ㎛)의 필름 두께를 갖는 경화된 유전체 코팅을 제공함으로써 코팅 샘플을 제조한다. 경화된 유전체 코팅의 32 ㎝2 개방 필름을 150 ㎖의 전해질 용액(1M NaCl)을 갖는 전기화학 셀에 넣고 1 시간동안 평형화시킨다. 100 mV의 AC 전위를 샘플에 적용하고 1.5 mHz 내지 1 Hz의 주파수 범위에서 임피던스를 측정한다. 상기 방법은 니오븀상 백금 팽창 메쉬 상대 전극 및 단일 접속 은/은 클로라이드 표준 전극을 사용한다. 경화된 코팅의 유전 상수는 1 mHz, 1 kHz 및 63 Hz에서의 정전용량을 계산하고 E에 대해 하기 방정식을 풀어서 결정한다:
C = EoEA/d
상기에서, C는 별개의 주파수에서 측정된 정전용량(패러드)이고; Eo는 자유 공간의 유전율(8.85418781712)이고; A는 샘플 면적(32 ㎝2)이고; d는 코팅 두께이며; E는 유전 상수이다. 명세서 및 청구의 범위에 사용된 바와 같은 유전 상수에 대한 값은 1 mHz의 주파수에서 전술한 바와 같이 측정된 유전 상수임을 주지해야 한다. 유사하게, 명세서 및 청구의 범위에 사용된 바와 같은 유전 손실률에 대한 값은 전술한 바와 같이 1 mHz의 주파수에서 측정된 유전 상수 및 1.1 mHz의 주파수에서 측정된 동일 물질에 대한 유전 상수 사이의 차이이다.
본 발명의 방법에 유용한 전착성 코팅 조성물은 주 필름-형성제로서 비겔화 활성 수소 이온기-함유 전착성 수지 (a)를 포함한다. 매우 다양한 전착성 필름-형성 중합체가 알려져 있으며, 중합체가 "수 분산성"인 한, 즉, 물에 가용화되거나 분산되거나 유화되기에 적합한 한 본 발명의 전착성 코팅 조성물에 사용될 수 있 다. 수 분산성 중합체는 특성상 이온성이다, 즉, 상기 중합체는 음 전하를 제공하기 위한 음이온성 작용기 또는 양 전하를 제공하기 위한 양이온성 작용기를 함유할 수 있다. 본 발명의 특정 태양에서, 수지 (a)는 양이온성염 기, 통상적으로 양이온성 아민염 기를 포함한다.
"비겔화"란 수지가 실질적으로 가교결합을 함유하지 않으며 적당한 용매에 용해될 때, 예를 들면, ASTM-D1795 또는 ASTM-D4243에 따라 측정한 바와 같은 고유 점도를 가짐을 의미한다. 반응 생성물의 고유 점도는 그 분자량의 지표이다. 다른 한편으로, 겔화된 반응 생성물은 본질적으로 매우 높은 분자량을 가지기 때문에 측정하기에는 너무 높은 고유 점도를 가질 것이다. 본원에서 사용된 바와 같이, "실질적으로 가교결합을 함유하지 않는" 반응 생성물은 겔 투과 크로마토그래피로 측정할 때 1,000,000 미만의 중량 평균 분자량(Mw)을 갖는 반응 생성물을 말한다.
또한, 본원에서 사용된 바와 같이, "중합체"란 용어는 올리고머, 및 단독중합체와 공중합체 둘 다를 말하는 것을 의미한다. 달리 언급되지 않는 한, 분자량은 "Mn"으로 나타내는 중합체 물질에 대한 수평균 분자량이며, 당해 분야에 공지된 방법으로 폴리스타이렌 표준물을 사용하여 겔 투과 크로마토그래피에 의해 수득된다.
음이온성 전착성 코팅 조성물에 수지 (a)로서 사용하기에 적합한 필름-형성 수지의 비-제한 예로는 염기-가용화 카복실산기-함유 중합체, 예를 들면, 건성유 또는 반-건조 지방산 에스터와 다이카복실산 또는 무수물과의 반응 생성물 또는 부가물; 및 지방산 에스터, 불포화 산 또는 무수물, 및 폴리올과 더 반응하는 임의의 추가 불포화 조절 물질의 반응 생성물이 포함된다. 불포화 카복실산의 하이드록시-알킬 에스터, 불포화 카복실산 및 하나 이상의 다른 에틸렌형 불포화 단량체의 적어도 부분 중화된 상호중합체도 또한 적합하다. 또 다른 적합한 전착성 수지는 알키드-아미노플라스트 비히클, 즉, 알키드 수지 및 아민-알데하이드 수지를 함유하는 비히클을 포함한다. 또 다른 적합한 음이온성 전착성 수지 조성물은 수지상 폴리올의 혼합 에스터를 포함한다. 상기 조성물은 본원에 참고로 인용된 미국 특허 제 3,749,657 호의 칼럼 9, 1 내지 75 행 및 칼럼 10, 1 내지 13 행에 상세히 기술되어 있다. 당해 분야에 숙련된 자에게 공지되어 있는 바와 같은 인화 폴리에폭사이드 또는 인화 아크릴 중합체와 같은 다른 산 작용성 중합체도 또한 사용할 수 있다. 또한, 하나 이상의 펜던트 카바메이트 작용기를 포함하는 수지, 예를 들면, 미국 특허 제 6,165,338 호에 기술된 수지도 상기 수지 (a)로서 사용하기에 적합하다.
본 발명의 한 특정 태양에서, 활성 수소-함유 이온성 전착성 수지 (a)는 양이온성이며 음극상에 침착될 수 있다. 상기 양이온성 필름-형성 수지의 비-제한 예로는 아민염 기-함유 수지, 예를 들면, 미국 특허 제 3,663,389; 3,984,299; 3,947,338; 및 3,947,339 호에 기술된 바와 같은 폴리에폭사이드와 1급 또는 2급 아민의 산-가용화된 반응 생성물이 포함된다. 통상적으로, 상기 아민염 기-함유 수지는 하기에서 상세히 설명하는 바와 같은 차단된 아이소사이아네이트 경화제와 함께 사용된다. 아이소사이아네이트는 전술한 미국 특허 제 3,984,299 호에 기술된 바와 같이 완전 차단될 수 있거나, 또는 아이소사이아네이트는 부분 차단되어 미국 특허 제 3,947,338 호에 기술된 바와 같은 수지 주쇄와 반응할 수 있다. 또한, 미국 특허 제 4,134,866 호 및 DE-OS 제 2,707,405 호에 기술된 바와 같은 1-성분 조성물을 본 발명의 전착성 코팅 조성물에 수지 (a)로서 사용할 수 있다. 바로 위에서 고찰한 에폭시-아민 반응 생성물 이외에, 수지 (a)는 또한 미국 특허 제 3,455,806 및 3,928,157 호에 기술된 바와 같은 양이온성 아크릴 수지로부터 선택될 수 있다.
아민염 기-함유 수지 이외에, 4급 암모늄염 기-함유 수지도 또한 사용할 수 있다. 상기 수지의 예로는 유기 폴리에폭사이드를 3급 아민염과 반응시켜 생성된 것들이 포함된다. 상기 수지는 미국 특허 제 3,962,165; 3,975,346; 및 4,001,101 호에 기술되어 있다. 다른 양이온성 수지의 예는 각각 미국 특허 제 3,793,278 호 및 제 3,984,922 호에 기술된 바와 같은 3급 설포늄염 기-함유 수지 및 4급 포스포늄염 기-함유 수지이다. 또한, 유럽 특허출원 제 12463 호에 기술된 바와 같은 에스터교환에 의해 경화되는 필름-형성 수지도 사용할 수 있다. 또한, 미국 특허 제 4,134,932 호에 기술된 바와 같은 만니히(Mannich) 염기로부터 제조된 양이온성 조성물도 사용할 수 있다.
본 발명의 한 태양에서, 수지 (a)는 1급 및/또는 2급 아민기를 함유하는 하나 이상의 양으로 하전된 수지를 포함할 수 있다. 상기 수지는 미국 특허 제 3,663,389; 3,947,339; 및 4,116,900 호에 기술되어 있다. 미국 특허 제 3,947,339 호에서는, 다이에틸렌트라이아민 또는 트라이에틸렌테트라아민과 같은 폴리아민의 폴리케트이민 유도체를 폴리에폭사이드와 반응시킨다. 반응 생성물을 산으로 중화시키고 물에 분산시키는 경우, 유리 1급 아민기가 생성된다. 또한, 폴리에폭사이드를 다이에틸렌트라이아민 및 트라이에틸렌테트라아민과 같은 과량의 폴리아민과 반응시키고 상기 과량의 폴리아민을 반응 생성물로부터 진공 스트리핑시키면 등가의 생성물이 생성된다. 상기 생성물은 미국 특허 제 3,663,389 및 4,116,900 호에 기술되어 있다.
전술한 이온성 수지들의 혼합물도 또한 유리하게 사용될 수 있다. 본 발명의 한 태양에서, 수지 (a)는 양이온성염 기를 갖는 중합체를 포함하며, 1급, 2급 및/또는 3급 아민기를 갖는 폴리에폭사이드-기재 중합체(예를 들면, 전술한 중합체), 및 하이드록실 및/또는 아민 작용기를 갖는 아크릴 중합체로부터 선택된다.
앞에서 논의한 바와 같이, 본 발명의 한 특정 태양으로, 수지 (a)는 양이온성염 기를 포함한다. 이 경우, 상기 양이온성염 기는 전형적으로 수지를 전착성 조성물에 통상적으로 사용되는 것과 같은 무기 또는 유기 산으로 가용화시켜 생성된다. 가용화 산의 적합한 예로는 설팜산, 아세트산, 락트산 및 폼산이 포함되나, 이로 한정되지는 않는다. 설팜산 및 락트산이 가장 일반적으로 사용된다.
또한, 전술한 바와 같이, 전착성 코팅 조성물의 수지상의 공유 결합 할로겐 함량은 수지 (a)에 공유 결합된 할로겐 원자로부터 유도될 수 있다. 그러한 경우에, 공유 결합 할로겐 함량은 전술한 임의의 필름-형성 이온성 수지를 제조하기 위해 사용된 반응물에 기인할 수 있다. 예를 들면, 음이온기-함유 중합체의 경우, 상기 수지는, 할로겐화 페놀, 예를 들면, 염소화 또는 브롬화 비스페놀 A와 같은 할로겐화 다가 페놀을 에폭시 화합물과 반응시킨 후 인산과 반응시키거나, 또는 에 폭시 화합물을 할로겐화 카복실산과 반응시킨 후 임의의 잔류 에폭시기를 인산과 반응시켜 수득한 반응 생성물일 수 있다. 이어서, 산 기를 아민으로 가용화시킬 수 있다. 유사하게, 양이온염 기-함유 중합체의 경우, 상기 수지는 비스페놀 A의 다이글리시딜 에테르를 할로겐화 페놀과 반응시킨 후 임의의 잔류 에폭시기를 아민과 반응시킨 반응 생성물일 수 있다. 상기 반응 생성물은 이어서 산으로 가용화시킬 수 있다.
본 발명의 한 태양에서, 수지 (a)의 공유 결합된 할로겐 함량은 할로겐화 페놀, 트라이클로로뷰틸렌 옥사이드 및 그의 혼합물로부터 유도될 수 있다. 본 발명의 또 다른 태양에서, 수지 (a)의 공유 결합된 할로겐 함량은 할로겐화 다가 페놀, 예를 들면, 테트라클로로비스페놀 A와 같은 염소화 비스페놀 A, 또는 테트라브로모비스페놀 A와 같은 브롬화 비스페놀 A로부터 유도된다. 본 발명의 또 다른 태양으로, 수지 (a)의 공유 결합 할로겐 함량은 할로겐화 에폭시 화합물, 예를 들면, 할로겐화 비스페놀 A의 다이글리시딜 에테르로부터 유도될 수 있다.
전술한 활성 수소-함유 이온성 전착성 수지 (a)는 본 발명의 전착성 코팅 조성물중에, 전착성 코팅 조성물의 총 중량을 기준으로, 5 내지 90 중량%, 통상적으로는 10 내지 80 중량%, 흔히는 10 내지 70 중량%, 전형적으로는 10 내지 60 중량% 범위의 양으로 존재할 수 있다.
상기에서 언급했듯이, 본 발명의 전착성 코팅 조성물의 수지상은 (b) 바로 위에서 기술한 이온성 전착성 수지 (a)의 활성 수소와 반응하기에 적합한 경화제를 또한 포함한다. 전형적으로 음극 전착에는 차단된 아이소사이아네이트를 사용하지 만, 차단된 유기 폴리아이소사이아네이트 및 아미노플라스트 경화제 둘 다 본 발명에 사용하기에 적당하다.
음이온 전착에 통상적인 경화제인 아미노플라스트 수지는 아민 또는 아미드와 알데하이드와의 축합 생성물이다. 적합한 아민 또는 아마이드의 예는 멜라민, 벤조구아나민, 유레아 및 유사 화합물들이다. 일반적으로, 사용되는 알데하이드는 폼알데하이드이나, 아세트알데하이드 및 퓨르퓨랄과 같은 다른 알데하이드로부터도 생성물을 제조할 수 있다. 축합 생성물은 사용된 특정 알데하이드에 따라 메틸올기 또는 유사 알킬올기를 함유한다. 바람직하게는, 이들 메틸올기는 알콜과의 반응에 의해 에테르화된다. 사용되는 다양한 알콜로는 1 내지 4개의 탄소원자를 함유하는 1가 알콜, 예를 들면, 메탄올, 에탄올, 아이소프로판올 및 n-뷰탄올이 포함되며, 메탄올이 바람직하다. 아미노플라스트 수지는 아메리칸 시아나미드 캄파니(American Cyanamid Co.)에서 사이멜(CYMEL)이란 상표명으로 및 몬산토 케미칼 캄파니(Monsanto Chemical Co.)에서 레지멘(RESIMENE)이란 상표명으로 상업적으로 시판된다.
아미노플라스트 경화제는 전형적으로 전착성 코팅 조성물 중의 수지 고형물의 총 중량을 기준으로, 약 1 내지 90 중량%, 흔히는 5 내지 60 중량%, 바람직하게는 20 내지 40 중량% 범위의 양으로 활성 수소 함유 음이온 전착성 수지와 함께 사용된다.
음극 전착 조성물에 통상적으로 사용되는 경화제는 차단된 폴리아이소사이아네이트이다. 폴리아이소사이아네이트는 본원에 참고로 인용된 미국 특허 제 3,984,299 호의 칼럼 1, 1 내지 68 행, 칼럼 2 및 칼럼 3, 1 내지 15 행에 기술된 바와 같이 완전 차단되거나, 또는 미국 특허 제 3,947,338 호의 칼럼 2, 65 내지 68 행, 칼럼 3 및 칼럼 4, 1 내지 30 행에 기술된 바와 같이 부분 차단되고 중합체 주쇄와 반응할 수 있다. "차단된"이란 생성된 차단된 아이소사이아네이트기가 주위 온도에서는 활성 수소에 안정하지만 통상적으로 90 내지 200 ℃의 승온에서는 필름 형성 중합체 중의 활성 수소와 반응하도록 아이소사이아네이트기가 화합물과 반응하였음을 의미한다.
적합한 폴리아이소사이아네이트로는 지환족 폴리아이소사이아네이트를 포함하여 방향족 및 지방족 폴리아이소사이아네이트가 포함되며, 대표적인 예로는 다이페닐메테인-4,4'-다이아이소사이아네이트(MDI), 그의 혼합물을 포함하여 2,4- 또는 2,6-톨루엔 다이아이소사이아네이트(TDI), p-페닐렌 다이아이소사이아네이트, 테트라메틸렌 및 헥사메틸렌 다이아이소사이아네이트, 다이사이클로헥실메테인-4,4'-다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 페닐메테인-4,4'-다이아이소사이아네이트와 폴리메틸렌 폴리페닐아이소사이아네이트의 혼합물이 포함된다. 트라이아이소사이아네이트와 같은 고급 폴리아이소사이아네이트도 사용할 수 있다. 한 예로는 트라이페닐메테인-4,4',4"-트라이아이소사이아네이트가 포함된다. 네오펜틸 글라이콜 및 트라이메틸올프로페인과 같은 폴리올 및 폴리카프로락톤 다이올 및 트라이올(1보다 큰 NCO/OH 당량비)과 같은 중합체 폴리올과의 아이소사이아네이트 예비중합체도 또한 사용할 수 있다.
폴리아이소사이아네이트 경화제는 전형적으로, 전착성 코팅 조성물의 총 중 량을 기준으로, 1 내지 90 중량%, 통상적으로는 1 내지 80 중량%, 흔히는 1 내지 70 중량%, 전형적으로는 1 내지 15 중량% 범위의 양으로, 활성 수소 함유 양이온 전착성 수지 (a)와 함께 사용된다.
미국 특허 제 4,435,559 및 5,250,164 호에 기술된 바와 같은 베타-하이드록시 우레탄 경화제도 또한 적합하다. 상기 베타-하이드록시 우레탄은 아이소사이아네이트 화합물, 예를 들면, 바로 위에서 기술한 것들 중 임의 화합물, 1,2-폴리올 및/또는 모노알콜과 같은 통상적인 차단제로부터 제조된다. 미국 특허 제 4,495,229 및 5,188,716 호에 기술된 2급 아민 차단된 지방족 및 지환족 아이소사이아네이트도 또한 적합하다.
앞에서 논의한 바와 같이, 본 발명의 한 태양에서, 경화제 (b)는, 경화제 (b)에 존재하는 수지 고형물의 총 중량을 기준으로, 60 중량% 이하, 흔히는 1 내지 50 중량%, 흔히는 2 내지 80 중량%, 통상적으로는 5 내지 25 중량%의 공유 결합 할로겐 함량을 가질 수 있으며, 10 내지 20 중량%일 수 있다. 상기 경우에, 경화제 (b)에 존재하는 공유 결합 할로겐 함량은, 예를 들면, 4-클로로-6-메틸-1,3-페닐렌 다이아이소사이아네이트를 2-뷰톡시 에탄올과 같은 적당한 차단제로 적어도 부분적으로 차단함으로써 제조될 수 있는 할로겐-함유 차단된 아이소사이아네이트로부터 유도될 수 있다. 부분 차단되는 경우, 임의의 잔류 아이소사이아네이트기를 트라이메틸올프로페인과 같은 폴리올과 반응시킴으로써 경화제의 분자량을 증가시킬 수 있다.
본 발명의 또 다른 태양에서, 전착성 코팅 조성물의 수지상에 존재하는 공유 결합 할로겐 함량은 수지 (a) 및 경화제 (b)와 상이하고 이들 이외에 존재하는 성분 (c)로부터 유도될 수 있다. 그러한 경우에, 성분 (c)는 전형적으로 할로겐화 폴리올레핀, 할로겐화 포스페이트 에스터, 할로겐화 페놀, 예를 들면, 전술한 임의의 할로겐화 페놀로 이루어진 군에서 선택된 공유 결합 할로겐-함유 화합물이다.
전술한 바와 같이, 전착성 코팅 조성물의 수지상에 존재하는 공유 결합 할로겐 함량은 수지 (a), 경화제 (b), 성분 (c) 또는 이들의 임의의 혼합물로부터 유도될 수 있으나, 단, 공유 결합 할로겐 함량은 생성된 전착 코팅이 전기영동에 의해 적용되고 경화되는 경우 앞에서 논의한 바와 같은 IPC-TM-650에 따른 난연성 시험을 통과하기에 충분하여야 한다. 전착성 코팅 조성물의 수지상의 공유 결합 할로겐 함량은 또한 전착 공정 및/또는 생성된 유전체 코팅 성질에 불리한 영향을 미치기에는 불충분한 양으로 존재해야 한다.
본 발명의 한 태양에서, 전착성 코팅 조성물은 홀의 표면 또는 비아 벽, 및 비아 개구부의 가장자리 위에 평활하고 균일한 두께의 유전체 코팅을 침착시키는 것을 촉진할 수 있는 레올로지 조절제를 또한 포함할 수 있다. 코팅 분야에 공지된 임의의 다양한 레올로지 조절제를 상기 목적에 사용할 수 있다.
적합한 한 레올로지 조절제는 아민기, 전형적으로는 1급 아민기, 2급 아민기 및 그의 혼합물, 및 폴리에폭사이드 가교결합제를 함유하는 양이온성 폴리에폭사이드-아민 반응 생성물의 혼합물을 수성 매질에 분산시키고, 혼합물을 가교결합시키기에 충분한 온도로 상기 혼합물을 가열하여 양이온성 마이크로겔 분산액을 형성함으로써 제조된 양이온성 마이크로겔 분산액을 포함한다. 상기 양이온성 마이크로 겔 분산액 및 그의 제조는 본원에 참고로 인용된 미국 특허 제 5,096,556 호의 칼럼 1, 66 행 내지 칼럼 5, 13 행에 상세히 기술되어 있다. 다른 적합한 레올로지 조절제로는 EP 0 272 500 B1 호에 상세히 기술된 쉘-코어 형태를 갖는 양이온성 마이크로겔 분산액이 포함된다. 상기 마이크로겔은 수성 매질에 양이온성 필름-형성 수지 및 열경화성 가교결합제를 유화시키고 생성된 유화액을 두 성분을 가교결합시키기에 충분한 온도로 가열함으로써 제조된다.
양이온성 마이크로겔은 적절한 레올로지 제어 및 홀 가장자리 피복을 수행하기에는 충분하지만 경화된 코팅의 적용시 전착성 조성물의 흐름 또는 상기 코팅의 표면 거칠기에 불리하게 영향을 미치기에는 부족한 양으로 전착성 코팅 조성물에 존재한다. 예를 들면, 바로 위에서 기술한 양이온성 마이크로겔은, 수지상에 존재하는 총 수지 고형물의 중량을 기준으로 0.1 내지 30 중량%, 전형적으로 1 내지 20 중량% 범위의 양으로 전착성 코팅 조성물의 수지상에 존재할 수 있다.
전착성 코팅 조성물은 수성 분산액의 형태이다. "분산액"이란 용어는 수지가 분산된 상으로 존재하고 물이 연속 상으로 존재하는 2-상의 투명, 반투명 또는 불투명 수지 시스템인 것으로 생각된다. 수지상의 평균 입자 크기는 일반적으로 1.0 ㎛ 미만, 통상적으로는 0.5 ㎛ 미만, 전형적으로는 0.15 ㎛ 미만이다.
수성 매질 중의 수지상의 농도는 수성 분산액의 총 중량을 기준으로 1 이상, 통상적으로는 2 내지 60 중량%이다. 본 발명의 조성물이 수지 농축물의 형태인 경우, 이들은 일반적으로 수성 분산액의 중량을 기준으로 20 내지 60 중량%의 수지 고형물 함량을 갖는다.
본 발명의 전착성 코팅 조성물은 전형적으로 2개의 성분으로 공급된다: (1) 일반적으로 활성 수소-함유 이온성 전착성 수지, 즉, 주 필름-형성 중합체, 경화제 및 임의의 추가 수-분산성 비-착색 성분을 포함하는 투명 수지 공급물; 및 (2) 일반적으로 하나 이상의 안료, 주 필름-형성 중합체와 같거나 다를 수 있는 수-분산성 분쇄 수지 및 선택적으로 촉매 및 습윤 또는 분산 보조제와 같은 첨가제를 포함하는 안료 페이스트. 전착성 코팅 성분 (1) 및 (2)는 물, 및 통상적으로 결합 용매를 포함하는 수성 매질에 분산되어 전착 전해조를 형성한다. 또는, 본 발명의 전착성 조성물은 1-성분 조성물로 공급될 수 있다. 본 발명의 특정 태양으로, 전착성 코팅 조성물은 실질적으로 안료-비함유 1-성분 조성물로 공급될 수 있다.
사용하는 경우, 성분 (c)를 전착 전해조 형태의 전착성 코팅 조성물에 혼입할 수 있는 다양한 방법이 있음을 인지해야 한다. 성분 (c)는 "순수하게" 혼입될 수 있다, 즉, 성분 (c) 또는 그의 수용액은 분산된 전착 조성물 성분 (1) 및 (2)에, 또는 적용가능한 경우, 분산된 1-성분 전착 조성물에 직접 첨가될 수 있다. 또는, 성분 (c)는, 성분 (1) 및 (2)를 수성 매질에 분산시키기 전에, 투명 수지 공급물(또는 임의의 개별적 투명 수지 공급물 성분, 예를 들면, 필름-형성 수지 또는 경화제)과 혼합되거나 또는 그중에 분산될 수 있다. 또한, 성분 (c)는 성분 (1) 및 (2)를 수성 매질에 분산시키기 전에 안료 페이스트, 또는 임의의 개별적 안료 페이스트 성분, 예를 들면, 안료 분쇄 수지와 혼합되거나 또는 그 중에 분산될 수 있다. 최종적으로, 성분 (c)는 전착 전해조에 직접 온라인으로 첨가될 수 있다.
전착 전해조 형태의 전착성 코팅 조성물은 전형적으로 전착 전해조의 총 중 량을 기준으로 5 내지 25 중량% 범위 이내의 수지 고형물 함량을 갖는다.
전술한 바와 같이, 물 이외에, 수성 매질은 결합 용매를 함유할 수 있다. 유용한 결합 용매로는 탄화수소, 알콜, 에스터, 에테르 및 케톤이 포함된다. 유용한 결합 용매로는 알콜, 폴리올 및 케톤이 포함된다. 특정 결합 용매로는 아이소프로판올, 뷰탄올, 2-에틸헥산올, 아이소포론, 2-메톡시펜탄온, 에틸렌 및 프로필렌 글라이콜 및 글라이콜 에테르, 예를 들어, 에틸렌 글라이콜의 모노에틸, 모노뷰틸 및 모노헥실 에테르가 포함된다. 결합 용매의 양은 일반적으로 수성 매질의 총 중량을 기준으로 약 0.01 내지 25 중량%이고, 사용되는 경우, 바람직하게는 약 0.05 내지 약 5 중량%이다.
전형적으로는 실질적으로 안료를 함유하지 않지만, 경우에 따라, 안료 조성물, 및/또는 계면활성제, 습윤제 또는 촉매와 같은 다양한 첨가제가 분산액에 포함될 수 있다. 안료 조성물은 안료, 예를 들면, 산화철, 스트론튬 크로메이트, 카본 블랙, 이산화 티타늄, 활석, 황산 바륨, 및 당해 분야에 공지되어 있는 색-부가 안료를 포함하는 통상적인 유형의 조성물일 수 있다. 전착 전해조는, 경우에 따라, 본질적으로 크롬- 및/또는 납-함유 안료를 함유하지 않는다.
분산액의 안료 함량은 통상적으로 안료 대 수지 비로 나타낸다. 본 발명의 실시에 있어서, 안료를 사용하는 경우, 안료 대 수지 비는 통상적으로 약 0.02 내지 1:1의 범위 이내이다. 상기 언급한 다른 첨가제들은 통상적으로 수지 고형물 중량을 기준으로 0.01 내지 10 중량% 범위의 양으로 분산액에 존재한다.
하기의 실시예는 본 발명을 예시하며, 본 발명을 그 세부사항으로 제한하는 것으로 간주해서는 안된다. 달리 언급하지 않는 한, 하기 실시예, 및 명세서 전체에서 모든 부 및 퍼센트는 중량 기준이다.
다음은 본 발명의 방법을 이용하여 회로화된 기판의 제조를 기술한다. 실시예 A는 실시예 1의 전착성 코팅 조성물에 사용되는 테트라브로모비스페놀 A로 이루어진 수지상 결합제의 제조를 기술한다. 전착 전해조 형태의 실시예 1의 전착성 코팅 조성물을 이용하여 천공 기판위에 등각성 유전체 코팅을 제공하고, 이어서 상기 코팅을 하기에 기술하는 바와 같이 금속화하고, 포토이미지화하고, 현상하고, 스트리핑하였다.
실시예 A
본 실시예는 하기 실시예 1의 전착성 코팅 조성물에 사용되는 양이온성 수지상 결합제의 제조를 기술한다. 수지상 결합제는 하기 성분들로부터 하기에 기술하는 바와 같이 제조하였다. 열거된 모든 값들은 중량부(g)를 나타낸다.
Figure 112004061211133-pct00001

Figure 112004061211133-pct00002
처음 5개 성분들을 교반하에 적절히 장착된 반응 용기에 공급하였다. 온도가 약 25 ℃에 도달했을 때, 데스모더 LS2096의 첨가를 개시하였다. 온도를 105 ℃로 상승시키고, 이때 메틸아이소뷰틸 케톤을 마지막으로 첨가하였다. 반응을 적외선 분광법으로 NCO의 소실에 대해 모니터하면서 온도를 100 ℃로 유지하였으며, 온도를 80 ℃로 감소시켰다.
Figure 112004061211133-pct00003
처음 두 개 성분을 적절히 장착된 반응 용기에 공급하고 10 분간 교반하였으며, 이때 다이뷰틸주석다이라우레이트를 첨가하였다. 반응을 100 ℃의 온도로 발열시키고 적외선 분광법으로 모니터하여 모든 NCO가 소실될 때까지 상기 온도에서 유지하면서 톨루엔 다이아이소사이아네이트를 서서히 가하였다. 상기와 같이 제조된 수지를 설팜산과 탈이온수를 교반하에 첨가하여 가용화시켰다. 최종 분산액은 26 중량%의 측정된 수지 고형물 함량을 가졌다.
가교결합제를 적절히 장착된 반응 용기에 첨가하였다. 그 다음 네가지 성분을 약하게 교반하면서 반응 용기에 가하고 반응 혼합물을 75 ℃의 온도로 가열하였으며, 이때 다이에탄올아민을 가하고 반응 혼합물을 상기 온도에서 30 분동안 유지시켰다. 이어서, 아미노프로필 다이에탄올아민을 가하고 반응 혼합물을 132 ℃로 발열시키고 상기 온도에서 2 시간동안 유지시켰다. 증류액을 제거하였다. 가용화시키기 위해, 반응 생성물을 약하게 교반하면서 설팜산, 탈이온수, 락트산 용액 및 양이온성 수지 중간체의 혼합물에 첨가하였다. 이어서, 로진 고무 용액을 가용화 된 수지에 가한 다음 탈이온수를 2회 연속 첨가하였다. 60 내지 65 ℃의 온도에서 진공하에 스트리핑시켜 과량의 물 및 용매를 제거하였다. 최종 반응 생성물은 약 40 중량%의 측정된 수지 고형물 함량을 가졌다.
실시예 1
하기 실시예는 상기 실시예 A의 양이온성 수지상 결합제를 포함하는 전착 전해조 형태의 본 발명의 전착성 코팅 조성물의 제조를 기술한다. 전착성 코팅 조성물은 하기의 성분들로부터 하기에 기술하는 바와 같이 제조하였다. 열거한 모든 값은 중량부(g)를 나타낸다.
Figure 112004061211133-pct00004
상기에 열거된 성분들을 합하고 약하게 교반하면서 혼합하였다. 조성물을 50% 한외여과시키고 탈이온수로 복원시켰다.
회로화 기판의 제조:
정사각형 격자 배열로 500 ㎛ 이격되어(중심-대-중심) 위치한 200 ㎛ 직경의 홀을 포함하는 인바르(INVAR) 금속 천공판(50 ㎛ 두께)(비엠씨 인더스트리즈, 인코포레이티드(BMC Industries, Inc.)의 지사인 버크비-미어스(Buckbee-Mears)에서 공급함)의 단일 층을 세정하고 마이크로에칭하여 바람직하지 않은 먼지, 오일 및 산 화물을 제거하였다. 이어서, 예비-세정된 천공 기판을 전기도금하여 9 ㎛의 두께를 갖는 구리 금속 층을 제공하였다.
상기 실시예 1의 전착성 코팅 조성물을 105 ℉(41 ℃)의 온도에서 90 V에서 2 분간 전착 전해조에서 전기도금된 기판에 전기영동에 의해 적용하였다. 전기코팅된 기판을 탈이온수로 헹구고 천공 기판의 모든 홀이 물을 함유하지 않도록 공기 건조시켰다. 전기코팅 기판을 350 ℉(177 ℃)의 온도로 30 분간 가열하여 전착성 코팅을 경화시킴으로써 20 ㎛의 경화된 유전체 필름 두께를 제공하였다.
이어서, 전기코팅 기판을 금속화하였다. 기판을 50 ℃의 온도로 30 분간 가열하여, 취급시에 흡수될 수 있는 임의의 수분을 제거하였다. 상기와 같이 건조된 기판을 아르곤 이온으로 플라즈마 처리하기 위해 즉시 진공 챔버에 도입하여 코팅 표면을 활성화시켰다. 그 다음, 기판 표면을 200 Å의 니켈로 스퍼터 코팅한 후 3000 Å의 구리로 스퍼터 코팅하였다. 상기와 같이 형성된 금속층을 추가의 9 ㎛의 구리로 전기도금하였다.
금속화된 기판을 세정하고 마이크로에칭하여 금속 표면으로부터 임의의 먼지, 오일 또는 산화물을 제거한 다음, 80 V에서 84 ℉(29 ℃)의 온도에서 90 초간 일렉트로이매지 플러스(ELECTROIMAGE PLUS, 등록상표) 포토레지스트(피피지 인더스트리즈, 인코포레이티드에서 시판함)로 전기영동에 의해 코팅하였다. 그 다음, 코팅된 기판을 탈이온수로 헹구고 250 ℉(120 ℃)의 온도로 6 분간 가열하여 임의의 잔류 용매 및/또는 물을 제거하였다. 5 ㎛의 건조 필름 두께를 갖는 포토레지스트 코팅을 수득하였다. 이어서, 코팅 기판을 각 측면상의 포토툴을 통해 자외선 공급원에 노출시키고, 포토레지스트 현상액인 일렉트로이매지(등록상표) 현상제 EID-523(피피지 인더스트리즈, 인코포레이티드에서 시판)로 현상시켜 미리 선택된 영역에서 구리를 노출시켰다. 노출된 구리 영역을 염화구리 산 에칭제로 에칭하고, 남은 포토레지스트를 일렉트로이매지(등록상표) 스트리퍼 EID-568 포토레지스트 스트리핑액(피피지 인더스트리즈, 인코포레이티드에서 시판)으로 스트리핑하여 회로화된 기판을 수득하였다.
따라서, 본 발명의 우수한 난연성 및 적절한 유전 상수를 갖는 등각성 유전체 코팅을 제공함에 의해 종래의 기술의 단점을 해소할 수 있다.
당해 분야에 숙련된 자라면 광범위한 본 발명의 개념으로부터 벗어나지 않고 전술한 태양들에 변화가 이루어질 수 있음을 인지할 것이다. 그러므로, 본 발명은 개시된 특정 태양들로 한정되지 않으며, 첨부된 청구의 범위에 의해 정의되는 바와 같은, 본 발명의 진의 및 범주에 속하는 변형을 포함하는 것으로 이해해야 한다.

Claims (52)

  1. (I) 전도성 기판의 모든 노출 표면위에 전착성(electrodepositable) 코팅 조성물을 전기영동(electrophoresis)에 의해 적용하여 그 위에 등각성(conformal) 유전체 코팅을 형성하고;
    (II) 등각성 유전체 코팅의 표면을 예정된 패턴으로 융삭(ablating)하여 기판의 하나 이상의 부분을 노출시켜 기판에 비아를 형성시키고;
    (III) 모든 표면에 금속층을 적용하여 기판에 금속화 비아(via)를 형성하는 단계를 포함하되,
    상기 전착성 코팅 조성물이 수성 매질에 분산된 수지상을 포함하고, 상기 수지상이 (a) 비겔화, 활성 수소-함유, 이온성 기-함유 수지, 및 (b) 수지 (a)의 활성 수소와 반응성인 경화제를 포함하고, 또한 상기 수지상은 수지상에 존재하는 수지 고형물(solid)의 총 중량을 기준으로 1 중량% 이상의 공유 결합 할로겐 함량을 갖는, 기판에 금속화 비아를 형성하는 방법.
  2. 제 1 항에 있어서,
    비아가 기판 표면까지 연장되는, 기판에 금속화 비아를 형성하는 방법.
  3. 제 1 항에 있어서,
    비아가 기판을 통하여 연장되는, 기판에 금속화 비아를 형성하는 방법.
  4. 제 1 항에 있어서,
    기판이 천공 구리박, 철-니켈 합금 및 그의 조합물로부터 선택된 금속을 포함하는, 기판에 금속화 비아를 형성하는 방법.
  5. 제 1 항에 있어서,
    단계 (II)에 앞서서 또는 그에 이어서, 유전체 코팅을 경화시키기에 충분한 온도에서 및 충분한 시간동안 등각성 유전체 코팅을 가열하는, 기판에 금속화 비아를 형성하는 방법.
  6. 제 5 항에 있어서,
    경화된 유전체 코팅이 IPC-TM-350에 따른 난연성 시험을 통과하고 3.50 이하의 유전 상수를 갖는, 기판에 금속화 비아를 형성하는 방법.
  7. 제 6 항에 있어서,
    경화된 유전체 코팅이 3.30 이하의 유전 상수를 갖는, 기판에 금속화 비아를 형성하는 방법.
  8. 제 6 항에 있어서,
    경화된 유전체 코팅이 3.00 이하의 유전 상수를 갖는, 기판에 금속화 비아를 형성하는 방법.
  9. 제 6 항에 있어서,
    경화된 유전체 코팅이 0.01 이하의 유전 손실률을 갖는, 기판에 금속화 비아를 형성하는 방법.
  10. 제 1 항에 있어서,
    전착성 코팅 조성물의 수지상이, 수지상에 존재하는 총 수지 고형물 중량을 기준으로 1 내지 50 중량% 범위의 공유 결합 할로겐 함량을 갖는, 기판에 금속화 비아를 형성하는 방법.
  11. 제 1 항에 있어서,
    단계 (III)의 금속층에 수지 감광성 층을 적용하는 단계 (IV)를 추가로 포함하는, 기판에 금속화 비아를 형성하는 방법.
  12. 제 5 항에 있어서,
    경화된 유전체 코팅이 25 ㎛ 이하의 필름 두께를 갖는, 기판에 금속화 비아를 형성하는 방법.
  13. (I) 전도성 코어를 제공하고;
    (II) 코어의 모든 노출 표면위에 전착성 코팅 조성물을 전기영동에 의해 적용하여 그 위에 등각성 유전체 코팅을 형성하고;
    (III) 등각성 유전체 코팅의 표면을 예정된 패턴으로 융삭하여 코어의 하나 이상의 부분을 노출시킴에 의해 코어에 비아를 형성시키고;
    (IV) 금속층을 모든 표면에 적용하여 코어에 금속화 비아를 형성하고;
    (V) 금속층에 수지 감광성 층을 적용하는 단계를 포함하되,
    상기 전착성 코팅 조성물이 수성 매질에 분산된 수지상을 포함하고, 상기 수지상이 (a) 비겔화, 활성 수소-함유, 이온성염 기-함유 수지; 및 (b) 수지 (a)의 활성 수소와 반응성인 경화제를 포함하고, 또한 상기 수지상은 수지상에 존재하는 수지 고형물의 총 중량을 기준으로 1 중량% 이상의 공유 결합 할로겐 함량을 갖는, 회로 조립체의 제조 방법.
  14. 제 13 항에 있어서,
    코어가 천공 구리박, 철-니켈 합금 및 그의 조합물로부터 선택된 금속 코어인, 회로 조립체의 제조 방법.
  15. 제 14 항에 있어서,
    금속 코어가 천공 구리박을 포함하는, 회로 조립체의 제조 방법.
  16. 제 14 항에 있어서,
    금속 코어가 철-니켈 합금을 포함하는, 회로 조립체의 제조 방법.
  17. 제 13 항에 있어서,
    수지 (a)가 폴리에폭사이드 중합체 및 아크릴 중합체 중 하나 이상으로부터 유도된 중합체를 포함하는, 회로 조립체의 제조 방법.
  18. 제 17 항에 있어서,
    수지 (a)가 아민염 기 및/또는 오늄염 기로부터 선택된 양이온성염 기를 포함하는, 회로 조립체의 제조 방법.
  19. 제 13 항에 있어서,
    수지 (a)가, 수지 (a)에 존재하는 수지 고형물의 총 중량을 기준으로 1 내지 50 중량% 범위의 공유 결합 할로겐 함량을 갖는, 회로 조립체의 제조 방법.
  20. 제 19 항에 있어서,
    수지 (a)의 공유 결합 할로겐 함량이 염소화 다가 페놀 및 브롬화 다가 페놀 중 하나 이상으로부터 선택된 할로겐화 다가 페놀로부터 유도되는, 회로 조립체의 제조 방법.
  21. 제 19 항에 있어서,
    수지 (a)에 존재하는 공유 결합 할로겐 함량이 테트라브로모비스페놀 A로부터 유도되는, 회로 조립체의 제조 방법.
  22. 제 13 항에 있어서,
    경화제 (b)가 차단된 폴리아이소사이아네이트 및 아미노플라스트 수지 중 하나 이상으로부터 선택되는, 회로 조립체의 제조 방법.
  23. 제 13 항에 있어서,
    경화제 (b)가, 경화제 (b)에 존재하는 수지 고형물의 총 중량을 기준으로 1 내지 50 중량% 범위의 공유 결합 할로겐 함량을 갖는, 회로 조립체의 제조 방법.
  24. 제 13 항에 있어서,
    전착성 코팅 조성물의 수지상의 공유 결합 할로겐 함량이, 수지 (a) 및 경화제 (b)와 상이하며 이들에 부가하여 존재하는 성분 (c)로부터 적어도 부분적으로 유도되는, 회로 조립체의 제조 방법.
  25. 제 24 항에 있어서,
    성분 (c)가 할로겐화 폴리올레핀, 할로겐화 포스페이트 에스터, 할로겐화 페놀 및 그의 혼합물로 이루어진 군에서 선택된 공유 결합 할로겐-함유 화합물을 포함하는, 회로 조립체의 제조 방법.
  26. 제 13 항에 있어서,
    전착성 코팅 조성물이 레올로지 조절제를 추가로 포함하는, 회로 조립체의 제조 방법.
  27. 제 26 항에 있어서,
    레올로지 조절제가, 1급 아민기, 2급 아민기 및 그의 혼합물로 이루어진 군에서 선택된 아민기 및 폴리에폭사이드 가교결합제를 함유하는 양이온성 폴리에폭사이드-아민 반응 생성물의 혼합물을 수성 매질에 분산시키고 혼합물을 가교결합시키기에 충분한 온도로 상기 혼합물을 가열하여 양이온성 마이크로겔 분산액을 생성함으로써 제조된 양이온성 마이크로겔 분산액을 포함하는, 회로 조립체의 제조 방법.
  28. 제 13 항에 있어서,
    단계 (III)에 앞서서, 상기 코팅을 경화시키기에 충분한 온도로 충분한 시간동안 상기 등각성 코팅을 가열하는, 회로 조립체의 제조 방법.
  29. 제 28 항에 있어서,
    상기 경화된 등각성 코팅이 3.50 이하의 유전 상수를 갖는, 회로 조립체의 제조 방법.
  30. 제 28 항에 있어서,
    상기 경화된 등각성 코팅이 IPC-TM-650에 따른 난연성 시험을 통과하는, 회로 조립체의 제조 방법.
  31. 제 29 항에 있어서,
    상기 경화된 등각성 코팅이 25 ㎛ 이하의 건조 필름 두께를 갖는, 회로 조립체의 제조 방법.
  32. (I) 전도성 코어를 제공하고;
    (II) 코어 표면위의 예정된 위치에 포토레지스트를 제공하고;
    (III) 단계 (II)의 코어 위에 전착성 코팅 조성물을 전기영동에 의해 적용하되, 상기 코팅 조성물을 그 위에 포토레지스트를 갖는 위치를 제외한 코어의 모든 표면위에 전기영동에 의해 침착시키고;
    (IV) 전기영동에 의해 적용된 코팅 조성물을 경화시켜, 그 위에 포토레지스트를 갖는 위치를 제외한 코어의 모든 표면위에 경화된 등각성 유전체 층을 형성하고;
    (V) 상기 포토레지스트를 제거하여 코어 표면의 하나 이상의 영역을 노출시킴에 의해, 상기 레지스트로 미리 덮인 위치에 상기 코어까지 연장되는 비아를 갖는 회로 조립체를 형성하고;
    (VI) 선택적으로, 단계 (V)의 회로 조립체의 모든 표면에 금속층을 적용하여 상기 코어까지 연장되는 금속화 비아를 형성하는 단계를 포함하되,
    상기 전착성 코팅 조성물이 수성 매질에 분산된 수지상을 포함하고, 상기 수지상이 (a) 비겔화, 활성 수소-함유, 이온성염 기-함유 수지; 및 (b) 수지 (a)의 활성 수소와 반응성인 경화제를 포함하고, 또한 상기 수지상은 수지상에 존재하는 수지 고형물의 총 중량을 기준으로 1 중량% 이상의 공유 결합 할로겐 함량을 갖는, 회로 조립체의 제조 방법.
  33. 제 32 항에 있어서,
    단계 (II)에서 코어의 표면위의 예정된 위치에 포토레지스트를 제공하기 전에, 구리 금속층을 코어에 적용하는, 회로 조립체의 제조 방법.
  34. 제 32 항에 있어서,
    코어가 천공 구리박, 철-니켈 합금 및 그의 조합물로부터 선택된 금속 코어를 포함하는, 회로 조립체의 제조 방법.
  35. 제 34 항에 있어서,
    금속 코어가 철-니켈 합금을 포함하는, 회로 조립체의 제조 방법.
  36. 제 34 항에 있어서,
    금속 코어가 천공 구리박을 포함하는, 회로 조립체의 제조 방법.
  37. 제 32 항에 있어서,
    수지 (a)가 폴리에폭사이드 중합체 및 아크릴 중합체 중 하나 이상으로부터 유도된 중합체를 포함하는, 회로 조립체의 제조 방법.
  38. 제 37 항에 있어서,
    수지 (a)가 아민염 기 및/또는 오늄염 기로부터 선택된 양이온성염 기를 포함하는, 회로 조립체의 제조 방법.
  39. 제 32 항에 있어서,
    수지 (a)가, 수지 (a)에 존재하는 수지 고형물의 총 중량을 기준으로 1 내지 50 중량% 범위의 공유 결합 할로겐 함량을 갖는, 회로 조립체의 제조 방법.
  40. 제 39 항에 있어서,
    수지 (a)의 공유 결합 할로겐 함량이 염소화 다가 페놀 및 브롬화 다가 페놀 중 하나 이상으로부터 선택된 할로겐화 다가 페놀로부터 유도되는, 회로 조립체의 제조 방법.
  41. 제 40 항에 있어서,
    수지 (a)의 공유 결합 할로겐 함량이 테트라브로모비스페놀 A로부터 유도되는, 회로 조립체의 제조 방법.
  42. 제 32 항에 있어서,
    경화제 (b)가 차단된 폴리아이소사이아네이트 및 아미노플라스트 수지 중 하나 이상으로부터 선택된 화합물을 포함하는, 회로 조립체의 제조 방법.
  43. 제 32 항에 있어서,
    경화제 (b)가, 경화제 (b)에 존재하는 수지 고형물의 총 중량을 기준으로 1 내지 50 중량% 범위의 공유 결합 할로겐 함량을 갖는, 회로 조립체의 제조 방법.
  44. 제 32 항에 있어서,
    수지상의 공유 결합 할로겐 함량이, 수지 (a) 및 경화제 (b)와 상이하며 이들에 부가하여 존재하는 성분 (c)로부터 적어도 부분적으로 유도되는, 회로 조립체의 제조 방법.
  45. 제 44 항에 있어서,
    성분 (c)가 할로겐화 폴리올레핀, 할로겐화 포스페이트 에스터, 할로겐화 페놀 및 그의 혼합물로 이루어진 군에서 선택된 하나 이상의 공유 결합 할로겐-함유 화합물을 포함하는, 회로 조립체의 제조 방법.
  46. 제 32 항에 있어서,
    상기 경화된 등각성 유전체 코팅이 3.50 이하의 유전 상수를 갖는, 회로 조립체의 제조 방법.
  47. 제 46 항에 있어서,
    상기 경화된 등각성 유전체 코팅이 3.30 이하의 유전 상수를 갖는, 회로 조립체의 제조 방법.
  48. 제 46 항에 있어서,
    상기 경화된 등각성 코팅이 25 ㎛ 이하의 필름 두께를 갖는, 회로 조립체의 제조 방법.
  49. 제 1 항의 방법에 의해 제조된 기판.
  50. 제 13 항의 방법에 의해 제조된 회로 조립체.
  51. 제 32 항의 방법에 의해 제조된 회로 조립체.
  52. (I) 전도성 천공 기판의 모든 노출 표면위에 전착성 코팅 조성물을 전기영동에 의해 적용하여 그 위에 등각성 유전체 코팅을 형성하고;
    (II) 단계 (I)의 코팅된 기판의 모든 표면에 금속층을 적용하여 기판에 금속화 비아를 형성하는 단계를 포함하되,
    상기 전착성 코팅 조성물이 수성 매질에 분산된 수지상을 포함하고, 상기 수지상이 (a) 비겔화, 활성 수소-함유, 이온성 기-함유 수지, 및 (b) 수지 (a)의 활성 수소와 반응성인 경화제를 포함하고, 또한 상기 수지상은 수지상에 존재하는 수지 고형물의 총 중량을 기준으로 1 중량% 이상의 공유 결합 할로겐 함량을 갖는, 전도성 천공 기판에 금속화 비아를 형성하는 방법.
KR1020047021105A 2002-06-27 2003-06-27 전착성 유전체 코팅 조성물을 이용한 회로 조립체의 제조방법 KR100710941B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/184,192 2002-06-27
US10/184,192 US7000313B2 (en) 2001-03-08 2002-06-27 Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
PCT/US2003/020357 WO2004004428A1 (en) 2002-06-27 2003-06-27 Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions

Publications (2)

Publication Number Publication Date
KR20050006296A KR20050006296A (ko) 2005-01-15
KR100710941B1 true KR100710941B1 (ko) 2007-04-24

Family

ID=29779294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047021105A KR100710941B1 (ko) 2002-06-27 2003-06-27 전착성 유전체 코팅 조성물을 이용한 회로 조립체의 제조방법

Country Status (11)

Country Link
US (1) US7000313B2 (ko)
EP (1) EP1523867B1 (ko)
JP (3) JP2005531159A (ko)
KR (1) KR100710941B1 (ko)
CN (1) CN100356823C (ko)
AU (1) AU2003248742A1 (ko)
ES (1) ES2397328T3 (ko)
HK (1) HK1081049A1 (ko)
MY (1) MY142538A (ko)
TW (1) TWI231161B (ko)
WO (1) WO2004004428A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026436B2 (en) * 2002-11-26 2006-04-11 E.I. Du Pont De Nemours And Company Low temperature polyimide adhesive compositions and methods relating thereto
EP1793657A1 (en) * 2004-09-24 2007-06-06 Nihon University Method for manufacturing ceramic electronic component
KR100878070B1 (ko) * 2004-12-17 2009-01-13 피피지 인더스트리즈 오하이오 인코포레이티드 회로 어셈블리의 제조 방법
US7653054B2 (en) * 2005-03-28 2010-01-26 Cisco Technology, Inc. Zone based quality of service in a fibre channel fabric
WO2008040700A1 (en) * 2006-10-02 2008-04-10 Arcelik Anonim Sirketi A coating method and the coating formed thereby
FR2911003B1 (fr) * 2006-12-28 2009-10-02 Cnes Epic Procede et installation de mise a nu de la surface d'un circuit integre
US20080302564A1 (en) * 2007-06-11 2008-12-11 Ppg Industries Ohio, Inc. Circuit assembly including a metal core substrate and process for preparing the same
US8008188B2 (en) * 2007-06-11 2011-08-30 Ppg Industries Ohio, Inc. Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials
US7743494B2 (en) * 2008-01-11 2010-06-29 Ppg Industries Ohio, Inc. Process of fabricating a circuit board
CN102291943B (zh) * 2011-06-14 2013-05-22 深南电路有限公司 印制电路板制作方法
CN108054272B (zh) * 2017-08-29 2021-02-19 南京航空航天大学 一种低成本可快速大量制备集成化微型薄膜热电器件的制造方法
FR3071853A1 (fr) * 2017-09-29 2019-04-05 Compagnie Generale Des Etablissements Michelin Procede d'electrodeposition d'une composition adhesive comportant un sel de phosphate et une resine thermodurcissable sur un element conducteur
CN110798988B (zh) * 2019-10-28 2021-05-11 武汉光谷创元电子有限公司 制作高频天线封装基板的加成法工艺和AiP封装天线结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982A (en) * 1847-02-27 Shingle-machine
DE1546840C3 (de) 1965-02-27 1975-05-22 Basf Ag, 6700 Ludwigshafen Verfahren zum Herstellen von Überzügen
US3451793A (en) * 1966-02-12 1969-06-24 Toko Inc Magnetic thin film wire with multiple laminated film coating
US3445806A (en) * 1968-01-03 1969-05-20 Marine Acoustical Services Inc Apparatus for providing a diver with directional perception
US3469982A (en) * 1968-09-11 1969-09-30 Jack Richard Celeste Process for making photoresists
US4001101A (en) * 1969-07-10 1977-01-04 Ppg Industries, Inc. Electrodeposition of epoxy compositions
FR2041471A5 (en) 1969-04-25 1971-01-29 Cii Multi-layer circuits with thermosetting - dielectric
US3663389A (en) * 1970-04-17 1972-05-16 American Cyanamid Co Method of electrodepositing novel coating
US3984299A (en) * 1970-06-19 1976-10-05 Ppg Industries, Inc. Process for electrodepositing cationic compositions
US3962165A (en) * 1971-06-29 1976-06-08 Ppg Industries, Inc. Quaternary ammonium salt-containing resin compositions
US3738835A (en) * 1971-10-21 1973-06-12 Ibm Electrophoretic photoresist composition and a method of forming etch resistant masks
US3947338A (en) * 1971-10-28 1976-03-30 Ppg Industries, Inc. Method of electrodepositing self-crosslinking cationic compositions
US3947339A (en) * 1971-12-01 1976-03-30 Ppg Industries, Inc. Method of electrodepositing primary amine group-containing cationic resins
US3749657A (en) * 1972-01-04 1973-07-31 Ppg Industries Inc Treatment of electrodeposition rinse water
US3793278A (en) * 1972-03-10 1974-02-19 Ppg Industries Inc Method of preparing sulfonium group containing compositions
US3928157A (en) * 1972-05-15 1975-12-23 Shinto Paint Co Ltd Cathodic treatment of chromium-plated surfaces
US3975345A (en) * 1972-06-23 1976-08-17 General Electric Company Polyamideimides and method for making
US3833436A (en) * 1972-09-05 1974-09-03 Buckbee Mears Co Etching of polyimide films
DE2707405B2 (de) * 1976-07-19 1982-09-16 Vianova Kunstharz AG, 8402 Werndorf Verfahren zur Herstellung von Bindemitteln für die Elektrotauchlackierung
BE857754A (fr) * 1976-08-18 1978-02-13 Celanese Polymer Special Co Composition de resine pour revetements, notamment par electrodeposition cathodique
DE2711425A1 (de) * 1977-03-16 1978-09-21 Basf Ag Lackbindemittel fuer die kathodische elektrotauchlackierung
US4134866A (en) * 1977-06-03 1979-01-16 Kansai Paint Company, Limited Aqueous cationic coating from amine-epoxy adduct, polyamide, and semi-blocked polyisocyanate, acid salt
US4343885A (en) * 1978-05-09 1982-08-10 Dynachem Corporation Phototropic photosensitive compositions containing fluoran colorformer
JPS5527647A (en) * 1978-08-17 1980-02-27 Nippon Telegraph & Telephone Paint for forming insulating film of conductive printed circuit board and method of forming insulating film
SE435343B (sv) * 1978-12-05 1984-09-24 Thams Johan Petter B Forfarande vid beleggning vid skarpa kanter pa metallforemal
EP0012463B1 (en) * 1978-12-11 1982-06-30 Shell Internationale Researchmaatschappij B.V. Thermosetting resinous binder compositions, their preparation, and use as coating materials
US4378264A (en) * 1980-05-27 1983-03-29 E. I. Du Pont De Nemours And Company Integrated laminating process
US4419467A (en) * 1981-09-14 1983-12-06 Ppg Industries, Inc. Process for the preparation of cationic resins, aqueous, dispersions, thereof, and electrodeposition using the aqueous dispersions
JPS58108229A (ja) * 1981-12-21 1983-06-28 Hitachi Ltd ポリイミド系樹脂膜の選択エツチング方法
US4495229A (en) * 1982-06-08 1985-01-22 Chemische Werke Huls A.G. One-component, heat-curing polyurethane-coatings, stable in storage
US5250164A (en) * 1982-08-18 1993-10-05 Ppg Industries, Inc. Beta-hydroxy urethane low temperature curing agents
US4435559A (en) * 1982-08-18 1984-03-06 Ppg Industries, Inc. β-Hydroxy urethane low temperature curing agents
JPS59133232A (ja) 1983-01-21 1984-07-31 Hitachi Ltd ポリイミドのエツチング方法
US4508749A (en) * 1983-12-27 1985-04-02 International Business Machines Corporation Patterning of polyimide films with ultraviolet light
US4601916A (en) * 1984-07-18 1986-07-22 Kollmorgen Technologies Corporation Process for bonding metals to electrophoretically deposited resin coatings
US4592816A (en) * 1984-09-26 1986-06-03 Rohm And Haas Company Electrophoretic deposition process
US4714516A (en) * 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
EP0272500B1 (en) 1986-11-28 1993-05-05 Nippon Paint Co., Ltd. Cationic micro gel praticle dispersion and a coating composition therefrom
JPH0287590A (ja) 1988-09-22 1990-03-28 Shindo Denshi Kogyo Kk フイルム回路基板の貫通穴形成方法
JPH07102646B2 (ja) * 1988-09-30 1995-11-08 株式会社日立製作所 金属とポリイミドの複合成形体
US5242713A (en) * 1988-12-23 1993-09-07 International Business Machines Corporation Method for conditioning an organic polymeric material
DE3906143A1 (de) * 1989-02-28 1990-09-06 Basf Lacke & Farben Hitzehaertbares ueberzugsmittel fuer die kathodische elektrotauchlackierung
GB8913090D0 (en) * 1989-06-07 1989-07-26 Ciba Geigy Ag Method
EP0433720A3 (en) 1989-12-22 1992-08-26 Siemens Aktiengesellschaft Method of applying a solder stop coating on printed circuit boards
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
US5096556A (en) * 1990-06-25 1992-03-17 Ppg Industries, Inc. Cationic microgels and their use in electrodeposition
JPH04355990A (ja) * 1990-09-18 1992-12-09 Fujitsu Ltd 回路基板およびその製造方法
US5298685A (en) * 1990-10-30 1994-03-29 International Business Machines Corporation Interconnection method and structure for organic circuit boards
US5229550A (en) * 1990-10-30 1993-07-20 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
KR940007461B1 (ko) * 1991-05-16 1994-08-18 금성일렉트론 주식회사 코일이 집적된 반도체 장치
US5153986A (en) 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5242780A (en) * 1991-10-18 1993-09-07 Industrial Technology Research Institute Electrophoretic positive working photosensitive composition comprising as the photosensitive ingredient an aliphatic polyester having o-quinone diazide on the side chain and end groups
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures
US5291066A (en) * 1991-11-14 1994-03-01 General Electric Company Moisture-proof electrical circuit high density interconnect module and method for making same
US5227008A (en) * 1992-01-23 1993-07-13 Minnesota Mining And Manufacturing Company Method for making flexible circuits
US5260354A (en) * 1992-03-06 1993-11-09 Ppg Industries, Inc. Additives for electrodepositable coating compositions
GB2265021B (en) * 1992-03-10 1996-02-14 Nippon Steel Chemical Co Photosensitive materials and their use in forming protective layers for printed circuit and process for preparation of printed circuit
JPH05320313A (ja) 1992-05-27 1993-12-03 Murata Mfg Co Ltd 電子部品封止用樹脂組成物
JPH05343837A (ja) 1992-06-05 1993-12-24 Taiyo Ink Mfg Ltd ソルダーレジストインキ組成物及びソルダーレジストパターン形成方法
JPH06268378A (ja) 1993-03-12 1994-09-22 Oki Electric Ind Co Ltd 多層配線基板のビアホールの形成方法
KR950014243A (ko) * 1993-11-02 1995-06-15 후지이 히로시 양이온성 전착 피복 조성물
EP0661354B1 (en) * 1993-12-21 1998-08-12 Basf Corporation Cathodic electrodeposition method utilizing cyclic carbonate-curable coating composition
US5600035A (en) * 1994-07-13 1997-02-04 Ppg Industries, Inc. Positive photoactive compounds based on 2,6-dinitro benzyl groups and 2,5-dinitro benzyl groups
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
WO1996022597A1 (fr) * 1995-01-17 1996-07-25 Nippon Steel Chemical Co., Ltd. Stratifie
US5879808A (en) * 1995-10-27 1999-03-09 Alpha Metals, Inc. Parylene polymer layers
US5847327A (en) 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
US6080526A (en) * 1997-03-24 2000-06-27 Alliedsignal Inc. Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
JP3244024B2 (ja) * 1997-06-20 2002-01-07 日本電気株式会社 半導体装置の製造方法
JPH1121359A (ja) 1997-06-30 1999-01-26 Process Lab Micron:Kk ポリエステル系フィルムの化学エッチング方法
JPH1171501A (ja) 1997-08-29 1999-03-16 Hitachi Chem Co Ltd エポキシ樹脂組成物及びそれを用いた硬化物
JP3339387B2 (ja) 1997-11-07 2002-10-28 日立電線株式会社 Ｔａｂ用テープの製造方法
US6130148A (en) * 1997-12-12 2000-10-10 Farnworth; Warren M. Interconnect for semiconductor components and method of fabrication
TW469228B (en) * 1998-01-14 2001-12-21 Mitsui Mining & Smelting Co Method for producing multi-layer printed wiring boards having blind vias
JP3067021B2 (ja) 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
US6165338A (en) * 1998-12-21 2000-12-26 Basf Corporation Cathodic electrocoat having a carbamate functional resin
US6190525B1 (en) * 1999-04-22 2001-02-20 Ppg Industries Ohio, Inc. Electrodeposition baths containing yttrium
US6177357B1 (en) * 1999-04-30 2001-01-23 3M Innovative Properties Company Method for making flexible circuits
US6130149A (en) * 1999-08-16 2000-10-10 Taiwan Semiconductor Manufacturing Company Approach for aluminum bump process
US6379865B1 (en) 2000-04-11 2002-04-30 3M Innovative Properties Company Photoimageable, aqueous acid soluble polyimide polymers
JP2001305750A (ja) 2000-04-18 2001-11-02 Toray Eng Co Ltd ポリイミドフィルムのエッチング方法
US6713587B2 (en) * 2001-03-08 2004-03-30 Ppg Industries Ohio, Inc. Electrodepositable dielectric coating compositions and methods related thereto

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures

Also Published As

Publication number Publication date
CN1672471A (zh) 2005-09-21
WO2004004428A1 (en) 2004-01-08
JP2007227985A (ja) 2007-09-06
EP1523867B1 (en) 2012-10-10
JP2005531159A (ja) 2005-10-13
US20040000049A1 (en) 2004-01-01
AU2003248742A1 (en) 2004-01-19
MY142538A (en) 2010-12-15
US7000313B2 (en) 2006-02-21
TW200421949A (en) 2004-10-16
ES2397328T3 (es) 2013-03-06
JP2011097123A (ja) 2011-05-12
CN100356823C (zh) 2007-12-19
HK1081049A1 (en) 2006-05-04
EP1523867A1 (en) 2005-04-20
KR20050006296A (ko) 2005-01-15
TWI231161B (en) 2005-04-11

Similar Documents

Publication Publication Date Title
KR100745876B1 (ko) 전착성 유전체 코팅 조성물을 포함하는 코팅 기판
JP2011097123A (ja) 電着可能な誘電性コーティング組成物を用いる回路アセンブリを製作するためのプロセス
KR100852027B1 (ko) 회로 조립체에 비아를 형성하는 방법
CA2711649C (en) Circuit board having an electrodeposited coating on a conductive core within a via and method of making same
KR100718393B1 (ko) 다층 회로 에셈블리 및 이것의 제조방법
WO2006062840A1 (en) Non-gelled curable compositions containing imide functional compounds

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130408

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140407

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee