KR100709832B1 - 조립체 내의 차별적인 열 팽창으로 인해 발생되는 계면 응력을 감소시키는 장치 및 방법 - Google Patents

조립체 내의 차별적인 열 팽창으로 인해 발생되는 계면 응력을 감소시키는 장치 및 방법 Download PDF

Info

Publication number
KR100709832B1
KR100709832B1 KR1020000045190A KR20000045190A KR100709832B1 KR 100709832 B1 KR100709832 B1 KR 100709832B1 KR 1020000045190 A KR1020000045190 A KR 1020000045190A KR 20000045190 A KR20000045190 A KR 20000045190A KR 100709832 B1 KR100709832 B1 KR 100709832B1
Authority
KR
South Korea
Prior art keywords
substrate
thermal expansion
board
temperature
interfacial stress
Prior art date
Application number
KR1020000045190A
Other languages
English (en)
Other versions
KR20010021214A (ko
Inventor
다크셔왈터제이
엔젤페드로에프
Original Assignee
아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 filed Critical 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드
Publication of KR20010021214A publication Critical patent/KR20010021214A/ko
Application granted granted Critical
Publication of KR100709832B1 publication Critical patent/KR100709832B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

IC(502)/PC 보드(504) 조립체의 차별적인 열 팽창으로 인해 발생되는 계면 응력을 감소시키는 방법은 보다 높은 열 팽창 계수를 가진 고리형상부(402)를 상승된 온도에서 IC에 부착함으로써 가능하다. 조립체가 냉각할 때, 고리형상부는 수축되고 IC를 압축하여, IC의 크기 변화를 증가시키고 IC/PC 결합부의 응력을 감소시킨다.

Description

조립체 내의 차별적인 열 팽창으로 인해 발생되는 계면 응력을 감소시키는 장치 및 방법{APPARATUS FOR THE REDUCTION OF INTERFACIAL STRESS CAUSED BY DIFFERENTIAL THERMAL EXPANSION IN AN INTEGRATED CIRCUIT PACKAGE}
도 1a는 무응력 온도에서 PC 보드에 부착된 IC의 측면도,
도 1b는 무응력 온도에서 PC 보드에 부착된 IC 패키지의 측면도,
도 2는 실온에서 PC보드에 부착된 IC의 측면도,
도 3은 언더필을 이용하여 PC 보드에 부착된 IC의 측면도,
도 4는 본 발명에 따른 고리형상의 링의 사시도,
도 5a는 본 발명에 따라 고리형상의 링을 갖는 IC/PC 보드 조립체의 단면도,
도 5b는 본 발명에 따라 고리형상의 링을 갖는 IC 패키지/PC 보드 조립체의 단면도,
도 6은 예시적인 Al2O3 기판과 링 부분의 반발력도,
도 7은 본 발명에 따라 고리형상의 링이 부착된 IC의 사시도.
본 발명은 집적 회로에 관한 것으로, 좀 더 구체적으로 차별적 열 팽창으로 인해 발생되는 계면 응력(interfacial stress)을 감소시키는 집적 회로 조립체에 관한 것이다.
전형적으로, 집적 회로(IC)는 사용되기 위해 인쇄 회로(PC) 보드 상에 장착된다. 직접 칩 부착(direct chip attach)으로 불리우는 하나의 구현예에서, IC는 PC 보드상에 직접 부착된다. 또 다른 일반적인 형태는 IC를 기판상에 장착하는 것이다. 다음에, 리드(lid), 캡슐제(encapsulant), 또는 방열판(heat sink)이 IC/기판 결합물 위에 부착될 수 있다. 전형적으로, IC와 기판 조립체는 IC 패키지라고 한다. 간략하게 하기 위해, 리드, 캡슐제, 또는 방열판을 언급하지 않고서 IC 패키지를 설명할 것이다. 다음에, IC 패키지는 사용되기 위해 PC 보드상에 부착된다. 전형적으로, IC와 IC 패키지는 땜납을 이용하여 PC 보드에 부착된다. 땜납에 의해, IC/IC 패키지와 PC 보드 사이를 전기적으로 접속할 수 있고, 또한, IC/IC 패키지와 PC 보드 사이를 기계적으로 결합시킬 수 있다. 직접 칩 부착 방법에 있어서의 땜납은 전형적으로 땜납 범프라고 불리우고, 볼 격자 배열 패키지에서의 땜납은 땜납 볼의 형태를 갖는다. 납땜 공정 동안에, IC/IC 패키지, PC 보드, 및 땜납은 땜납이 녹을 때까지 가열된다. 땜납이 응고 지점 이하로 냉각될 때, 땜납은 IC/IC 패키지와 PC 보드를 본딩한다. 본딩이 완료되면, 조립체는 실온 즉, 작동 온도로 냉각된다.
IC와 IC 패키지의 일부와 IC 보드는 상이한 열 팽창 계수를 갖는 상이한 재질로 구성되어 있기 때문에, IC/IC 패키지와 PC 보드는 주어진 온도 변화에서의 길이 변화가 상이하다. IC 패키지내의 기판은 PC 보드와는 다른 열 팽창 계수를 가질 수 있다. 전형적으로, PC 보드는 IC보다 열 팽창계수가 더 높아서, 주어진 온도 변화에서 길이 변화가 더 크게 된다. 예를 들어, 땜납(106)이 대략 183℃의 온도에서 응고되는 경우에, IC(102)와 PC 보드(104) 사이의 접합부는 응력이 없다(도 1a 참조). 명확하게 하기 위해, 도 1은 IC를 PC 보드에 부착하는 두 개의 땜납 범프만을 도시하고 있지만, 실제로는, 복수의 납땜 펌프가 존재할 수 있다. 조립체가 계속 냉각됨에 따라, IC는 PC 보드에서보다 더 느린 속도로 길이가 변한다. 이러한 IC와 PC 보드사이의 수축율의 차이로 인해, 조립체를 접합하는 땜납 범프에 가해지는 응력이 야기되고, 또한, PC 보드와 IC 모두에 가해지는 응력도 발행한다. 조립체의 응력은 PC 보드(도 2 참조)의 뒤틀림(wraping), 땜납 펌프의 전단 변형, 크랙 확대(propagation), PC 보드의 갈라짐(delamination), 및 다른 예기치 못한 결과를 야기한다. 전형적으로, 이러한 문제점은 직접 칩 부착 IC와, PC 보드에 부착된 IC 패키지(도 1b 참조) 모두에 발생한다. 도 2는 단지 설명을 위해서 IC와 PC 보드의 왜곡(distortion)을 과장되게 도시하고 있다. 실제 왜곡은 육안으로 볼 수 없다. 응력이 중간 결함을 야기하지 않을 때조차도, 응력은 피로(fatigue)를 통해 조립체의 수명을 감소시킨다. 피로는 정상적인 동작 동안 IC 또는 IC 패키지, PC 보드 및 주변 환경의 온도 변화로 인한 납땜 접합부의 차별적 열팽창에 의해 발생된다.
이러한 문제점의 한 가지 부분적인 해결책은 IC와 PC 보드사이의 갭 또는 IC와 기판사이의 갭을 에폭시 또는 다른 비전도성 물질로 채우는 것이다. 에폭시 또는 다른 물질의 첨가는 전형적으로 언더필(underfill)이라 불리운다. 언더필은 단지 추가적인 부하 지탱 부품(load-carrying component)을 제공한다. 부하 부분을 지탱함으로, 언더필(302)은 납땜 볼(304)의 부하를 감소시키고, IC(306)와 PC 보드 또는 기판(308)의 응력을 계면(도 3 참조)에 걸쳐 분산시킨다. 불행하게도, 이 언더필은 IC, 기판, 및/또는 PC 보드 표면으로부터의 갈라짐에 민감하다. 상승된 온도에서 언더필을 적용해야 하고, 이로 인해 제조 공정에서 추가 단계가 필요하다. 언더필은 직접 칩 부착 방법에서 IC와 PC 보드사이의 접합부에, 또한, IC 패키지 조립체에서 기판과 IC 사이의 접합부에 사용될 수 있다.
따라서, IC와 PC 보드 사이의 접합부의 응력이 감소될 필요가 있다. IC와 기판 사이의 접합부의 응력을 감소시키는 조립체가 필요하다. 최종적으로, 기판과 PC 보드 사이의 접합부의 응력을 감소시키는 조립체가 필요하다.
IC/PC 보드 조립체의 차별적 열팽창으로 인해 발생되는 계면 응력을 감소시키는 장치는 보다 높은 열 팽창 계수를 가진 고리 형상부(annular part)를 상승된 온도에서 IC에 부착함으로써 만들어진다. 조립체가 냉각되는 경우 고리 형상부는 수축하고 IC를 압축시키게 되어, IC의 크기 변화가 증가되어 IC/PC 접합부의 응력은 감소된다. 동일한 유형의 장치가 PC 보드 조립체에 대한 IC 패키지를 위해 사용될 수 있고, 여기서, 고리 형상부는 IC 기판에 적용된다.
IC/PC 보드 조립체 내의 IC 또는 기판을 압축하는 링 또는 고리형상의 부품을 첨가하면, 조립체 내의 땜납 접합부의 예상 수명을 2배 이상 증가시킬 수 있다. PC 보드에 직접 부착된 IC를 사용할 때, 링은 IC 패키지(도 5b 참조)를 둘러싼다. 도 4는 고리형상의 링의 예시적인 실시예를 도시하고 있다. 당업자는 고리형상부의 개구가 IC 또는 기판의 외주면을 완전히 둘러싸고 있는 한, 고리 형상부가 원형, 사각형, 또는 다른 형태가 될 수 있다는 것을 알 것이다. 링은 둘러싸게 될 IC 또는 기판의 열 팽창 계수보다 높은 계수를 가진 물질로 구성된다.
일 실시예에서, 링(506)은 상승된 온도에서, IC(502) 또는 기판(508)이 링의 내부 직경의 안쪽에 딱 맞도록 구성되어 있다(도 5 참조). 제 2 실시예에서(도시 생략), 링은 상승된 온도에서 IC와 링의 내부 직경 사이에 갭을 가지고 있다. 이러한 갭은 상승된 온도에서 에폭시 또는 다른 물질로 충진되어 링과 IC 또는 기판 사이에 고체 접촉부를 생성한다. 갭은 제조 공정동안에 링의 내부 직경에 대한 허용 오차를 더 크게 한다.
상승된 온도에서, 링과 IC 또는 기판과의 조립체는 응력없이 서로 끼워맞춤된다. 링은 자신이 둘러싸는 IC 또는 기판보다 높은 열팽창 계수를 가지고 있기 때문에, 링은 주어진 온도 변화 동안에 IC 또는 기판보다 빠른 속도로 수축할 것이다. 실온 즉 동작 온도에서, 링은 둘러싸는 IC 또는 기판을 압축하고 IC 또는 기판에 힘을 가하여, 링이 부착되지 않은 상태보다 많이 그 길이를 변화시킨다. 동일 온도 변화 동안에, 링이 부착되지 않은 상태보다 더 IC 또는 기판의 길이를 변화시킴으로써, IC 또는 기판은 링이 부착되어 있는 PC 보드의 길이의 변화와 거의 일치하게 된다. 링이 부착된 상태에서의 IC 또는 기판의 길이 변화값은 PC 보드의 길이 변화값에 근접하기 때문에, IC 또는 기판과 PC 보드 사이의 접합부를 형성하는 땜납에 보다 적은 응력이 존재하고, PC 보드에 보다 응력이 존재한다.
링이 IC 또는 기판에 부착되는 상승된 온도는 납땜 공정에서 사용되는 온도와 동일하거나, 다른 온도가 될 수 있다.
예를 들어, 40×40×2mm의 Al2O3 기판은 알루미늄 링으로 둘러싸여 있다. 이 링은 7.5×7.5mm의 단면을 가지고 있다. 기판은 0.9mm의 땜납 볼에 의해 PC 보드에 부착되고, -200℃의 온도 변화에 놓이게 된다. 땜납 볼 접합부는 링이 없는 동일 접합부보다 2.06의 수명 증가가 기대된다. 전형적으로, 200℃의 온도 변화는 표준 환경 인정 시험(standard environmental qualification test)에 대응한다. Al2O3 기판은 6ppm/℃의 열팽창 계수를 가지고 있고, 270×109Pa의 탄성율을 가지고 있다. 알루미늄 링은 23.4ppm/℃의 열팽창 계수를 가지고 있고, 70×109Pa의 탄성율을 가지고 있다. PC 보드는 17.6ppm/℃의 열팽창 계수를 가지고 있다.
응력은 단위 면적당 힘으로서 정의되고, 변형율(strain)은 단위 길이당 변형값으로서 정의된다. 예를 들어 Al2O3 기판의 변형율은 수학식 1과 같이 주어진다.
Figure 112000016375220-pat00001
여기서, Es는 기판 물질의 압축시의 탄성율이고, σx와 σy는 x와 y 방향의 응력이고, νs은 푸아송의 비이고, αs는 기판 물질의 열팽창 계수이고, ΔT는 온도 변화이다. X와 Y는 직교하고, 기판의 평면내에 존재한다. 기판은 사각형이고, 고리형상의 링은 대칭이기 때문에, x와 y방향의 응력은 동일하고, σx=σy= -P의 단일 변수로 표시될 것이다. 수학식 2는 기판의 총 변형값을 나타낸다.
Figure 112000016375220-pat00002
여기서, L은 기판(602)(도 6을 참조)의 길이이고, δ은 기판의 변형값이고, ∈은 x 방향으로의 기판의 변형율이다. 수학식 1과 수학식 2를 조합하고, x와 y 방향의 응력을 -P로 치환하면, x 방향으로의 기판의 변형값에 대한 수학식 3를 얻을 수 있다.
Figure 112000016375220-pat00003
수학식 4는 그 길이의 한 부분을 따른 알루미늄 링의 변형값을 나타내고 있다. 분석을 위해, Al2O3 기판(702)의 길이는 링 부분(704)의 길이와 동일하다고 가정되고, 링(706)의 코너는 포함되어 있지 않다.
Figure 112000016375220-pat00004
여기서, F는 링(도 6 참조)의 한 부분(604)의 길이를 따른 힘이고, L은 링의 일부의 길이이고, Ar은 링 일부의 면적이고, Er은 링 재질의 탄성율이고, αr은 링 재질의 열 팽창 계수이고, ΔT는 온도 변화값이다. 수학식 5는 Al2O3 기판의 단위 면적당 힘(응력)과 링 부분의 힘의 관계를 나타내고 있다. 임의의 단면에 두 개의 링 부분이 있기 때문에, 각각의 링 부분의 힘은 Al2O3 기판의 힘의 1/2과 같다.
Figure 112000016375220-pat00005
여기서, F는 링의 힘이고, P는 기판의 응력이며, ts는 기판의 두께이고, L은 기판의 길이이다. 다시 분석을 위해, 기판의 길이는 링 부분의 길이와 동일하다고 가정한다. 수학식 6은 수학식 4와 수학식 5의 조합이고, 링 부분의 총 변형값을 나타낸다.
Figure 112000016375220-pat00006
고리 형상의 링은 Al2O3 기판과 물리적으로 접촉하고 있기 때문에, 링 부분의 총 변형값은 Al2O3 기판의 변형값과 동일하다. 그러므로, 수학식 6에서의 링 부분의 변형값은 수학식 3에서의 Al2O3 기판의 변형값과 동일하게 설정되고, 기판의 응력(P)을 구할 수 있다. 수학식 7은 수학식 3과 수학식 6의 조합의 P에 대한 해이다.
Figure 112000016375220-pat00007
예를 들어 숫자를 대입하면, 다음과 같다.
Figure 112000016375220-pat00008
응력(P)이 결정되면, 링이 부착된 Al2O3 기판의 변형값은 수학식 3을 사용하여 계산될 수 있다. 사용되는 길이는 기판의 중간에서 기판의 코너까지의 최장 또는 최단의 대각선이거나, 40/(21/2)mm 즉, 28.3mm이다.
Figure 112000016375220-pat00009
기판을 압축하는 링이 없는 Al2O3 기판의 길이의 변화값 또는 변형값은 수학식 8에 의해 주어지고, (6×10-6)(-200)(0.0283) = -3.396×10-5m이다. 저항력이 없다고 가정하면, 동일 온도 변화값에 대한 PC 보드의 길이 변화값은 수학식 8에 의해 주어지고, (17.6×10-6)(-200)(0.0283) = -9.9616×10-5m이다.
Figure 112000016375220-pat00010
0.9mm의 땜납 볼이 PC 보드와 Al2O3 기판의 차별적인 열 팽창값을 전단 변형값으로 취한다고 가정하면, 납땜 볼의 전단 변형값은 수학식 9에 의해 주어질 수 있다.
Figure 112000016375220-pat00011
수학식 9를 사용하여, 고리 형상의 링을 가지지 않은 기판으로부터의 땜납 볼의 전단 변형값은
Figure 112005043129659-pat00012
이고, 고리 형상의 링을 가진 땜납 볼의 전단 변형값은
Figure 112005043129659-pat00013
이다. 납땜 볼의 피로 수명의 예상 증가값은 수학식 10에 의해 주어진다.
Figure 112000016375220-pat00014
여기서, N은 결함이 일어날 때까지의 온도 변화값의 주기 수이다. 링을 가진 그리고 링을 가지지 않은 납땜 볼의 전단 변형율을 수학식 10에 대입하면,
Figure 112005043129659-pat00015
가 주어지고, 즉, 링을 가진 상태에서의 수명, Nring은 링을 가지지 않은 상태의 수명, Nno-ring보다 2.06배 크다.
링과 기판이 상이한 열 팽창으로부터 어느 정도 마진의 응력을 받고 있는지를 확인하기 위해서, 응력, 변형, 및 마진을 산출하게 될 것이다. Al2O3 기판의 탄성율은 270×109Pa이고, Al2O3 기판의 최종 강도(strength)는 270×106Pa이다. 기판의 최대 허용가능한 변형율은
Figure 112005043129659-pat00016
이고, 값으로 치환하면, 270×106/270×109=0.001이다. 안전율은 재질의 실제 응력 또는 변형율로 나눈 재질의 최대 허용가능한 응력 또는 변형율이거나, 재질의 응력으로 나눈 재질의 강도이다. Al2O3 기판에 대한 안전율은 수학식 11과 같이 주어진다.
Figure 112000016375220-pat00017
숫자를 대입하면, Al2O3 기판의 안전율은
Figure 112000016375220-pat00018
이다.
링 부분의 응력은 수학식 12와 같이 주어진다.
Figure 112000016375220-pat00019
여기서, F는 힘이고, A는 링 부분의 면적이고, P는 기판의 응력이고, ts는 기판의 두께이고, L은 기판의 길이이며, tr는 링 부분의 두께이다. 수학식 11에 숫자를 대입하면, 링 부분의 응력은
Figure 112005043129659-pat00020
이다. 알루미늄 링의 최종 강도는 483×106Pa이고, 안전율은 483/193=2.5이다. 1.41과 2.5의 안전율은 Al2O3 기판의 응력과 알루미늄 링의 응력이 적당한 한계치내에 있음을 보여준다.
본 발명의 전술한 설명은 예시와 설명을 위한 것이다. 본 발명을 개시된 정밀한 형태로 제한하거나 전체화하고자 하는 것은 아니며, 상술한 기술 측면에서 다른 수정과 변경이 가능하다. 실시예는 본 발명의 이론과 그 실제 응용을 최대로 설명하기 위해서 선택되어 설명되었고, 당업자가 고려되는 특정 용도에 적합한 여러 변경과 여러 실시예로 본 발명을 최대로 이용하는 것이 가능하다. 첨부한 청구항은 종래 기술에 의해 제한되는 범위를 제외하고 본 발명의 다른 대체 실시예를 포함하도록 구성되어 있다.
본 발명에 따르면, 조립체 내의 차별적인 열팽창으로 인해 발생되는 계면 응력을, 보다 높은 열 팽창 계수를 가진 고리형상부를 상승된 온도에서 IC에 부착함으로써 감소시킬 수 있다.

Claims (6)

  1. 주어진 온도에서 형상과 크기를 가진 외주면(outer perimeter)과 열 팽창 계수를 가진 집적 회로(IC, 502)와 인쇄 회로 보드(504)를 포함하는 조립체의 계면 응력(interfacial stress)을 감소시키는 장치에 있어서,
    상기 IC보다 높은 열 팽창 계수를 가지며 상기 IC를 둘러싸는 고리형상부(402:annular part)를 포함하되,
    상기 고리형상부는 상기 주어진 온도에서, 상기 IC가 상기 주어진 온도에 있을 때의 상기 IC의 외주면과 대략 동일한 형상 및 크기를 갖는 개구부(opening)를 구비하고 있는
    조립체의 계면 응력 감소 장치.
  2. 주어진 온도에서 형상과 크기를 가진 외주면과 열 팽창 계수를 가진 집적 회로 기판(508)과, 인쇄 회로 보드(504)를 포함하는 조립체의 계면 응력을 감소시키는 장치에 있어서,
    상기 IC 기판보다 높은 열 팽창 계수를 가지며 상기 IC 기판을 둘러싸는 고리형상부(402)를 포함하되,
    상기 고리형상부는 상기 주어진 온도에서, 상기 IC 기판이 상기 주어진 온도에 있을 때의 상기 IC 기판의 상기 외주면과 대략 동일한 형상 및 크기를 갖는 개구부를 형성하는 조립체의 계면 응력 감소 장치.
  3. 집적 회로(IC) 조립체의 차별적인 열 팽창으로 인해 발생되는 계면 응력을 감소시키는 장치에 있어서,
    주어진 온도에서 형상과 크기를 갖는 외주면과 열 팽창 계수를 가진 집적 회로(IC, 502)와,
    상기 IC 보다 높은 열 팽창 계수를 가지고 있고, 주어진 온도에서 상기 IC의 상기 외주면과 대략 동일한 형상인 개구부를 형성하고 있는 고리형상부(402)
    를 포함하되,
    상기 고리형상부는 상기 주어진 온도에서, 상기 IC 외주면과 상기 고리형상부의 개구부 사이에 갭을 형성하면서 상기 IC를 둘러싸도록 배치되어 있으며,
    상기 주어진 온도에서, 상기 갭을 실질적으로 채우도록 충진 물질이 배치되어 있는 계면 응력 감소 장치.
  4. 집적 회로(IC) 조립체의 차별적인 열 팽창으로 인해 발생되는 계면 응력을 감소시키는 장치에 있어서,
    주어진 온도에서 형상과 크기를 가진 외주면과 열팽창 계수를 가진 IC 기판(508)과,
    상기 IC 기판 보다 높은 열 팽창 계수를 가지고 있고, 주어진 온도에서, 상기 IC 기판의 외주면과 대략 동일한 형상을 갖는 개구부를 형성하고 있는 고리형상부(402)
    를 포함하되,
    상기 고리형상부는 주어진 온도에서, 상기 IC 기판의 외주면과 상기 고리형상부의 개구부 사이에 갭을 형성하면서 상기 IC 기판을 둘러싸도록 배치되어 있으며,
    상기 주어진 온도에서, 상기 갭을 실질적으로 채우도록 충진 물질이 배치되어 있는 계면 응력 감소 장치.
  5. 집적 회로/PC 보드 조립체내의 차별적인 열 팽창으로 인해 발생되는 계면 응력을 감소시키는 방법에 있어서,
    상승된 온도로 IC(502)와 PC 보드(504)를 가열하는 단계와,
    상기 상승된 온도에서 상기 IC와 상기 PC 보드를 결합시키는 단계와,
    제 2 온도로 상기 IC/PC 보드 조립체를 냉각시키는 단계와,
    상기 상승된 온도와 상기 제 2 온도 사이에서의 냉각량에 비례하게 상기 IC를 압축하는 단계
    를 포함하는 계면 응력 감소 방법.
  6. 집적 회로/기판/PC 보드 조립체의 차별적인 열 팽창으로 인해 발생되는 계면 응력을 감소시키는 방법에 있어서,
    IC(502), 기판(508), 및 PC 보드(504)를 상승된 온도로 가열하는 단계와,
    상기 기판과 상기 PC 보드를 상승된 온도에서 결합시키는 단계와,
    상기 IC/기판/PC 보드 조립체를 제 2 온도로 냉각하는 단계와,
    상기 상승된 온도와 상기 제 2 온도 사이에서의 냉각량에 비례하게 상기 기판을 압축하는 단계
    를 포함하는 계면 응력 감소 방법.
KR1020000045190A 1999-08-06 2000-08-04 조립체 내의 차별적인 열 팽창으로 인해 발생되는 계면 응력을 감소시키는 장치 및 방법 KR100709832B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/369,898 US6320754B1 (en) 1999-08-06 1999-08-06 Apparatus for the reduction of interfacial stress caused by differential thermal expansion in an integrated circuit package
US09/369,898 1999-08-06
US9/369,898 1999-08-06

Publications (2)

Publication Number Publication Date
KR20010021214A KR20010021214A (ko) 2001-03-15
KR100709832B1 true KR100709832B1 (ko) 2007-04-23

Family

ID=23457388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000045190A KR100709832B1 (ko) 1999-08-06 2000-08-04 조립체 내의 차별적인 열 팽창으로 인해 발생되는 계면 응력을 감소시키는 장치 및 방법

Country Status (6)

Country Link
US (1) US6320754B1 (ko)
JP (1) JP2001085819A (ko)
KR (1) KR100709832B1 (ko)
DE (1) DE10034309B4 (ko)
GB (1) GB2356084B (ko)
TW (1) TW497233B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235886B1 (en) * 2001-12-21 2007-06-26 Intel Corporation Chip-join process to reduce elongation mismatch between the adherents and semiconductor package made thereby
US20030116860A1 (en) * 2001-12-21 2003-06-26 Biju Chandran Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses
US20040240188A1 (en) * 2003-05-28 2004-12-02 Cromwell Stephen Daniel Protective coating for attach hardware for circuits
DE10340866A1 (de) * 2003-09-04 2005-03-31 Siemens Ag Verfahren zum Befestigen einer Elementgruppe an einer Trägerschicht
US20120081872A1 (en) 2010-09-30 2012-04-05 Alcatel-Lucent Canada Inc. Thermal warp compensation ic package
DE102018104521B4 (de) * 2018-02-28 2022-11-17 Rogers Germany Gmbh Metall-Keramik-Substrate
CN108550559B (zh) * 2018-05-28 2024-07-30 北京比特大陆科技有限公司 散热片、芯片组件及电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55107247A (en) * 1979-02-09 1980-08-16 Matsushita Electric Ind Co Ltd Hybrid integrated circuit
JPS58138050A (ja) * 1982-02-10 1983-08-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437718A (en) * 1981-12-17 1984-03-20 Motorola Inc. Non-hermetically sealed stackable chip carrier package
DE69123626T2 (de) 1990-04-16 1997-04-17 Fujitsu Ltd Chipträger zum Herstellen einer Mikrowellen-Halbleiteranordnung hoher Leistung durch Anordnen eines Halbleiterchips darauf
GB2276977B (en) 1992-12-08 1996-09-18 Hughes Aircraft Co Thermal matched ic chip assembly and fabrication method
JP2541487B2 (ja) * 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
US5455387A (en) * 1994-07-18 1995-10-03 Olin Corporation Semiconductor package with chip redistribution interposer
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
US5868887A (en) 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method for minimizing warp and die stress in the production of an electronic assembly
US5844319A (en) * 1997-03-03 1998-12-01 Motorola Corporation Microelectronic assembly with collar surrounding integrated circuit component on a substrate
US6011304A (en) * 1997-05-05 2000-01-04 Lsi Logic Corporation Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
US5936304A (en) 1997-12-10 1999-08-10 Intel Corporation C4 package die backside coating
US6081416A (en) * 1998-05-28 2000-06-27 Trinh; Hung Lead frames for mounting ceramic electronic parts, particularly ceramic capacitors, where the coefficient of thermal expansion of the lead frame is less than that of the ceramic

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55107247A (en) * 1979-02-09 1980-08-16 Matsushita Electric Ind Co Ltd Hybrid integrated circuit
JPS58138050A (ja) * 1982-02-10 1983-08-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate

Also Published As

Publication number Publication date
GB2356084B (en) 2003-10-22
TW497233B (en) 2002-08-01
GB0017054D0 (en) 2000-08-30
US6320754B1 (en) 2001-11-20
JP2001085819A (ja) 2001-03-30
DE10034309A1 (de) 2001-04-05
GB2356084A (en) 2001-05-09
KR20010021214A (ko) 2001-03-15
DE10034309B4 (de) 2004-03-04

Similar Documents

Publication Publication Date Title
US6380621B1 (en) Semiconductor device and manufacturing method thereof
JP3201868B2 (ja) 導電性熱インターフェース及びその方法
US6049128A (en) Semiconductor device
US4034469A (en) Method of making conduction-cooled circuit package
US6762495B1 (en) Area array package with non-electrically connected solder balls
US6483708B2 (en) Heatsink apparatus for de-coupling clamping forces on an integrated circuit package
US6104093A (en) Thermally enhanced and mechanically balanced flip chip package and method of forming
KR100360146B1 (ko) 반도체장치
US6784535B1 (en) Composite lid for land grid array (LGA) flip-chip package assembly
US20180204807A1 (en) Semiconductor device
KR980013574A (ko) 스트레스 경감을 위한 히트 싱크가 부착된 칼럼 그리드 어레이(Column Grid Array Substrate Attachment with Geat Sink Stress Rdlief)
US6964885B2 (en) Stress resistant land grid array (LGA) module and method of forming the same
US5844319A (en) Microelectronic assembly with collar surrounding integrated circuit component on a substrate
KR100709832B1 (ko) 조립체 내의 차별적인 열 팽창으로 인해 발생되는 계면 응력을 감소시키는 장치 및 방법
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
US7498198B2 (en) Structure and method for stress reduction in flip chip microelectronic packages using underfill materials with spatially varying properties
JP2710986B2 (ja) 電子装置
US6020638A (en) Packaging structure of BGA type semiconductor device mounted on circuit substrate
JPS6395637A (ja) 半導体集積回路装置
JP4128722B2 (ja) 回路基板および電子機器
JPS60100443A (ja) 半導体装置の実装構造
JP2011108892A (ja) パッケージ構造
JP2021005588A (ja) 半導体装置、半導体モジュール、電子機器および撮像装置
JPH08181235A (ja) セラミックパッケージ
JP2007096025A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee