KR100708477B1 - 주파수 보상장치 - Google Patents

주파수 보상장치 Download PDF

Info

Publication number
KR100708477B1
KR100708477B1 KR1020060043530A KR20060043530A KR100708477B1 KR 100708477 B1 KR100708477 B1 KR 100708477B1 KR 1020060043530 A KR1020060043530 A KR 1020060043530A KR 20060043530 A KR20060043530 A KR 20060043530A KR 100708477 B1 KR100708477 B1 KR 100708477B1
Authority
KR
South Korea
Prior art keywords
capacitor
resistor
oscillator
frequency
analog filter
Prior art date
Application number
KR1020060043530A
Other languages
English (en)
Inventor
김종진
최필순
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060043530A priority Critical patent/KR100708477B1/ko
Application granted granted Critical
Publication of KR100708477B1 publication Critical patent/KR100708477B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/06—Frequency selective two-port networks comprising means for compensation of loss
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

컷오프 주파수를 보상할 수 있는 주파수 보상장치가 개시된다. 본 발명에 따른 주파수 보상장치는, 적어도 하나의 저항 및 적어도 하나의 커패시터를 포함하고, 각각의 저항과 각각의 커패시터 중 적어도 일측에는 각 저항 또는 각 커패시터의 동작을 온오프하는 스위치가 연결되는 아날로그 필터; 적어도 하나의 저항, 적어도 하나의 커패시터 및 적어도 하나의 증폭기(amplifier)를 포함하며, 일정한 클럭을 발진시키는 기준신호 발진기; 적어도 하나의 저항, 적어도 하나의 커패시터 및 적어도 하나의 증폭기(amplifier)를 포함하며, 소정의 클럭을 발진시키는 입력신호 발진기; 입력신호 발진기로부터 발진된 클럭과, 기준신호 발진기로부터 발진된 클럭을 비교하는 비교부 및 비교 결과에 기초하여 아날로그 필터의 스위치를 제어하는 제어부를 포함하는 주파수 보상장치를 포함한다.
주파수, 발진기, 보상, 아날로그 필터

Description

주파수 보상장치{Apparatus for calibrating frequency}
도 1은 종래 기술의 Gm-C 셀 아날로그 필터를 이용한 컷오프 주파수 보상장치의 구성을 도시한 도면,
도 2는 본 발명의 일 실시예에 따른 주파수 보상장치의 구성을 도시한 도면, 그리고
도 3은 본 발명의 일 실시예에 따른 주파수 보상방법을 도시한 순서도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
200 : 주파수 보상장치 210 : 입력신호 발진기
220 : 기준신호 발진기 230 : 카운터
240 : 비교부 250 : 저장부
260 : 제어부 270 : 아날로그 필터
본 발명은 주파수 보상장치에 관한 것으로, 더욱 자세하게는 아날로그 필터의 컷오프 주파수를 보상할 수 있는 주파수 보상장치에 관한 것이다.
집적회로(Integrated Circuits;IC)에서는 아날로그 필터(Analog filter)의 설계시, 프로세스나 온도에 따라서 각 소자의 변동폭이 심하다. 따라서, 이를 위한 보상 방법이 제시되고 있는데, 그 중 가장 일반적으로 사용되는 방법이 아날로그 필터의 저항과 커패시터 중에서, 저항을 트랜지스터(transistor)의 트랜스 컨덕턴스(Gm)를 이용하여 구현함으로써, Gm값에 대한 조정에 의하여 프로세스나 온도에 따른 주파수 변화를 보상하는 방법이다. Gm을 이용하면, Gm이 저항을 대신할 수 있을 뿐만 아니라, Gm 회로의 전류나 전압을 조정함으로써 쉽게 Gm값을 바꿀 수 있다.
RFIC(Radio Frequency Integrated Circuit) 시스템 구현에서 많이 사용되고 있는 낮은 중간 주파수(Low-IF) 구조의 경우, 기존의 슈퍼 헤테로다인(super-heterodyne) 방식에서 사용되는 부피가 큰 IF SAW 필터 대신에 이중 직교(double quadrature) 구조와 아날로그 컴플렉스 필터(analog complex filter)를 이용함으로써, IF SAW 필터를 채용한 더블 컨버젼(double conversion) 방식과 동일하거나, 또는 더 우수한 성능의 IRR(Image Rejection Ratio)을 갖도록 설계할 수가 있다. 한편, 이러한 우수한 성능의 IRR을 갖기 위해서는 동위상(In-phase)(I)과 직교위상(Quadrature-phase)(Q)간 신호의 진폭(amplitude)이나 위상(phase)에 상당히 높은 정확성이 요구된다. 또한, 일반적인 IC 프로세스의 변동으로 인한 컷오프 주파수(cutoff frequency)나 중앙 주파수(center frequency)의 변화에 대하여 보상을 해줄 수 있는 방법이 필요하다.
한편, 트랜스 컨덕턴스(Trans-Conductance)(Gm-C)셀을 이용한 아날로그 필터의 경우에는 상기 필터에 사인파(sine wave)를 인가한 후, 필터의 출력단에서 신호 의 크기를 모니터링하여 컷오프 주파수를 설정한다.
도 1은 종래 기술의 Gm-C 셀 아날로그 필터를 이용한 컷오프 주파수 보상장치의 구성을 도시한 도면이다.
주파수 보상장치(100)는 레퍼런스 신호원(110), Gm-C 필터부(120), 주파수 모니터링부(130) 및 주파수 결정부(140)를 포함한다.
레퍼런스 신호원(110)은 외부 또는 내부에서 주파수 보상을 위하여 일정한 신호를 공급한다. Gm-C 필터부(120)는 레퍼런스 신호원(110)으로부터 입력된 신호 중 필요한 신호만을 필터링한다. 필터링을 위하여 Gm-C 필터부(120)는 트랜스 컨덕턴스(Gm)(122) 및 연산증폭기(124)를 포함한다. 주파수 모니터링부(130)는 레퍼런스 신호원(110)으로부터 인가된 입력신호로부터 Gm-C 필터부(120)를 통과한 신호의 크기를 기준으로 컷오프 주파수의 변화를 예측하거나 계산한다. 상기 Gm-C 필터부(120)와 상기 주파수 모니터링부(130) 사이에는 스위치(S2)가 위치하여 주파수 보상을 위한 레퍼런스 신호와 입력신호를 스위칭한다. 이때, 컷오프 주파수의 변화를 검출하기 위하여 입력되는 입력신호(input signal)는 외부 신호로써 레퍼런스 신호원(110)과 Gm-C 필터부(120)를 연결하는 스위치(S1)에 의하여 스위칭되어 Gm-C 필터부(120)로 입력될 수 있다.
주파수 결정부(140)는 주파수 모니터링부(130)를 통하여 계산된 컷오프 주파수를 이용하여 Gm-C 필터부(120)의 Gm을 조정하는 신호인 제어신호를 생성한다. 주파수 결정부(140)는 제어신호를 Gm-C 필터부(120)의 Gm에 인가하여 Gm을 조정하고, 그로 인하여 필터의 컷오프 주파수를 조정한다.
이러한 Gm-C 셀을 이용한 아날로그 필터의 경우, 우선 필터의 출력단에서 컷오프 주파수를 설정하기 위해 신호의 크기를 모니터링하는 알고리즘이 복잡하고 회로 또는/및 회로가 적용된 시스템의 동작 중에는 컷오프 주파수를 보상할 수 없다. 즉, 회로 또는/및 회로가 적용된 시스템이 동작하는 동안에는 온도 변화와 같은 어떤 외부 또는 내부 요인으로 인하여 필터의 컷오프 주파수가 변하게 될 경우에도 필터를 동시에 구동할 수 없어 컷오프 주파수에 대한 보상을 할 수 없게 된다.
또한, 컷오프 주파수 보상이 수행되는 동안에는, 입력신호와 출력신호가 별도의 스위치(S1, S2)에 의하여 입출력되어 레퍼런스 신호원(110)으로부터의 신호를 받아들일 수 없게 된다. 따라서, 보상회로가 동작하는 동안에는 레퍼런스 신호의 변동으로 인한 필터의 컷오프 주파수의 변화에도 대처할 수 없게 된다.
또한, 레퍼런스 신호의 주파수를 변화시키면서 매 주파수마다 필터의 출력단에서의 신호의 크기를 계산해야 하기 때문에, 컷오프 주파수를 찾는 알고리즘이 대단히 복잡해진다. 특히, 컴플렉스 필터(Complex Filter)와 같이 동위상(In-phase) 신호와 직교위상(Quadrature-phase) 신호의 진폭과 위상에 고도의 정확성이 요구될 때는 각 단의 Gm값을 같게 세팅하여야 하는데, 이는 굉장히 어렵다.
따라서, 외부로부터 별도의 입력신호 인가 없이 보상회로를 지속적으로 동작시키면서 동시에 컷오프 주파수를 보상할 수 있는 주파수 보상장치가 요구된다.
따라서, 본 발명의 목적은 회로를 지속적으로 동작시키면서 동시에 아날로그 필터의 컷오프 주파수를 보상할 수 있는 주파수 보상장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명이 제공하는 주파수 보상장치는, 적어도 하나의 저항 및 적어도 하나의 커패시터를 포함하고, 상기 각각의 저항과 상기 각각의 커패시터 중 적어도 일측에는 상기 각 저항 또는 상기 각 커패시터의 동작을 온오프하는 스위치가 연결되는 아날로그 필터; 적어도 하나의 저항, 적어도 하나의 커패시터 및 적어도 하나의 증폭기(amplifier)를 포함하며, 일정한 클럭을 발진시키는 기준신호 발진기; 적어도 하나의 저항, 적어도 하나의 커패시터 및 적어도 하나의 증폭기(amplifier)를 포함하며, 소정의 클럭을 발진시키는 입력신호 발진기; 상기 입력신호 발진기로부터 발진된 상기 클럭과, 상기 기준신호 발진기로부터 발진된 클럭을 비교하는 비교부; 및 상기 비교 결과에 기초하여 상기 아날로그 필터의 스위치의 온오프를 제어하는 제어부;를 포함한다.
바람직하게는, 상기 비교부에서의 비교 결과를 기초로 주파수를 보상하도록 상기 입력신호 발진기의 클럭 수에 따라 상기 아날로그 필터의 상기 각 스위치의 온오프를 조정한 캘리브레이션 테이블을 저장하는 저장부;를 더 포함하며, 상기 제어부는 상기 저장부에 저장된 상기 캘리브레이션 테이블을 기초로 상기 아날로그 필터의 스위치 온오프를 제어하는 것을 특징으로 한다.
또한, 상기 입력신호 발진기로부터 발진된 상기 클럭의 주파수는 상기 입력신호 발진기의 각 저항 및 각 커패시터에 반비례하고, 상기 아날로그 필터로부터 발생하는 주파수는 상기 아날로그 필터의 각 저항 및 각 커패시터에 반비례하는 것을 특징으로 한다.
또한, 상기 아날로그 필터는, 적어도 하나의 증폭기를 포함하고, 상기 적어도 하나의 증폭기는 상기 적어도 하나의 저항 및 상기 적어도 하나의 커패시터와 병렬연결되고, 상기 적어도 하나의 저항과 상기 적어도 하나의 커패시터는 서로 병렬 연결되는 것을 특징으로 한다.
또한, 상기 입력신호 발진기는 링 발진기(Ring Oscillator) 및 완화 발진기(Relaxation Oscillator) 중 어느 하나인 것을 특징으로 한다.
이하에서, 첨부된 도면을 참조하여 본 발명에 대하여 자세하게 설명한다.
도 2는 본 발명의 일 실시예에 따른 주파수 보상장치를 도시한 도면이다.
주파수 보상장치(200)는 입력신호 발진기(210), 기준신호 발진기(220), 카운터(230), 비교부(240), 저장부(250), 제어부(260) 및 아날로그 필터(270)를 포함한다.
입력신호 발진기(210)는 소정의 신호를 발진시킨다. 입력신호 발진기(210)는 적어도 하나의 저항, 적어도 하나의 커패시터 및 적어도 하나의 증폭기를 포함한다. 따라서, 입력신호 발진기(210)로부터 발진되는 주파수는 저항(R) 및 커패시터(C)에 대한 함수로 나타낼 수 있다. 아래, 수학식 1은 입력신호 발진기(210)의 저항(R), 커패시터(C)와, 발진주파수의 관계를 나타낸 수식이다.
Figure 112006033787200-pat00001
위 식에서, fosc는 입력신호 발진기(210)의 발진주파수를 나타낸다. 입력신호 발진기(210)의 발진주파수(fosc)는 저항(R) 및 커패시터(C)와 반비례 관계를 가지며, 저항(R) 및 커패시터(C)의 크기에 의해서만 주파수가 달라진다. 이러한 입력신호 발진기(210)는 통상적으로 프로세스나 온도 등의 환경 변화에 따라서 각기 다른 발진 주파수를 발진할 수 있는 것으로, 링 발진기(Ring Oscillator) 및 완화 발진기(Relaxation Oscillator) 등과 같이 저항과 커패시터에 의하여 발진 주파수가 정해지는 모든 형태의 발진기가 사용될 수 있다.
기준신호 발진기(220)는 기준신호(referece signal)를 발진시킨다. 기준신호 발진기(220)는 입력신호 발진기(210)와 달리, 프로세스나 온도 변화에 거의 영향을 받지 않는 일정한 신호를 발진할 수 있다. 상기 기준신호 발진기(220)는, 예를 들어 수정 발진기(crystal osillator)가 사용될 수 있다.
카운터(230)는 일정 시간 내에 입력신호 발진기(210)로부터 발진된 신호의 클럭을 카운팅한다. 입력신호 발진기(210)의 클럭을 카운팅하는 시간은 주파수 보상장치(200)의 제조 과정 중 저장될 수 있으며, 저장부(250)에 저장된 값일 수 있다.
비교부(240)는 카운터(230)에서 카운팅된 입력신호 발진기(210)의 클럭과 기준신호 발진기(220)로부터 발진된 기준신호의 클럭을 비교한다. 비교부(240)는 일정 시간 내에 기준신호 발진기(220)로부터 발진된 기준신호의 클럭의 수와, 카운터(230)에서 카운팅한 입력신호 발진기(210)로부터 발진된 클럭의 수를 비교한다. 통상적으로, 일정 시간 내에 기준신호 발진기(220)로부터 발진된 클럭의 수는 일정하며, 입력신호 발진기(210)로부터 발진된 클럭의 수는 환경의 변화에 따라 달라지게 된다.
저장부(250)는 캘리브레이션 테이블을 저장한다.
캘리브레이션 테이블은 아날로그 필터의 상기 입력신호 발진기의 클럭의 수 및 그에 대응하는 아날로그 필터(270)의 스위치(S21, S22, S23, S24) 온오프를 나타낸 도표이다. 캘리브레이션 테이블에 나타난 아날로그 필터(270)의 스위치(S21, S22, S23, S24) 온오프는, 입력신호 발진기(210)의 클럭 수에 대응하여 컷오프 주파수의 보상을 위하여 필요한 아날로그 필터(270)에 구비된 각 스위치(S21, S22, S23, S24)의 온오프 여부를 나타낸다. 아래, 표 1은 저장부(250)에 저장된 캘리브레이션 테이블의 일예를 도시한 도표이다.
입력신호의 클럭수 S21 S22 S23 S24
1001~1050 On On On On
1051~1100 On On Off Off
1101~1150 On Off On Off
1151~1200 Off On Off On
1201~1250 Off Off On On
1251~1300 Off Off Off Off
캘리브레이션 테이블은 아날로그 필터(270)가 포함하는 저항 및/또는 커패시터에 따라 각 저항 및 커패시터에 연결된 스위치(S21, S22, S23, S24)의 온오프가 달라질 수 있으며, 주파수 보상장치(200)의 제조 과정에서 저장부(250)에 저장될 수 있다.
제어부(260)는 비교부(240)의 비교 결과에 기초하여 아날로그 필터(270)의 저항 및/또는 커패시터의 일측에 연결된 각 스위치(S21, S22, S23, S24)에 대한 온오프를 결정한다.예를 들어, 입력신호 발진기(210)로부터 발생한 신호의 클럭 수가 1145인 경우, 제어부(260)는 아날로그 필터(270)의 스위치(S21, S22, S23, S24) 중 S21 및 S23은 오프시키고 S22 및 S24는 온시키도록 아날로그 필터(270)를 제어할 수 있다.
아날로그 필터(270)는 제어부(260)의 제어 하에 스위치(S21, S22, S23, S24)를 온오프한다. 상기 아날로그 필터(270)는 적어도 하나의 저항 및 적어도 하나의 커패시터를 포함하고, 각각의 저항 및 각각의 커패시터 중 적어도 일측에는 각 저항 또는 각 커패시터의 동작을 온오프하는 스위치가 연결된다. 바람직하게, 일측에 스위치가 연결된 각각의 저항과 각각의 커패시터는 병렬로 연결된다.
상기 아날로그 필터(270)에서 발생하는 신호의 컷오프 주파수는, 상기 입력신호 발진기(210)에서 발생하는 신호와 마찬가지로 저항 및 커패시터에 의하여 결정된다.
Figure 112006033787200-pat00002
수학식 2에서, fcutoff는 상기 아날로그 필터(270)의 컷오프 주파수, R1은 저항값, C1은 커패시터의 값을 나타낸다. 상기 아날로그 필터(270)의 컷오프 주파수는 상기 아날로그 필터(270)에 사용된 저항(R1) 및 커패시터(C1)의 함수이다. 따라서, 설계된 저항값이나 커패시터 값이 프로세스나 온도 변화에 따라 변하는 경우, 아날로그 필터(270)의 컷오프 주파수도 변하게 된다. 따라서, 컷오프 주파수가 변한 경우에, 저항(R1) 및 커패시터(C1)의 값을 변화시키면 컷오프 주파수를 보상할 수 있다. 이때, 저장부(250)에 저장된 캘리브레이션 테이블(표1 참조)을 기초로 저항 및 커패시터의 값을 변화시키는 것은 각 저항(R1) 및/또는 각 커패시터(C1)의 일측에 연결된 스위치(S21, S22, S23, S24)를 온오프하여 저항 및/또는 커패시터의 값을 변화시킴으로써 컷오프 주파수가 보상될 수 있는 것이다.
도 3은 본 발명의 일 실시예에 따른 주파수 보상방법을 도시한 도면이다.
주파수 보상장치(200)는 외부로부터 연결된 기준신호 발진기(220)로부터 기준신호를 입력받는다(S310). 카운터(230)는 일정 시간 내에 입력신호 발진기(210)로부터 발생한 신호의 클럭을 카운팅한다(S320). 비교부(240)는 기준신호 발진기(220)로부터 발생한 신호의 클럭 수와, 입력신호 발진기(210)로부터 발생한 신호의 클럭 수를 비교한다(S330). 비교 결과에 기초하여, 제어부(260)는 입력신호 발진기(210)로부터 발생한 신호의 클럭 수로부터 아날로그 필터(270)의 컷오프 주파수를 보상해야 하는지 여부를 판단한다(S340).
컷오프 주파수를 보상해야 하는 경우(S340:Yes), 제어부(260)는 저장부(250)에 저장된 캘리브레이션 테이블을 기초로 아날로그 필터(270)의 각 저항 및/또는 각 커패시터의 일측에 연결된 스위치의 온오프를 제어한다(S350).
컷오프 주파수를 보상하지 않아도 되는 경우(S340:No), 제어부(260)는 아날 로그 필터(270)의 각 저항 및/또는 각 커패시터에 연결된 스위치의 온오프를 재조정하지 않는다.
이상에서 설명한 바와 같이 본 발명에 따르면, 회로를 지속적으로 동작시키면서 동시에 컷오프 주파수를 보상할 수 있는 주파수 보상장치를 제공한다.
또한, 이상에서는 본 발명의 바람직한 실시예에 한정되지 아니하며, 청구범위에서는 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형 실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.

Claims (5)

  1. 적어도 하나의 저항 및 적어도 하나의 커패시터를 포함하고, 상기 각각의 저항과 상기 각각의 커패시터 중 적어도 일측에는 상기 각 저항 또는 상기 각 커패시터의 동작을 온오프하는 스위치가 연결되는 아날로그 필터;
    적어도 하나의 저항, 적어도 하나의 커패시터 및 적어도 하나의 증폭기(amplifier)를 포함하며, 일정한 클럭을 발진시키는 기준신호 발진기;
    적어도 하나의 저항, 적어도 하나의 커패시터 및 적어도 하나의 증폭기(amplifier)를 포함하며, 소정의 클럭을 발진시키는 입력신호 발진기;
    상기 입력신호 발진기로부터 발진된 상기 클럭과, 상기 기준신호 발진기로부터 발진된 클럭을 비교하는 비교부; 및
    상기 비교 결과에 기초하여 상기 아날로그 필터의 스위치의 온오프를 제어하는 제어부;를 포함하는 주파수 보상장치.
  2. 청구항 1에 있어서,
    상기 비교부에서의 비교 결과를 기초로 주파수를 보상하도록 상기 입력신호 발진기의 클럭 수에 따라 상기 아날로그 필터의 상기 각 스위치의 온오프를 조정한 캘리브레이션 테이블을 저장하는 저장부;를 더 포함하며,
    상기 제어부는 상기 저장부에 저장된 상기 캘리브레이션 테이블을 기초로 상기 아날로그 필터의 스위치 온오프를 제어하는 것을 특징으로 하는 주파수 보상장 치.
  3. 청구항 1에 있어서,
    상기 입력신호 발진기로부터 발진된 상기 클럭의 주파수는 상기 입력신호 발진기의 각 저항 및 각 커패시터에 반비례하고, 상기 아날로그 필터로부터 발생하는 주파수는 상기 아날로그 필터의 각 저항 및 각 커패시터에 반비례하는 것을 특징으로 하는 주파수 보상장치.
  4. 청구항 1에 있어서,
    상기 아날로그 필터는, 적어도 하나의 증폭기를 포함하고,
    상기 적어도 하나의 증폭기는 상기 적어도 하나의 저항 및 상기 적어도 하나의 커패시터와 병렬연결되고, 상기 적어도 하나의 저항과 상기 적어도 하나의 커패시터는 서로 병렬 연결되는 것을 특징으로 하는 주파수 보상장치.
  5. 청구항 1에 있어서,
    상기 입력신호 발진기는 링 발진기(Ring Oscillator) 및 완화 발진기(Relaxation Oscillator) 중 어느 하나인 것을 특징으로 하는 주파수 보상장치.
KR1020060043530A 2006-05-15 2006-05-15 주파수 보상장치 KR100708477B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060043530A KR100708477B1 (ko) 2006-05-15 2006-05-15 주파수 보상장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060043530A KR100708477B1 (ko) 2006-05-15 2006-05-15 주파수 보상장치

Publications (1)

Publication Number Publication Date
KR100708477B1 true KR100708477B1 (ko) 2007-04-18

Family

ID=38181565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060043530A KR100708477B1 (ko) 2006-05-15 2006-05-15 주파수 보상장치

Country Status (1)

Country Link
KR (1) KR100708477B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970072402A (ko) * 1996-04-24 1997-11-07 김광호 필터 제조공정에 있어서 파라미터 변화를 보상하는 자동 조정 장치
KR20000001305A (ko) * 1998-06-10 2000-01-15 김영환 전원전압 변동에 따른 왜곡 보상장치 및 방법
KR20020000136A (ko) * 2001-10-30 2002-01-04 정제갑 인터넷 서비스 사업자를 이용한 전자지불 시스템
KR20190000910A (ko) * 2009-08-03 2019-01-03 유니버시티 오브 마이애미 T 조절 세포의 생체 내 확장 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970072402A (ko) * 1996-04-24 1997-11-07 김광호 필터 제조공정에 있어서 파라미터 변화를 보상하는 자동 조정 장치
KR20000001305A (ko) * 1998-06-10 2000-01-15 김영환 전원전압 변동에 따른 왜곡 보상장치 및 방법
KR20020000136A (ko) * 2001-10-30 2002-01-04 정제갑 인터넷 서비스 사업자를 이용한 전자지불 시스템
KR20190000910A (ko) * 2009-08-03 2019-01-03 유니버시티 오브 마이애미 T 조절 세포의 생체 내 확장 방법

Similar Documents

Publication Publication Date Title
TWI519065B (zh) 用於可調式濾波器之校正的裝置及方法
US8297112B2 (en) Device for determining and/or monitoring a process variable of a medium
CN107026645B (zh) 频率校正电路及频率校正方法
JP4929306B2 (ja) バイアス生成回路及び電圧制御発振器
KR101244985B1 (ko) Ｇｍ-ｃ 필터를 튜닝하는 장치 및 방법
US20160164462A1 (en) Semiconductor apparatus, oscillation circuit, and signal processing system
JP6006323B2 (ja) 電子発振回路
JP2009303198A (ja) 発振器
US20060208818A1 (en) Variable degeneration impedance supply circuit using switch and electronic circuits using the same
JP2010103881A (ja) 水晶発振器
KR100708477B1 (ko) 주파수 보상장치
US9231520B2 (en) Wien-bridge oscillator and circuit arrangement for regulating a detuning
JP2010246059A (ja) 水晶振動子の良否判定方法及びこの方法に用いる水晶発振器
KR20080077051A (ko) 발진 회로
EP3182583B1 (en) Oscillator scheme capable of reducing far-out phase noise and closed-in phase noise
JP2008211763A (ja) 圧電発振器
JP2002026658A (ja) 水晶発振回路
JP6191071B2 (ja) 周波数制御回路、発振回路および発振器
JP2010161437A (ja) 温度補償型圧電発振器
JP5918594B2 (ja) 発振装置
JP2008252768A (ja) 水晶発振器
JPH11330856A (ja) 電圧制御発振器、周波数制御特性調整システム及び周波数制御特性調整方法
JP2007068183A (ja) 電圧制御発振器、温度検出ユニットおよび集積回路
JPH11251836A (ja) 温度補償型発振器
KR100851314B1 (ko) Ｖｃｔｃｘｏ의 주파수 교정 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee