KR100703821B1

KR100703821B1 - 스위칭 파워 서플라이

Info

Publication number: KR100703821B1
Application number: KR1020060021487A
Authority: KR
Inventors: 마사루 나카무라
Original assignee: 산켄덴키 가부시키가이샤
Priority date: 2005-03-07
Filing date: 2006-03-07
Publication date: 2007-04-04
Also published as: US20060198167A1; JP4682647B2; US7388763B2; JP2006246685A; KR20060096935A

Abstract

본 발명의 스위칭 파워 서플라이는, 1차 권선을 통해 DC 전압이 공급되는 스위칭 소자, 오차 신호를 발생하기 위해 2차 권선의 전압을 검출하는 출력 전압 검출 회로, 상기 스위칭 소자와 상기 1차 권선 사이의 노드에서 발생되는 전압에 근거하여 소정의 전압을 생성하는 레귤레이터, 상기 오차 신호에 대응하는 피드백 전류 신호가 통과하는 포토 커플러, 피드백 전류 신호를 검출하는 피드백 전류 검출 회로, 상기 스위칭 소자가 오프일 때 상기 피드백 전류 검출 회로의 상기 전류에 따라 피드백 전압을 생성하고, 상기 스위칭 소자가 온일 때 상기 생성된 피드백 전압을 유지하는 피드백 전압 생성 회로와, 상기 피드백 전압의 증가 또는 감소에 따라 상기 스위칭 소자의 온/오프 듀티를 제어하는 제어회로를 포함한다.

Description

스위칭 파워 서플라이{SWITCHING POWER SUPPLY}

도 1은 종래의 스위칭 파워 서플라이의 구성을 도시하는 도면,

도 2는 본 발명에 따른 스위칭 파워 서플라이의 구성을 도시하는 도면,

도 3은 도 2에 나타낸 데드 타임 생성 회로의 제1 구성예의 상세 회로도,

도 4는 도 2에 나타낸 데드 타임 생성 회로의 제2 구성예의 상세 회로도,

도 5는 본 발명의 구성에 따른 스위칭 파워 서플라이의 동작의 타이밍 차트.

본 발명은 스위칭 파워 서플라이에 관한 것으로서, 보다 상세하게는 스위칭 파워 서플라이의 사이즈를 줄이는 기술에 관한 것이다.

통상적으로 단자의 수를 줄이기 위해 전원 단자와 피드백 단자를 공통으로 형성한 스위칭 파워 서플라이용 반도체 집적 회로가 개발되어 왔다. 그에 의해 패키지 외형의 사이즈가 작아지고, 외측 부분이 감소할 수 있다. 반도체 집적 회로를 이용하여 구성된 스위칭 파워 서플라이는 예를 들면 일본특허공개 H5-137327에 공개되어 있다. 도 1은 종래의 스위칭 파워 서플라이의 구성의 블록도이다.

스위칭 파워 서플라이는 트랜스포머(10), 트랜스포머(10)의 1차 권선(20)에 접속된 제어 회로(200), 트랜스포머(10)의 구동 권선(3차 권선)(210)에 접속된 정류 및 평활 회로(270), 정류 및 평활 회로(270)의 출력측에 접속된 포토 트랜지스터(110a), 트랜스포머(10)의 2차 권선(30)에 접속된 정류 및 평활 회로(170), 정류 및 평활 회로(170)의 출력측에 접속되고 포토 다이오드(110b)를 포함하는 출력 전압 검출 회로(180), 부하(190), 및 제어 회로(200)의 전원 단자(피드백 단자로 공통 사용되는)에 접속되며 공급 전압을 안정화하기 위한 캐패시터(100)를 포함한다.

포토 트랜지스터(110a)는 포토 커플러(110)를 형성하도록 포토 다이오드(110b)와 광학적으로 연결된다.

제어 회로(200)는 반도체 집적 회로로 구성되고, DC 전압이 입력되는 트랜스포머(10)의 1차 권선(20)에 접속된다. 제어 회로(200)는 스위칭 소자(220), 액티베이션 회로(230), PWM 제어 회로(240), 검출 저항(250), 검출 저항(260) 및 시작 회로(280)를 포함한다.

액티베이션 회로(230)는 전원이 온된 후에 즉시, 정전류 바이어스를 PWM 제어 회로(240)에 일시적으로 공급한다. 액티베이션 회로(230)에 의한 바이어스 전류의 공급은, 구동 권선(210)에 접속된 정류 및 평활 회로로부터 전원 단자로 충분한 에너지가 공급된 후에 차단된다.

액티베이션 회로(230)로부터 바이어스의 공급에 의해 전원 단자의 전압이 증가하여 소정의 값에 도달할 때, 시작 회로(280)는 PWM 제어 회로(240)를 활성화한다. 그 결과, 전압 펄스는 구동 권선(210)로부터 출력되고, 전압 펄스는 정류 및 평활 회로(270)에 의해 정류되고 안정화된다. 정류 및 평활 회로(270)의 출력은 포 토 트랜지스터(110a)를 통해 전원 공급을 안정화시키기 위한 캐패시터(100)로 공급된다. 따라서, 공급 전원(V100)은 PWM 제어 회로(240)에 공급된다.

포토 커플러(110)를 통해 2차측에서 출력 전압 검출 회로(180)로부터 피드백되는 신호는, 전압이 경부하 조건에서 증가하도록 그리고 중부하 조건에서 떨어지도록 전압을 제어하기 위해, 공급 전원(V100)에 중첩된다. 검출 저항(250) 및 검출 저항(260)에 의해 공급 전원(V100)의 저항 전위(resistive potential) 분배로 얻어지는 전압은 PWM 제어 회로(240)로 공급되므로, PWM 제어회로(240)는 스위칭 소자(220)의 온 듀티 폭을 제어한다. 그 결과로, 정전압이 2차측의 정류 및 평활 회로(170)로부터 출력된다.

제어 회로(200)를 구성하는 반도체 집적 회로는 전원 단자 및 피드백 단자를 집적함으로써 제어 단자의 수를 3개로 줄일 수 있다. 그에 의해 파워 트랜지스터용 소형 패키지에 그것을 설치할 수 있다. 따라서, 반도체 집적 회로는 특히 이동 전화기용 충전기와 같은 작은 스위칭 파워 서플라이용으로 사용된다.

그러나, 현 기술이 진보하면서, 다양한 종류의 장치의 소형화가 가속화되고, 스위칭 파워 서플라이의 사이즈 및 비용을 더 줄이는 것이 요구된다.

본 발명에 따라 사이즈 및 비용을 줄일 수 있는 스위칭 파워 서플라이가 제공될 수 있다.

본 발명의 기술적인 견지에 따르면, 스위칭 파워 서플라이는, 트랜스포머의 1차 권선의 일단에 접속되는 스위칭 소자, 1차 권선을 통해 트랜스포머의 2차 권선에는 입력 DC 전압이 공급되며, 트랜스포머의 2차 권선의 전압을 정류 및 평활한 전압을 검출하여 상기 검출된 전압과 기준 전압 사이의 오차 신호를 발생하는 출력 전압 검출 회로, 상기 트랜스포머의 1차 권선과 스위칭 소자 사이의 노드에 발생되는 전압에 근거하여 소정의 전압을 생성하는 레귤레이터, 상기 레귤레이터의 출력 전압을 안정화시기 위해 레귤레이터의 출력에 접속되는 캐패시터, 오차 신호에 대응하는 피드백 전류 신호가 통과하며 캐패시터에 병렬로 접속되는 포토 커플러, 상기 포토 커플러를 통해 통과하는 상기 피드백 전류 신호에 대응하는 전류를 출력하는 피드백 전류 검출 회로, 상기 스위칭 소자가 오프인 경우 상기 피드백 전류 검출 회로로부터 출력되는 상기 전류에 따른 피드백 전압을 생성하고, 상기 스위칭 소자가 온인 경우 상기 생성된 피드백 전압을 유지하는 피드백 전압 생성 회로 및, 상기 피드백 전압 생성 회로로부터 출력되는 상기 피드백 전압에 따른 상기 스위칭 소자의 온/오프 듀티를 제어하는 제어 회로를 포함한다.

이하에서 본 발명의 실시예를 도면을 참조하여 상세하게 설명한다.

도 2는 본 발명의 실시에 따른 스위칭 파워 서플라이의 구성을 나타낸다. 도 1에 나타낸 종래의 스위칭 파워 서플라이에서 동일한 부분 또는 대응되는 부분을 참조하도록 동일한 참조 번호를 사용한다.

스위칭 파워 서플라이는 트랜스포머(10a)의 1차 권선(20)에 접속된 1차 회로와, 트랜스포머(10a)의 2차 권선(30)에 접속되는 2차 회로를 포함한다. 트랜스포머 (10a)는 1차 회로의 에너지를 2차 회로에 전송한다.

DC 전압(VIN)은 트랜스포머(10a)의 1차 권선(20)의 일단에 공급된다. 드레인 단자(50)는 1차 권선(20)의 타단에 마련되고, 1차 권선(20)을 구동하기 위한 스위칭 소자로서 N-타입 MOSFET(40)의 드레인은 드레인 단자(50)를 통해 직렬로 접속된다.

1차 회로용 공급 전압(V1)을 생성하는 레귤레이터(80)는 드레인 단자(50)에 직결된다. 레귤레이터(80)는 도 2에 도시된 바와 같이, 정션 FET(JFET)(81), N-타입 MOSFET(82), 다이오드(83) 및 npn 트랜지스터(84)를 포함한다.

JFET(81)의 드레인은 드레인 단자(50)와 N-타입 MOSFET(82)의 드레인에 접속되고, JFET(81)의 게이트는 접지된다. N-타입 MOSFET(82)의 소스는 다이오드(83)의 애노드에 접속되고, 다이오드(83)의 캐소드는 피드백 전류 검출 회로(140), 시작회로(120)와 기준 전압 회로(130)에 접속된다. N-타입 MOSFET(84)의 게이트와 JFET(81)의 소스는 npn 트랜지스터(84)의 컬렉터에 접속되고, npn 트랜지스터(84)의 에미터는 접지된다.

또한, 피드백 단자로 동작하는 전원 단자(70)는 1차 회로에 마련된다. 공급 전압(V1)을 검출하는 공급 전압 검출 회로(90), 공급 전압(V1)을 안정화시키는 캐패시터(100)와, 2차 회로로부터 피드백 전압을 수신하는 포토 트랜지스터(110a)는 전원 단자(70)에 접속된다. 공급 전압 검출 회로(90)는 전원 단자(70)와 접지 사이에 직렬 연결되는 제너 다이오드(91)와 저항(92)으로 구성된다. 제너 다이오드(91)와 저항(92) 사이의 노드의 신호는, 레귤레이터(80)의 출력을 제어하기 위해, 레귤 레이터(80)의 npn 트랜지스터(84)의 베이스로 피드백된다.

레귤레이터(80)로부터 포토 트랜지스터(110a)로 흐르는 피드백 전류(I1)을 검출하는 피드백 전류 검출 회로(140)는 레귤레이터(80)의 출력 단자와 전원 단자(70) 사이에 마련된다. 피드백 전류 검출 회로(140)는 소정의 비(1:n)로 피드백 전류(I1)를 검출하기 위한 전류 미러 회로를 포함하고, 전류 미러 회로는 p-타입 MOSFET(141)와 p-타입 MOSFET(142)로 구성된다. p-타입 MOSFET(141)는 피드백 전류(I1)가 통과하도록 하고, p-타입 MOSFET(142)는 피드백 전류(I1)에 비례하는 전류 신호(I3)를 생성하여 전류 신호(I3)를 데드 타임 생성 회로(160)의 입력단자(161)로 전송한다.

공급 전압(V1)이 소정의 값 또는 그 이상에 도달할 때 스위칭 파워 서플라이의 동작을 개시하는 시작 회로(120)는 레귤레이터(80)의 출력 단자와 피드백 전류 검출 회로(140) 사이에 접속된다. 시작 회로(120)를 활성화함으로써 1차측의 각 블록에 전원을 공급하는 기준 전압 회로(130)는 레귤레이터(80)의 출력 단자와 피드백 전류 검출 회로(140) 사이에 접속된다.

피드백 전류 검출 회로(140)를 형성하는 p-타입 MOSFET(142)는 데드 타임 생성 회로(160)를 통해 피드백 전압 생성 회로(150)에 접속된다. 피드백 전압 생성 회로(150)는 피드백 전류 검출 회로(140)로부터 출력되는 전류 신호(I3)에 대응하는 피드백 전압 신호(V2)를 생성하여, 피드백 전압 신호(V2)를 PWM 제어 회로(60)에 공급한다.

피드백 전압 생성 회로(150)는 피드백 캐패시터(151), 스위치(152), 저항 (153), npn 트랜지스터(154), 저항(155), 저항(156), n-타입 MOSFET(157)와 n-타입 MOSFET(158) 및 NOR 회로(159)를 포함한다. 스위치(152)의 일단은 기준 전압(VREG)에 접속되고, 타단은 저항(153)을 통해 n-타입 MOSFET(158)의 드레인에 접속된다. 스위치(152)는 NOR 회로(159)의 출력에 따라 온/오프 된다.

NOR 회로(159)는, PWM 제어회로(60)로부터 스위칭 소자(40)의 게이트로 공급되는 전압 신호(V5)가 로우 레벨이고 데드 타임 생성 회로(160)의 제2 출력 단자(163)의 출력전압이 또한 로우 레벨일 때, 하이 레벨 신호를 출력하고, 나머지 경우에는 로우 레벨 신호를 출력한다. 그러므로, 스위치(152)는 스위칭 소자(40)가 오프이고, 데드 타임이 아님을 나타내는 신호가 데드 타임 생성 회로(160)로부터 출력되는 기간에만 턴온된다.

n-타입 MOSFET(157)와 n-타입 MOSFET(158)는 미러(mirror) 접속되어, n-타입 MOSFET(157)에 흐르는 전류에 대해 소정의 비(1:m)를 갖는 전류가 n-타입 MOSFET(158)에 흐를 수 있게 한다. n-타입 MOSFET(157)의 드레인은 데드 타임 생성 회로(160)의 제1출력 단자(162)에 접속되고, n-타입 MOSFET(157)의 소스는 접지되며, n-타입 MOSFET(157)의 게이트는 n-타입 MOSFET(158)의 드레인 및 게이트에 접속된다. n-타입 MOSFET(158)의 드레인은 저항(153)에 접속되고, n-타입 MOSFET(158)의 소스는 접지되며, n-타입 MOSFET(158)의 게이트는 n-타입 MOSFET(157)의 게이트에 접속된다.

저항(153)과 n-타입 MOSFET(158)의 드레인의 노드와 접지 사이에 마련되는 피드백 캐패시터(151)는 스위칭 소자(40)가 온인 기간 동안 PWM 제어 회로(60)에 공급되는 피드백 전압 신호(V2)를 유지하기 위해 사용된다.

npn 트랜지스터(154)와 저항(155, 156)으로 형성된 직렬 회로는 기준 공급 전원(VREG)과 접지 사이에 마련된다. npn 트랜지스터(154)의 베이스는 저항(153)과 n-타입 MOSFET(158)의 드레인의 노드에 접속된다. 노드의 전압(V3)이 소정 값 또는 그 이상에 도달할 때 npn 트랜지스터(154)는 턴온되고, 저항(155, 156)에 의한 저항 분배로 얻어진 전압은 피드백 전압 신호(V2)로서 PWM 제어 회로(60)에 공급된다.

스위칭 소자(40)가 온에서 오프로 스위칭될 때, 데드 타임 생성 회로(160)는 피드백 전류 검출 회로(140)로부터 피드백 전압 생성 회로(150)로 전송된 전류 신호(I3)를 차단하기 위한 데드 타임을 생성하는 한편, 피크 전류(I2)는 캐패시터(100)를 충전하기 위해 흐르고 있다. 데드 타임 생성 회로(160)는 나중에 상세하게 설명할 것이다.

스위칭 소자(40)의 온/오프를 제어하는 PWM 제어 회로(60)는 스위칭 소자(40)의 게이트에 접속된다. PWM 제어 회로(60)는 비교기(61), 저항(62), 로우 패스 필터(63), 오실레이터(64), SR 래치(65), NOR 게이트 회로(66)와 버퍼 회로(67)를 포함한다.

로우 패스 필터(63)는 스위칭 소자(40)로부터 저항(62)으로 흐르는 전류로부터 생성된 전압에 포함된 저 주파수만을 추출하여 얻어진 전압 신호를 출력한다. 비교기(61)는 로우 패스 필터(63)로부터의 전압을 비반전 입력 단자(+)로 입력하고, 저항(155, 156)에 의한 저항 분배로 얻은 전압을 반전 입력 단자(-)로 입력하 며, 비 반전 입력 단자(+)의 전압이 반전 입력 단자(-)의 전압보다 더 큰 경우일 때만 하이 레벨을 출력한다. SR 래치(65)는 비교기(61)의 출력을 설정(set) 단자(S)로 입력하고, 오실레이터(64)로부터의 클럭 신호를 리셋 단자(R)로 입력하며, 출력 단자(Q)로부터 출력한다. NOR 게이트(66)는 오실레이터(64)로부터의 클럭 신호와 SR 래치(65)로부터의 출력에 대해 NOR 연산(operation)을 수행한다. 버퍼 회로(67)는 NOR 게이트(66)의 출력을 스위칭 소자(40)의 게이트로 출력한다.

캐패시터(171)와 다이오드(172)로 형성된 정류 및 평활 회로(170)는 2차 회로의 트랜스포머(10a)의 2차 권선(30)에 접속된다. 정류 및 평활 회로(170)는 트랜스포머(10a)의 2차 권선(30)에서 생성되는 전압 펄스를 정류 및 평활한다. 출력 전압 검출 회로(180)와 부하(190)는 정류 및 평활 회로(170)의 출력측에 접속된다. 출력 전압 검출 회로(180)는 직렬로 접속된 저항(181) 및 제너 다이오드(182)와, 저항(181)과 병렬로 마련된 포토 다이오드(110b)를 포함한다.

출력 전압 검출 회로(180)는 정류 및 평활 회로(170)로부터 출력되는 출력 전압(V0)을 검출하고, 포토 다이오드(110b)를 통해 1차 회로에 오차 신호를 전송한다. 포토 커플러(110)는 1차 회로의 포토 트랜지스터(110a)와 2차 회로의 포토 다이오드(110b)로 형성된다.

데드 타임 생성 회로(160)의 구성을 상세히 설명한다. 도 3은 데드 타임 생성 회로(160)의 제1구성예의 상세 회로도이다. 데드 타임 생성 회로(160)는 전류 검출 저항(164a)을 포함하는데, 전류 검출 저항(164a)의 일단은 피드백 전류 검출 회로(140)로부터의 전류 신호(I3)를 입력하기 위한 입력 단자(161)에 접속되고 타 단은 제1출력 단자(162)에 접속된다. 전류 검출 저항(164a)의 일단은 비교기(167a)의 비반전 입력 단자(+)에 접속되고, 타단은 오프셋 전압을 생성하기 위하여 저항(165a)을 통해 비교기(167a)의 반전 입력 단자(-)에 접속된다. 오프셋 전압을 생성하기 위한 정전류원(166a)은 비교기(167a)의 반전 입력 단자(-)에 접속된다.

비교기(167a)로부터 출력되는 전압(V7)은 2차 출력 단자(163)를 통해 피드백 전압 생성 회로(150)에 공급된다. n-타입 MOSFET(168a)의 게이트는 비교기(167a)의 출력 단자에 접속되고, n-타입 MOSFET(168a)의 소스는 접지되며, n-타입 MOSFET(168a)의 드레인은 제1 출력 단자(162)에 접속된다. n-타입 MOSFET(168a)는, 제1출력 단자(162)로부터 피드백 전압 생성 회로(150)로 전송되는 전류 신호를 차단하기 위해, 데드 타임 기간동안 턴온된다.

데드 타임 생성 회로(160)에서, 정전류(16a)는 정전류원(166a)으로부터 저항(165a)과 제1출력 단자(162)를 통해 접지로 흐른다. 그 결과, 소정 전압이 비교기(167a)의 반전 입력 단자(-)에 생성되어 오프셋 전압으로 동작한다.

스위칭 소자(40)를 온에서 오프로 스위칭하는 시간에 캐패시터(100)를 충전하기 위해 흐르는 피크 전류에 비례하는 전류 신호(I3)는 입력 단자(161)로부터 제1출력 단자(162)로 흐른다. 전류 신호(I3)에 의해 저항(164a)에 생성된 전압이 오프셋 전압보다 낮을 때, 비교기(167a)의 출력은 로우 레벨이 된다. 그러나, 저항(164a)에서 생성된 전압이 오프셋 전압을 초과할 때, 출력은 하이 레벨이 되고, 입력 단자(161)에서 제1출력 단자(162)로 흐르는 전류가 소정 전류를 초과하는 것이 검출된다. 그 결과, n-타입 MOSFET(168a)가 턴온되므로, 피크 전류가 피크 전압 생 성 회로로 흐르는 것이 차단된다.

도 4는 데드 타임 생성 회로(160)의 제2 구성예의 상세 회로도이다. 데드 타임 생성 회로(160)에서, 데드 타임을 생성하기 위하여 스위치(164b)와 캐패시터(166b)로 형성된 직렬 회로는 기준 공급 전원(VREG)과 접지 사이에 접속된다.

전하를 방전하기 위한 스위치(165b)와 정전류원(167b)으로 형성된 직렬 회로는 캐패시터(166b)에 병렬로 접속된다. n-타입 MOSFET(168b)의 드레인은 입력단자(161)에 접속되고 n-타입 MOSFET(168b)의 소스는 접지되며, n-타입 MOSFET(168b)의 게이트는 스위치(164b)와 캐패시터(166b) 사이의 노드에 접속된다. n-타입 MOSFET(168b)는 피드백 전압 생성 회로(150)로 공급되는 전류 신호를 차단하기 위해 데드 타임 기간동안 턴온된다.

스위치(164b)는, PWM 제어 회로(60)로부터 스위칭 소자(40)의 게이트로 공급되는 전압 신호(V5)에 따라 개폐되고, 스위치(165b)는 인버터 회로(169b)에 의해 전압 신호(V5)를 반전함에 의해 얻어진 신호에 따라 개폐된다. 그러므로, 스위치(164b, 165b)는 배타적으로 개폐되고, 스위치(164b)는 전압 신호(V5)가 하이 레벨일 때 턴온되고, 전압 신호(V5)가 로우 레벨일 때 턴오프된다. 스위치(164b)와 캐패시터(166b)사이의 노드에서 전압(V7)이 2차 출력 단자(163)를 통해 피드백 전압 생성 회로(150)로 공급된다.

데드 타임 생성 회로(160)는 스위칭 소자(40)가 온 전환될 때 스위치(164b)를 턴온함으로써 캐패시터(166b)를 충전하고, 스위치 소자(40)가 오프 전환될 때, 스위치(165b)를 턴온하여, 캐패시터(166b)는 정전류원(167b)에 의해 방전된다. 그 에 의해, n-타입 MOSFET(168b)가 턴오프될 때까지의 기간을 데드 타임으로 설정한다. 따라서, 피크 전류가 피드백 전압 생성 회로(150)로 흐르는 것이 차단된다.

본 발명의 실시예에 따른 스위칭 파워 서플라이의 동작은 도 5에 나타낸 타이밍 차트를 참조하여 설명한다. 도 5에서 스위칭 소자(40)의 온/오프 기간의 사이클(T)은 일정 값이다.

입력 전압(VIN)이 전원을 턴온함으로써 공급된 후에, 캐패시터(100)의 양 단자 전압(V1)은 레귤레이터(80)로부터 전류 공급에 따라 증가한다. 캐패시터(100)의 양단자 전압(V1)이 시작 회로(120)에 설정된 임계 전압에 도달할 때, 기준 전압 회로(130)는 각 블록에 전원을 공급한다. 따라서, 스위칭 소자(40)는 스위칭 동작을 시작한다.

스위칭 소자(40)의 온 기간동안, 드레인 전류(I4)는 시간이 경과함에 따라 선형적으로 증가하고, 드레인 전압(V6)은 실질적으로 0이 된다. 그러므로, 레귤레이터(80)는 동작하지 않으므로, 피드백 전류는, 포토 커플러(110)를 통해 흐르지 않는다. 이때, 피드백 전류는 데드 타임 생성 회로(160)의 입력 단자(161)로 입력되지 않으며, 데드 타임 생성 회로(160)의 출력으로서 전압(V7)은 로우 레벨이 되고, NOR 회로(159)의 출력은 로우 레벨이 된다. 이때, 스위치(152)는 턴오프되고, 피드백 캐패시터(151)에 축적된 전압(V3)으로부터 생성된 피드백 전압(V2)이 비교기(61)의 비반전 단자(+)에 입력되는 전압보다 클 때, 비교기(61)는 로우 레벨을 출력한다. NOR 게이트 회로(66)는 SR 래치(65)로부터의 로우 레벨과 오실레이터(64)로부터의 로우 레벨에 의해, 버퍼 회로(67)를 통해 스위칭 소자(40)의 게이트 에 하이 레벨을 출력하므로, 스위칭 소자(40)는 온 상태를 유지한다.

스위칭 소자(40)의 온 기간동안, 드레인 전류(I4)의 피크 값은, 피드백 캐패시터(151)에 축적된 전압(V3)에 근거하여 이전 사이클(T)에서 오프 기간에 생성된다. 피크값은 비교기(61)의 반전 입력 단자(-)에 공급되는 피드백 전압 신호(V2)와 스위칭 소자(40)의 드레인 전류(I4)에 비례하고, 비교기(61)의 비반전 입력 단자(+)에 공급되는 전압(V4)에 의해 결정된다. 드레인 전류(I4)에 비례하는 전압은 저항(62)과 로우 패스 필터(63)를 통해 비교기(61)의 비반전 입력 단자(+)에 공급된다.

스위칭 소자(40)의 온 기간동안, 레귤레이터(80)로부터의 바이어스 공급이 차단되므로, 캐패시터(100)에 축적된 전하는 피드백 전류 검출 회로(140)의 n-타입 MOSFET(141)의 자체 다이오드(body diode)를 통해 역방향으로 흐르고, 시작 회로(120)와 기준 전압 회로(130)에 의한 전류 소모로 인해 서서히 방전된다.

스위칭 소자(40)의 오프 시간동안, 즉, 오실레이터(64)로부터 신호가 하이 레벨이 될 때 또는 SR래치(65)로부터 출력이 하이 레벨이 될 때, NOR 게이트 회로(66)는 스위칭 소자(40)의 게이트에 로우 레벨을 출력하므로, 스위칭 소자(40)는 턴오프된다.

스위칭 소자(40)가 온 기간에서 오프 기간으로 전환될 때, 스위칭 소자(40)의 드레인 전압(V6)은 증가하고, 레귤레이터(80)는 드레인 전압(V6)에 의해 동작하고, 피드백 전류(I1)는 포토 커플러(110)와 캐패시터(100)를 통과한다.

이때, 피드백 전류 검출 회로(140)는 피드백 전류를 검출하고, 피드백 전류 는 데드 타임 생성 회로(160)의 입력 단자(161)로 입력된다. 그러므로, 데드 타임 생성 회로(160)로부터의 출력으로서 전압(V7)은 하이 레벨이 되고, 데드 타임 생성 회로(160)로부터의 하이 레벨과 NOR 게이트(66)로부터 로우 레벨에 의해 NOR게이트(159)는 로우 레벨을 출력한다.

전류가 전류 미러 회로(157, 158)를 통과하지 않으므로, 전류 미러 회로(157, 158)는 피드백 캐패시터(151)에 축적된 전압(V3)을 유지한다. 그러므로, 전압(V3)으로부터 생성된 피드백 전압(V2)이 비교기(61)의 비반전 입력단자(+)에 입력되는 전압보다 클 때, 비교기(61)는 로우 레벨을 출력한다. NOR 게이트(66)가, SR 래치(65)의 로우 레벨과 오실레이터(64)로부터의 하이 레벨에 의해 버퍼 회로(67)를 통해 스위칭 소자(40)의 게이트에 로우 레벨을 출력하므로, 스위칭 소자(40)는 오프 상태를 유지한다.

다시 말해, 방전에 의해 떨어진 캐패시터(100)의 파워 서플라이 전압(V1)을 전압(V1)이 소정 전압에 도달할 때까지, 신속히 충전하기 위한 기간인 데드 타임 기간(DT) 동안, 피드백 전류가 피드백 전류 검출 회로(140)를 통과하고, 데드 타임 생성 회로(160)가 동작한다. 따라서, 피드백 전류 검출 회로(140)로부터 출력되는 전류 신호(I3)가 피드백 전압 생성 회로(150)로 전송되는 것이 차단될 수 있으므로, 이전 기간에 피드백 캐패시터(151)에 축적된 전압(V3)은 유지된다.

데드 타임 기간(DT)이 캐패시터(100)의 충전이 완료됨에 따라 종료될 때, 피드백 전류 검출 회로(140)를 통과하는 피드백 전류는 감소하므로, 데드 타임 생성 회로(160)의 전압(V7)은 로우 레벨이 되고, NOR 회로(159)로부터의 출력은 하이 레벨이 된다.

따라서, 스위치(152)가 턴온되고, 피드백 전류(I1)와 저항(153)에 비례하는 전류(I5)에 의한 전압 저하를 생성함으로써 전압(V3)이 생성되고, 피드백 전압 신호(V2)는 트랜지스터(154)와 저항(155, 156)에 의해 생성된다. 피드백 전압 신호(V2)는, 다음 사이클에 스위칭 소자(40)의 드레인 전류(I4)의 피크 값을 결정하기 위한, PWM 제어 회로(60)에서 비교기(61)의 비교 기준 전압이다.

한편, 스위칭 소자(40)의 온 기간동안 트랜스포머(10a)에 축적된 에너지는 스위칭 소자(40)의 오프 기간동안 2차 권선(30)으로부터 출력되고, 정류 및 평활 회로(170)에 의해 DC 조정되며, 출력 전압(V0)은 부하(190)로 공급된다. 출력 전압(V0)은 출력 전압 검출 회로(180)에 의해 검출되고, 검출된 출력 전압(V0)과 기준 전압 사이의 오차 전압 값은 포토 커플러(110)를 통해 트랜스포머(10a)의 1차측으로 피드백된다.

본 발명의 실시예에 따른 스위칭 파워 서플라이에 따라, 출력 전압에 대응하는 전압은, 레귤레이터(80)의 전압에 근거하여 피드백 전류 검출 회로(140)와 피드백 전압 생성 회로(150)에 의해 생성된다. 피드백 전류 검출 회로(140)는 소정 비로 피드백 전류를 검출하는 전류 미러 회로를 가지므로, 피드백 전류 검출 회로(140)는 포토 커플러(110)를 통과하는 피드백 전류를 간접적으로 검출할 수 있다. 레귤레이터(80)로부터 전압이 스위칭 소자(40)의 온 기간동안 0이 되므로, 피드백 전압 생성 회로(150)는 스위칭 소자(40)의 오프 기간동안 피드백 전류 검출 회로(140)의 출력 신호에 대응하여 피드백 전압을 생성하고, 스위칭 소자(40)가 온 기 간동안 생성된 피드백 전압을 유지한다. 출력 전압에 대응하는 피드백 전압은 이 동작에 의해 안정적으로 생성될 수 있다. PWM 제어 회로(60)는 피드백 전압에 따라 스위칭 소자(40)의 온/오프 듀티를 제어한다.

다시 말해, 포토 커플러(110)로 공급되는 피드백 전류는 레귤레이터(80)로부터 직접 공급되도록 형성되고, 출력 전압은 피드백 전류 검출 회로(140)와 피드백 전압 생성 회로(150)에 의해 용이하게 안정화될 수 있다. 따라서, 종래 스위칭 파워 서플라이에서 요구되는 구동 권선과 수반된 정류 및 평활 회로가 필요하지 않다. 또한, 스위칭 소자(40)와 주변 제어 회로는 3단자 패키지에 설치될 수 있다. 따라서, 스위칭 파워 서플라이를 더 작게 할 수 있고, 종래의 스위칭 파워 서플라이와 비교하여 저비용으로 생산할 수 있다.

스위칭 소자(40)가 온에서 오프로 전환할 때, 캐패시터(100)로 방전된 전원량을 보상하기 위한 충전 전류가 피크 전류로서 흐른다. 즉, 피크 전류가 캐패시터(100)를 통과하는 기간이더라도, 그 기간 동안 피드백 전압 생성 회로(150)의 피드백 전압의 생성 동작이 데드 타임 생성 회로(160)에 의해 제어되는 것이 구성된다. 그러므로, 초기의 피드백 전류에 대응하는 피드백 전압이 생성될 수 있다. 따라서, 출력 전압은 소정 값으로 정확히 제어 될 수 있다.

레귤레이터(80)는 트랜스포머(10a)의 1차 권선(20)의 DC 전압이 입력되는 측에 접속될 수 있다. 그래서, 소정 전압이 트랜스포머(10a)의 1차 권선(20)에 입력되는 DC 전압에 근거하여 생성된다.

피드백 전류 검출 회로(140)와 피드백 전압 생성 회로(150)는, 종래의 스위 칭 파워 서플라이의 제어 회로(200)에 비해, 본 실시예에서 스위칭 파워 서플라이에 추가된다. 그러나, 이들 회로가 반도체 집적 회로로 형성될 수 있으므로, 이 추가가 스위칭 파워 서플라이를 소형 및 저가로 실현하는데 장애가 되지 않는다. 그리고, 구동 권선과 정류 및 평활 회로의 미사용은 스위칭 파워 서플라이를 소형 및 저가로 실현하는데 크게 기여한다.

본 발명에 따르면, 포토 커플러에 공급되는 피드백 전류는 레귤레이터로부터 직접 공급되고, 출력 전압은 피드백 전류 검출 회로(140)와 피드백 전압 생성 회로(150)에 의해 용이하게 안정화될 수 있다. 따라서, 종래 스위칭 파워 서플라이에서 요구되는 구동 권선과 수반된 정류 및 평활 회로는 요구되지 않는다. 그러므로, 스위칭 파워 서플라이를 소형 및 저가로 할 수 있다.

또한, 스위칭 소자가 온에서 오프로 전환할 때, 피크 전류가 캐패시터로 흐르는 기간이 생성된다. 그러나, 이 기간동안 피드백 전압 생성 회로에서 피드백 전압의 생성 동작은 데드 타임 생성 회로에 의해 제어되도록 구성되므로, 초기의 피드백 전류에 대응하는 피드백 전압이 생성될 수 있다. 따라서, 출력 전압은 소정 값으로 정확히 제어될 수 있다.

또한, 본 발명은 DC-DC 컨버터와 AC-DC 컨버터와 같은 스위칭 파워 서플라이에 적용될 수 있다.

이 출원은 35USC 119조에 근거하여, 2005년 3월 7일에 출원된 일본 특허출원 번호 제2005-062932호의 우선권의 이익을 청구한다. 우선권의 전체 내용은 여기서 참조로 포함한다. 본 발명은 소정 실시예를 참조하여 위에서 기술하였으나, 발명은 상술한 실시예들에 한정되지 않는다. 당업자라면 상술한 실시예의 변경 및 변형은 교시에 비추어 가능할 것이다. 발명의 범위는 다음 청구범위를 참조하여 한정된다.

Claims

스위칭 파워 서플라이에 있어서,

트랜스포머의 1차 권선의 일단에 접속되는 스위칭 소자, 상기 1차 권선을 통해 상기 트랜스포머의 2차 권선에는 입력 DC 전압이 공급되며;

상기 트랜스포머의 2차 권선의 전압을 정류 및 평활한 전압을 검출하고, 검출 전압과 기준 전압 사이의 오차 신호를 발생하는 출력 전압 검출 회로;

상기 스위칭 소자와 상기 트랜스포머의 1차 권선 사이의 노드에서 발생되는 전압에 근거하여 소정의 전압을 생성하는 레귤레이터;

상기 레귤레이터의 출력에 접속되어 상기 레귤레이터의 출력 전압을 안정화하는 캐패시터;

상기 캐패시터에 병렬로 접속되며, 상기 오차 신호에 대응하는 피드백 전류 신호가 흐르는 포토 커플러;

상기 포토 커플러를 통과하는 상기 피드백 전류 신호에 대응하는 전류를 출력하는 피드백 전류 검출 회로;

상기 스위칭 소자가 오프일 때, 상기 피드백 전류 검출 회로로부터 출력되는 전류에 따라 피드백 전류를 생성하고, 상기 스위칭 소자가 온일 때 상기 생성된 피드백 전류를 유지하는 피드백 전압 생성 회로 및;

상기 피드백 전압 생성 회로로부터 출력되는 상기 피드백 전압에 따라 상기 스위칭 소자의 온/오프 듀티비를 제어하는 제어 회로를 포함하는, 스위칭 파워 서 플라이.
제1항에 있어서,

상기 피드백 전압 검출 회로는 전류 미러 회로인, 스위칭 파워 서플라이.
제1항에 있어서,

상기 레귤레이터가, 상기 트랜스포머의 상기 1차 권선의 상기 DC 전압이 입력되는 측에 접속되어 상기 DC 전압에 근거한 소정의 전압을 생성하는, 스위칭 파워 서플라이.
제1항에 있어서,

상기 스위칭 소자의 상태가 온에서 오프로 변경됨에 의해 피크 전류가 상기 캐패시터를 통과하는 경우 상기 피드백 전압 생성 회로의 상기 피드백 전압의 생성 동작을 제어하는 데드 타임 생성 회로를 더 포함하는, 스위칭 파워 서플라이.
제4항에 있어서,

상기 피드백 전류 검출 회로의 상기 출력 전류는 상기 데드 타임 생성 회로를 통해 상기 피드백 전압 생성 회로로 전송되고;

상기 데드 타임 생성 회로는, 상기 스위칭 소자가 온에서 오프 상태로 변경됨에 의해 상기 피크 전류가 상기 캐패시터를 통과할 때, 상기 피드백 전류 검출 회로의 상기 출력 전류의 전송을 차단하는, 스위칭 파워 서플라이.