KR100701368B1 - 반도체 소자의 소노스 구조 - Google Patents
반도체 소자의 소노스 구조 Download PDFInfo
- Publication number
- KR100701368B1 KR100701368B1 KR1020020053915A KR20020053915A KR100701368B1 KR 100701368 B1 KR100701368 B1 KR 100701368B1 KR 1020020053915 A KR1020020053915 A KR 1020020053915A KR 20020053915 A KR20020053915 A KR 20020053915A KR 100701368 B1 KR100701368 B1 KR 100701368B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride
- case
- tunnel oxide
- program
- band
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 82
- 230000014759 maintenance of location Effects 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 abstract description 25
- 238000003949 trap density measurement Methods 0.000 abstract description 17
- 230000005641 tunneling Effects 0.000 abstract description 14
- 230000001351 cycling effect Effects 0.000 abstract description 4
- 230000001747 exhibiting effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000005684 electric field Effects 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229930091051 Arenine Natural products 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- -1 programmed Chemical class 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Abstract
본 발명은 전하를 트랩(trap)시키는 나이트라이드(nitride)와 터널 옥사이드(tunnel oxide) 사이에 높은 유전 상수 및 낮은 트랩 밀도를 가지는 유전체를 삽입하여 프로그램/소거 속도면에서는 종래의 소노스 소자 구조와 동일한 특성을 유지하면서 리텐션(retention) 특성을 개선시키는 소노스 구조에 관한 것이다. 본 발명은 종래의 소노스 소자 구조에다 높은 유전상수와 낮은 트랩 밀도를 가지면서 밴드갭이 나이트라이드보다 다소 큰 물질을 나이트라이드와 터널 옥사이드 사이에 삽입하여 종래의 소노스 소자의 프로그램/소거 속도는 거의 동일하게 유지하면서 프로그램/소거 리텐션 특성을 급격히 개선할 수 있다. 특히, 본 발명의 소노스 소자 구조에서는 나이트라이드와 터널 옥사이드 중간에 삽입되어 있는 높은 유전상수를 가지는 물질 때문 터널링 길이가 증가되어 사이클링에 거의 무관한 리텐션 특성을 나타내게 된다.
소노스, 리텐션, 트랩 밀도, ONO, 프로그램/소거 속도
Description
도 1은 종래의 반도체 소자의 소노스 구조와 프로그램/소거 그리고 리텐션 메카니즘을 나타낸 도면,
도 2는 본 발명에 따른 반도체 소자의 소노스 구조와 프로그램/소거 그리고 리텐션 메카니즘을 나타낸 도면.
본 발명은 반도체 소자(semiconductor device)의 소노스(polySilicon Oxide Nitride Oxide Silicon : SONOS) 구조에 관한 것으로, 특히, 전하를 트랩(trap)시키는 나이트라이드(nitride)와 터널 옥사이드(tunnel oxide) 사이에 높은 유전 상수 및 낮은 트랩 밀도를 가지는 유전체를 삽입하여 프로그램/소거 속도면에서는 종래의 소노스 소자 구조와 동일한 특성을 유지하면서 리텐션(retention) 특성을 개선시키는 소노스 구조에 관한 것이다.
도 1은 종래의 반도체 소자의 소노스 구조와 프로그램/소거 그리고 리텐션 메카니즘(retention mechanism)을 나타낸 도면이다.
동 도면에 있어서, 도 1a와 같이 P웰(Pwell) 위에 ONO(Oxide-Nitride-Oxide) 층을 가지며 그 위에 폴리 게이트(poly gate)를 가지는 구조로 되어 있다.
최초의 소노스 에너지 밴드 다이어그램은 도 1b와 같은데, a는 실리콘 밴드갭으로 1.1eV이다. b는 실리콘 컨덕션 밴드(silicon conduction band)와 옥사이드 컨덕션 밴드(oxide conduction band) 차이로 3.1eV이다. c는 실리콘 밸런스 밴드(silicon valence band)와 옥사이드 밸런스 밴드(oxide valence band) 차이로 3.8eV이다. d는 옥사이드 컨덕션 밴드와 나이트라이드 컨덕션 밴드 차이로 1.05eV 이다. e는 옥사이드 밸런스 밴드와 나이트라이드 밸런스 밴드 차이로 1.85eV이다.
도 1c는 게이트에 높은 양전압을 가했을 때의 에너지 밴드 다이어그램을 나타낸 것으로, 게이트에 높은 양전압을 가하면 P웰의 표면에는 강반전이 형성되어 전자들이 모이게 되고 이렇게 모인 전자들이 옥사이드에 가해진 전계에 의해 얇은 옥사이드를 뚫고 터널링(tunneling)하게 된다. 이렇게 터널링된 전자는 나이트라이드의 컨덕션 밴드를 따라 이동하다가 일부는 나이트라이드에 트랩되고 나머지는 폴리 게이트로 터널링하게 된다. 터널링 커런트(tunneling current)는 모두 4가지 경우가 존재한다. 여기서 나이트라이드에 트랩되는 전하량을 변화시키는 주 메커니즘은 "Case 1"로 P웰에서 나이트라이드로 직접 터널링한 전자가 나이트라이드 컨덕션 밴드를 따라 이동하면서 나이트라이드의 트랩 사이트에 트랩되는 것이다.
이렇게 양전압을 가하여 전자들을 나이트라이드에 트랩시킨 후 즉, 프로그램시킨 후 양전압을 더 이상 인가하지 않으면 트랩된 전자들이 시간이 지남에 따라 하나 둘씩 P웰이나 게이트 쪽으로 빠져나가게 된다. 도 1d는 이러한 프로그램 리텐션 모드(retention mode)의 에너지 밴드 다이어그램으로 모두 8가지의 경우가 존재 한다. 하지만 나이트라이드에 트랩되어 있는 전하량을 변화시키는 주 원인은 "Case 1" 내지 "Case 5"로 얕은 나이트라이드 트랩에 트랩되어 있던 전자가 열에너지를 받아 나이트라이드 컨덕션 밴드로 활성화 된 후 내부 전계에 의해 터널 옥사이드를 터널링하여 P웰의 컨덕션 밴드로 빠져나가는 "Case 1"과 나이트라이드와 터널 옥사이드 경계면 부근에 트랩된 전자가 바로 P웰의 컨덕션 밴드로 바로 터널링하는 "Case 2", 나이트라이드 안쪽에 트랩된 전자가 내부 전계에 의해 터널 옥사이드 방향의 빈 트랩 사이트로 옮겨와 결국 나이트라이드와 터널 옥사이드 경계면 부근까지 이른 후 바로 P웰의 컨덕션 밴드로 터널링하는 "Case 3", 나이트라이드와 터널 옥사이드 경계면 부근에 트랩된 전자가 터널 옥사이드 내부나 터널 옥사이드와 P웰 경계면 부근에 존재하는 트랩을 경유하여 P웰의 컨덕션 밴드로 터널링하는 "Case 4", 마지막으로 P웰의 표면에 존재하는 정공이 나이트라이드의 트랩으로 바로 터널링하는 "Case 5"들이 주 원인이다.
반면, 게이트에 높은 음전압을 가하면 P웰의 표면에 정공의 축적되며 이렇게 모인 정공들이 옥사이드에 가해진 전계에 의해 얇은 옥사이드를 뚫고 터널링하게 된다. 이렇게 터널링된 정공은 나이트라이드의 밸런스 밴드를 따라 이동하다가 일부는 나이트라이드에 트랩되고 나머지는 폴리 게이트로 터널링하게 된다.
도 1e와 같이 터널링 커런트는 모두 4가지 경우가 존재하게 되는데, 여기서 나이트라이드에 트랩되는 전하량을 변화시키는 주 메커니즘은 "Case 1"로, P웰에서 나이트라이드로 직접 터널링한 정공이 나이트라이드 밸런스 밴드를 따라 이동하면서 나이트라이드의 트랩 사이트에 트랩되는 것이다.
이렇게 음전압을 가하여 정공들을 나이트라이드에 트랩시킨 후 즉, 소거시킨 후 음전압을 더 이상 인가하지 않으면 트랩된 정공들이 시간이 지남에 따라 하나 둘씩 P웰이나 게이트 쪽으로 빠져나가게 된다.
도 1f는 이러한 소거 리텐션 모드의 에너지 밴드 다이어그램으로 모두 9가지 경우가 존재하나 나이트라이드에 트랩되어 있는 전하량을 변화시키는 주 원인은 "case 1" 내지 "case 5"로, 얕은 나이트라이드트랩에 트랩되어 있던 정공이 열에너지를 받아 나이트라이드 밸런스 밴드로 활성화 된 후 내부 전계에 의해 터널 옥사이드를 터널링하여 P웰의 밸런스 밴드로 빠져나가는 것("case 1")과 나이트라이드와 터널 옥사이드 경계면 부근에 트랩된 정공이 바로 P웰의 밸런스 밴드로 바로 터널링하는 것("case 2"), 나이트라이드 안쪽에 트랩된 정공이 내부 전계에 의해 터널 옥사이드방향의 빈 트랩 사이트로 옮겨와 결국 나이트라이드와 터널 옥사이드 경계면 부근까지 이른 후 바로 P웰의 밸런스 밴드로 터널링하는 것("case 3"), 나이트라이드와 터널 옥사이드 경계면 부근에 트랩된 정공이 터널 옥사이드 내부나 터널 옥사이드와 P웰 경계면 부근에 존재하는 트랩을 경유하여 P웰의 밸런스 밴드로 터널링하는 것("case 4") , 마지막으로 P웰의 표면에 존재하는 전자가 나이트라이드의 트랩으로 바로 터널링하는 것("case 5")들이 주 원인이다.
상기와 같은 종래의 소노스 소자의 구조의 경우 프로그램/소거 속도를 향상시키기 위해서 터널 옥사이드 두께를 줄이거나 인가하는 전압을 높이면 되나 이런 경우 프로그램/소거 리텐션 특성이 열화되며 반대로 리텐션 특성을 개선하기 위해 터널 옥사이드 두께를 높이면 프로그램/소거 속도가 줄어들게 된다.
그래서 종래의 소노스 소자 구조에서 프로그램/소거 속도는 그대로 유지하면서 리텐션 특성을 개선하기 위해 나이트라이드 내의 낮은 에너지 준위의 트랩사이트를 수소나 산소로 결합시켜 낮은 에너지 준위의 트랩사이트를 제거하여 리텐션 메카니즘에서 "case 1"과 "case 2"에 해당하는 전하의 로스(loss)를 줄임으로써 리텐션 특성을 개선한다. 그러나, 이런 방법을 사용하더라도 "case 3" 내지 "case 5"에 의한 전하 로스는 그대로 일어나기 때문에, 리텐션 특성을 향상시키는 데에는 한계점이 있다. 특히, 프로그램/소거를 여러 번 할 경우 즉 사이클링을 많이 실시한 후 리텐션 특성 경우 "case 4"에 의한 전하 로스가 우세하게 되기 때문에, 사이클링 후 리텐션 특성이 급격히 나빠지는 경향이 있다.
본 발명은 상술한 결점을 해결하기 위하여 안출한 것으로, 높은 유전상수와 낮은 트랩 밀도를 가지는 유전체를 나이트라이드와 터널 옥사이드 사이에 삽입하여 소노스 소자의 리텐션 특성과 프로그램/소거 동작 속도를 개선시키는 반도체 소자의 소노스 구조를 제공하는 데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 블록 옥사이드(block oxide), 나이트라이드, 및 터널 옥사이드가 적층된 구조를 구비하는 반도체 소자의 소노스 구조에 있어서, 상기 나이트라이드와 상기 터널 옥사이드 사이에 삽입되어 리텐션 모드에서 트랩된 전하가 빠져나가지 못하도록 하는 유전체를 구비하는 것을 특징으로 한다.
이하, 상술한 목적을 달성하기 위한 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 반도체 소자의 소노스 구조와 프로그램/소거 그리고 리텐션 메카니즘을 나타낸 도면이다.
동 도면에 있어서, 도 2a와 같이 P웰위에 20Å 두께의 터널 옥사이드를 성장시키고 그 위에 높은 유전상수와 낮은 트랩 밀도를 가지는 물질을 증착하고 그 위에 약 100Å 두께의 나이트라이드와 40Å 두께의 블록 옥사이드 그리고 폴리 게이트를 가지는 구조로 되어 있다.
이때 P웰 위에 증착하는 높은 유전 상수와 낮은 트랩밀도를 가지는 물질 즉, 유전체의 에너지 밴드갭의 경우 나이트라이드 밴드갭과 같거나 커야 하며 옥사이드 밴드갭보다는 훨씬 낮아야 한다. 가장 이상적인 경우는 증착하는 높은 유전 상수와 낮은 트랩밀도를 가지는 물질의 컨덕션 밴드가 나이트라이드의 컨덕션 밴드보다 0.1eV정도 더 크며 밸런스 밴드경우 나이트라이드의 밸런스 밴드보다 0.1eV정도 낮은 경우이다.
도 2b는 본 발명에 해당하는 소노스 소자의 최초 에너지 밴드 다이어그램을 나타낸 것이며, 도 2c는 게이트에 높은 양전압을 가했을 때의 에너지 밴드 다이어그램을 나타낸 것이다.
도 2b에서 a는 실리콘 밴드갭으로 1.1eV이다. b는 실리콘 컨덕션 밴드와 옥사이드 컨덕션 밴드 차이로 3.1eV이다. c는 실리콘 밸런스 밴드와 옥사이드 밸런스 밴드 차이로 3.8eV이다. d는 옥사이드 컨덕션 밴드와 나이트라이드 컨덕션 밴드 차 이로 1.05eV 이다. e는 옥사이드 밸런스 밴드와 나이트라이드 밸런스 밴드 차이로 1.85eV이다. f는 하이 k 머티리얼(high k material) 컨덕션 밴드와 나이트라이드 컨덕션 밴드 차이로 약 0.1eV이다. g는 하이 k 머티리얼 밸런스 밴드와 나이트라이드 밸런스 밴드 차이로 약 0.1eV이다. h는 하이 k 머티리얼 컨덕션 밴드와 옥사이드 컨덕션 밴드 차이이다. i는 하이 k 머티리얼 밸런스 밴드와 옥사이드 밸런스 밴드 차이이다.
도 2c에서 처럼 게이트에 높은 양전압을 가하면 P웰의 표면에는 강반전이 형성되어 전자들이 모이게 되고 이렇게 모인 전자들이 옥사이드에 가해진 전계에 의해 얇은 옥사이드를 뚫고 터널링하게 된다. 이렇게 터널링된 전자는 높은 유전율과 낮은 트랩 밀도를 가지는 물질의 컨덕션 밴드를 따라 이동하게 되는데 이때, 낮은 트랩 밀도 때문에 터널링된 전자의 대부분이 나이트라이드의 컨덕션 밴드로 들어가게 되며 이렇게 나이트라이드의 컨덕션 밴드로 들어간 전자는 나이트라이드의 컨덕션 밴드를 따라 이동하면서 일부는 나이트라이드에 트랩되고 나머지는 폴리 게이트로 터널링하게 된다. 즉, 터널링한 전자의 일부는 나이트라이드의 트랩 사이트에 트랩핑이 되고 나머지는 폴리 게이트로 주입되며 터널 옥사이드와 나이트라이드 사이의 높은 유전율과 낮은 트랩 밀도를 가지는 물질에는 전자들이 트랩핑되지 않는다. 따라서 높은 유전율과 낮은 트랩 밀도를 가지는 물질을 터널 옥사이드와 나이트라이드 사이에 삽입하더라도 종래의 소노스 구조에서와 거의 동일한 프로그램 특성을 가지게 된다.
이렇게 양전압을 가하여 전자들을 나이트라이드에 트랩시킨 후 즉, 프로그램 시킨 후 양전압을 더 이상 인가하지 않으면 트랩된 전자들이 시간이 지남에 따라 하나 둘씩 P웰이나 게이트 쪽으로 빠져나가게 된다. 도 2d는 이러한 프로그램 리텐션 모드의 에너지 밴드 다이어그램으로 나타낸 것이다.
종래의 소노스 구조에서 리텐션 특성을 열화시키는 주 원인은 "case 1" 내지 "case 5"이었던데 반해 도 2d에서 보는 바와 같이 본 발명의 경우 "case 1"은 얕은 나이트라이드 트랩에 트랩된 전자가 열에너지를 받아 나이트라이드의 컨덕션 밴드로 활성화되더라도 나이트라이드 컨덕션 밴드와 높은 유전율을 가지는 물질의 컨덕션 밴드 사이에 에너지 장벽이 존재하기 때문에(도 2d의 f) 전자들이 높은 유전율을 가지는 물질의 컨덕션 밴드로 들어가지 못하고 나이트라이드 계면에 계속 머무르다가 다시 나이트라이드 트랩에 트랩핑된다. 따라서 본 발명에서의 "case 1"에 의한 전하 로스는 급격히 줄어들게 된다.
"case 2"경우는 나이트라이드 계면부근에 트랩핑되어 있는 전자가 P웰의 컨덕션 밴드로 터널링하는 것으로 종래의 소노스 소자경우 터널 옥사이드 두께만 터널링 길이가 되지만 본 발명에서는 터널 옥사이드 두께에다 높은 유전율을 가지는 물질의 두께까지 합한 길이가 터널링 길이가 되기 때문에 본 발명에서의 "case 2"에 의한 전하 로스도 급격히 줄어들게 된다.
"case 4"경우도 마찬가지로 나이트라이드 계면 부근에 트랩핑된 전자가 터널 옥사이드 내부나 터널 옥사이드와 P웰 경계면 에 존재하는 트랩 사이트를 경유하여 터널링하는 것으로 본 발명에서는 중간에 높은 유전율을 가지는 물질이 존재하기 때문에 터널링 길이가 길어져 "case 4"에 의한 전하 로스도 급격히 줄어들게 된다.
"case 3"경우 내부 전계에 의해 트랩된 전자들이 비어 있는 트랩으로 이동하면서 나이트라이드 계면으로 이동하게 되나 "case 2"와 "case 4"가 급격히 줄어 들기 때문에 크게 영향을 못 미치게 된다.
따라서 종래의 소노스 구조에서 프로그램 리텐션 모드는 "case 1" 내지 "case 5"가 전하 로스의 주된 요인이었으며 "case 6" 내지 "case 8"은 무시되었던 반면 본 발명에서의 소노스 구조에서 프로그램 리텐션 모드는 "case 1" 내지 "case 5"에 의한 전하 로스는 무시되며 반대로 "case 6" 내지 "case 8"이 전하 로스의 주된 원인이 된다.
따라서 본 발명의 소노스 구조에서 프로그램 속도는 종래의 소노스 구조에서와 거의 동일한 반면 프로그램 리텐션 특성은 급격히 개선되게 된다.
도 2e에서 처럼 게이트에 높은 음전압을 가하면 P웰의 표면에는 정공들이 모이게 되며 이렇게 모인 정공들이 옥사이드에 가해진 전계에 의해 얇은 옥사이드를 뚫고 터널링하게 된다. 이렇게 터널링된 정공은 높은 유전율과 낮은 트랩 밀도를 가지는 물질의 밸런스 밴드를 따라 이동하게 되는데 이때 낮은 트랩 밀도 때문에 터널링된 정공의 대부분이 나이트라이드의 밸런스 밴드로 들어가게 되며 이렇게 나이트라이드의 밸런스 밴드로 들어간 정공은 나이트라이드의 밸런스 밴드를 따라 이동하면서 일부는 나이트라이드에 트랩되고 나머지는 폴리 게이트로 터널링하게 된다. 즉, 터널링한 정공의 일부는 나이트라이드의 트랩 사이트에 트랩핑이 되고 나머지는 폴리 게이트로 주입되며 터널 옥사이드와 나이트라이드 사이의 높은 유전율과 낮은 트랩 밀도를 가지는 물질에는 정공들이 트랩핑되지 않는다. 따라서 높은 유전율과 낮은 트랩 밀도를 가지는 물질을 터널 옥사이드와 나이트라이드 사이에 삽입하더라도 종래의 소노스 구조에서와 거의 동일한 소거 특성을 가지게 된다.
이렇게 음전압을 가하여 정공들을 나이트라이드에 트랩시킨 후 즉, 소거시킨 후 음전압을 더 이상 인가하지 않으면 트랩된 정공들이 시간이 지남에 따라 하나 둘씩 P웰이나 게이트 쪽으로 빠져나가게 되는데 도 2f는 이러한 소거 리텐션 모드의 에너지 밴드 다이어그램으로 나타낸 것이다.
종래의 소노스 구조에서 리텐션 특성을 열화시키는 주 원인은 "case 1" 내지 "case 5"이었던데 반해 도 2f에서 보는 바와 같이 본 발명에서 경우 "case 1"은 얕은 나이트라이드 트랩에 트랩된 정공이 열에너지를 받아 나이트라이드의 밸런스 밴드로 활성화되더라도 나이트라이드 밸런스 밴드와 높은 유전율을 가지는 물질의 밸런스 밴드사이 에너지 장벽이 존재하기 때문에(도 2f의 g) 정공들은 높은 유전율을 가지는 물질의 밸런스 밴드로 들어가지 못하고 나이트라이드 계면에 계속 머무르다가 다시 나이트라이드 트랩에 트랩핑된다. 따라서 본 발명에서의 "case 1"에 의한 전하 로스는 급격히 줄어들게 된다.
"case 2"경우는 나이트라이드 계면부근에 트랩핑되어 있는 정공이 P웰의 밸런스 밴드로 터널링하는 것으로 종래의 소노스 소자경우 터널 옥사이드 두께만 터널링 길이가 되지만 본 발명에서는 터널 옥사이드 두께에다 높은 유전율을 가지는 물질의 두께까지 합한 길이가 터널링 길이가 되기 때문에 본 발명에서의 "case 2"에 의한 전하 로스도 급격히 줄어들게 된다.
"case 4"경우도 마찬가지로 나이트라이드 계면 부근에 트랩핑된 정공이 터널 옥사이드 내부나 터널 옥사이드와 P웰 경계면 에 존재하는 트랩 사이트를 경유하여 터널링하는 것으로 본 발명에서는 중간에 높은 유전율을 가지는 물질이 존재하기 때문에 터널링 길이가 길어져 "case 4"에 의한 전하 로스도 급격히 줄어들게 된다.
"case 3"경우 내부 전계에 의해 트랩된 정공들이 비어 있는 트랩으로 이동하면서 나이트라이드 계면으로 이동하게 되나 "case 2"와 "case 4"가 급격히 줄어 들기 때문에 크게 영향을 못 미치게 된다.
따라서 종래의 소노스 구조에서 프로그램 리텐션 모드는 "case 1" 내지 "case 5"가 전하 로스의 주된 요인이었으며 "case 6" 내지 "case 9"는 무시되었던 반면 본 발명에서의 소노스 구조에서 프로그램 리텐션 모드는 "case 1" 내지 "case 5"에 의한 전하 로스는 무시되며 반대로 "case 6" 내지 "case 9"에 의한 전하 로스의 주된 원인이 된다.
따라서 본 발명의 소노스 구조에서 소거 속도는 종래의 소노스 구조에서와 거의 동일한 반면 소거 리텐션 특성은 급격히 개선되게 된다.
이상에서 설명한 바와 같이, 본 발명은 종래의 소노스 소자 구조에다 높은 유전상수와 낮은 트랩 밀도를 가지면서 밴드갭이 나이트라이드보다 다소 큰 물질을 나이트라이드와 터널 옥사이드 사이에 삽입하여 종래의 소노스 소자의 프로그램/소거 속도는 거의 동일하게 유지하면서 프로그램/소거 리텐션 특성을 급격히 개선할 수 있다. 특히, 본 발명의 소노스 소자 구조에서는 나이트라이드와 터널 옥사이드 중간에 삽입되어 있는 높은 유전상수를 가지는 물질 때문 터널링 길이가 증가되어 사이클링에 거의 무관한 리텐션 특성을 나타내게 된다. 또한, 본 발명에서의 소노스 소자 구조에서 리텐션 특성이 급격히 개선 될 뿐만 아니라 터널 옥사이드 두께를 줄이더라도 리텐션 특성에 그렇게 큰 영향을 주지 않음으로 터널 옥사이드 두께를 종래의 소노스 소자에서의 터널 옥사이드 두께보다 낮추어 프로그램/소거 속도를 개선시킬 수도 있다.
Claims (4)
- 삭제
- 삭제
- 삭제
- 블록 옥사이드, 나이트라이드, 및 터널 옥사이드가 적층된 구조를 구비하는 반도체 소자의 소노스 구조에 있어서,상기 나이트라이드와 상기 터널 옥사이드 사이에 삽입되어 리텐션 모드에서 트랩된 전하가 빠져나가지 못하도록 하는 유전체를 구비하며, 상기 유전체의 컨덕션 밴드는 상기 나이트라이드의 컨덕션 밴드보다 0.1eV 더 크고 상기 유전체의 밸런스 밴드는 상기 나이트라이드의 밸런스 밴드보다 0.1eV 낮은 것을 특징으로 하는 반도체 소자의 소노스 구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020053915A KR100701368B1 (ko) | 2002-09-06 | 2002-09-06 | 반도체 소자의 소노스 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020053915A KR100701368B1 (ko) | 2002-09-06 | 2002-09-06 | 반도체 소자의 소노스 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040022083A KR20040022083A (ko) | 2004-03-11 |
| KR100701368B1 true KR100701368B1 (ko) | 2007-03-28 |
Family
ID=37326027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020053915A KR100701368B1 (ko) | 2002-09-06 | 2002-09-06 | 반도체 소자의 소노스 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100701368B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660840B1 (ko) * | 2004-10-08 | 2006-12-26 | 삼성전자주식회사 | 다층의 터널링 장벽층을 포함하는 비휘발성 메모리 소자및 그 제조 방법 |
| KR101177277B1 (ko) | 2006-12-29 | 2012-08-24 | 삼성전자주식회사 | 금속-부도체 전이 물질을 이용한 비휘발성 메모리 소자 |
| KR100937669B1 (ko) * | 2007-12-28 | 2010-01-19 | 주식회사 동부하이텍 | 양자 트랩 비휘발성 메모리 소자 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000029662A (ko) * | 1996-08-01 | 2000-05-25 | 칼 하인쯔 호르닝어 | 비휘발성메모리셀 |
| KR20010045232A (ko) * | 1999-11-03 | 2001-06-05 | 박종섭 | 플래시 메모리 셀 및 그 제조방법 |
-
2002
- 2002-09-06 KR KR1020020053915A patent/KR100701368B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000029662A (ko) * | 1996-08-01 | 2000-05-25 | 칼 하인쯔 호르닝어 | 비휘발성메모리셀 |
| KR20010045232A (ko) * | 1999-11-03 | 2001-06-05 | 박종섭 | 플래시 메모리 셀 및 그 제조방법 |
Non-Patent Citations (2)
| Title |
|---|
| 1020000029662 * |
| 1020010045232 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040022083A (ko) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7129136B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| KR100652401B1 (ko) | 복수의 트랩막들을 포함하는 비휘발성 메모리 소자 | |
| KR100890040B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| US7626226B2 (en) | Method for improving erase saturation in non-volatile memory devices and devices obtained thereof | |
| US20050093054A1 (en) | Non-volatile memory devices and methods of fabricating the same | |
| KR100812933B1 (ko) | Ｓｏｎｏｓ 구조를 갖는 반도체 메모리 소자 및 그것의제조 방법 | |
| US4868632A (en) | Nonvolatile semiconductor memory | |
| US20080067577A1 (en) | Multi-trapping layer flash memory cell | |
| JP5160470B2 (ja) | 浮遊トラップ型不揮発性メモリ素子 | |
| US8592892B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| KR100937669B1 (ko) | 양자 트랩 비휘발성 메모리 소자 | |
| US6844589B2 (en) | Non-volatile SONOS memory device and method for manufacturing the same | |
| US20030134476A1 (en) | Oxide-nitride-oxide structure | |
| WO2003030264A1 (en) | Non volatile memory cell structure using multilevel trapping dielectric | |
| JP2009135494A (ja) | 消去飽和について改善したイミュニティを備えた不揮発性メモリデバイスおよびその製造方法 | |
| US6204125B1 (en) | Method of forming a gate in a stack gate flash EEPROM cell | |
| KR100745400B1 (ko) | 게이트 구조 및 이를 형성하는 방법, 비휘발성 메모리 장치및 이의 제조 방법 | |
| US7586137B2 (en) | Non-volatile memory device and method of fabricating the same | |
| KR100632461B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR100827201B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US6207506B1 (en) | Nonvolatile memory and method for fabricating the same | |
| KR100701368B1 (ko) | 반도체 소자의 소노스 구조 | |
| KR100886352B1 (ko) | 불휘발성 메모리 장치 및 그 제조 방법 | |
| US7294547B1 (en) | SONOS memory cell having a graded high-K dielectric | |
| US7118967B1 (en) | Protection of charge trapping dielectric flash memory devices from UV-induced charging in BEOL processing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120221 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |