KR100696548B1 - Flat panel display device and manufacturing method thereof - Google Patents

Flat panel display device and manufacturing method thereof Download PDF

Info

Publication number
KR100696548B1
KR100696548B1 KR1020050120915A KR20050120915A KR100696548B1 KR 100696548 B1 KR100696548 B1 KR 100696548B1 KR 1020050120915 A KR1020050120915 A KR 1020050120915A KR 20050120915 A KR20050120915 A KR 20050120915A KR 100696548 B1 KR100696548 B1 KR 100696548B1
Authority
KR
South Korea
Prior art keywords
metal substrate
insulating film
layer
flat panel
panel display
Prior art date
Application number
KR1020050120915A
Other languages
Korean (ko)
Inventor
정창용
강태욱
임충열
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050120915A priority Critical patent/KR100696548B1/en
Application granted granted Critical
Publication of KR100696548B1 publication Critical patent/KR100696548B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

A flat panel display device and a method for manufacturing the same are provided to prevent a problem such as an electric short between a substrate and a device or crystallization by solving a surface roughness problem of a metal surface. A method for manufacturing a flat panel display device includes the steps of: forming an insulating layer on a metal substrate(10); smoothing a surface of the insulating layer by processing an upper surface of the insulating layer; and forming a light emitting device on the insulating layer, wherein the upper surface of the metal surface has a roughness. The smoothing process is performed by etching the upper surface of the insulating layer with a BOE(Buffer Oxide Etchant).

Description

평판 표시장치 및 그 제조방법{Flat panel display device and manufacturing method thereof}Flat panel display device and manufacturing method

도 1a 내지 도 1c는 종래의 메탈 기판의 표면 평활 처리방법의 일 예를 순차로 도시한 단면도들,1A to 1C are cross-sectional views sequentially illustrating an example of a method for smoothing a surface of a conventional metal substrate;

도 2a 내지 도 2c는 본 발명에 따른 메탈 기판의 표면 평활 처리방법의 일 예를 순차로 도시한 단면도들,2a to 2c are cross-sectional views sequentially showing an example of the surface smoothing treatment method of a metal substrate according to the present invention;

도 3은 도 2a 내지 도 2c에 따라 제조된 메탈 기판을 이용한 본 발명의 평판 표시장치의 일 실시예인 유기 발광 표시장치를 개략적으로 도시한 단면도.3 is a cross-sectional view schematically illustrating an organic light emitting display device as an example of a flat panel display device of the present invention using a metal substrate manufactured according to FIGS. 2A to 2C.

본 발명은 평판 표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 메탈 기판을 이용한 평판 표시장치 및 그 제조방법에 관한 것이다. The present invention relates to a flat panel display and a manufacturing method thereof, and more particularly, to a flat panel display using a metal substrate and a method for manufacturing the same.

통상적으로 유기 전계 발광 표시장치, TFT-LCD 등과 같은 평판형 표시장치는 구동특성상 초박형화 및 플랙시블화가 가능하여 이에 대한 많은 연구가 이루어지고 있다. In general, a flat panel display such as an organic light emitting display, a TFT-LCD, and the like can be ultra-thin and flexible in view of driving characteristics, and thus many studies have been made.

상기 평판 표시장치가 박형화 및 연성을 갖도록 하기 위해서는 플랙시블한 기판을 사용하게 되는데, 이러한 플랙시블한 기판으로는 일반적으로 합성수지재로 이루어진 기판이 사용된다. 그러나 평판형 표시장치들은 그 특성에 따라 유기막, 구동을 위한 박막 트렌지스터층, 전극층, 또는 배향막 등 다양한 구조를 구비하고 있기 때문에, 이들을 형성하기 위한 매우 까다로운 공정조건도 거쳐야 한다. 따라서, 합성수지재의 기판을 이용하는 경우 상기와 같은 공정조건에 의해 기판이 변형되거나 기판 상에 형성되는 박막층들이 변형되는 문제점이 있다. In order to make the flat panel display thin and flexible, a flexible substrate is used. As the flexible substrate, a substrate made of a synthetic resin material is generally used. However, since the flat panel display devices have various structures such as an organic film, a thin film transistor layer for driving, an electrode layer, or an alignment film according to their characteristics, a very difficult process condition for forming them is also required. Therefore, when the substrate of the synthetic resin material is used, the substrate is deformed or the thin film layers formed on the substrate are deformed by the above process conditions.

이러한 합성수지재 기판의 한계를 극복하기 위해, 최근에는 상기 합성수지재 기판 대신 메탈 호일을 기판으로 사용하는 기술이 연구 중이다.In order to overcome the limitations of the synthetic resin substrate, a technique of using a metal foil as a substrate instead of the synthetic resin substrate has recently been studied.

이 메탈 호일을 기판으로 사용하는 경우, 전면 발광형 구조로 사용하기에 충분하며, 아모퍼스 실리콘을 폴리 실리콘으로 결정화하는 등의 고온 공정을 행해도 되기 때문에, 공정 조건에 비교적 덜 민감할 수 있다.When the metal foil is used as a substrate, it is sufficient to be used as a top emission type structure, and may be relatively less sensitive to process conditions because a high temperature process such as crystallization of amorphous silicon with polysilicon may be performed.

그러나, 이러한 메탈 기판의 큰 문제는 그 표면이 갖고 있는 표면 거칠기이다. 즉, 메탈 기판의 표면은 도 1a에서 볼 수 있듯이, 표면에 무수히 많은 뾰족한 돌기(11)들을 갖고 있어, 이 돌기(11)들에 의해 절연막을 개재하여 상부에 형성된 소자들이 메탈 기판(10)과 전기적 쇼트를 일으키거나, 아모퍼스 실리콘을 폴리 실리콘으로 결정화할 때에 결정화에 문제를 일으킬 수 있다.However, a major problem of such a metal substrate is the surface roughness of the surface. That is, the surface of the metal substrate has a myriad of pointed protrusions 11 on the surface, as shown in FIG. 1A, so that the elements formed thereon through the insulating film by the protrusions 11 are separated from the metal substrate 10. It may cause an electrical short or may cause a problem in crystallization when amorphous silicon is crystallized to polysilicon.

이 때문에, 메탈 기판은 그 표면을 평활하게, 즉, 매끄럽게 가공하여 사용한다.For this reason, a metal substrate is used by processing the surface smoothly, ie, smoothly.

도 1a 내지 도 1c는 종래에 일반적으로 사용되던 메탈 기판(10)의 평활 방법으로, 도 1a에서 볼 수 있듯이, 돌기(11)들이 삐죽 삐죽 솟아 있는 메탈 기판(10) 의 표면을 통상의 CMP(Chemical Mechanical Polishing)방법으로 가공하여 매끄럽게 처리한 후, 이 가공된 메탈 기판(10) 상에 도 1c에서 볼 수 있듯이, 무기 또는 유기 화합물로 버퍼층(20)을 형성한다.1A to 1C illustrate a smoothing method of a metal substrate 10, which is generally used in the related art. As shown in FIG. 1A, the surface of the metal substrate 10 having the protrusions 11 swelling up may be a conventional CMP ( After the process is performed smoothly by chemical mechanical polishing), the buffer layer 20 is formed of an inorganic or organic compound, as shown in FIG. 1C, on the processed metal substrate 10.

그런데, 이러한 종래의 방법의 경우, CMP 처리가 매우 고가로 진행되기 때문에, 실제 적용되기 어려운 한계가 있다.By the way, in the case of such a conventional method, since the CMP process is very expensive, there is a limit that is difficult to apply in practice.

또한, 위 방법 외에 버퍼층(20)으로 SOG와 같은 절연막을 두껍게 형성하는 방법도 있으나, 이 경우에도 두꺼운 SOG의 형성이 고가로 진행되므로, 양산성이 떨어진다.In addition to the above method, there is also a method of forming a thick insulating film such as SOG as the buffer layer 20, but in this case, since the formation of a thick SOG proceeds at a high cost, it is inferior in mass productivity.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 메탈 기판의 표면 거칠기 문제를 간단하게 해결할 수 있는 평판 표시장치를 제공하는 데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a flat panel display device that can easily solve the problem of surface roughness of a metal substrate.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 메탈 기판 상에 절연막을 형성하는 단계와, 상기 절연막 상면을 가공해 표면을 평활하게 하는 단계와, 상기 절연막 상에 발광 소자를 형성하는 단계를 포함하는 평판 표시장치의 제조방법을 제공한다.In order to achieve the above object, the present invention includes the steps of forming an insulating film on a metal substrate, processing the upper surface of the insulating film to smooth the surface, and forming a light emitting element on the insulating film A manufacturing method of a flat panel display device is provided.

본 발명은 또한 전술한 목적을 달성하기 위하여, 메탈 기판과, 상기 메탈 기판 상에 형성된 절연막과, 상기 절연막 상에 형성된 발광 소자를 포함하고, 상기 메탈 기판은 그 표면에 평활 공정이 이루어지지 않은 상태이고, 상기 절연막은 그 상면이 매끄럽게 가공된 것인 평판 표시장치를 제공한다.The present invention also comprises a metal substrate, an insulating film formed on the metal substrate, and a light emitting element formed on the insulating film in order to achieve the above object, the metal substrate is a state that is not smoothed to the surface And the insulating film is smoothly processed on its top surface.

이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 보다 상세히 설명한다 . Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2c는 본 발명의 바람직한 일 실시예에 따른 평판 표시장치용 메탈 기판을 제조하는 과정을 순차로 도시한 단면도이다.2A through 2C are cross-sectional views sequentially illustrating a process of manufacturing a metal substrate for a flat panel display device according to an exemplary embodiment of the present invention.

도 2a에서 볼 수 있듯이, 표면에 복수개의 돌기(11)가 솟아 있는 메탈 기판(10)을 준비한다. 이 메탈 기판(10)은 스테인레스 스틸, Ti, Mo, Invar합금, Inconel 합금, 및 Kovar 합금으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있는 데, 바람직하게는 스테인레스 스틸이 사용될 수 있다.As shown in FIG. 2A, a metal substrate 10 having a plurality of protrusions 11 formed on a surface thereof is prepared. The metal substrate 10 may include at least one selected from the group consisting of stainless steel, Ti, Mo, Invar alloy, Inconel alloy, and Kovar alloy. Preferably, stainless steel may be used.

이 메탈 기판(10)에 솟아 있는 돌기(11)들은 메탈 기판(10)의 표면 거칠기에 의해 형성되어 있는 것으로, 그 평균 높이는 대략 1,000Å 정도이다. 이러한 메탈 기판(10)은 그 표면이 어느 정도 가공될 수도 있는 데, CMP와 같은 고도 평활 가공은 행하지 않은 상태가 된다.The protrusions 11 rising on the metal substrate 10 are formed by the surface roughness of the metal substrate 10, and the average height thereof is about 1,000 m 3. The surface of the metal substrate 10 may be processed to some extent, but the state of the metal substrate 10 is not subjected to the high smoothing process such as CMP.

이러한 상태의 메탈 기판(10) 상에 도 2b에서 볼 수 있듯이, 절연 물질로 버퍼층(20)을 형성한다. 이 버퍼층(20)은 유기화합물 또는 무기화합물로 형성될 수 있는 데, 그 두께가 상기 메탈 기판(10)의 돌기(11)의 두께보다 두꺼울 정도로 형성한다.As shown in FIG. 2B, the buffer layer 20 is formed of an insulating material on the metal substrate 10 in this state. The buffer layer 20 may be formed of an organic compound or an inorganic compound, and the thickness of the buffer layer 20 is greater than the thickness of the protrusion 11 of the metal substrate 10.

이렇게 표면 가공이 되지 않은 메탈 기판(10) 상에 버퍼층(20)을 형성할 경우, 메탈 기판(10)의 표면 상태가 버퍼층(20)에 전달되어 버퍼층(20)도 그 표면이 거칠게 된다. 따라서, 버퍼층(20)의 표면에도 돌기(21)들이 솟아 있게 된다.When the buffer layer 20 is formed on the metal substrate 10 which is not surface-processed as described above, the surface state of the metal substrate 10 is transferred to the buffer layer 20, and the surface of the buffer layer 20 is rough. Therefore, the protrusions 21 also rise on the surface of the buffer layer 20.

이 상태에서, 도 2c에서 볼 수 있듯이, 버퍼층(20)의 표면을 가공한다. 버퍼층(20) 표면은 BOE(Buffered Oxide Etchant)로 에칭해 표면을 매끄럽게 가공한다. BOE는 HF:NH4F:DI(DeIonized Water)가 6:30:64 wt%가 되도록 혼합된 것을 사용할 수 있다.In this state, as shown in FIG. 2C, the surface of the buffer layer 20 is processed. The surface of the buffer layer 20 is etched with BOE (Buffered Oxide Etchant) to smoothly process the surface. The BOE may be a mixture of HF: NH4F: DI (DeIonized Water) is 6:30:64 wt%.

에칭된 버퍼층(20)의 표면은 플라즈마 처리한다.The surface of the etched buffer layer 20 is plasma treated.

이렇게 형성할 경우, 버퍼층(20)의 표면이 매끄럽게 형성되게 되어, 메탈 기판(10)의 표면 거칠기 문제를 간단히 해결할 수 있게 되고, 전술한 종래기술의 경우보다 저렴하게 표면 가공을 할 수 있게 된다.In this case, the surface of the buffer layer 20 is smoothly formed, so that the problem of the surface roughness of the metal substrate 10 can be easily solved, and the surface processing can be performed at a lower cost than in the case of the related art.

도 3은 도 2a 내지 도 2c에 따라 제조된 메탈 기판(10) 및 버퍼층(20) 상에 유기 발광 표시장치를 형성한 상태를 도시한 것이다.FIG. 3 illustrates a state in which an organic light emitting display device is formed on the metal substrate 10 and the buffer layer 20 manufactured according to FIGS. 2A to 2C.

버퍼층(20) 상에 소정의 패턴으로 배열된 반도체 활성층(31)이 형성된 후, 반도체 활성층(31)이 게이트 절연층(32)에 의해 매립된다. 반도체 활성층(31)은 소스 영역(31b)과 드레인 영역(31c)을 갖고, 그 사이에 채널 영역(31a)을 더 포함한다. 이러한 반도체 활성층(31)은 버퍼층(20) 상에 비정질 실리콘막을 형성한 후, 이를 결정화하여 다결정질 실리콘막으로 형성하고, 이 다결정질 실리콘막을 패터닝하여 형성할 수 있다. 상기 반도체 활성층(31)은 구동 TFT(M1), 스위칭 TFT(M2) 등 TFT 종류에 따라, 그 소스 및 드레인 영역(31b)(31c)이 불순물에 의해 도핑된다. 도 2 및 도 5에 따른 실시예에서는 PMOS형 구동 TFT(M1)를 도시하였으나, 반드시 이에 한정되는 것은 아니며, NMOS형으로도 형성될 수 있음은 물론이다.After the semiconductor active layer 31 arranged in a predetermined pattern is formed on the buffer layer 20, the semiconductor active layer 31 is embedded by the gate insulating layer 32. The semiconductor active layer 31 has a source region 31b and a drain region 31c, and further includes a channel region 31a therebetween. The semiconductor active layer 31 may be formed by forming an amorphous silicon film on the buffer layer 20, crystallizing it into a polycrystalline silicon film, and patterning the polycrystalline silicon film. The source and drain regions 31b and 31c of the semiconductor active layer 31 are doped with impurities according to the type of TFT such as the driving TFT M1 and the switching TFT M2. 2 and 5 illustrate the PMOS type driving TFT M1, but the present invention is not limited thereto, and the PMOS type driving TFT M1 may be formed as an NMOS type.

상기 게이트 절연층(32)의 상면에는 상기 반도체 활성층(31)과 대응되는 게 이트 전극(33)과 이를 매립하는 층간 절연층(34)이 형성된다. The gate electrode 33 corresponding to the semiconductor active layer 31 and the interlayer insulating layer 34 filling the gate insulating layer 32 are formed on the upper surface of the gate insulating layer 32.

그리고, 상기 층간 절연층(34)과 게이트 절연층(32)에 콘택홀을 형성한 후, 층간 절연층(34) 상에 소스 전극(35) 및 드레인 전극(36)을 각각 소스 영역(31b) 및 드레인 영역(31c)에 콘택되도록 형성한다. After contact holes are formed in the interlayer insulating layer 34 and the gate insulating layer 32, the source electrode 35 and the drain electrode 36 are respectively formed on the interlayer insulating layer 34. And the drain region 31c.

이렇게 형성된 박막 트랜지스터(TFT)의 상부로는 패시베이션막(37)이 형성되고, 이 패시베이션막(37) 상부에 유기 발광 소자(OLED)의 화소 전극(41)이 형성된다. 이 화소 전극(41)은 패시베이션막(37)에 형성된 비아 홀에 의해 박막 트랜지스터(TFT)의 드레인 전극(36)에 콘택된다. 상기 패시베이션막(37)은 무기물 및/또는 유기물로 형성될 수 있는 데, 도 3에서와 같이, 하부 막의 굴곡에 관계없이 상면이 평탄하게 되도록 평탄화막으로 형성될 수도 있는 반면, 하부에 위치한 막의 굴곡을 따라 굴곡이 가도록 형성될 수 있다.The passivation film 37 is formed on the thin film transistor TFT, and the pixel electrode 41 of the organic light emitting diode OLED is formed on the passivation film 37. The pixel electrode 41 is contacted with the drain electrode 36 of the thin film transistor TFT by the via hole formed in the passivation film 37. The passivation film 37 may be formed of an inorganic material and / or an organic material. As shown in FIG. 3, the passivation film 37 may be formed as a flattening film so that the top surface is flat regardless of the bending of the lower film. It may be formed to go along the bend.

패시베이션막(37) 상에 화소 전극(41)을 형성한 후에는 이 화소 전극(41) 및 패시베이션막(37)을 덮도록 화소 정의막(38)이 유기물 및/또는 무기물에 의해 형성되고, 화소전극(41)이 노출되도록 개구된다.After the pixel electrode 41 is formed on the passivation film 37, the pixel defining layer 38 is formed of an organic material and / or an inorganic material so as to cover the pixel electrode 41 and the passivation film 37. The electrode 41 is opened so as to be exposed.

그리고, 적어도 상기 화소 전극(41) 상에 유기 발광층층(42) 및 대향 전극(43)이 형성된다.The organic emission layer 42 and the counter electrode 43 are formed on at least the pixel electrode 41.

상기 화소 전극(41)은 애노우드 전극의 기능을 하고, 상기 대향 전극(43)은 캐소오드 전극의 기능을 하는 데, 물론, 이들 화소 전극(41)과 대향 전극(43)의 극성은 반대로 되어도 무방하다. The pixel electrode 41 functions as an anode electrode, and the counter electrode 43 functions as a cathode electrode. Of course, the polarities of the pixel electrode 41 and the counter electrode 43 may be reversed. It's okay.

상기 화소 전극(41)은 일함수가 높은 재료로 형성될 수 있는 데, ITO, IZO, In2O3, 및 ZnO 등의 투명 도전체를 포함하도록 형성될 수 있다.The pixel electrode 41 may be formed of a material having a high work function, and may be formed to include transparent conductors such as ITO, IZO, In 2 O 3, and ZnO.

대향 전극(43)은 일함수가 낮은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물 등의 금속재를 포함하도록 구비될 수 있다.The counter electrode 43 may be provided to include metal materials such as Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, and compounds thereof having a low work function.

상기 화소 전극(41)과 대향 전극(43)은 상기 유기층(42)에 의해 서로 절연되어 있으며, 유기층(42)에 서로 다른 극성의 전압을 가해 유기층(42)에서 발광이 이뤄지도록 한다.The pixel electrode 41 and the counter electrode 43 are insulated from each other by the organic layer 42, and light is emitted from the organic layer 42 by applying voltages having different polarities to the organic layer 42.

상기 유기층(42)은 저분자 또는 고분자 유기막이 사용될 수 있다. 저분자 유기막을 사용할 경우, 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다. 이 때, 홀 주입층, 홀 수송층, 전자 수송층, 및 전자 주입층 등은 공통층으로서, 적, 녹, 청색의 픽셀에 공통으로 적용될 수 있다. 따라서, 도 3과는 달리, 이들 공통층들은 대향전극(43)과 같이, 전체 픽셀들을 덮도록 형성될 수 있다.The organic layer 42 may be a low molecular or high molecular organic film. When using a low molecular organic film, a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), an electron injection layer (EIL) : Electron Injection Layer) can be formed by stacking single or complex structure, and usable organic materials are copper phthalocyanine (CuPc), N, N-di (naphthalen-1-yl) -N, N '-Diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine: NPB), tris-8-hydroxyquinoline aluminum ( Alq3) can be used in various ways. These low molecular weight organic films are formed by the vacuum deposition method. In this case, the hole injection layer, the hole transport layer, the electron transport layer, the electron injection layer and the like can be commonly applied to red, green, and blue pixels as a common layer. Thus, unlike FIG. 3, these common layers may be formed to cover the entire pixels, such as the counter electrode 43.

고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.In the case of the polymer organic film, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and polyvinylvinylene (PPV) and polyfluorene are used as the emitting layer. Polymer organic materials such as (Polyfluorene) are used and can be formed by screen printing or inkjet printing.

상기와 같은 유기층은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.The organic layer as described above is not necessarily limited thereto, and various embodiments may be applied.

이렇게 유기 발광 소자(OLED)를 형성한 후에는, 이를 밀봉하여 외기로부터 차단한다. After the organic light emitting diode OLED is formed, the organic light emitting diode OLED is sealed and shielded from outside air.

이러한 본 발명에 따른 유기 발광 표시장치의 경우에도 메탈 기판(10)은 표면이 CMP 처리되지 않은 것이기 때문에, 표면 거칠기가 큰 상태로 유지되어 있다.In the organic light emitting diode display according to the present invention, since the surface of the metal substrate 10 is not CMP treated, the surface roughness is maintained in a large state.

상기한 실시예들은 유기 발광 표시장치에 대하여 기술되었으나, 유기 발광 표시장치 이외에 액정 표시장치 등 다양한 종류의 평판 표시장치에도 적용될 수 있다.Although the above embodiments have been described with respect to an organic light emitting display, the present invention can be applied to various kinds of flat panel displays such as a liquid crystal display in addition to the organic light emitting display.

상기한 바와 같은 본 발명에 따르면, 고가의 CMP 처리를 하지 않고도, 메탈 기판의 표면 거칠기 문제를 해결할 수 있게 되어, 기판과 소자의 전기적 쇼트나, 결정화 문제 등을 사전에 예방할 수 있게 된다.According to the present invention as described above, it is possible to solve the surface roughness problem of the metal substrate without expensive CMP treatment, it is possible to prevent the electrical short, crystallization problem and the like of the substrate and the device in advance.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Therefore, the true scope of protection of the present invention should be defined only by the appended claims.

Claims (11)

메탈 기판 상에 절연막을 형성하는 단계;Forming an insulating film on the metal substrate; 상기 절연막 상면을 가공해 표면을 평활하게 하는 단계; 및Processing the upper surface of the insulating film to smooth the surface; And 상기 절연막 상에 발광 소자를 형성하는 단계;를 포함하고,Forming a light emitting element on the insulating film; 상기 메탈 기판은 그 상면이 거칠게 되어 있는 평판 표시장치의 제조방법.And the metal substrate has a roughened top surface thereof. 제1항에 있어서,The method of claim 1, 상기 메탈 기판의 상면의 표면 거칠기는 1,000Å 인 평판 표시장치의 제조방법.The surface roughness of the upper surface of the metal substrate is a manufacturing method of a flat panel display device. 제1항에 있어서,The method of claim 1, 상기 절연막을 형성하는 단계는 상기 메탈 기판의 표면을 매끄럽게 하는 공정이 이루어지지 않은 상태에서 이루어지는 단계인 평판 표시장치의 제조방법.And forming the insulating layer is performed in a state where a process of smoothing the surface of the metal substrate is not performed. 제 1항에 있어서,The method of claim 1, 상기 절연막 상면을 가공해 표면을 평활하게 하는 단계는 상기 절연막의 표면을 BOE(Buffered Oxide Etchant)로 에칭하여 표면이 매끄럽게 되도록 하는 단계인 평판 표시장치의 제조방법.The step of smoothing the surface by processing the upper surface of the insulating film is a step of etching the surface of the insulating film with BOE (Buffered Oxide Etchant) to smooth the surface. 제 4 항에 있어서,The method of claim 4, wherein 상기 절연막 상면을 가공해 표면을 평활하게 하는 단계는 상기 절연막의 표면을 플라즈마 처리하는 단계를 포함하는 평판 표시장치의 제조방법.Processing the upper surface of the insulating film to smooth the surface includes performing a plasma treatment on the surface of the insulating film. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 절연막은 무기 화합물 또는 유기 화합물을 포함하는 평판 표시장치의 제조방법.And the insulating film includes an inorganic compound or an organic compound. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 메탈 기판은 스테인레스 스틸, Ti, Mo, Invar합금, Inconel 합금, 및 Kovar 합금으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 평판 표시장치의 제조방법.And the metal substrate comprises at least one selected from the group consisting of stainless steel, Ti, Mo, Invar alloy, Inconel alloy, and Kovar alloy. 메탈 기판;Metal substrates; 상기 메탈 기판 상에 형성된 절연막; 및An insulating film formed on the metal substrate; And 상기 절연막 상에 형성된 발광 소자;를 포함하고,A light emitting element formed on the insulating film; 상기 메탈 기판은 그 표면에 평활 공정이 이루어지지 않은 상태이고, 상기 절연막은 그 상면이 매끄럽게 가공된 것인 평판 표시장치.The metal substrate is a state in which a smoothing process is not performed on its surface, and the insulating film is a flat upper surface thereof is processed smoothly. 제 8 항에 있어서,The method of claim 8, 상기 절연막은 무기 화합물 또는 유기 화합물을 포함하는 평판 표시장치.And the insulating layer includes an inorganic compound or an organic compound. 제8항에 있어서,The method of claim 8, 상기 메탈 기판은 스테인레스 스틸, Ti, Mo, Invar합금, Inconel 합금, 및 Kovar 합금으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 평판 표시장치.And the metal substrate comprises at least one selected from the group consisting of stainless steel, Ti, Mo, Invar alloy, Inconel alloy, and Kovar alloy. 제8항 내지 제10항 중 어느 한 항에 있어서,The method according to any one of claims 8 to 10, 상기 메탈 기판의 상면의 표면 거칠기는 1,000Å 인 평판 표시장치.And a surface roughness of the upper surface of the metal substrate is 1,000 GPa.
KR1020050120915A 2005-12-09 2005-12-09 Flat panel display device and manufacturing method thereof KR100696548B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050120915A KR100696548B1 (en) 2005-12-09 2005-12-09 Flat panel display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050120915A KR100696548B1 (en) 2005-12-09 2005-12-09 Flat panel display device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR100696548B1 true KR100696548B1 (en) 2007-03-19

Family

ID=41623668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050120915A KR100696548B1 (en) 2005-12-09 2005-12-09 Flat panel display device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100696548B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9609758B2 (en) 2012-12-10 2017-03-28 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050067947A (en) * 2003-12-29 2005-07-05 오리온전기 주식회사 Organic electroluminescent device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050067947A (en) * 2003-12-29 2005-07-05 오리온전기 주식회사 Organic electroluminescent device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9609758B2 (en) 2012-12-10 2017-03-28 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100683791B1 (en) Thin film transistor substrate and flat panel display apparatus
US9166191B2 (en) Display device, method of manufacturing the display device and carrier substrate for manufacturing display device
US9502517B2 (en) Array substrate and fabrication method thereof, and display device
US9048257B2 (en) Backplane for flat panel display apparatus, flat panel display apparatus, and method of manufacturing the backplane
US8847231B2 (en) Organic light emitting display device and manufacturing method for the same
EP1921678B1 (en) Method of fabricating an organic light emitting display
KR100824880B1 (en) Organic light emitting display device and manufacturing method thereof and moving device therefor
US9806137B2 (en) Display substrates, methods of manufacturing the same and display devices including the same
KR20070047978A (en) Flat panel display apparatus
KR20090126813A (en) Method of manufacturing oxide semiconductor thin film transistor
US9040964B2 (en) Thin film semiconductor device and organic light-emitting display apparatus
KR20110057985A (en) Flexible display apparatus and method thereof
TW201301500A (en) Organic light-emitting display device and method of manufacturing the same
KR100592302B1 (en) A method of manufacturing a substrate having a thin film transistor, a substrate having a thin film transistor manufactured thereby, a method of manufacturing a flat panel display device, and a flat panel display device manufactured accordingly
KR100696548B1 (en) Flat panel display device and manufacturing method thereof
KR100647631B1 (en) Method of manufacturing substrate with thin film transistor and method of manufacturing flat panel display device
KR20090120697A (en) Organic light emitting display apparatus and method for manufacturing the same
KR102556021B1 (en) Display apparatus and manufacturing the same
KR100858818B1 (en) Thin film transistor and flat panel display comprising the same
US11315955B2 (en) Thin film transistor substrate, display device having the same, method of manufacturing thin film transistor substrate, and method of manufacturing display device
KR100647606B1 (en) A method of preparing an electroluminescence display device
KR100647629B1 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method
KR100759555B1 (en) Flat panel display apparatus and method of manufacturing the same apparatus
KR100719567B1 (en) Flat display device and manufacturing method thereof
KR100696509B1 (en) Flat display device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 14