KR100695285B1 - 비트라인 이퀄라이즈 신호 구동 회로 및 방법 - Google Patents

비트라인 이퀄라이즈 신호 구동 회로 및 방법 Download PDF

Info

Publication number
KR100695285B1
KR100695285B1 KR1020050093853A KR20050093853A KR100695285B1 KR 100695285 B1 KR100695285 B1 KR 100695285B1 KR 1020050093853 A KR1020050093853 A KR 1020050093853A KR 20050093853 A KR20050093853 A KR 20050093853A KR 100695285 B1 KR100695285 B1 KR 100695285B1
Authority
KR
South Korea
Prior art keywords
voltage
bit line
signal
output
external supply
Prior art date
Application number
KR1020050093853A
Other languages
English (en)
Inventor
정회권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050093853A priority Critical patent/KR100695285B1/ko
Application granted granted Critical
Publication of KR100695285B1 publication Critical patent/KR100695285B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

메모리 셀의 프리차지 상태에서 전류 소모량을 감소시키기 위한 비트라인 이퀄라이즈 신호 구동 회로 및 방법을 제시한다. 본 발명의 비트라인 이퀄라이즈 신호 구동 회로는 외부 공급 전압을 검출하기 위한 전압 검출부, 비트라인 이퀄라이즈 신호 및 전압 검출부의 제 1 출력 신호에 의해 구동되어 전압 검출부에서 검출한 외부 공급 전압의 크기가 소정전압보다 낮은 경우 펌핑전압을 출력하기 위한 제 1 전압 공급부, 비트라인 이퀄라이즈 신호 및 전압 검출부의 제 2 출력 신호에 의해 구동되어 전압 검출부에서 출력한 외부 공급 전압의 크기가 소정전압보다 큰 경우 외부 공급 전압을 출력하기 위한 제 2 전압 공급부 및 비트라인 이퀄라이즈 신호에 의해 구동되어 제 1 전압 공급부 및 제 2 전압 공급부의 출력 전압 중 어느 하나를 비트라인 이퀄라이즈 신호로서 출력하는 출력부를 포함한다. 본 발명에 의하면 프리차지 상태에서 전류 소모를 감소시켜 소자의 전체적인 소비 전력을 낮출 수 있다.
비트라인 이퀄라이즈 신호, 센스앰프

Description

비트라인 이퀄라이즈 신호 구동 회로 및 방법{Bit-line Equalizing Signal Driving Circuit and Driving Method Thereof}
도 1은 일반적인 비트라인 이퀄라이즈 신호 구동 회로도,
도 2는 일반적인 비트라인 센스앰프 드라이버의 회로도,
도 3은 일반적인 메모리 셀 및 비트라인 센스앰프의 회로도,
도 4 및 도 5는 일반적인 비트라인 이퀄라이즈 신호 구동 회로에서 외부 공급 전압에 따른 비트라인 이퀄라이즈 신호의 전압 특성을 설명하기 위한 타이밍도,
도 6은 본 발명의 일 실시예에 의한 비트라인 이퀄라이즈 신호 구동 회로도,
도 7은 도 6에 도시한 전압 공급부 및 출력부의 일 실시예에 의한 상세 회로도,
도 8은 도 6에 도시한 전압 검출부의 일 실시예에 의한 상세 회로도,
도 9 및 도 10은 본 발명에 의한 비트라인 이퀄라이즈 신호 구동 회로에서 외부 공급 전압에 따른 비트라인 이퀄라이즈 신호의 전압 특성을 설명하기 위한 타이밍도, 및
도 11은 본 발명에 의한 비트라인 이퀄라이즈 신호 구동 방법을 설명하기 위한 흐름도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 전압 검출부 110 : 비교기
120 : 반전소자 200 : 제 1 전압 공급부
300 : 제 2 전압 공급부 400 : 출력부
210, 220, 310, 320, 410 : 트랜지스터
본 발명은 비트라인 이퀄라이즈 신호 구동 회로에 관한 것으로, 보다 구체적으로는 메모리 셀의 프리차지 상태에서 전류 소모량을 감소시키기 위한 비트라인 이퀄라이즈 신호 구동 회로 및 방법에 관한 것이다.
일반적으로 메모리 셀 블럭은 하나의 트랜지스터와 하나의 캐패시터로 이루어지는 복수의 메모리 셀로 이루어지며, 트랜지스터의 게이트 단자에 접속되는 워드라인에 의해 메모리 셀을 선택하고, 트랜지스터의 드레인 단자에 접속된 캐패시터로부터 트랜지스터의 소스 단자 인가되는 전압을 증폭함으로써 센싱 과정이 이루어진다. 그리고 센싱 과정이 종료된 후에는 비트라인 이퀄라이즈 신호를 인에이블하여 메모리 셀을 프리차지 상태로 전환시켜야 하는데, 도 1 내지 도 5를 참조하여 일반적인 비트라인 센싱 과정과 프리차지 과정을 설명하면 다음과 같다.
도 1은 일반적인 비트라인 이퀄라이즈 신호 구동 회로도이고, 도 2는 일반적인 비트라인 센스앰프 드라이버의 회로도이며, 도 3은 일반적인 메모리 셀 및 비트 라인 센스앰프의 회로도이다. 그리고, 도 4 및 도 5는 일반적인 비트라인 이퀄라이즈 신호 구동 회로에서 외부 공급 전압에 따른 비트라인 이퀄라이즈 신호의 전압 특성을 설명하기 위한 타이밍도이다.
도 1에 도시한 비트라인 이퀄라이즈 신호(bleq1) 구동 회로는 비트라인 이퀄라이즈-바 신호(bleqb1)가 인에이블됨에 따라, P-타입 트랜지스터(10)가 턴온되고 N-타입 트랜지스터(12)가 턴오프되어, 하이 상태의 비트라인 이퀄라이즈 신호(bleq1)를 출력하는데, 이때 출력 단자에 인가되는 전압은 펌핑 전압(VPP)이 된다. 여기에서, 비트라인 이퀄라이즈-바 신호(bleqb1)는 비트라인 이퀄라이즈 신호(bleq1) 신호의 반전 신호를 의미한다.
또한, 비트라인 이퀄라이즈-바 신호(bleqb1)가 디스에이블되면 P-타입 트랜지스터(10)가 턴오프되고, N-타입 트랜지스터(12)가 턴온되어 출력 단자에 접지 전압(VSS)이 인가됨으로써 로우 상태의 비트라인 이퀄라이즈 신호(bleq1)가 출력된다.
한편, 도 2에 도시한 센스앰프 드라이버는 비트라인 센스앰프(도 3의 20)를 구동하기 위한 제어 신호를 생성하는 역할을 하는 것으로, 비트라인 이퀄라이즈 신호(bleq1)가 하이(high)인 상태에서는 N-타입 트랜스터(102, 104, 106)가 턴온되어 센스앰프 파워라인 신호(rto1)와 센스앰프 접지라인 신호(sb1)의 출력 전압이 제 1 전압(VBLP), 예를 들어 0.7V로 된다.
이후, 비트라인 이퀄라이즈 신호(bleq1)가 로우(low)가 되고 워드라인 선택신호(wl<1>)가 하이가 되어 액티브 동작이 시작됨으로써, 도 3에 도시한 비트라인 쌍(bl, blb)에 차지 쉐어링(charge sharing)이 개시된다.
비트라인 센싱은 메모리 셀(10)에 의해 비트라인 쌍에 쉐어링된 전하량을 센싱하는 것으로, 이를 위해서는 비트라인 쌍(bl, blb)에 인가된 전압을 증폭시켜야 하므로, 비트라인 센스앰프 드라이버 인에이블 신호(sap1 및 san1)를 구동하는데, 제 1 인에이블 신호(sap1)는 로우로 구동하고 제 2 인에이블 신호(sna1)는 하이로 구동한다. 이에 따라, P-타입 트랜지스터(108) 및 N-타입 트랜지스터(110)가 각기 턴온되어 센스앰프 파워라인 신호 출력 단자(rto1)의 전압 레벨이 제 1 전압에서 VCORE에 의한 제 2 전압, 예를 들어 1.4V로 천이한다. 또한, 센스앰프 접지라인 신호 출력 단자(sb1)에 인가되어 있던 전압은 제 1 전압에서 접지전압(VSS)으로 천이한다.
센스앰프 파워라인 신호(rto1) 출력 단자 및 센스앰프 접지라인 신호(sb1) 출력 단자에 인가된 전위는 도 3에 도시한 센스앰프(20)의 전원 소스로 되어, 차지 쉐어링을 시작한 비트라인 쌍(bl, blb)의 전압 레벨을 증폭하여 센싱이 수행되도록 한다.
이후, 워드라인 선택신호(wl<1>)가 디스에이블되고, 도 4 및 도 5에 도시한 제 1 시간(T1,30n 내지 35n 구간), 예를 들어 38.6nsec에 제 1 및 제 2 비트라인 센스앰프 드라이버 인에이블 신호(sap1, san1)가 디스에이블되어 비트라인 센싱 과정이 종료된 후, 제 2 시간(T2, 35n 내지 40n 구간), 예를 들어 40.6nsec에 비트라인 이퀄라이즈-바 신호(bleqb1)가 로우로 천이되면 제 3 시간(40n 내지 45n 구간)(저레벨의 외부 공급 전압이 인가되는 경우, 예를 들어 40.9nsec, 고레벨의 외부 공급 전압이 인가되는 경우, 예를 들어 40.8nsec)에 비트라인 이퀄라이즈 신호(bleq1)가 액티브 상태가 되어 센스앰프 파워라인 신호 출력 단자(rto1) 및 센스앰프 접지라인 신호 출력 단자(sb1)의 전압이 제 1 전압 레벨로 프리차지된다.
한편, 반도체 소자는 전원으로서 외부 공급 전압(VDD)과 접지 전압(VSS)을 외부로부터 공급받고, 소자의 동작에 필요한 고전압은 외부 공급 전압(VDD)를 펌핑시켜 사용하는 것이 일반적이다. 여기에서, 외부 공급 전압(VDD)은 1.6 내지 2.0V로 인가된다.
그리고, 도 1에 도시한 비트라인 이퀄라이즈 신호 구동회로는 비트라인 프리차지 특성을 향상시키기 위하여 외부 공급 전압(VDD)을 증폭시킨 펌핑 전압(VPP)을 전압원으로서 사용하며, 펌핑 전압(VPP)은 3.1 내지 3.5V의 크기를 갖는다.
따라서, 외부 공급 전압이 저레벨(1.6V)로 공급되는 경우에는 비트라인 이퀄라이즈 신호(bleq1) 출력 단자의 전위가 펌핑 전압의 저레벨 전위(3.1V)로 되고, 외부 공급 전압이 고레벨(2.0V)로 공급되는 경우에는 비트라인 이퀄라이즈
신호(bleq1) 출력 단자의 전위가 펌핑 전압의 고레벨 전위(3.5V)로 된다.
이는 도 4 및 도 5로부터 확인할 수 있는데, 도 4에 도시한 것과 같이, 외부 공급 전압이 저레벨(1.6V)로 공급되는 경우 제 3 시간(T3, 40n 내지 45n 구간) 이후에 비트라인 이퀄라이즈 신호(bleq1) 출력 전압이 펌핑 전압(VPP)의 저레벨 전압(VL)인 3.1V가 되는 것을 알 수 있다. 또한, 도 5에서, 외부 공급 전압이 고레벨(2.0V)로 공급되는 경우 제 3 시간(T3, 40n 내지 45n 구간) 이후에 비트라인 이퀄라이즈 신호(bleq1) 출력 전압이 펌핑 전압(VPP)의 고레벨 전압(VH)인 3.5V가 되는 것을 알 수 있다.
이와 같이, 현재의 반도체 메모리 소자는 프리차지 상태에서 외부 공급 전압이 고레벨로 인가되는 경우 펌핑 전압 또한 고레벨로 되어, 비트라인 센스앰프 드라이버를 제어하기 위한 신호인 비트라인 이퀄라이즈 신호가 고전압으로 출력됨으로써 전류소모가 증가하는 문제가 있다. 즉, 프리차지 상태에서 비트라인 이퀄라이즈 신호(bleq1)는 도 2에 도시한 트랜지스터(102, 104, 106)를 턴온시킬 수 있는 전압이면 충분한데도 외부 공급 전압(VDD)이 높은 경우 펌핑 전압(VPP) 또한 높아지기 때문에 불필요한 전류가 소모되는 것이다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 외부 공급 전압의 크기에 따라 비트라인 이퀄라이즈 신호 구동 회로의 전압원을 선택적으로 변경함으로써 메모리 소자의 불필요한 전류 소모를 감소시킬 수 있는 비트라인 이퀄라이즈 신호 구동 회로 및 방법을 제공하는 데 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명은 비트라인 이퀄라이즈 신호 구동 회로는 외부 공급 전압을 검출하기 위한 전압 검출부; 비트라인 이퀄라이즈 신호 및 상기 전압 검출부의 제 1 출력 신호에 의해 구동되어 상기 전압 검출부에서 검출한 외부 공급 전압의 크기가 소정전압보다 낮은 경우 펌핑전압을 출력하기 위한 제 1 전압 공급부; 상기 비트라인 이퀄라이즈 신호 및 상기 전압 검출부의 제 2 출력 신호에 의해 구동되어 상기 전압 검출부에서 출력한 외부 공급 전압의 크기가 소정전압보다 큰 경우 상기 외부 공급 전압을 출력하기 위한 제 2 전압 공급부; 및 상기 비트라인 이퀄라이즈 신호에 의해 구동되어 상기 제 1 전압 공급부 및 상기 제 2 전압 공급부의 출력 전압 중 어느 하나를 비트라인 이퀄라이즈 신호로서 출력하는 출력부;를 포함한다.
또한, 본 발명은 비트라인 이퀄라이즈 신호 구동 방법은 외부 공급 전압의 크기와 소정전압의 크기를 비교하여, 상기 외부 공급 전압이 소정전압보다 낮은 경우에는 비트라인 이퀄라이즈 신호 구동 회로에 펌핑 전압을 인가하는 한편, 상기 외부 공급 전압이 소정전압보다 큰 경우에는 비트라인 이퀄라이즈 신호 구동 회로에 외부 공급 전압을 인가하며, 상기 외부 공급 전압 또는 펌핑 전압 레벨을 갖는 비트라인 이퀄라이즈 신호가 출력되도록 하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명하기로 한다.
도 6은 본 발명의 일 실시예에 의한 비트라인 이퀄라이즈 신호 구동 회로도이다.
도시한 것과 같이, 본 발명에 의한 비트라인 이퀄라이즈 신호 구동 회로는 외부 공급 전압(VDD)의 크기를 검출하기 위한 전압 검출부(100), 비트라인 이퀄라이즈-바 신호(bleqb2) 및 전압 검출부(100)의 제 1 출력 신호(high_det2)에 의해 구동되어 전압 검출부(100)에서 검출한 외부 공급 전압(VDD)의 크기가 소정전압보다 낮은 경우 펌핑전압(VPP)을 출력하기 위한 제 1 전압 공급부(200), 비트라인 이퀄라이즈-바 신호(bleqb2) 및 전압 검출부(100)의 제 2 출력 신호(high_det2b)(제 1 출력 신호의 반전신호)에 의해 구동되어 전압 검출부(100)에서 출력한 외부 공급 전압(VDD)의 크기가 소정전압보다 큰 경우 외부 공급 전압(VDD)을 출력하기 위한 제 2 전압 공급부(300) 및 비트라인 이퀄라이즈-바 신호(bleqb2)에 의해 구동되어 제 1 전압 공급부(200) 및 제 2 전압 공급부(300)의 출력 전압 중 어느 하나를 비트라인 이퀄라이즈 신호(bleq2)로서 출력하는 출력부(400)를 포함한다. 여기에서, 비트라인 이퀄라이즈-바 신호(bleqb2)는 비트라인 이퀄라이즈 신호(bleq2) 신호의 반전 신호를 의미한다.
도 7은 도 6에 도시한 전압 공급부 및 출력부의 일 실시예에 의한 상세 회로도이다.
도시한 것과 같이, 제 1 전압 공급부(200)는 전압 검출부(100)의 제 1 출력 신호(high_det2)에 의해 구동되며 펌핑 전압 단자(VPP)에 접속되는 제 1 P-타입 트랜지스터(210) 및 제 1 P-타입 트랜지스터(210)와 출력부(400)의 출력 노드인 제 1 노드(N1) 간에 접속되며 비트라인 이퀄라이즈-바 신호(bleqb2)에 의해 구동되는 제 2 P-타입 트랜지스터(220)로 이루어진다.
또한, 제 2 전압 공급부(300)는 전압 검출부(100)의 제 2 출력 신호(high_det2b)에 의해 구동되며, 외부 공급 전압 단자(VDD)에 접속되는 제 3 P-타입 트랜지스터(310) 및 제 3 P-타입 트랜지스터(310)와 출력부(400)의 출력 노드인 제 1 노드(N1) 간에 접속되며 비트라인 이퀄라이즈-바 신호(bleqb2)에 의해 구동되는 제 4 P-타입 트랜지스터(320)로 이루어진다.
아울러, 출력부(400)는 제 1 및 제 2 전압 공급부(200, 300)와의 접속 노드인 제 1 노드(N1)와 접지 단자(VSS)간에 접속되어 비트라인 이퀄라이즈-바 신호 (bleqb2)에 의해 구동되는 N-타입 트랜지스터(410)로 이루어진다.
이러한 구성을 갖는 비트라인 이퀄라이즈 신호 구동 회로의 동작을 설명하면 다음과 같다.
먼저, 전압 검출부(100)의 제 1 출력 신호(high_det2)가 로우인 경우, 즉 외부 공급 전압(VDD)의 크기가 소정전압보다 낮은 경우에는 전압 검출부(100)의 제 2 출력 신호(high_det2b)가 하이가 되어, 제 1 전압 공급부(200)의 제 1 P-타입 트랜지스터(210)가 턴온되고 제 2 전압 공급부(300)의 제 3 P-타입 트랜지스터(310)가 턴오프된다. 또한, 비트라인 이퀄라이즈-바 신호(bleqb2)가 인에이블됨에 따라, 제 2 및 제 4 P-타입 트랜지스터(220, 320)가 턴온되고 N-타입 트랜지스터(410)가 턴오프되어, 제 1 노드(N1)에 펌핑 전압(VPP)이 인가되며, 결과적으로 비트라인 이퀄라이즈 신호(bleq2)의 전압은 펌핑 전압(VPP)이 된다.
한편, 전압 검출부(100)의 제 1 출력 신호(high_det2)가 하이인 경우, 즉 외부 공급 전압(VDD)의 크기가 소정전압보다 높은 경우에는 전압 검출부(100)의 제 2 출력 신호(high_det2b)가 로우가 되어, 제 1 전압 공급부(200)의 제 1 P-타입 트랜지스터(210)가 턴오프되고 제 2 전압 공급부(300)의 제 3 P-타입 트랜지스터(310)가 턴온된다. 또한, 비트라인 이퀄라이즈-바 신호(bleqb2)가 인에이블됨에 따라, 제 2 및 제 4 P-타입 트랜지스터(220, 320)가 턴온되고 N-타입 트랜지스터(410)가 턴오프되어, 제 1 노드(N1)에 외부 공급 전압(VDD)이 인가되며, 결과적으로 비트라인 이퀄라이즈 신호(bleq2)의 전압은 외부 공급 전압(VDD)이 된다.
여기에서, 소정전압은 1.8V로 설정하는 것이 바람직하며, 소정전압보다 낮은 외부 공급 전압(예를 들어, 1.6V)이 인가되는 경우에는 펌핑 전압(예를 들어 3.1V)을 비트라인 이퀄라이즈 신호 구동 회로에 공급하고, 소정전압보다 높은 외부 공급 전압(예를 들어, 2.0V)이 인가되는 경우에는 이의 펌핑 전압이 아닌 외부 공급 전압을 그대로 비트라인 이퀄라이즈 신호 구동 회로에 공급함으로써, 비트라인 이퀄라이즈-바 신호(bleqb2)가 인에이블되는 구간, 즉 프리차지 구간에서 과도한 전류가 소모되는 것을 방지할 수 있다.
도 8은 도 6에 도시한 전압 검출부의 일 실시예에 의한 상세 회로도이다.
도시한 것과 같이, 전압 검출부(100)는 외부 공급 전압(VDD)을 입력받아 소정전압과 비교하여 외부 공급 전압(VDD)이 소정전압보다 낮은 경우 하이 상태의 신호를 제 1 출력신호(high_det2)로서 출력하기 위한 비교기(110) 및 비교기의 제 1 출력 신호를 반전시켜 제 2 출력 신호(high_det2b)로서 출력하기 위한 반전 소자(120)를 포함하여 이루어진다.
여기에서, 비교기는 예를 들어 OP앰프로 구성할 수 있으며, 입력전압과 소정전압을 비교하여 하이 또는 로우 상태의 신호를 출력할 수 있는 회로라면 어느 것이든지 채택 가능하다.
도 9 및 도 10은 본 발명에 의한 비트라인 이퀄라이즈 신호 구동 회로에서 외부 공급 전압에 따른 비트라인 이퀄라이즈 신호의 전압 특성을 설명하기 위한 타이밍도이다.
비트라인 센싱 후 워드라인 선택신호가 디스에이블되고, 제 1 시간(T1, 30n 내지 35n 구간), 예를 들어 38.6nsec에 제 1 및 제 2 비트라인 센스앰프 드라이버 인에이블 신호(sap2, san2)가 디스에이블되어 비트라인 센싱 과정이 종료된 다음, 제 2 시간(T2, 35n 내지 40n 구간), 예를 들어 40.6nsec에 비트라인 이퀄라이즈-바 신호(bleqb2)가 로우로 전이되면 제 3 시간(T3, 40n 내지 45n 구간)(저레벨의 외부 공급 전압이 인가되는 경우, 예를 들어 41.2nsec, 고레벨의 외부 공급 전압이 인가되는 경우, 예를 들어 41nsec)에 비트라인 이퀄라이즈 신호(bleq2)가 액티브 상태가 되어 센스앰프 파워라인 신호 출력 단자(rto2) 및 센스앰프 접지라인 신호 출력 단자(sb2)가 제 1 전압 레벨로 프리차지된다.
이때, 도 9에 도시한 것과 같이, 소정전압 보다 낮은 외부 공급 전압(예를 들어, 1.6V)이 인가되는 경우에는 도 6에 도시한 제 1 전압 공급부(200)의 출력 전압에 의한 신호가 비트라인 이퀄라이즈 신호(bleq2)의 출력 전압으로 인가되어 결과적인 출력 전압은 펌핑전압(VPP)이 된다.
반면, 도 10에 도시한 것과 같이 소정전압 보다 높은 외부 공급 전압(예를 들어, 2.0V)이 인가되는 경우에는 도 6에 도시한 제 2 전압 공급부(300)의 출력 전압에 의한 신호가 비트라인 이퀄라이즈 신호(bleq2)의 출력 전압으로 인가되어 결과적인 출력 전압은 외부 공급 전압(VDD)이 된다.
도 11은 본 발명에 의한 비트라인 이퀄라이즈 신호 구동 방법을 설명하기 위한 흐름도이다.
반도체 메모리를 프리차지 상태로 천이시키기 위한 비트라인 이퀄라이즈 신호(bleq2)를 액티브시키기 위하여, 먼저 외부 공급 전압(VDD)의 크기를 검출하고(S101), 검출된 외부 공급 전압(VDD)의 크기와 소정전압의 크기를 비교한다(S103).
비교 결과, 외부 공급 전압(VDD)이 소정전압보다 낮은 경우에는 비트라인 이퀄라이즈 신호 구동 회로에 펌핑 전압(VPP)을 인가하고(S105), 외부 공급 전압(VDD)이 소정전압보다 큰 경우에는 비트라인 이퀄라이즈 신호 구동 회로에 외부 공급 전압(VDD)을 인가한다(S107).
이후, 비트라인 이퀄라이즈 신호 구동 회로를 구동하기 위한 비트라인 이퀄라이즈-바 신호(bleqb2)를 액티브시켜, 비트라인 이퀄라이즈 신호(bleq2)를 출력하는데(S109), 이때 비트라인 이퀄라이즈 신호(bleq2)의 전압은 단계 S105 또는 단계 S107에서 인가된 펌핑 전압(VPP) 또는 외부 공급 전압(VDD)이 된다.
여기에서, 소정전압은 외부 공급 전압(VDD)이 1.6 내지 2.0V의 크기로 인가될 때 1.8V로 설정하는 것이 바람직하다.
아울러, 펌핑 전압을 인가하는 단계(S105)는 펌핑 전압 단자에 접속되며, 외부 공급 전압 검출 신호에 의해 구동되는 제 1 P-타입 트랜지스터 및 제 1 P-타입 트랜지스터와 비트라인 이퀄라이즈 신호 출력 단자 간에 직렬 접속되며 비트라인 이퀄라이즈-바 신호(bleqb2)에 의해 구동되는 제 2 P-타입 트랜지스터를 이용하여 수행할 수 있다.
또한, 외부 공급 전압을 인가하는 단계(S107)는 외부 공급 전압 단자에 접속되어 외부 공급 전압 검출 신호의 반전 신호에 의해 구동되는 제 3 P-타입 트랜지스터 및 제 3 P-타입 트랜지스터와 비트라인 이퀄라이즈 신호 출력 단자 간에 직렬 접속되며 비트라인 이퀄라이즈-바 신호(bleqb2)에 의해 구동되는 제 4 P-타입 트랜지스터를 이용하여 수행할 수 있다.
아울러, 비트라인 이퀄라이즈 신호(bleq2)를 출력하는 단계(S109)는 비트라인 이퀄라이즈 신호(bleq2) 출력 단자와 접지 단자 간에 접속되어 비트라인 이퀄라이즈-바 신호(bleqb2)에 의해 구동되는 N-타입 트랜지스터에 의해 수행할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 의하면 메모리 소자의 프리차지 상태에서 외부 공급 전압이 소정전압보다 낮은 경우에는 펌핑 전압을 이용하여 프리차지 상태를 유지하고, 외부 공급 전압이 소정전압보다 큰 경우에는 외부 공급 전압을 이용하여 프리차지 상태를 유지함으로써, 프리차지 상태에서 전류 소모를 감소시켜 소자의 전체적인 소비 전력을 낮출 수 있는 이점이 있다.

Claims (7)

  1. 비트라인 이퀄라이즈 신호 구동 회로로서,
    외부 공급 전압을 검출하기 위한 전압 검출부;
    비트라인 이퀄라이즈 신호 및 상기 전압 검출부의 제 1 출력 신호에 의해 구동되어 상기 전압 검출부에서 검출한 외부 공급 전압의 크기가 소정전압보다 낮은 경우 펌핑전압을 출력하기 위한 제 1 전압 공급부;
    상기 비트라인 이퀄라이즈 신호 및 상기 전압 검출부의 제 2 출력 신호에 의해 구동되어 상기 전압 검출부에서 출력한 외부 공급 전압의 크기가 소정전압보다 큰 경우 상기 외부 공급 전압을 출력하기 위한 제 2 전압 공급부; 및
    상기 비트라인 이퀄라이즈 신호에 의해 구동되어 상기 제 1 전압 공급부 및 상기 제 2 전압 공급부의 출력 전압 중 어느 하나를 비트라인 이퀄라이즈 신호로서 출력하는 출력부;
    를 포함하는 것을 특징으로 하는 비트라인 이퀄라이즈 신호 구동 회로.
  2. 제 1 항에 있어서,
    상기 제 1 전압 공급부는 상기 전압 검출부의 제 1 출력 신호에 의해 구동되며 펌핑 전압 단자에 접속되는 제 1 P-타입 트랜지스터; 및
    상기 제 1 P-타입 트랜지스터와 출력부의 출력 노드 간에 접속되며 상기 비트라인 이퀄라이즈 신호에 의해 구동되는 제 2 P-타입 트랜지스터;
    를 포함하는 것을 특징으로 하는 비트라인 이퀄라이즈 신호 구동 회로.
  3. 제 1 항에 있어서,
    상기 제 2 전압 공급부는 상기 전압 검출부의 제 2 출력 신호에 의해 구동되며, 외부 공급 전압 단자에 접속되는 제 3 P-타입 트랜지스터; 및
    상기 제 3 P-타입 트랜지스터와 상기 출력부의 출력 노드 간에 접속되며 상기 비트라인 이퀄라이즈 신호-비에 의해 구동되는 제 4 P-타입 트랜지스터;
    를 포함하는 것을 특징으로 하는 비트라인 이퀄라이즈 신호 구동 회로.
  4. 제 1 항에 있어서,
    상기 출력부는 상기 비트라인 이퀄라이즈 신호 출력 단자와 접지 단자간에 접속되어 상기 비트라인 이퀄라이즈 신호에 의해 구동되는 N-타입 트랜지스터를 포함하는 것을 특징으로 하는 비트라인 이퀄라이즈 신호 구동 회로.
  5. 제 1 항에 있어서,
    상기 전압 검출부는 외부 공급 전압을 입력받아 소정전압과 비교하여 상기 외부 공급 전압이 소정전압보다 낮은 경우 제 1 출력신호를 출력하기 위한 비교기; 및
    상기 비교기의 제 1 출력 신호를 반전시켜 제 2 출력 신호로서 출력하기 위한 반전 소자;
    를 포함하여 이루어지는 것을 특징으로 하는 비트라인 이퀄라이즈 신호 구동 회로.
  6. 외부 공급 전압을 검출하기 위한 전압 검출부, 및 상기 전압 검출부에서 검출된 전압에 의해 펌핑 전압 또는 외부 공급 전압을 출력하는 출력부를 포함하는 비트라인 이퀄라이즈 신호 구동 회로의 구동방법으로서,
    외부 공급 전압의 크기와 소정전압의 크기를 비교하는 단계; 및
    상기 외부 공급 전압이 상기 소정전압보다 낮은 경우에는 비트라인 이퀄라이즈 신호로서 상기 펌핑 전압을 인가하고, 상기 외부 공급 전압이 소정전압보다 큰 경우에는 상기 비트라인 이퀄라이즈 신호로서 외부 공급 전압을 인가하는 단계를 포함하는 비트라인 이퀄라이즈 신호 구동 방법.
  7. 삭제
KR1020050093853A 2005-10-06 2005-10-06 비트라인 이퀄라이즈 신호 구동 회로 및 방법 KR100695285B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050093853A KR100695285B1 (ko) 2005-10-06 2005-10-06 비트라인 이퀄라이즈 신호 구동 회로 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050093853A KR100695285B1 (ko) 2005-10-06 2005-10-06 비트라인 이퀄라이즈 신호 구동 회로 및 방법

Publications (1)

Publication Number Publication Date
KR100695285B1 true KR100695285B1 (ko) 2007-03-16

Family

ID=41623323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050093853A KR100695285B1 (ko) 2005-10-06 2005-10-06 비트라인 이퀄라이즈 신호 구동 회로 및 방법

Country Status (1)

Country Link
KR (1) KR100695285B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970063257A (ko) * 1996-02-24 1997-09-12 김광호 안정된 비트라인 프리차지용 전압 발생기
KR980005006A (ko) * 1996-06-29 1998-03-30 김주용 Vcc 검출수단을 이용한 비트라인 전압 보상회로
KR20010047530A (ko) * 1999-11-22 2001-06-15 박종섭 고전압 발생기
KR20050099927A (ko) * 2004-04-12 2005-10-17 삼성전자주식회사 차아지 펌핑 효율을 유지하는 승압 전압 발생 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970063257A (ko) * 1996-02-24 1997-09-12 김광호 안정된 비트라인 프리차지용 전압 발생기
KR980005006A (ko) * 1996-06-29 1998-03-30 김주용 Vcc 검출수단을 이용한 비트라인 전압 보상회로
KR20010047530A (ko) * 1999-11-22 2001-06-15 박종섭 고전압 발생기
KR20050099927A (ko) * 2004-04-12 2005-10-17 삼성전자주식회사 차아지 펌핑 효율을 유지하는 승압 전압 발생 회로

Similar Documents

Publication Publication Date Title
KR100279058B1 (ko) 낮은 전원 전압 하에서 고속 쓰기/읽기 동작을 수행하는 반도체메모리 장치
KR100541367B1 (ko) 오버드라이빙 구조를 가진 반도체 메모리 소자
US10699773B2 (en) Semiconductor device for compensating offset of sense amplifier
US8009494B2 (en) Semiconductor memory device implementing full-VDD bit line precharge scheme using bit line sense amplifier
US7158430B2 (en) Bit line sense amplifier control circuit
KR100965773B1 (ko) 메모리소자의 센스앰프제어회로 및 그 제어방법
US9183921B2 (en) Circuit for reducing leakage current
US20110141830A1 (en) Semiconductor memory device and method for operating the same
KR20070070813A (ko) 기판 바이어스 전압 발생 장치 및 방법
US9886995B2 (en) Semiconductor device and driving method thereof
JP2008010137A (ja) オーバードライブパルス発生器及びこれを備えるメモリ装置
KR0140175B1 (ko) 반도체 메모리 장치의 센스앰프 회로
US20130121099A1 (en) Amplifier circuit and semiconductor memory device
KR20110025487A (ko) 반도체 메모리 장치
US10134465B2 (en) Semiconductor memory device and operating method thereof
KR100780633B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
KR20180042881A (ko) 데이터 감지 증폭 회로 및 반도체 메모리 장치
KR100695285B1 (ko) 비트라인 이퀄라이즈 신호 구동 회로 및 방법
KR100699875B1 (ko) 센스앰프 구조를 개선한 반도체 메모리 장치
US20080079472A1 (en) Over driver control signal generator in semiconductor memory device
JP4046364B2 (ja) 半導体記憶装置およびその動作方法
KR20110035748A (ko) 반도체 메모리 장치의 비트라인 감지증폭 전원공급회로
KR100891246B1 (ko) 반도체 메모리 장치
KR101093070B1 (ko) 비트 라인 감지 증폭 회로와 이를 포함하는 반도체 메모리 장치
KR100813524B1 (ko) 비트라인 센스앰프 드라이버 및 이를 이용한 비트라인 센싱방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee