KR100691101B1 - Method of fabricating semiconductor device using epitaxial growth - Google Patents

Method of fabricating semiconductor device using epitaxial growth Download PDF

Info

Publication number
KR100691101B1
KR100691101B1 KR1020050133329A KR20050133329A KR100691101B1 KR 100691101 B1 KR100691101 B1 KR 100691101B1 KR 1020050133329 A KR1020050133329 A KR 1020050133329A KR 20050133329 A KR20050133329 A KR 20050133329A KR 100691101 B1 KR100691101 B1 KR 100691101B1
Authority
KR
South Korea
Prior art keywords
wafer
duf
oxide film
front surface
layer
Prior art date
Application number
KR1020050133329A
Other languages
Korean (ko)
Inventor
박근수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050133329A priority Critical patent/KR100691101B1/en
Application granted granted Critical
Publication of KR100691101B1 publication Critical patent/KR100691101B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Abstract

A method for fabricating a semiconductor device using an epitaxial growth is provided to avoid abnormal growth of an epitaxial layer on the back surface of a wafer edge during a process for growing an epitaxial layer by performing a blanket etch process only an oxide layer deposited on the front surface of a wafer without forming a DUF(diffusion under film) pattern. A DUF oxide layer(310) and a DUF nitride layer(320) are sequentially deposited on the front and the back surfaces of a wafer(300). An oxide layer is deposited on the DUF nitride layer. The oxide layer is blanket-etched to expose the front surface of the DUF oxide layer. Photoresist is deposited on the back surface of the edge of the wafer. After the DUF nitride layer and the DUF oxide layer are blanket-etched to expose the front surface of the wafer, the oxide layer formed on the back surface of the wafer is stripped. An epitaxial layer(350) is grown on the front surface of the wafer. The oxide layer deposited on the DUF nitride layer is thicker than the DUF nitride layer by 2000 angstroms or more.

Description

에피 성장을 이용하는 반도체 소자의 제조방법 {Method of Fabricating Semiconductor Device Using Epitaxial Growth}Method of manufacturing semiconductor device using epitaxial growth {Method of Fabricating Semiconductor Device Using Epitaxial Growth}

도 1a 내지 도 1e는 종래기술에 의한 에피 성장을 이용하는 반도체 소자의 제조방법을 나타낸 단면도이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a semiconductor device using epitaxial growth according to the prior art.

도 2a는 종래기술에 의한 웨이퍼 엣지 후면에 대한 사진도이며, 도 2b는 웨이퍼의 결함도(defect map)이다.FIG. 2A is a photographic view of the wafer edge backside according to the prior art, and FIG. 2B is a defect map of the wafer.

도 3a 내지 도 3f는 본 발명의 일 실시예에 의한 에피 성장을 이용하는 반도체 소자의 제조방법을 나타낸 단면도이다.3A to 3F are cross-sectional views illustrating a method of manufacturing a semiconductor device using epitaxial growth according to an embodiment of the present invention.

도 4a는 종래기술에 의한 웨이퍼 엣지 후면에 대한 사진도이며, 도 4b는 본 발명의 일 실시예에 의한 웨이퍼 엣지의 후면에 대한 사진도이다.Figure 4a is a photographic view of the wafer edge backside according to the prior art, Figure 4b is a photographic view of the backside of the wafer edge according to an embodiment of the present invention.

본 발명은 반도체 소자의 제조방법에 관한 것으로, 더 상세하게는 에피 성장(epitaxial growth)을 이용하는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device using epitaxial growth.

종래에는 DLP(Digital Light Processing) 소자와 같이 에피 성장을 이용하는 반도체 소자의 경우, DUF 패턴(Diffusion Under Film Pattern)을 형성하여 그에 따 른 DUF 식각(DUF etch)를 한 후, 에피층을 성장시킨다. DUF 패턴은 웰(well) 이온주입을 하는 경우 포토레지스트(photo resist)에서 정렬(alignment)을 위해 형성하는 것인데, 통상의 경우 모우트(moat)가 구성되어 있어야 그 위로 게이트(gate), 메탈(metal) 등의 오버레이(overlay)가 가능하나 DLP 소자는 모우트 형성 이전에 웰을 먼저 형성한다. 따라서, DUF 패턴으로 웰을 형성하고 모우트를 정렬한다. 이러한 DUF 패턴의 형성과정에서는 포토레지스트가 웨이퍼(wafer) 앞면 전체와 엣지에 묻게 되고, 식각 장비가 클램프(clamp)로 웨이퍼를 잡는 엣지 후면에 포토레지스트가 묻게 되면 그 부분이 오염되어 파티클(particle)이 상당수 성장하게 된다. 따라서, 이러한 파티클의 성장을 방지하기 위하여 WEE(wafer edge exposure) 공정을 거치게 된다. WEE 공정은 웨이퍼 엣지에 희석제(thinner)를 묻혀 포토레지스트를 제거하여 파티클의 성장을 막는 공정이다.Conventionally, in the case of a semiconductor device using epitaxial growth, such as a digital light processing (DLP) device, a DUF pattern is formed to form a DUF etch, followed by DUF etching, and the epitaxial layer is grown. The DUF pattern is formed for alignment in photoresist when well ion implantation is performed. In general, a moat must be formed so that a gate or a metal ( Overlays, such as metals, may be used, but the DLP device first forms the wells before forming the moat. Thus, the wells are formed in the DUF pattern and the moats are aligned. In the process of forming the DUF pattern, the photoresist is buried on the entire front and the edge of the wafer, and when the photoresist is buried on the edge back where the etching equipment grasps the wafer by the clamp, the portion is contaminated and particles are generated. This will grow a lot. Therefore, a wafer edge exposure (WEE) process is performed to prevent the growth of such particles. The WEE process is a process to prevent particle growth by removing a photoresist by applying a thinner to the wafer edge.

그러나, 후속 DUF 식각 공정에서는 웨이퍼 앞면 뿐만 아니라, 포토레지스트가 벗겨진 웨이퍼 엣지 후면까지 모두 식각되어 버린다. 따라서, 후속 공정에서는 웨이퍼 엣지 후면에 파티클이 상당수 많이 발생하게 되고, 에피층 성장시에 웨이퍼 엣지 후면에도 같이 에피층이 성장하게 된다. 게다가, 웨이퍼 엣지 후면에 이상 성장한 에피층에 의해, 웨이퍼 엣지 후면은 평면도(flatness)가 좋지 않게 되고, 후속 패턴 형성 공정에서 디포커스(defocus)를 유발하거나, 후속 식각 공정에서 블로킹(blocking)을 유발하는 문제점이 생긴다.However, in the subsequent DUF etching process, not only the front side of the wafer but also the back side of the wafer edge where the photoresist is stripped are etched away. Therefore, in a subsequent process, a large number of particles are generated on the rear surface of the wafer edge, and the epitaxial layer grows on the rear surface of the wafer edge during epitaxial growth. In addition, due to an abnormally grown epitaxial layer on the wafer edge back surface, the wafer edge back surface becomes poor in flatness, causing defocus in a subsequent pattern forming process, or blocking in a subsequent etching process. There is a problem.

좀 더 상세하게는 도 1a 내지 도 1e를 참조하여 설명한다. 도 1a에서는 웨이퍼 엣지의 단면을 도시화하였으며, 웨이퍼(100) 앞면 전체와 엣지 후면에 DUF 산 화물(110)과 DUF 질화물(120)이 도포된다. 도 1b에서는 DUF 패턴에 따라 웨이퍼(100) 앞면의 전체와 엣지 후면이 모두 포토레지스트(130)로 도포된다. 도 1c 및 도 1d는 WEE 공정이다. 도 1c에서는 식각 장비의 클램프가 웨이퍼(100)를 잡는 부분인, 웨이퍼 엣지의 경사면 주위에 희석제를 묻혀 일부를 벗겨낸 상태의 포토레지스트(135)를 나타낸다. 도 1d에서는 DUF 식각 공정에서 웨이퍼 엣지 후면도 식각된 상태의 DUF 산화막(115)과 DUF 질화막(125)을 나타내며, DUF 식각 공정을 거치는 동안 식각 장비와 닿는 부분이 많아지면서 친수성으로 변하게 되어 파티클이 증가한 상태를 나타낸다. 도 1e에서는 웨이퍼 엣지 후면이 웨이퍼(100) 앞면의 에피층(140) 성장시에 같이 에피층(140)이 성장하게 되고, 따라서 웨이퍼(100)의 평면도에 영향을 준다. 그러므로, 후속 패턴 형성시에는 웨이퍼 엣지에서 패턴의 촛점(focus)이 맞지 않게 되거나, 후속 식각 공정에서 블로킹을 유발하는 문제점을 발생하게 된다.More specifically, this will be described with reference to FIGS. 1A to 1E. In FIG. 1A, the cross-section of the wafer edge is illustrated, and the DUF oxide 110 and the DUF nitride 120 are applied to the entire front surface of the wafer 100 and the edge back surface. In FIG. 1B, the entire front surface and the edge rear surface of the wafer 100 are coated with the photoresist 130 according to the DUF pattern. 1C and 1D are WEE processes. In FIG. 1C, a photoresist 135 in a state in which a clamp of an etching apparatus is a part of holding a wafer 100, a part of which is peeled off by applying a diluent around the inclined surface of the wafer edge. In FIG. 1D, the DUF oxide film 115 and the DUF nitride film 125 of the wafer edge back surface are also etched in the DUF etching process. Particles are changed to be hydrophilic as the part contacting the etching equipment increases during the DUF etching process, and the particles are increased. Indicates the state. In FIG. 1E, the epitaxial layer 140 grows as the epitaxial layer 140 grows on the front surface of the wafer 100, thus affecting the plan view of the wafer 100. Therefore, when the subsequent pattern is formed, the focus of the pattern does not match at the wafer edge, or a problem occurs that causes blocking in the subsequent etching process.

도 2a 및 도 2b는 종래기술에 의한 웨이퍼 엣지 후면에 대한 사진도이다. 도 2a는 종래기술에 의한 웨이퍼 엣지 후면에 다수의 파티클이 성장되어 웨이퍼의 평면도에 문제가 있음을 나타낸다. 도 2b는 결함도로서, 웨이퍼 엣지에서 대부분의 디포커스(defocus) 현상이 발생하는 층이 많아지는 것을 나타낸다.2A and 2B are photographic views of the wafer edge backside according to the prior art. Figure 2a shows that a large number of particles are grown on the wafer edge backside according to the prior art, there is a problem in the top view of the wafer. FIG. 2B is a defect diagram, which shows that a large number of layers in which most defocus occurs at the wafer edge.

본 발명의 목적은 에피 성장을 이용하는 반도체 소자의 제조방법에 있어서, WEE 공정을 거친 웨이퍼 앞면의 에피층 성장의 효율을 높이고, 웨이퍼 후면에 에피층의 이상 성장을 방지하고, 후속 패턴 공정에서 웨이퍼 엣지의 포커스 마진을 확 보하는 방법을 제공함에 있다.Summary of the Invention An object of the present invention is to improve the efficiency of epitaxial growth on the front surface of a wafer which has undergone a WEE process in the method of manufacturing a semiconductor device using epitaxial growth, to prevent abnormal growth of the epitaxial layer on the back surface of the wafer, and to provide a wafer edge in a subsequent pattern process. It is to provide a way to secure the focus margin.

이러한 기술적 과제를 해결하기 위하여, 본 발명은 웨이퍼의 에피층(epitaxial layer)을 형성하는 공정의 경우, 웨이퍼의 앞면 및 후면에 DUF 산화막과 DUF 질화막을 순차적으로 도포하는 단계와; 상기 DUF 질화막 상에 산화막을 도포하는 단계와; 상기 DUF 질화막의 앞면이 노출되도록 상기 산화막을 블랭킷 식각하는 단계와; 상기 웨이퍼 앞면 및 상기 웨이퍼 엣지 후면을 따라 포토레지스트를 도포하는 단계와; 상기 웨이퍼 앞면이 노출되도록 상기 DUF 질화막 및 상기 DUF 산화막을 블랭킷 식각한 후, 상기 웨이퍼 후면 상의 산화막을 스트립하는 단계와; 상기 웨이퍼 앞면에 에피층을 성장시키는 단계를 포함하는, 에피 성장을 이용하는 반도체 소자의 제조방법을 제공한다. 또한, 상기 DUF 질화막 상에 도포된 상기 산화막의 두께는 2000 옹스트롱(Å) 이상 상기 DUF 질화막보다 더 두꺼운 것 바람직하다.In order to solve this technical problem, the present invention comprises the steps of sequentially applying a DUF oxide film and a DUF nitride film on the front and back of the wafer in the process of forming an epitaxial layer of the wafer; Applying an oxide film on the DUF nitride film; Blanket etching the oxide film to expose the front surface of the DUF nitride film; Applying photoresist along the wafer front side and the wafer edge backside; Blanket etching the DUF nitride film and the DUF oxide film to expose the front surface of the wafer, and then stripping the oxide film on the back surface of the wafer; It provides a semiconductor device manufacturing method using epitaxial growth, comprising the step of growing an epitaxial layer on the front surface of the wafer. In addition, the thickness of the oxide film applied on the DUF nitride film is preferably thicker than the DUF nitride film of 2000 Angstroms or more.

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 본 발명은 에피 성장을 이용하는 반도체 소자의 제조방법에 있어서, DUF 패턴의 형성과 WEE 공정에 의한 문제점을 보완하고 에피층을 형성하는 공정을 특징으로 한다. 도 3a 내지 도 3f는 본 발명의 일 실시예에 의한 에피 성장을 이용하는 반도체 소자의 제조방법을 나타낸 단면도이다. 먼저, 도 3a에서는 웨이퍼(300)에 DUF 산화막(310)을 도포하고, DUF 산화막(310)의 앞면에 DUF 질화막(320)을 도포한다. 도 3b는 종래기술과 달리 DUF 질화막(320)의 앞면에 산화막(330)을 도포한 상태이다. 여기서, 산화막(330)의 두께는 2000 옹스트롬(Å) 이상으로서, DUF 질화막(320)보다 두꺼운 것이 바람직하다. 그 이유는 산화막(330)을 두껍게 도포하지 않으면, 후속 식각 공정에서 여전히 웨이퍼(300) 후면이 식각되기 때문이다. 그리고, 도 3c는 웨이퍼(300) 앞면을 마스크를 사용하지 않고 일괄적으로 블랭킷 식각하는 단계로서, 산화막(330)의 앞면을 식각한 상태를 나타낸다. 따라서, 웨이퍼(300) 엣지 후면에는 여전히 산화막(330)이 두껍게 도포되어 있다. 도 3d는 웨이퍼(300) 앞면 및 웨이퍼(300) 엣지 후면을 따라 포토레지스트(340)를 도포한 상태를 나타낸다. 도 3d의 공정에 의해서, 웨이퍼(300) 앞면 뿐만 아니라, 웨이퍼 앞면 전체와 엣지 후면에 모두 포토레지스트가 도포된다. 그러나, 종래기술과 달리 웨이퍼(300) 엣지 후면에 두껍게 도포되어 있는 산화막(330) 상에 포토레지스트가 도포되는 점이 다르다. 또한, 도 3e에 의하면, 블랭킷 식각 공정을 이용한 DUF 식각 공정을 거치되, 산화막(330)에 의해서 웨이퍼(300) 엣지 후면은 DUF 식각되지 않으므로, 종래기술에 의한 문제점이 보완된다. 아울러, 웨이퍼(300) 앞면의 산화막(330) 제거시에 웨이퍼(300) 앞면에 형성된 자연 산화막을 제거하는 효과가 있다. 게다가, 자연 산화막을 제거하는 과정에서 자연 산화막에 형성되어 있는 파티클을 제거하여, 후속하는 에피 성장 공정에서 에피 성장의 효율을 높이는 효과가 있다. 도 3f는 산화막(330) 제거후, 웨이퍼(300)의 앞면에 에피층(350)을 성장시킨 상태를 보여준다. 종래기술에서는 웨이퍼(300) 엣지 후면이 파티클 소스(particle source)로 작용하였으나, 본 발명에 의한 공정을 거친 후에는 웨이퍼(300) 엣지 후면에 이상 성장하는 에피층은 없게 된다. 따라서, 웨이퍼(300)의 평면도가 좋아져 후속 패턴 형성 공정에서는 웨이퍼 엣지 샷(wafer edge shot)에 대한 포커스 마진(focus margin)이 넓어지는 효과가 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention is a method of manufacturing a semiconductor device using epitaxial growth, characterized in that the formation of the epitaxial layer and to solve the problems caused by the formation of the DUF pattern and WEE process. 3A to 3F are cross-sectional views illustrating a method of manufacturing a semiconductor device using epitaxial growth according to an embodiment of the present invention. First, in FIG. 3A, the DUF oxide film 310 is coated on the wafer 300, and the DUF nitride film 320 is coated on the front surface of the DUF oxide film 310. 3B is a state in which an oxide film 330 is coated on the front surface of the DUF nitride film 320 unlike the related art. Here, the thickness of the oxide film 330 is 2000 angstroms or more, and is preferably thicker than the DUF nitride film 320. This is because the backside of the wafer 300 is still etched in the subsequent etching process unless the oxide layer 330 is thickly applied. 3C is a step of blanket etching the front surface of the wafer 300 without using a mask, and illustrates a state in which the front surface of the oxide film 330 is etched. Therefore, the oxide film 330 is still thickly applied to the edge rear surface of the wafer 300. 3D illustrates a state in which the photoresist 340 is applied along the front surface of the wafer 300 and the edge rear surface of the wafer 300. By the process of FIG. 3D, the photoresist is applied not only to the front surface of the wafer 300 but also to the entire front surface of the wafer and the edge rear surface. However, unlike the prior art, the photoresist is applied on the oxide film 330 that is thickly coated on the back surface of the wafer 300. In addition, according to FIG. 3E, the DUF etching process using the blanket etching process is performed, and the back surface of the edge of the wafer 300 is not etched by the oxide film 330, thereby solving the problem caused by the prior art. In addition, when the oxide film 330 of the front surface of the wafer 300 is removed, the natural oxide film formed on the front surface of the wafer 300 may be removed. In addition, by removing the particles formed in the natural oxide film in the process of removing the natural oxide film, there is an effect of increasing the efficiency of epi growth in the subsequent epi growth process. 3F shows that the epitaxial layer 350 is grown on the front surface of the wafer 300 after the oxide film 330 is removed. In the prior art, the back surface of the wafer 300 acts as a particle source, but after the process according to the present invention, there is no epitaxial layer growing abnormally on the back surface of the wafer 300. Accordingly, the plan view of the wafer 300 is improved, so that a focus margin with respect to a wafer edge shot is widened in a subsequent pattern formation process.

요약하면, DUF 산화막과 DUF 질화막을 도포한 후, 다시 산화막을 도포하고, DUF 패턴 형성 없이 웨이퍼 앞면에 도포된 산화막만을 블랭킷 식각하는 구성에 의해, DUF 패턴 형성 후 WEE 공정을 거치는 동안 웨이퍼 엣지 후면은 희석제의 영향을 받지 않으므로 DUF 산화막과 DUF 질화막이 식각되는 것이 방지된다. 따라서, 웨이퍼의 에피층을 성장시키는 경우에, 웨이퍼 엣지 후면에 에피층이 이상 성장하는 것을 방지하고, 후속 패턴 공정에서 웨이퍼 엣지의 포커스 마진을 더 넓게 확보하게 된다.In summary, after the DUF oxide film and the DUF nitride film are applied, the oxide film is applied again, and only the oxide film coated on the front surface of the wafer is blanket-etched without forming the DUF pattern. Thus, the wafer edge back surface is formed during the WEE process after the DUF pattern is formed. Since the diluent is not affected, the DUF oxide film and the DUF nitride film are prevented from being etched. Therefore, in the case of growing the epi layer of the wafer, the epi layer is prevented from growing abnormally on the back side of the wafer edge, and the focus margin of the wafer edge is wider in the subsequent pattern process.

한편, 도 4a는 종래기술에 의한 웨이퍼 엣지 후면에 대한 사진도이며, 도 4b는 본 발명의 일 실시예에 의한 웨이퍼 엣지의 후면에 대한 사진도이다. 본 발명은 종래의 기술에 비하여 상대적으로 웨이퍼 엣지 후면에 에피층의 이상 성장이나 파티클이 없는 아주 양호한 상태를 나타내고 있다.On the other hand, Figure 4a is a photographic view of the wafer edge backside according to the prior art, Figure 4b is a photographic view of the backside of the wafer edge according to an embodiment of the present invention. Compared with the prior art, the present invention shows a relatively good state in which there is no abnormal growth or particles of the epi layer on the back side of the wafer edge.

지금까지 본 발명의 바람직한 실시예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. 그러므로 여기서 설명한 본 발명의 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.Although a preferred embodiment of the present invention has been described so far, those skilled in the art will be able to implement in a modified form without departing from the essential characteristics of the present invention. Therefore, the embodiments of the present invention described herein are to be considered in descriptive sense only and not for purposes of limitation. Should be interpreted as being included in.

본 발명에 따르면, 에피 성장을 이용하는 반도체 소자의 제조방법에 있어 서, DUF 패턴 형성 없이 웨이퍼 앞면에 도포된 산화막만을 블랭킷 식각하는 구성에 의해, 에피층 성장 공정에서 웨이퍼 엣지 후면에 에피층의 이상 성장을 방지하고, 후속 패턴 공정에서 웨이퍼 엣지의 포커스 마진을 확보하는 효과가 있다. 또한, 산화막을 스트립하는 공정에서, 웨이퍼 앞면의 자연 산화막과 파티클을 제거하여, 에피층 성장의 효율을 증대시킨다.According to the present invention, in the method of manufacturing a semiconductor device using epitaxial growth, by abnormally etching the oxide film coated on the front surface of the wafer without forming the DUF pattern, the epitaxial growth of the epitaxial layer on the backside of the wafer edge in the epitaxial growth process. And the focus margin of the wafer edge is secured in a subsequent pattern process. Further, in the step of stripping the oxide film, the native oxide film and particles on the front surface of the wafer are removed to increase the efficiency of epi layer growth.

Claims (2)

에피 성장을 이용하는 반도체 소자의 제조방법으로서,As a method of manufacturing a semiconductor device using epitaxial growth, 웨이퍼의 앞면 및 후면에 DUF 산화막과 DUF 질화막을 순차적으로 도포하는 단계와;Sequentially applying a DUF oxide film and a DUF nitride film to the front and back surfaces of the wafer; 상기 DUF 질화막 상에 산화막을 도포하는 단계와;Applying an oxide film on the DUF nitride film; 상기 DUF 질화막의 앞면이 노출되도록 상기 산화막을 블랭킷 식각하는 단계와;Blanket etching the oxide film to expose the front surface of the DUF nitride film; 상기 웨이퍼 앞면 및 상기 웨이퍼 엣지 후면을 따라 포토레지스트를 도포하는 단계와;Applying photoresist along the wafer front side and the wafer edge backside; 상기 웨이퍼 앞면이 노출되도록 상기 DUF 질화막 및 상기 DUF 산화막을 블랭킷 식각한 후, 상기 웨이퍼 후면 상의 산화막을 스트립하는 단계와;Blanket etching the DUF nitride film and the DUF oxide film to expose the front surface of the wafer, and then stripping the oxide film on the back surface of the wafer; 상기 웨이퍼 앞면에 에피층을 성장시키는 단계를 포함하는, 에피 성장을 이용하는 반도체 소자의 제조방법.And growing an epitaxial layer on the front surface of the wafer. 제 1 항에서,In claim 1, 상기 DUF 질화막 상에 도포된 상기 산화막의 두께는 2000 옹스트롱(Å) 이상 상기 DUF 질화막보다 더 두꺼운 것을 특징으로 하는, 에피 성장을 이용하는 반도체 소자의 제조방법.The thickness of the oxide film applied on the DUF nitride film is thicker than the DUF nitride film of more than 2000 angstroms, the method of manufacturing a semiconductor device using epitaxial growth.
KR1020050133329A 2005-12-29 2005-12-29 Method of fabricating semiconductor device using epitaxial growth KR100691101B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050133329A KR100691101B1 (en) 2005-12-29 2005-12-29 Method of fabricating semiconductor device using epitaxial growth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133329A KR100691101B1 (en) 2005-12-29 2005-12-29 Method of fabricating semiconductor device using epitaxial growth

Publications (1)

Publication Number Publication Date
KR100691101B1 true KR100691101B1 (en) 2007-03-12

Family

ID=38102704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133329A KR100691101B1 (en) 2005-12-29 2005-12-29 Method of fabricating semiconductor device using epitaxial growth

Country Status (1)

Country Link
KR (1) KR100691101B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896848B1 (en) 2007-12-26 2009-05-12 주식회사 동부하이텍 Method for monitoring defect of semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282086B1 (en) 1997-07-10 2001-06-01 루센트 테크놀러지스 인크 Semiconductor wafer fabrication
KR100343286B1 (en) 1999-11-05 2002-07-15 윤종용 Method for processing defect source of wafer rim
KR20030001862A (en) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 Method for removing beddness of photoresist in wafer perimeter
JP2003142405A (en) 2001-10-31 2003-05-16 Mitsubishi Electric Corp Method for manufacturing semiconductor substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282086B1 (en) 1997-07-10 2001-06-01 루센트 테크놀러지스 인크 Semiconductor wafer fabrication
KR100343286B1 (en) 1999-11-05 2002-07-15 윤종용 Method for processing defect source of wafer rim
KR20030001862A (en) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 Method for removing beddness of photoresist in wafer perimeter
JP2003142405A (en) 2001-10-31 2003-05-16 Mitsubishi Electric Corp Method for manufacturing semiconductor substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896848B1 (en) 2007-12-26 2009-05-12 주식회사 동부하이텍 Method for monitoring defect of semiconductor device

Similar Documents

Publication Publication Date Title
US20110008924A1 (en) Method of forming pattern on group iii nitride semiconductor substrate and method of manufacturing group iii nitride semiconductor light emitting device
WO2018176766A1 (en) Preparation method for display substrate, array substrate, and display device
KR100691101B1 (en) Method of fabricating semiconductor device using epitaxial growth
GB2312552A (en) Method for forming element isolating film of semiconductor device
JPH03145131A (en) Integrated circuit field isolation process
US20210125830A1 (en) Method of forming an ashable hard mask and patterning method
JPH07201971A (en) Semiconductor device with improved element isolation structure and its manufacture and manufacture of semiconductor substrate
TW201515067A (en) Method and structure for reducing the propagation of cracks in epitaxial films formed on semiconductor wafers
KR100842674B1 (en) Method for Fabricating a Semiconductor
JP2020088270A (en) Method for manufacturing p-type group III nitride semiconductor
JP2005033165A (en) Method of forming trench for semiconductor element
JP4534763B2 (en) Manufacturing method of semiconductor device
KR100649027B1 (en) Method for forming epitaxial layer in semiconductor device
US8932937B2 (en) Photoresist mask-free oxide define region (ODR)
CN107946177A (en) A kind of method for reducing photoresist stripping process and being influenced on device performance
KR0157888B1 (en) Method for forming semiconductor device provided with an isolation region
KR100790725B1 (en) A method for fabricating a semiconductor
US7892920B2 (en) Method for manufacturing semiconductor device including implanting through a hole patterned from a first photoresist an oxide and a second photoresist
KR101445809B1 (en) Method for etching selectively a surface of a patterned sapphire substrate and the patterned sapphire substrate for reuse
KR100552842B1 (en) A manufacturing method for preventing a silicon nodule of a semiconductor device
KR100478486B1 (en) Formation method of trench oxide of semiconductor device
KR960006435B1 (en) Manufacturing method of metal wiring of semiconductor device
KR0140658B1 (en) Manufacture of element isolation for semiconductor integrated circuit device
KR100898434B1 (en) Method for etching oxide in semiconductor cleaning procedure
KR100480919B1 (en) Method for forming isolation layer of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110120

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee