KR100842674B1 - Method for Fabricating a Semiconductor - Google Patents

Method for Fabricating a Semiconductor Download PDF

Info

Publication number
KR100842674B1
KR100842674B1 KR1020060131437A KR20060131437A KR100842674B1 KR 100842674 B1 KR100842674 B1 KR 100842674B1 KR 1020060131437 A KR1020060131437 A KR 1020060131437A KR 20060131437 A KR20060131437 A KR 20060131437A KR 100842674 B1 KR100842674 B1 KR 100842674B1
Authority
KR
South Korea
Prior art keywords
photoresist
substrate
nitride film
silicon substrate
film
Prior art date
Application number
KR1020060131437A
Other languages
Korean (ko)
Other versions
KR20080057767A (en
Inventor
정성경
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060131437A priority Critical patent/KR100842674B1/en
Publication of KR20080057767A publication Critical patent/KR20080057767A/en
Application granted granted Critical
Publication of KR100842674B1 publication Critical patent/KR100842674B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명에서는 반도체 소자의 제조방법에 관해 개시된다.In the present invention, a method for manufacturing a semiconductor device is disclosed.

본 발명에 따른 반도체 소자의 제조방법은 실리콘 기판의 전면 상에 포토레지스트를 도포하는 단계; 막 하부 확산(DUF: Diffusion Under Film) 질화막을 상기 포토레지스트 및 상기 기판의 후면 상에 각각 증착하는 단계; 상기 포토레지스트를 제거함으로써 상기 포토레지스트 상에 형성되어 있던 상기 막 하부 확산 질화막도 함께 제거하는 단계를 포함하는 것을 특징으로 한다.Method of manufacturing a semiconductor device according to the present invention comprises the steps of applying a photoresist on the entire surface of the silicon substrate; Depositing a Diffusion Under Film (DUF) nitride film on the backside of the photoresist and the substrate, respectively; And removing the photoresist underneath the diffusion nitride film formed on the photoresist by removing the photoresist.

막 하부 확산(DUF: Diffusion Under Film) 질화막, 포토레지스트, 에싱(ashing) Diffusion Under Film (DUF) Nitride, Photoresist, Ashing

Description

반도체 소자의 제조방법{Method for Fabricating a Semiconductor}Method for fabricating a semiconductor device

도 1a 내지 1f는 종래 기술에 따른 반도체 소자의 제조방법을 나타내는 공정 단면도.1A to 1F are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

도 2a 내지 2e는 본 발명에 따른 반도체 소자의 제조방법을 나타내는 공정 단면도.2A to 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with the present invention.

본 발명에서는 반도체 소자의 제조방법에 관해 개시된다.In the present invention, a method for manufacturing a semiconductor device is disclosed.

일반적으로, 반도체 공정 중 포토리소그래피(photolithography)는 웨이퍼 상에 필요한 회로 패턴을 형성하는 공정으로서, 포토마스크를 통해 빛을 조사하여 웨이퍼 상에 도포된 포토레지스트를 선택적으로 노광시킴으로써 원하는 패턴을 웨이퍼 상에 형성할 수 있게 되는데, 실제 노광시 디포커스 현상이 발생하곤 한다. In general, photolithography in a semiconductor process is a process of forming a necessary circuit pattern on a wafer, by irradiating light through a photomask to selectively expose a photoresist applied on the wafer to expose a desired pattern on the wafer. It is possible to form, and defocusing phenomenon occurs during actual exposure.

이는 패턴의 비정상적인 현상으로 이어져 원하는 포토레지스트 패턴이 형성되지 못하고 후속의 식각 공정 또는 이온주입 공정에서 문제를 야기한다. This leads to abnormal phenomena of the pattern, which does not form a desired photoresist pattern and causes problems in subsequent etching or ion implantation processes.

이와 같은 디포커스 현상은 특히 웨이퍼 에지 부분에서 두드러지게 나타나는데, 이는 웨이퍼에 대한 공정이 진행됨에 따라 에지 부분에 피할 수 없는 단차가 발생하기 때문이다. This defocusing phenomenon is particularly prominent at the wafer edge portion because an unavoidable step is generated at the edge portion as the process for the wafer proceeds.

이하에서는, 딥(deep) 웰을 사용하는 고전압 아날로그 제품에서 웨이퍼 에지 부분에서 단차가 발생하는 대표적인 원인 공정을 첨부의 도 1a 내지 1f를 참조하여 설명한다.In the following, a representative cause process for generating a step in the wafer edge portion in a high voltage analog product using a deep well will be described with reference to FIGS. 1A-1F.

도 1a에 도시되어 있는 바와 같이, 실리콘 기판(100)의 후면에 CVD 공정을 통하여 산화막(110)을 증착한다. 이어서 막 하부 확산(DUF: Diffusion Under Film) 질화막(120, 121)을 기판(100)의 전면 및 그 후면의 산화막(110) 상에 증착한다.As shown in FIG. 1A, an oxide film 110 is deposited on the back surface of the silicon substrate 100 through a CVD process. Subsequently, Diffusion Under Film (DUF) nitride layers 120 and 121 are deposited on the oxide layer 110 on the front and rear surfaces of the substrate 100.

이어서, 도 1b 및 1c에 도시되어 있는 바와 같이, 실리콘 기판(100) 전면에 형성된 질화막(120)을 건식 식각에 의해 제거하고 세정 공정을 수행한다. Subsequently, as illustrated in FIGS. 1B and 1C, the nitride film 120 formed on the entire surface of the silicon substrate 100 is removed by dry etching and a cleaning process is performed.

이 때, 공정 챔버의 서셉터(140)와 상기 실리콘 기판(100) 후면부에 위치한 질화막(121)의 에지 사이에 틈(150)이 발생하여 질화막(121)의 에지 부분이 함께 제거된다. 제거되지 않고 남은 질화막(121)에 의해 덮이지 않은 상기 실리콘 기판(100) 후면의 산화막(110) 일부가 노출된다.At this time, a gap 150 is generated between the susceptor 140 of the process chamber and the edge of the nitride film 121 positioned on the rear surface of the silicon substrate 100 to remove the edge portion of the nitride film 121 together. A portion of the oxide film 110 on the back surface of the silicon substrate 100 that is not covered by the nitride film 121 that is not removed is exposed.

이 후, 도시하지는 않았지만, 이온주입(implant) 및 어닐링(thermal annealing) 공정을 수행한다. 상기 어닐링 공정에 의해 부수적으로 생성되는 산화막(미도시)을 제거하기 위하여, 도 1d에 도시되어 있는 바와 같이, 산화막 스트립 공정을 수행한다. 이 때, 노출되어 있던 실리콘 기판(100) 후면의 산화막(110) 일부도 같이 제거된다. 제거되지 않고 남은 산화막(110)에 의해 덮이지 않은 실리콘 기판(100) 에지부가 노출된다. Thereafter, although not shown, ion implantation and thermal annealing processes are performed. In order to remove an oxide film (not shown) which is incidentally generated by the annealing process, as illustrated in FIG. 1D, an oxide film strip process is performed. At this time, a part of the oxide film 110 on the exposed back surface of the silicon substrate 100 is also removed. The edge portion of the silicon substrate 100 that is not covered by the oxide film 110 remaining without being removed is exposed.

이어서, 도 1e에 도시되어 있는 바와 같이, 실리콘 기판(100) 상에 에피 층(130)을 성장시킨다. 이 때, 실리콘 기판(100) 후면의 노출 부위에서 원치 않는 에피층(131) 성장이 야기되고, 도 1f에 도시되어 있는 바와 같이 실리콘 기판(100) 후면의 산화막(110) 및 질화막(121)이 제거되면 원치 않은 에피층(131)으로 인해 에지부에서의 단차가 발생하게 된다.Subsequently, as shown in FIG. 1E, an epitaxial layer 130 is grown on the silicon substrate 100. At this time, unwanted growth of the epitaxial layer 131 is caused at the exposed portion of the back surface of the silicon substrate 100, and as shown in FIG. 1F, the oxide film 110 and the nitride film 121 of the back surface of the silicon substrate 100 are formed. When removed, an undesired epi layer 131 causes a step in the edge portion.

이러한 에지부의 단차는 후속의 포토리소그래피 공정시 디포커스의 원인이 되기 때문에 전체 수율에 악영향을 끼치는 문제점이 있었다.This step portion has a problem that adversely affect the overall yield because it is the cause of defocus during the subsequent photolithography process.

본 발명은 웨이퍼 에지 부위의 단차를 획기적으로 줄임으로써 노광시 초점이 맞지 않는 디포커스(defocus) 현상을 획기적으로 줄일 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor device that can significantly reduce the defocus phenomenon that is out of focus during exposure by drastically reducing the step height of the wafer edge portion.

본 발명에 따른 반도체 소자의 제조방법은 실리콘 기판의 전면 상에 포토레지스트를 도포하는 단계; 막 하부 확산(DUF: Diffusion Under Film) 질화막을 상기 포토레지스트 및 상기 기판의 후면 상에 각각 증착하는 단계; 상기 포토레지스트를 제거함으로써 상기 포토레지스트 상에 형성되어 있던 상기 막 하부 확산 질화막도 함께 제거하는 단계를 포함하는 것을 특징으로 한다.Method of manufacturing a semiconductor device according to the present invention comprises the steps of applying a photoresist on the entire surface of the silicon substrate; Depositing a Diffusion Under Film (DUF) nitride film on the backside of the photoresist and the substrate, respectively; And removing the photoresist underneath the diffusion nitride film formed on the photoresist by removing the photoresist.

이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 제조방법을 보다 상세히 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 2e는 본 발명에 따른 반도체 소자의 제조방법을 나타내는 공정 단면도이다.2A to 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.

도 2a에 도시되어 있는 바와 같이, 실리콘 기판(200)의 후면에 CVD 공정을 통하여 산화막(210)을 증착한다. 이어서 실리콘 기판(200)의 전면 상에 포토레지스트(220)을 도포한다. As shown in FIG. 2A, an oxide film 210 is deposited on the back surface of the silicon substrate 200 through a CVD process. Subsequently, the photoresist 220 is coated on the entire surface of the silicon substrate 200.

본 발명의 실시예에서는 실리콘 기판(200)의 후면 상에 산화막(210)을 증착한 후 실리콘 기판(200)의 전면에 포토레지스트(220)를 도포하였으나, 먼저 포토레지스트(220)를 도포한 후에 산화막(210)을 증착할 수 있다.In the embodiment of the present invention, after depositing the oxide film 210 on the back surface of the silicon substrate 200, the photoresist 220 is applied to the front surface of the silicon substrate 200, but after the first photoresist 220 is applied The oxide film 210 may be deposited.

이어서, 도 2b에 도시되어 있는 바와 같이, 막 하부 확산(DUF: Diffusion Under Film) 질화막(230, 231)을 포토레지스트(220) 상에, 그리고 실리콘 기판(200) 후면의 산화막(210) 상에 각각 증착한다.Subsequently, as shown in FIG. 2B, the Diffusion Under Film (DUF) nitride films 230 and 231 are formed on the photoresist 220 and the oxide film 210 on the back surface of the silicon substrate 200. Respectively.

이어서, 도 2c에 도시되어 있는 바와 같이, 실리콘 기판(200)과 질화막(230) 사이에 위치한 포토레지스트(220)를 제거함으로써 상기 포토레지스트(220) 상에 형성되어 있던 상기 막 하부 확산 질화막(230)도 함께 제거한다. Subsequently, as shown in FIG. 2C, the photoresist diffused nitride film 230 formed on the photoresist 220 is removed by removing the photoresist 220 positioned between the silicon substrate 200 and the nitride film 230. ) Are also removed.

이를 보다 구체적으로 살펴보면, 상기 포토레지스트(220) 위에 형성된 상기 질화막(230)에 고온의 열처리를 수행하고, 고온의 열은 질화막(230)을 통하여 포토레지스트(220)에 전달된다. 따라서 상대적으로 열에 취약한 포토레지스트(220)만이 태워져서 재와 같은 파티클 형태를 이루게 된다.
이처럼, 에싱(ashing) 공정을 수행함으로써 포토레지스트(220)는 쉽게 분리가능한 상태가 된다.
이어서, 케미컬 용액과 같은 클리닝액을 이용하여 세정 공정을 처리한다.
따라서, 재와 같은 파티클 형태의 포토레지스트(220)는 가장자리로부터 안측을 향하여 클리닝액을 흡수함과 동시에 화학 작용을 일으켜 분해되고, 상기 기판(200)으로부터 쉽게 분리될 수 있다.
이때, 상기 질화막(230)은 상기 포토레지스트(220)와 함께 자연스럽게 분리될 수 있으며, 이처럼, 에싱 공정 및 세정 공정을 통하여 분리 공정을 진행함으로써 기판면의 손상 없이 상기 포토레지스트(220) 및 상기 질화막(230)을 용이하게 분리시킬 수 있다.In more detail, the high temperature heat treatment is performed on the nitride film 230 formed on the photoresist 220, and the high temperature heat is transferred to the photoresist 220 through the nitride film 230. Therefore, only the photoresist 220, which is relatively vulnerable to heat, is burned to form a particle like ash.
As such, the photoresist 220 is easily detachable by performing the ashing process.
Subsequently, the cleaning process is performed using a cleaning liquid such as a chemical solution.
Thus, the photoresist 220 in the form of particles, such as ash, absorbs the cleaning liquid from the edge toward the inner side and simultaneously decomposes due to chemical action and can be easily separated from the substrate 200.
In this case, the nitride film 230 may be naturally separated together with the photoresist 220. As such, the separation process is performed through an ashing process and a cleaning process, so that the photoresist 220 and the nitride film are not damaged. 230 can be easily separated.

따라서, 실리콘 기판(200)의 전면에 형성된 질화막(230)을 건식 식각으로 제거할 경우 실리콘 기판(200)의 후면에 위치한 질화막(231)의 에지 부분이 함께 제거되는 현상을 원천적으로 방지할 수 있으며, 실리콘 기판(200) 후면의 산화 막(210)도 그 전체가 질화막(231)에 의해 커버되어 있게 된다.Therefore, when the nitride film 230 formed on the front surface of the silicon substrate 200 is removed by dry etching, the phenomenon in which the edge portion of the nitride film 231 disposed on the rear surface of the silicon substrate 200 is removed together may be prevented. In addition, the entirety of the oxide film 210 on the back surface of the silicon substrate 200 is covered by the nitride film 231.

이어서, 도시하지는 않았지만, 이온주입(implant) 및 어닐링(thermal annealing) 공정을 수행한다. 이때, 어닐링 공정에 의해 원치 않는 부수적 산화막(미도시)이 형성되기 때문에, 도 2c에 도시되어 있는 바와 같이, 불산(HF)을 이용한 산화막 스트립 공정을 수행한다. Subsequently, although not shown, ion implantation and thermal annealing processes are performed. At this time, since an unwanted incident oxide film (not shown) is formed by the annealing process, as illustrated in FIG. 2C, an oxide film strip process using hydrofluoric acid (HF) is performed.

이 때, 실리콘 기판(200) 후면의 산화막(210)은 그 전체가 질화막(231)에 의해 커버되어 있기 때문에 상기 산화막 스트립 공정에 의해서도 제거되지 않고 그 전체가 온전히 남아있게 된다. 따라서, 실리콘 기판(200)의 후면 전체도 상기 산화막 스트립 공정에 의해서도 전혀 노출되지 않는다. At this time, since the entirety of the oxide film 210 on the back surface of the silicon substrate 200 is covered by the nitride film 231, the oxide film 210 is not removed even by the oxide film strip process and the whole remains intact. Therefore, the entire back surface of the silicon substrate 200 is also not exposed at all by the oxide strip process.

이어서, 도 2d에 도시되어 있는 바와 같이, 실리콘 기판(200) 전면 상에 에피층(240)을 성장시킨다. 이 때, 기판(200) 후면은 전혀 노출되어 있지 않으므로 원치 않는 에피층 성장을 방지할 수 있고, 도 2e에 도시되어 있는 바와 같이 기판(200) 후면의 산화막(210) 및 질화막(231)이 제거되더라도 에지부에서의 단차가 발생하지 않게 된다. Next, as shown in FIG. 2D, the epitaxial layer 240 is grown on the entire surface of the silicon substrate 200. At this time, since the back surface of the substrate 200 is not exposed at all, unwanted epitaxial growth can be prevented, and as shown in FIG. 2E, the oxide film 210 and the nitride film 231 on the back surface of the substrate 200 are removed. Even if the step is not generated in the edge portion.

따라서, 후속의 포토리소그래피 공정을 위한 노광시 웨이퍼 에지 부분에서 초점이 맞지 않는 디포커스(defocus) 현상을 획기적으로 줄일 수 있게 되고 결과적으로 전체 수율이 향상된다.Thus, the defocus phenomenon at the edge of the wafer during exposure for the subsequent photolithography process can be greatly reduced and consequently the overall yield is improved.

이상에서, 본 발명의 바람직한 실시예를 첨부한 도면을 참조로 하여 상세히 살펴보았으나, 본 발명의 기술적 범주를 벗어나지 않는 당업자에게 자명한 변형 내지 변화가 다양하게 존재할 것이기 때문에, 그러한 변형 내지 변화가 본 발명의 청 구항 또는 그 균등물의 범위에 속한다면 본 발명의 기술적 범위에 해당하는 것으로 해석되어야 한다. In the above, preferred embodiments of the present invention have been described in detail with reference to the accompanying drawings, but such variations or modifications may be present because various modifications or changes apparent to those skilled in the art will exist without departing from the technical scope of the present invention. If it belongs to the scope of the claims or equivalents thereof, it should be construed as corresponding to the technical scope of the present invention.

이상에서 설명한 바와 같은 본 발명에 따른 반도체 소자의 제조방법에 있어서는 다음과 같은 효과가 있다.In the method for manufacturing a semiconductor device according to the present invention as described above has the following advantages.

첫째, 실리콘 기판의 전면에 형성된 막 하부 확산 질화막의 건식 식각으로 인해 발생하는 웨이퍼 에지부의 단차를 방지함으로써 노광시 초점이 맞지 않는 디포커스 현상을 획기적으로 줄일 수 있다.First, it is possible to drastically reduce an unfocused defocus phenomenon during exposure by preventing a step of a wafer edge portion caused by dry etching of a lower diffusion nitride film formed on the front surface of a silicon substrate.

둘째, 노광 공정, 특히 웨이퍼 에지 샷에서의 디포커스 현상을 현저히 줄임으로써 전체적인 수율을 향상시킬 수 있다.Second, the overall yield can be improved by significantly reducing the defocus phenomenon in the exposure process, especially in wafer edge shots.

Claims (6)

실리콘 기판의 전면 상에 포토레지스트를 도포하는 단계;Applying a photoresist on the front surface of the silicon substrate; 막 하부 확산(DUF: Diffusion Under Film) 질화막을 상기 포토레지스트 및 상기 기판의 후면 상에 각각 증착하는 단계;Depositing a Diffusion Under Film (DUF) nitride film on the backside of the photoresist and the substrate, respectively; 상기 포토레지스트를 제거함으로써 상기 포토레지스트 상에 형성되어 있던 상기 막 하부 확산 질화막도 함께 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.Removing the photoresist, and removing the lower diffusion nitride film formed on the photoresist as well. 제 1 항에 있어서, The method of claim 1, 상기 막 하부 확산 질화막 제거 단계는, The removal of the lower film diffusion nitride film, 상기 포토레지스트 제거하기 위하여 에싱(ashing) 공정을 수행하는 단계; 및Performing an ashing process to remove the photoresist; And 상기 에싱 공정에 의해 생성된 포토레지스트 파티클 및 상기 포토레지스트 상에 형성되어 있던 상기 막 하부 확산 질화막을 제거하기 위하여 세정 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And performing a cleaning process to remove the photoresist particles generated by the ashing process and the lower diffusion nitride film formed on the photoresist. 제 1 항에 있어서, The method of claim 1, 상기 막 하부 확산 질화막의 증착 단계 이전에 상기 기판의 후면 상에 CVD 공정을 통해 산화막을 증착시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And depositing an oxide film on the rear surface of the substrate through a CVD process before the depositing the lower film diffusion nitride film. 제 1 항에 있어서, The method of claim 1, 상기 기판의 전면에 형성된 막 하부 확산 질화막을 제거한 후 상기 기판에 이온을 주입하는 단계;Removing the lower diffusion nitride film formed on the entire surface of the substrate and implanting ions into the substrate; 상기 이온이 주입된 기판에 대하여 어닐링을 수행하는 단계; 및Performing annealing on the ion-implanted substrate; And 상기 어닐링에 의해 형성된 열산화막에 대한 스트립 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And performing a strip process on the thermal oxide film formed by the annealing. 제 4 항에 있어서, The method of claim 4, wherein 상기 열산화막에 대한 스트립 공정 수행 후 상기 기판의 전면에 에피층을 성장시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And growing an epitaxial layer on the entire surface of the substrate after performing the strip process on the thermal oxide film. 제 5 항에 있어서, The method of claim 5, wherein 상기 기판의 전면에 에피층을 성장시킨 후, 상기 기판의 후면 상의 막 하부 확산 질화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And growing an epitaxial layer on the front surface of the substrate, and then removing the lower diffusion nitride film on the rear surface of the substrate.
KR1020060131437A 2006-12-20 2006-12-20 Method for Fabricating a Semiconductor KR100842674B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060131437A KR100842674B1 (en) 2006-12-20 2006-12-20 Method for Fabricating a Semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060131437A KR100842674B1 (en) 2006-12-20 2006-12-20 Method for Fabricating a Semiconductor

Publications (2)

Publication Number Publication Date
KR20080057767A KR20080057767A (en) 2008-06-25
KR100842674B1 true KR100842674B1 (en) 2008-06-30

Family

ID=39803510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060131437A KR100842674B1 (en) 2006-12-20 2006-12-20 Method for Fabricating a Semiconductor

Country Status (1)

Country Link
KR (1) KR100842674B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136333A (en) 1981-02-17 1982-08-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH0247840A (en) * 1988-08-10 1990-02-16 Nec Corp Manufacture of semiconductor device
JPH077005A (en) * 1991-12-31 1995-01-10 Texas Instr Inc <Ti> Adjustment of semiconductor wafer for uniform and repeatable high-speed heat treatment
KR960012352A (en) * 1994-09-23 1996-04-20 김광호 Semiconductor gettering method
JPH1070080A (en) 1996-08-27 1998-03-10 Shin Etsu Handotai Co Ltd Production of silicon single crystal substrate for vapor phase growth
JP2005260032A (en) 2004-03-12 2005-09-22 Matsushita Electric Ind Co Ltd Semiconductor device manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136333A (en) 1981-02-17 1982-08-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH0247840A (en) * 1988-08-10 1990-02-16 Nec Corp Manufacture of semiconductor device
JPH077005A (en) * 1991-12-31 1995-01-10 Texas Instr Inc <Ti> Adjustment of semiconductor wafer for uniform and repeatable high-speed heat treatment
KR960012352A (en) * 1994-09-23 1996-04-20 김광호 Semiconductor gettering method
JPH1070080A (en) 1996-08-27 1998-03-10 Shin Etsu Handotai Co Ltd Production of silicon single crystal substrate for vapor phase growth
JP2005260032A (en) 2004-03-12 2005-09-22 Matsushita Electric Ind Co Ltd Semiconductor device manufacturing method

Also Published As

Publication number Publication date
KR20080057767A (en) 2008-06-25

Similar Documents

Publication Publication Date Title
JPS6037775A (en) Production of wafer by injection through protective layer
KR100842674B1 (en) Method for Fabricating a Semiconductor
KR101161807B1 (en) Method of manufacturing Back junction solar cell by using plasma doping and diffusion and the solar cell
US11646208B2 (en) Method for manufacturing semiconductor device
KR100790725B1 (en) A method for fabricating a semiconductor
CN101369517A (en) Single-wafer cleaning procedure
US6762112B2 (en) Method for manufacturing isolating structures
KR101934569B1 (en) Method of manufacturing ultrathin semiconductor wafer, ultrathin semiconductor wafer manufactured therefrom, solar cell comprising the ultrathin semiconductor wafer, method for manufacturing solar cell module comprising all steps of the above-described method and solar cell manufactured therefrom
KR20080056998A (en) Method for fabricating a semiconductor
KR100691101B1 (en) Method of fabricating semiconductor device using epitaxial growth
KR0140658B1 (en) Manufacture of element isolation for semiconductor integrated circuit device
KR100661721B1 (en) Method for manufacturing the semiconductor device
KR100478486B1 (en) Formation method of trench oxide of semiconductor device
EP0823727B1 (en) Process for making the extrinsic base of a NPN transistor in a bipolar high frequency technology
US7897447B2 (en) Use of in-situ HCL etch to eliminate by oxidation recrystallization border defects generated during solid phase epitaxy (SPE) in the fabrication of nano-scale CMOS transistors using direct silicon bond substrate (DSB) and hybrid orientation technology (HOT)
KR100244413B1 (en) Method for forming source/drain of semiconductor device
KR20000061508A (en) Method for fabricating a trench isolation
KR0157888B1 (en) Method for forming semiconductor device provided with an isolation region
KR100444609B1 (en) Method of forming an isolation layer in a semiconductor device
KR100847829B1 (en) Method for Forming Semiconductor Device
KR100898434B1 (en) Method for etching oxide in semiconductor cleaning procedure
JPH0425116A (en) Manufacture of semiconductor device
KR100312806B1 (en) Method for forming semiconductor bridge
KR100364416B1 (en) Isolation method of semiconductor device
JPS60127741A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee