KR100688875B1 - 메모리 제어 장치 및 방법 - Google Patents
메모리 제어 장치 및 방법 Download PDFInfo
- Publication number
- KR100688875B1 KR100688875B1 KR1020047020902A KR20047020902A KR100688875B1 KR 100688875 B1 KR100688875 B1 KR 100688875B1 KR 1020047020902 A KR1020047020902 A KR 1020047020902A KR 20047020902 A KR20047020902 A KR 20047020902A KR 100688875 B1 KR100688875 B1 KR 100688875B1
- Authority
- KR
- South Korea
- Prior art keywords
- boundary
- block
- dividing line
- adjacent
- blocks
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
Claims (16)
- 다수의 이차원 블록들로 분할되는 주 메모리로서, 상기 블록들 각각은 상기 블록들 중 적어도 하나의 다른 블록과 인접하고, 적어도 하나의 다른 블록과 공통 경계를 공유하고, 다수의 데이터 단위를 포함하며, 상기 데이터 단위 각각은 1 바이트 이상의 데이터를 포함하고, 상기 블록들 각각은 다수의 구역(zone)들로 분할되고, 상기 구역들 각각은 하나 이상의 상기 데이터 단위를 포함하고, 각각의 블록의 상기 다수의 구역들 중 적어도 일부의 구역들은 상기 적어도 일부의 구역들과 인접한 적어도 하나의 다른 블록들 중 하나 이상의 블록들과 연관되는 주 메모리;상기 주 메모리 내의 상기 수 바이트의 데이터에 주소를 받고, 상기 주소를 디코드(decode)하여 주어진 블록의 다수의 구역들 중 어느 구역에 특정한 수 바이트의 데이터가 위치하는지를 식별하는 주소 디코더; 및주소가 지정된 수 바이트의 데이터를 포함함으로써 주소 디코더에 의해 식별된 상기 주어진 블록의 구역들에 기초하여, 상기 주소 디코더에 의해 식별된 상기 주어진 블록의 구역들과 연관되는 상기 주어진 블록과 인접한 하나 이상의 블록들을 캐시 메모리로 선인출하는 요청을 생성하는 선인출 주소 생성기; 를 포함하는 것을 특징으로 하는 메모리 제어 장치.
- 제1항에 있어서,상기 블록들 각각은, 왼쪽에 인접한 상기 블록들 중 하나와 공통인 왼쪽 경계, 오른쪽에 인접한 상기 블록들 중 하나와 공통인 오른쪽 경계, 상부에 인접한 상기 블록들 중 하나와 공통인 상부 경계, 하부에 인접한 상기 블록들 중 하나와 공통인 하부 경계 중 적어도 하나를 포함하고,상기 블록들 각각은, 상기 왼쪽에 인접한 블록과 연관되고 상기 왼쪽 경계를 따라 배열된 상기 데이터 단위를 적어도 하나 포함하는 왼쪽 구역, 상기 오른쪽에 인접한 블록과 연관되고 상기 오른쪽 경계를 따라 배열된 상기 데이터 단위를 적어도 하나 포함하는 오른쪽 구역, 상기 상부에 인접한 블록과 연관되고 상기 상부 경계를 따라 배열된 상기 데이터 단위를 적어도 하나 포함하는 상부 구역, 상기 하부에 인접한 블록과 연관되고 상기 하부 경계를 따라 배열된 상기 데이터 단위를 적어도 하나 포함하는 하부 구역 중 적어도 하나를 포함하는 것을 특징으로 하는 메모리 제어 장치.
- 제 2항에 있어서,상기 왼쪽 구역은 부분적으로 상기 상부 경계에서 상기 하부 경계까지 뻗은 왼쪽 분할선에 의해 정의되며, 상기 왼쪽 경계와 상기 왼쪽 분할선 사이에 위치된 데이터 단위 중 적어도 일부를 포함하고,상기 오른쪽 구역은 부분적으로 상기 상부 경계에서 상기 하부 경계까지 뻗은 오른쪽 분할선에 의해 정의되며, 상기 오른쪽 경계와 상기 오른쪽 분할선 사이에 위치된 데이터 단위 중 적어도 일부를 포함하고,상기 상부 구역은 부분적으로 상기 왼쪽 경계에서 상기 오른쪽 경계까지 뻗은 상부 분할선에 의해 정의되며, 상기 상부 경계와 상기 상부 분할선 사이에 위치된 데이터 단위 중 적어도 일부를 포함하며,상기 하부 구역은 부분적으로 상기 왼쪽 경계에서 상기 오른쪽 경계까지 뻗은 상기 하부 분할선에 의해 정의되며, 상기 하부 경계와 상기 하부 분할선 사이에 위치된 데이터 단위 중 적어도 일부를 포함하는 것을 특징으로 하는 메모리 제어 장치.
- 제3항에 있어서,상기 왼쪽, 상기 오른쪽, 상기 상부, 및 상기 하부 분할선은 임의의 비트 주소에 대응하고, 상기 주소 디코더는 특정한 수 바이트의 데이터가 어느 구역에 위치하는지를 식별하기 위하여 임의의 비트에 기초하여 상기 주소를 디코드 하는 것을 특징으로 하는 메모리 제어 장치.
- 제3항에 있어서,상기 블록들 각각으로부터 분할된 다수의 구역들은 상기 왼쪽, 상기 오른쪽, 상기 상부 및 상기 하부 분할선들 사이에 위치한 상기 하나 이상의 데이터 단위를 포함하는 중심 구역을 포함하고, 상기 중심 구역은 임의의 인접 블록과 연관되지 않는 것을 특징으로 하는 메모리 제어 장치.
- 제3항에 있어서,각 블록은,상기 왼쪽 경계, 상기 상부 경계, 상기 상부 분할선 및 상기 왼쪽 분할선 사이에 위치하는 상기 데이터 단위를 포함하며 임의의 인접 블록과도 연관되지 않는 왼쪽 상부 구역;상기 왼쪽 경계, 상기 하부 경계, 상기 하부 분할선 및 상기 왼쪽 분할선 사이에 위치된 상기 데이터 단위를 포함하며 임의의 인접 블록과도 연관되지 않는 왼쪽 하부 구역;상기 오른쪽 경계, 상기 상부 경계, 상기 상부 분할선 및 상기 오른쪽 분할선 사이에 위치된 상기 데이터 단위를 포함하며 임의의 인접 블록과도 연관되지 않는 오른쪽 상부 구역; 및상기 오른쪽 경계, 상기 하부 경계, 상기 하부 분할선 및 상기 오른쪽 분할선 사이에 위치된 상기 데이터 단위를 포함하며 임의의 인접 블록과도 연관되지 않는 오른쪽 하부 구역; 중 적어도 하나를 포함하는 것을 특징으로 하는 메모리 제어 장치.
- 주 메모리를 다수의 2차원 블록들로 분할하는 단계로서, 상기 블록들 각각은 상기 블록들 중 적어도 하나의 다른 블록과 인접하고, 적어도 하나의 다른 블록과 공통 경계를 공유하고, 다수의 데이터 단위를 포함하며, 상기 데이터 단위 각각은 1 바이트 이상의 데이터를 포함하는 주 메모리를 다수의 2차원 블록들로 분할하는 단계;상기 주 메모리의 각각의 블록을 각각 하나 이상의 데이터 단위를 포함하는 다수의 구역들로 분할하는 단계;상기 블록들 각각의 구역 중 적어도 일부와 상기 적어도 일부의 구역들과 인접한 적어도 하나의 다른 블록 중 하나 이상과 연관시키는 단계; 및주어진 블록의 적어도 일부의 구역들 중 적어도 하나에 있는 상기 데이터 단위 중 하나의 적어도 1 바이트 이상의 데이터에 주소가 지정되는 경우, 상기 주어진 블록의 적어도 일부의 구역과 연관된 하나 이상의 인접한 블록들을 캐쉬 메모리로 선인출하는 단계; 를 포함하는 것을 특징으로 하는 메모리 제어 방법.
- 삭제
- 제7항에 있어서,상기 각 블록들의 구역 중 적어도 일부 각 구역은 상기 블록과 인접한 하나의 블록과 연관되는 것을 특징으로 하는 메모리 제어 방법.
- 제9항에 있어서,상기 블록들 각각의 구역 중 적어도 하나의 구역은 상기 블록 및 상기 블록과 연관되고 인접한 블록 사이의 경계를 따라 배열되는 것을 특징으로 하는 메모리 제어 방법.
- 제10항에 있어서,각 블록의 다수의 구역들은 다수의 경계 구역들을 포함하고,각각의 경계 구역은 상기 블록과 연관되고 인접한 각각의 블록과 함께 상기 블록의 각 경계를 따라 배열되는 것을 특징으로 하는 메모리 제어 방법.
- 삭제
- 제7항에 있어서,상기 블록들 각각은 왼쪽에 인접한 상기 블록들 중 하나와 공통인 왼쪽 경계, 오른쪽에 인접한 상기 블록들 중 하나와 공통인 오른쪽 경계, 상부에 인접한 상기 블록들 중 하나와 공통인 상부 경계, 하부에 인접한 상기 블록들 중 하나와 공통인 하부 경계 중 적어도 하나를 포함하고,상기 블록들 각각으로부터 분할된 다수의 구역들은, 상기 왼쪽에 인접한 블록과 연관되고 상기 왼쪽 경계를 따라 배열된 상기 데이터 단위 중 적어도 하나 포함하는 왼쪽 구역, 상기 오른쪽에 인접한 블록과 연관되고 상기 오른쪽 경계를 따라 배열된 상기 데이터 단위 중 적어도 하나 포함하는 오른쪽 구역, 상기 상부에 인접한 블록과 연관되고 상기 상부 경계를 따라 배열된 상기 데이터 단위 중 적어도 하나 포함하는 상부 구역, 상기 하부에 인접한 블록과 연관되고 상기 하부 경계를 따라 배열된 상기 데이터 단위 중 적어도 하나 포함하는 하부 구역, 중 적어도 하나를 포함하는 것을 특징으로 하는 메모리 제어 방법.
- 제 13항에 있어서,상기 왼쪽 구역은 부분적으로 상기 상부 경계에서 상기 하부 경계까지 뻗은 왼쪽 분할선에 의해 정의되고, 상기 왼쪽 경계와 상기 왼쪽 분할선 사이에 위치한 상기 데이터 단위 중 적어도 일부를 포함하고,상기 오른쪽 구역은 부분적으로 상기 상부 경계에서 상기 하부 경계까지 뻗은 오른쪽 분할선에 의해 정의되고, 상기 오른쪽 경계와 상기 오른쪽 분할선 사이에 위치한 상기 데이터 단위 중 적어도 일부를 포함하고,상기 상부 구역은 부분적으로 상기 왼쪽 경계에서 상기 오른쪽 경계까지 뻗은 상부 분할선에 의해 정의되고, 상기 상부 경계와 상기 상부 분할선 사이에 위치한 상기 데이터 단위 중 적어도 일부를 포함하며,상기 하부 구역은 부분적으로 상기 왼쪽 경계에서 상기 오른쪽 경계까지 뻗은 하부 분할선에 의해 정의되고, 상기 하부 경계와 상기 하부 분할선 사이에 위치한 상기 데이터 단위 중 적어도 일부를 포함하는 것을 특징으로 하는 메모리 제어 방법.
- 제 14 항에 있어서, 각 블럭은 상기 왼쪽, 상기 오른쪽, 상기 상부 및 상기 하부 분할선 사이에 위치한 하나 이상의 상기 데이터 단위를 포함하는 중심 구역을 포함하며 상기 중심 구역은 임의의 인접한 블록과 연관되지 않는 것을 특징으로 하는 메모리 제어 방법.
- 제14항에 있어서,상기 블록들 각각으로부터 분할된 다수의 구역들은,적어도 상기 왼쪽 경계, 상기 상부 경계, 상기 상부 분할선 및 상기 왼쪽 분할선 사이에 위치한 상기 데이터 단위를 포함하며 임의의 인접 블록과 연관되지 않는 왼쪽 상부 구역;상기 왼쪽 경계, 상기 하부 경계, 상기 하부 분할선 및 상기 왼쪽 분할선 사이에 위치한 상기 데이터 단위를 포함하며 임의의 인접 블록과 연관되지 않는 왼쪽 하부 구역;상기 오른쪽 경계, 상기 상부 경계, 상기 상부 분할선 및 상기 오른쪽 분할선 사이에 위치한 상기 데이터 단위를 포함하며 임의의 인접 블록과 연관되지 않는 오른쪽 상부 구역; 및상기 오른쪽 경계, 상기 하부 경계, 상기 하부 분할선 및 상기 오른쪽 분할선 사이에 위치한 상기 데이터 단위를 포함하며 임의의 인접 블록과 연관되지 않는 오른쪽 하부 구역; 중 하나를 더 포함하는 것을 특징으로 하는 메모리 제어 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/187,072 | 2002-07-01 | ||
US10/187,072 US6816946B2 (en) | 2002-07-01 | 2002-07-01 | Methods and apparatus for controlling a cache memory |
PCT/JP2003/007959 WO2004003753A1 (en) | 2002-07-01 | 2003-06-24 | Methods and apparatus for controlling a cache memory |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050024371A KR20050024371A (ko) | 2005-03-10 |
KR100688875B1 true KR100688875B1 (ko) | 2007-03-02 |
Family
ID=29779984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020047020902A KR100688875B1 (ko) | 2002-07-01 | 2003-06-24 | 메모리 제어 장치 및 방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6816946B2 (ko) |
EP (1) | EP1518178B1 (ko) |
JP (1) | JP4005083B2 (ko) |
KR (1) | KR100688875B1 (ko) |
AU (1) | AU2003243005A1 (ko) |
TW (1) | TWI232374B (ko) |
WO (1) | WO2004003753A1 (ko) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7493450B2 (en) * | 2003-04-14 | 2009-02-17 | Hewlett-Packard Development Company, L.P. | Method of triggering read cache pre-fetch to increase host read throughput |
JP2005313627A (ja) * | 2004-03-31 | 2005-11-10 | Seiko Epson Corp | 液体噴射装置及び液体噴射装置の液体吐出方法 |
US7877546B2 (en) * | 2004-08-09 | 2011-01-25 | International Business Machines Corporation | System, method, and circuit for retrieving data in data blocks into a cache memory from a mass data storage device based on a triggering event |
US9026744B2 (en) | 2005-03-23 | 2015-05-05 | Qualcomm Incorporated | Enforcing strongly-ordered requests in a weakly-ordered processing |
KR100654462B1 (ko) * | 2005-08-24 | 2006-12-06 | 삼성전자주식회사 | 캐쉬 메모리를 메모리 블록으로 나누어 파일의 데이터를저장하는 캐쉬 방법 및 캐쉬 시스템 |
US8195889B2 (en) * | 2009-03-25 | 2012-06-05 | Advanced Micro Devices, Inc. | Hybrid region CAM for region prefetcher and methods thereof |
US8988531B2 (en) | 2010-07-08 | 2015-03-24 | Texas Instruments Incorporated | Method and apparatus for sub-picture based raster scanning coding order |
JP5708072B2 (ja) * | 2011-03-14 | 2015-04-30 | 大日本印刷株式会社 | 画像変形装置および命令付加装置 |
US8560719B2 (en) * | 2011-09-14 | 2013-10-15 | Mobitv, Inc. | Fragment server directed device fragment caching |
KR20130081526A (ko) | 2012-01-09 | 2013-07-17 | 삼성전자주식회사 | 저장 장치, 그것을 포함하는 전자 장치, 및 그것의 데이터 관리 방법들 |
US20140184630A1 (en) | 2012-12-27 | 2014-07-03 | Scott A. Krig | Optimizing image memory access |
WO2014143036A1 (en) | 2013-03-15 | 2014-09-18 | Intel Corporation | Method for pinning data in large cache in multi-level memory system |
JP6127964B2 (ja) * | 2013-12-26 | 2017-05-17 | ソニー株式会社 | 信号切換装置および信号切換装置の動作制御方法 |
WO2015120825A1 (en) * | 2014-02-17 | 2015-08-20 | Mediatek Inc. | Data access methods and data access devices utilizing the same |
US9788078B2 (en) * | 2014-03-25 | 2017-10-10 | Samsung Electronics Co., Ltd. | Enhanced distortion signaling for MMT assets and ISOBMFF with improved MMT QoS descriptor having multiple QoE operating points |
WO2019127487A1 (zh) | 2017-12-29 | 2019-07-04 | 华为技术有限公司 | 一种数据预取方法、装置和存储设备 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995012165A1 (en) * | 1993-10-22 | 1995-05-04 | Gestalt Technologies, Incorporated | Distributed management in a partitioned memory system |
US5752037A (en) * | 1996-04-26 | 1998-05-12 | Hewlett-Packard Company | Method of prefetching data for references with multiple stride directions |
US6629188B1 (en) * | 2000-11-13 | 2003-09-30 | Nvidia Corporation | Circuit and method for prefetching data for a texture cache |
JP4093741B2 (ja) * | 2001-10-03 | 2008-06-04 | シャープ株式会社 | 外部メモリ制御装置およびそれを含んだデータ駆動型情報処理装置 |
US20030154349A1 (en) * | 2002-01-24 | 2003-08-14 | Berg Stefan G. | Program-directed cache prefetching for media processors |
US6760818B2 (en) * | 2002-05-01 | 2004-07-06 | Koninklijke Philips Electronics N.V. | Memory region based data pre-fetching |
-
2002
- 2002-07-01 US US10/187,072 patent/US6816946B2/en not_active Expired - Lifetime
-
2003
- 2003-06-24 KR KR1020047020902A patent/KR100688875B1/ko active IP Right Grant
- 2003-06-24 AU AU2003243005A patent/AU2003243005A1/en not_active Abandoned
- 2003-06-24 EP EP03761780.0A patent/EP1518178B1/en not_active Expired - Lifetime
- 2003-06-24 JP JP2004517262A patent/JP4005083B2/ja not_active Expired - Fee Related
- 2003-06-24 WO PCT/JP2003/007959 patent/WO2004003753A1/en active Application Filing
- 2003-07-01 TW TW092117986A patent/TWI232374B/zh not_active IP Right Cessation
Non-Patent Citations (1)
Title |
---|
1020047020902 - 615818 * |
Also Published As
Publication number | Publication date |
---|---|
TW200402624A (en) | 2004-02-16 |
JP2005531847A (ja) | 2005-10-20 |
US6816946B2 (en) | 2004-11-09 |
JP4005083B2 (ja) | 2007-11-07 |
TWI232374B (en) | 2005-05-11 |
EP1518178B1 (en) | 2019-01-23 |
WO2004003753A1 (en) | 2004-01-08 |
EP1518178A1 (en) | 2005-03-30 |
AU2003243005A1 (en) | 2004-01-19 |
KR20050024371A (ko) | 2005-03-10 |
US20040003178A1 (en) | 2004-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100688875B1 (ko) | 메모리 제어 장치 및 방법 | |
CN102460503B (zh) | 显示源图像的变形版本的设备和方法 | |
US7050063B1 (en) | 3-D rendering texture caching scheme | |
US5287487A (en) | Predictive caching method and apparatus for generating a predicted address for a frame buffer | |
US8704840B2 (en) | Memory system having multiple address allocation formats and method for use thereof | |
US7580042B2 (en) | Systems and methods for storing and fetching texture data using bank interleaving | |
KR100817057B1 (ko) | 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템 | |
US20020085010A1 (en) | Method and apparatus for tiled polygon traversal | |
US6674443B1 (en) | Memory system for accelerating graphics operations within an electronic device | |
KR20010014910A (ko) | 그래픽 서브시스템의 블록 렌더링 방법 | |
US6646646B2 (en) | Memory system having programmable multiple and continuous memory regions and method of use thereof | |
US20050225557A1 (en) | Method and apparatus for reading texture data from a cache | |
US20060274080A1 (en) | Texture cache memory device, 3-dimentional graphic accelerator using the same and method thereof | |
EP1481386A1 (en) | Frame buffer access device, frame buffer access method, computer program and recording medium | |
JP2000293432A (ja) | バンク可変メモリ | |
JP4534488B2 (ja) | データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム | |
JP4487568B2 (ja) | データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム | |
JPH11283021A (ja) | フレ―ム・バッファ線形アドレス指定方法 | |
US6903744B2 (en) | Graphics processing system | |
JP4506256B2 (ja) | データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム | |
JP4735008B2 (ja) | データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム | |
JP2004133608A (ja) | 画像生成装置 | |
JP2003281564A (ja) | 画像生成装置 | |
JPH07118006B2 (ja) | 画像処理装置 | |
JPH05234370A (ja) | 画像メモリのデータ転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130207 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140210 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150206 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160205 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180208 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20200213 Year of fee payment: 14 |