KR100686332B1 - A polycrystalline silicone thin film and the method for forming the same - Google Patents

A polycrystalline silicone thin film and the method for forming the same Download PDF

Info

Publication number
KR100686332B1
KR100686332B1 KR1020010002083A KR20010002083A KR100686332B1 KR 100686332 B1 KR100686332 B1 KR 100686332B1 KR 1020010002083 A KR1020010002083 A KR 1020010002083A KR 20010002083 A KR20010002083 A KR 20010002083A KR 100686332 B1 KR100686332 B1 KR 100686332B1
Authority
KR
South Korea
Prior art keywords
silicon
thin film
film layer
layer
microcrystalline
Prior art date
Application number
KR1020010002083A
Other languages
Korean (ko)
Other versions
KR20020060919A (en
Inventor
이기용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020010002083A priority Critical patent/KR100686332B1/en
Publication of KR20020060919A publication Critical patent/KR20020060919A/en
Application granted granted Critical
Publication of KR100686332B1 publication Critical patent/KR100686332B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • G02F1/133516Methods for their manufacture, e.g. printing, electro-deposition or photolithography
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 다결정 실리콘 박막 및 그의 형성 방법에 관한 것으로, 기판(1), 상기 기판 위에 배치된 비정질 실리콘 막층(2) 및 상기 비정질 실리콘 막 위에 배치된 미세 결정 실리콘 막층(3)을 포함하는 다결정 실리콘 박막 및 그의 형성 방법을 제공함으로써 TFT-LCD, TFT-OLED 등을 포함한 디스플레이 디바이스 제조에 있어서 요구되는 다결정 실리콘과 게이트 산화막 사이의 캐리어 이동도를 향상시킬 수 있을 뿐만 아니라 그 제조 공정 재현성 및 화질에 있어서 향상을 기대할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polycrystalline silicon thin film and a method of forming the same, wherein the polycrystalline silicon film includes a substrate 1, an amorphous silicon film layer 2 disposed on the substrate, and a microcrystalline silicon film layer 3 disposed on the amorphous silicon film. By providing a thin film and a method of forming the same, not only can the carrier mobility between the polycrystalline silicon and the gate oxide film required for manufacturing a display device including TFT-LCD, TFT-OLED, etc. be improved, but also in the reproducibility and image quality of the manufacturing process thereof. You can expect an improvement.

엑시머 레이저, 다결정 실리콘 박막, 비정질 실리콘, 미세 결정 실리콘Excimer laser, polycrystalline silicon thin film, amorphous silicon, microcrystalline silicon

Description

다결정 실리콘 박막 및 그의 형성 방법{A polycrystalline silicone thin film and the method for forming the same}A polycrystalline silicon thin film and the method for forming the same}

도 1a 및 도 1b는 종래 기술에 따른 다결정 실리콘 박막의 적층 구조를 나타내는 도면이다.1A and 1B are diagrams illustrating a laminated structure of a polycrystalline silicon thin film according to the prior art.

도 2는 다결정 실리콘 박막을 형성하는 경우 레이저 에너지 밀도에 따른 결정의 부피 %를 나타내는 도면이다(□: 비정질 실리콘 층만을 사용한 경우 그 층의 두께가 50 nm인 경우, △: 35 nm 두께의 비정질 실리콘 층 위에 15 nm 두께의 미세 결정 실리콘 층을 증착한 경우, ◇: 15 nm 두께의 미세 결정 실리콘 층 위에 35 nm 두께의 비정질 실리콘 층을 증착한 경우).2 is a view showing the volume% of the crystals according to the laser energy density when forming the polycrystalline silicon thin film (□: when only the amorphous silicon layer is used, the thickness of the layer is 50 nm, △: 35 nm thick amorphous silicon When a 15 nm thick microcrystalline silicon layer is deposited on the layer, ◇: when a 35 nm thick amorphous silicon layer is deposited on the 15 nm thick microcrystalline silicon layer).

도 3은 다결정 실리콘 박막을 형성하는 경우 레이저 에너지 밀도에 따른 표면 거칠기를 나타내는 도면이다(□: 비정질 실리콘 층만을 사용한 경우 그 층의 두께가 50 nm인 경우, △: 35 nm 두께의 비정질 실리콘 층 위에 15 nm 두께의 미세 결정 실리콘 층을 증착한 경우, ○: 15 nm 두께의 비정질 실리콘 층 위에 35 nm 두께의 미세 결정 실리콘 층을 증착한 경우, ◇: 15 nm 두께의 미세 결정 실리콘 층 위에 35 nm 두께의 비정질 실리콘 층을 증착한 경우).3 is a diagram showing surface roughness according to laser energy density when forming a polycrystalline silicon thin film (□: when only an amorphous silicon layer is used, and when the thickness of the layer is 50 nm, Δ: on an amorphous silicon layer having a thickness of 35 nm When a 15 nm thick microcrystalline silicon layer is deposited, ○: When a 35 nm thick microcrystalline silicon layer is deposited on a 15 nm thick amorphous silicon layer, ◇: 35 nm thick on a 15 nm thick microcrystalline silicon layer Deposited an amorphous silicon layer).

도 4는 종래 기술에 따라 엑시머 레이저로 결정화된 다결정 실리콘 박막의 표면에서 관찰되는 비균일성을 나타내는 AFM(Atomic Force Microscopy) 사진이다. 4 is an atomic force microscopy (AFM) photograph showing non-uniformity observed on the surface of a polycrystalline silicon thin film crystallized with an excimer laser according to the prior art.

도 5는 본 발명의 일실시예에 따라 형성된 다결정 실리콘 박막의 적층 구조를 나타내는 도면이다.5 is a view showing a laminated structure of a polycrystalline silicon thin film formed according to an embodiment of the present invention.

도 6은 다결정 실리콘 박막을 형성하는 경우 레이저 에너지 밀도에 따른 결정크기를 나타내는 도면이다(□: 50 nm 두께의 비정질 실리콘 층만을 사용한 경우, △: 35 nm 두께의 비정질 실리콘 층 위에 15 nm 두께의 미세 결정 실리콘 층을 증착한 경우). 6 is a view showing the crystal size according to the laser energy density when forming a polycrystalline silicon thin film (□: when only 50 nm thick amorphous silicon layer, △: 15 nm thick fine on a 35 nm thick amorphous silicon layer A crystalline silicon layer is deposited).

도 7a는 미세 결정 실리콘 15 nm/비정질 실리콘 35 nm을 적층한 후 280 mJ/cm2의 레이저 에너지 밀도에서 결정화시킨 다결정 실리콘 박막의 표면을 나타내는 SEM 사진이고, 도 7b는 동일 구조의 실리콘을 340 mJ/cm2에서 결정화시킨 다결정 실리콘 박막의 표면을 나타내는 SEM 사진이며, 도 7c는 비정질 실리콘을 50 nm 두께로 적층한 후 결정화시킨 다결정 실리콘 박막의 표면을 나타내는 SEM 사진이다. FIG. 7A is a SEM photograph showing the surface of a polycrystalline silicon thin film crystallized at a laser energy density of 280 mJ / cm 2 after stacking 15 nm of amorphous silicon and 35 nm of amorphous silicon, and FIG. 7B is 340 mJ of silicon having the same structure. SEM image showing the surface of the polycrystalline silicon thin film crystallized at / cm 2 , Figure 7c is a SEM image showing the surface of the polycrystalline silicon thin film crystallized after laminating the amorphous silicon to a thickness of 50 nm.

도 8a는 비정질 실리콘을 50 nm 두께로 적층한 후 결정화시킨 다결정 실리콘 박막의 XRD 피크를 나타내는 그래프이고, 도 8b는 비정질 실리콘 35 nm/미세 결정 실리콘 15 nm을 적층한 후 결정화시킨 다결정 실리콘 박막의 XRD 피크를 나타내는 그래프이다.8A is a graph showing XRD peaks of a polycrystalline silicon thin film crystallized after laminating amorphous silicon to a thickness of 50 nm, and FIG. 8B is a XRD of a polycrystalline silicon thin film crystallized after laminating 15 nm of amorphous silicon 35 nm / microcrystalline silicon. Graph showing peaks.

도 9는 본 발명의 다른 일실시예에 따른 비정질 실리콘이 미세 결정 실리콘 층 사이에 샌드위치되어 적층된 것을 나타내는 도면이다.FIG. 9 is a diagram illustrating that amorphous silicon is sandwiched and laminated between microcrystalline silicon layers according to another exemplary embodiment of the present invention.

[산업상 이용분야][Industrial use]

본 발명은 다결정 실리콘 박막 및 그의 형성 방법에 관한 것으로, 더욱 상세하게는 TFT-LCD, TFT-OLED 등을 포함하는 디스플레이 디바이스에 사용되는 다결정 실리콘 박막에 관한 것이다.The present invention relates to a polycrystalline silicon thin film and a method of forming the same, and more particularly, to a polycrystalline silicon thin film used in a display device including a TFT-LCD, a TFT-OLED and the like.

[종래 기술][Prior art]

미국 특허 제 4,409,724호에 개시되어 있는 종래 기술에서 사용되고 있는 엑시머 레이저 어닐링(Eximer Laser Annealing) 방식에 의해 비정질 실리콘 막으로부터 다결정 박막 형성시, TFT 디바이스에 필요한 박막 특성(field effect mobility 등)을 얻기 위해서는 충분한 결정 크기 및 결정화가 이루어져야 하며, 이를 위해서 충분한 레이저 에너지를 가해주어야 한다.Sufficient to obtain thin film properties (field effect mobility, etc.) required for a TFT device when forming a polycrystalline thin film from an amorphous silicon film by the Eximer Laser Annealing method used in the prior art disclosed in US Pat. No. 4,409,724. Crystal size and crystallization must be achieved, and sufficient laser energy must be applied for this.

예를 들어, PECVD에 의하여 증착된 50 nm 두께의 비정질 실리콘을 ELA에 의하여 다결정화할 때 0.3 ㎛ 이상의 평균 결정 크기를 가지며, 전체 실리콘 박막 중 결정 부피%(라만 스펙트럼으로부터 결정됨)가 최소한 90 % 이상을 얻기 위해서는 조사되는 엑시머 레이저의 에너지 밀도(energy density)는 280 mJ/㎠ 이상이 되어야 하며 (도 2와 도 6 참조), 이러한 에너지 밀도 범위에서 결정화된 실리콘의 표면 거칠기(surface roughness; RMS)는 최소 3 nm로부터 15 nm까지 증가할 수 있다 (도 3 참조). For example, 50 nm thick amorphous silicon deposited by PECVD has an average crystal size of 0.3 μm or more when polycrystalline by ELA, and at least 90% of the crystal volume% (determined from the Raman spectrum) of the entire silicon thin film. The energy density of the excimer laser to be irradiated should be at least 280 mJ / cm 2 (see FIGS. 2 and 6), and the surface roughness (RMS) of silicon crystallized in this energy density range is It can increase from a minimum of 3 nm to 15 nm (see FIG. 3).

도 1a 및 도 1b는 종래 기술에 따른 다결정 실리콘 박막의 적층 구조를 나타내는 것으로서, 도 1a는 엑시머 레이저 결정을 하기 이전의 초기 비정질 실리콘 박 막의 적층 구조를 나타내는 것이고, 도 1b는 미세 결정 실리콘 막 층(3)을 비정질 실리콘 막 층(2) 하부에 적층한 후 엑시머 레이저로 결정화시킨 후의 적층 구조를 나타내고 있다.1A and 1B show a laminated structure of a polycrystalline silicon thin film according to the prior art, and FIG. 1A shows a laminated structure of an initial amorphous silicon thin film before excimer laser crystals, and FIG. 1B shows a microcrystalline silicon film layer ( 3) is laminated below the amorphous silicon film layer 2, and the lamination structure after crystallization with an excimer laser is shown.

도 1a 및 도 1b를 참조하면, 결정화되기 이전보다 결정화된 후의 표면 거칠기는 더욱 거칠어지는 것을 알 수 있으며, 엑시머 레이저와 결정화된 표면의 거칠기의 관계를 나타내는 그래프인 도 3을 참조하면, 에너지 밀도의 증가에 따라 전체적으로 표면 거칠기가 증가함을 알 수 있다.1A and 1B, it can be seen that the surface roughness after crystallization becomes more rough than before crystallization. Referring to FIG. 3, which is a graph showing the relationship between the excimer laser and the crystallized surface roughness, It can be seen that the surface roughness increases with the increase.

이때, 50 nm 두께의 초기 비정질 실리콘을 레이저 결정화한 후의 표면에서의 피크 대 밸리(peak to valley)의 높이는 20 nm로부터 50 nm까지에 이르며, 이러한 커다란 표면 거칠기 또는 피크 대 밸리의 높이는 TFT 제조 공정에 있어서 실리콘막 위에 CVD 또는 스퍼터링법에 의해 증착되는 모든 막에 거의 동일한 거칠기를 야기시키게 되며, 그에 따라 발생하는 디바이스의 결함으로 인하여 다결정 실리콘을 이용한 TFT OLED 또는 TFT LCD 등의 디스플레이의 성능을 전체적으로 저하시키는 효과를 야기시킬 것으로 예측된다.At this time, the peak to valley height at the surface after laser crystallization of the 50 nm thick initial amorphous silicon ranges from 20 nm to 50 nm, and such large surface roughness or peak to valley height is increased in the TFT manufacturing process. This results in almost the same roughness in all films deposited by CVD or sputtering on the silicon film, and the resulting defects in the device result in overall degradation of the performance of the display such as TFT OLED or TFT LCD using polycrystalline silicon. It is expected to cause an effect.

ELA에 의한 결정화에 있어서 또 다른 문제로 레이저 빔 스캔(laser beam scan) 방식에 의한 근본적인 비균일한(nonuniformity) 결정성 및 표면 거칠기가 결정화된 후 다결정 실리콘 표면에서 종종 관찰되고 있다(도 4 참조).Another problem with crystallization by ELA is that it is often observed on the polycrystalline silicon surface after the underlying nonuniformity crystallinity and surface roughness by the laser beam scan method is crystallized (see FIG. 4). .

또 다른 종래 기술인 미국 특허 제 5,827,773호에서는 실리콘 결정의 크기 및 결정성을 향상시키기 위하여 미세 결정 실리콘(microcrystalline silicon)을 CVD 법에 의하여 증착한 후 그 위에 비정질 실리콘을 증착하여 레이저 효율을 향상 시킬 수 있다.In another conventional US Pat. No. 5,827,773, in order to improve the size and crystallinity of silicon crystals, microcrystalline silicon may be deposited by CVD and then amorphous silicon may be deposited thereon to improve laser efficiency. .

그러나, 이러한 방식에 의한 다결정 형성은 비정질 실리콘 단일 막에 비하여 더욱 큰 표면 거칠기 및 피크 대 밸리(peak to valley) 높이를 야기시킬 수 있다는 문제점이 있다.However, there is a problem that polycrystalline formation in this manner can result in greater surface roughness and peak to valley height compared to amorphous silicon single film.

예를 들어, 15 nm 두께의 미세 결정질 실리콘 위에 35 nm 두께의 비정질 실리콘 막을 증착한 후 ELA에 의하여 결정화하였을 경우, 표면 거칠기는 레이저 에너지 밀도가 변함에 따라 약 15 nm로부터 60 nm까지 변하였고(도 2 및 도 3 참조), 그에 따른 피크 대 밸리 높이는 약 5 nm로부터 250 nm까지 큰 변동 폭으로 변할 수 있음을 관찰하였다.For example, when a 35 nm thick amorphous silicon film was deposited on 15 nm thick microcrystalline silicon and crystallized by ELA, the surface roughness varied from about 15 nm to 60 nm as the laser energy density changed (FIG. 2 and FIG. 3), and thus the peak-to-valley height was observed to vary with a wide variation from about 5 nm to 250 nm.

또 다른 선행 기술인 미국 특허 제 5,970,369호에서는 비정질 실리콘을 증착한 후 엑시머 레이저로 결정화시킨 후 다시 비정질 실리콘을 증착하고 결정화시키는 단계를 반복함으로써 다결정 실리콘 박막을 얻어 높은 에너지 밀도에서 우수한 결정성을 얻을 수 있으나 표면이 비균일하고 결정 방위를 제어할 수 없다는 문제점이 있다.In another prior art, US Pat. No. 5,970,369, polycrystalline silicon thin films are obtained by repeating the steps of depositing amorphous silicon, crystallizing with an excimer laser, and then depositing and crystallizing amorphous silicon again to obtain excellent crystallinity at high energy density. The problem is that the surface is non-uniform and the crystal orientation cannot be controlled.

본 발명은 위에서 설명한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 극히 방향성을 갖는 결정 구조 및 균일한 결정 크기를 갖는 다결정 실리콘 박막 및 그의 형성 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the problems described above, and an object of the present invention is to provide a polycrystalline silicon thin film having an extremely oriented crystal structure and a uniform crystal size and a method of forming the same.

본 발명은 상기한 목적을 달성하기 위하여, 본 발명은The present invention to achieve the above object, the present invention

기판(1);Substrate 1;

상기 기판 위에 배치된 비정질 실리콘 막층(2); 및An amorphous silicon film layer (2) disposed on the substrate; And

상기 비정질 실리콘 막 위에 배치된 미세 결정 실리콘 막층(3)A microcrystalline silicon film layer 3 disposed on the amorphous silicon film

을 포함하는 것을 특징으로 하는 다결정 실리콘 박막을 제공한다.It provides a polycrystalline silicon thin film comprising a.

또한, 본 발명은In addition, the present invention

기판(1) 위에 비정질 실리콘 막 층(2)을 적층하는 단계;Stacking an amorphous silicon film layer (2) on the substrate (1);

상기 적층 단계 이후 미세 결정 실리콘 막 층(3)을 적층하는 단계; 및Laminating a fine crystalline silicon film layer (3) after the laminating step; And

상기 미세 결정 실리콘 막 층(3)을 적층한 후 엑시머 레이저 어닐링(Eximer Laser Annealing)으로 상기 실리콘 막 층(3)을 결정화하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막의 형성 방법을 제공한다.And laminating the microcrystalline silicon film layer 3 and crystallizing the silicon film layer 3 by excimer laser annealing.

이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, the present invention will be described in detail.

도 5는 본 발명의 일실시예에 따라 형성된 다결정 실리콘 박막의 적층 구조를 나타내는 도면으로, 기판(1) 위에 비정질 실리콘(2)을 적층하고, 상기 비정질 실리콘(2) 상부에 미세 결정 실리콘(3)을 적층한 후 엑시머 레이저 어닐링(ELA)으로 결정화시킨 다결정 실리콘 박막의 적층 구조를 나타내고 있다.FIG. 5 is a diagram illustrating a lamination structure of a polycrystalline silicon thin film formed according to an embodiment of the present invention, in which amorphous silicon 2 is laminated on a substrate 1, and microcrystalline silicon 3 is disposed on the amorphous silicon 2. ), And a lamination structure of a polycrystalline silicon thin film crystallized by excimer laser annealing (ELA).

상기 비정질 실리콘(2)은 CVD(Chemical Vapor Deposition)으로 증착하고 그 위에 미세 결정 실리콘(3)을 같은 방법으로 증착한다.The amorphous silicon 2 is deposited by chemical vapor deposition (CVD) and the microcrystalline silicon 3 is deposited thereon in the same manner.

그리고 나서, 280 mJ/㎠ 내지 340 mJ/㎠의 레이저 에너지 밀도를 갖는 엑시머 레이저로 결정화시킨다.It is then crystallized with an excimer laser having a laser energy density of 280 mJ / cm 2 to 340 mJ / cm 2.

이렇게 결정화된 다결정 실리콘 박막은 비정질 실리콘만을 사용한 경우에 비 하여 결정성이 저하되지 않고, 결정 크기의 균일성은 우수하며, 극히 결정학적으로 배향되어 있다.The crystallized polycrystalline silicon thin film does not deteriorate in crystallinity as compared with the case of using only amorphous silicon, has excellent uniformity in crystal size, and is extremely crystallographically oriented.

이는 상층부에 적층되어 있는 미세 결정 실리콘이 레이저 어닐링시 완전 용융되지 않고, 잔존하는 시드(seed)를 이용 핵생성 및 결정화하기 때문인 것으로 추측된다.This is presumably because the fine crystalline silicon stacked on the upper layer is not completely melted during laser annealing, but nucleates and crystallizes using the remaining seeds.

또한, 결정화시 짧은 레이저 펄스가 지속되는 동안 진공에 노출되어 있는 상층부의 미세 결정 실리콘 층의 미세 결정이 느린 열 손실로 인하여 결정이 충분한 방향성을 갖고 성장할 수 있기 때문으로 추측된다.It is also speculated that the microcrystals of the microcrystalline silicon layer of the upper layer exposed to the vacuum during crystallization during the crystallization can grow with sufficient directivity due to the slow heat loss.

이 때, 상층부의 미세 결정 실리콘(3) 층의 두께는 5 내지 35 nm인 것이 바람직하다.At this time, it is preferable that the thickness of the microcrystalline silicon (3) layer of an upper layer part is 5-35 nm.

상기 미세 결정 실리콘(3) 층의 두께가 35 nm 이상인 경우에는 표면거칠기는 극히 우수하나 전체 실리콘 막의 결정성은 저하되므로 바람직하지 않다.When the thickness of the microcrystalline silicon (3) layer is 35 nm or more, the surface roughness is extremely excellent, but the crystallinity of the entire silicon film is lowered, which is not preferable.

한편, 비정질 실리콘 막층(2)의 CVD 증착 후 동일한 방법에 의하여 증착 되는 미세 결정 실리콘 막층(3)은 실리콘을 함유하는 가스를 수소로 희석화하거나 또는 실리콘을 함유하는 가스를 아르곤 가스로 희석화하여 증착 하는 것이 바람직하다.Meanwhile, the microcrystalline silicon film layer 3 deposited by the same method after CVD deposition of the amorphous silicon film layer 2 is deposited by diluting a gas containing silicon with hydrogen or by diluting a gas containing silicon with argon gas. It is preferable.

또한, 본 발명은 도 9에 도시된 바와 같은 다층 실리콘 박막을 제공한다.In addition, the present invention provides a multilayer silicon thin film as shown in FIG.

도 9에 나타낸 다층 실리콘 박막은 먼저 기판(1) 위에 미세 결정 실리콘 막층(3)을 적층하고, 연속하여 비정질 실리콘 막층(2) 및 미세 결정 실리콘 막층(3)을 적층한 구조이다.The multilayer silicon thin film shown in FIG. 9 has a structure in which a microcrystalline silicon film layer 3 is first laminated on a substrate 1, and an amorphous silicon film layer 2 and a microcrystalline silicon film layer 3 are successively stacked.

상기 비정질 실리콘 막층(2) 및 미세 결정 실리콘 막층(3)은 CVD에 의하여 적층하는 것이 바람직하다.The amorphous silicon film layer 2 and the microcrystalline silicon film layer 3 are preferably laminated by CVD.

그리고 나서, 280 mJ/㎠ 내지 340 mJ/㎠의 레이저 에너지 밀도를 갖는 엑시머 레이저로 결정화시킨다.It is then crystallized with an excimer laser having a laser energy density of 280 mJ / cm 2 to 340 mJ / cm 2.

이러한 구조로 다결정 실리콘 박막을 형성하면 TFT 제조 공정에서 종래 기술이 갖고 있는 높은 표면 거칠기 또는 결정성 향상을 위한 좁은 레이저 에너지 밀도 범위, 레이저 에너지의 불안정성으로 인한 재현성 있는 다결정 실리콘 박막 형성의 어려움 등을 해결할 수 있다.Forming a polycrystalline silicon thin film with such a structure solves the high surface roughness or narrow laser energy density range of the prior art in the TFT manufacturing process and the difficulty of forming a reproducible polycrystalline silicon thin film due to the instability of the laser energy. Can be.

이것은 ELA에 의해 결정화하는 경우, 첫 번째 미세 결정 실리콘 막층(2)은 비정질 실리콘 막층의 결정화에 대한 시드(seed)로 작용하여 결정성 및 결정 크기가 큰 실리콘 막을 형성할 수 있게 해 주며, 두 번째 미세 결정 실리콘 막은 ELA 결정화 동안에 하부막인 비정질 실리콘의 결정 핵 생성 및 성장의 영향을 받아 연속적인 성장을 하며, 이와 동시에 표면 거칠기의 증가를 억제해 주기 때문으로 추측된다.This means that when crystallized by ELA, the first microcrystalline silicon film layer 2 acts as a seed for the crystallization of the amorphous silicon film layer, thereby forming a silicon film having a high crystallinity and a large crystal size. It is presumed that the microcrystalline silicon film is continuously grown under the influence of crystal nucleation and growth of the amorphous silicon, which is a lower film, during ELA crystallization, and at the same time suppresses an increase in surface roughness.

또한, 상기 하부의 미세 결정 실리콘 막층에 연속적으로 비정질 실리콘 막층을 적층하고 다시 미세 결정 실리콘 막층을 적층하고 계속해서 비정질 실리콘 막층, 미세 결정 실리콘 막층을 연속적으로 적층할 수도 있다.In addition, an amorphous silicon film layer may be successively laminated to the lower microcrystalline silicon film layer, followed by further laminating a microcrystalline silicon film layer, followed by successively laminating an amorphous silicon film layer and a microcrystalline silicon film layer.

이러한 경우 미세 결정 실리콘 막층과 비정질 실리콘 막층의 수는 제한이 없으나 기판 위의 제 1층은 미세 결정 실리콘 층이어야 하고 최상부 층 또한 미세 결정 실리콘 층이어야 한다.In this case, the number of the microcrystalline silicon film layer and the amorphous silicon film layer is not limited, but the first layer on the substrate should be a microcrystalline silicon layer and the top layer should also be a microcrystalline silicon layer.

최상부 층인 미세 결정 실리콘 층의 두께는 5 내지 35 nm인 것이 바람직하다.The thickness of the microcrystalline silicon layer, which is the top layer, is preferably 5 to 35 nm.

상기 미세 결정 실리콘(3) 층의 두께가 35 nm 이상인 경우에는 결정화가 잘 일어나지 않아 결정성이 저하되므로 바람직하지 않다.When the thickness of the fine crystalline silicon (3) layer is 35 nm or more, crystallization does not occur well and crystallinity is lowered, which is not preferable.

한편, 비정질 실리콘 막층(2)의 CVD 증착 후 동일한 방법에 의하여 증착 되는 미세 결정 실리콘 막층(3)은 실리콘을 함유하는 가스를 수소로 희석화하거나 또는 실리콘을 함유하는 가스를 아르곤 가스로 희석화하여 증착 하는 것이 바람직하다.Meanwhile, the microcrystalline silicon film layer 3 deposited by the same method after CVD deposition of the amorphous silicon film layer 2 is deposited by diluting a gas containing silicon with hydrogen or by diluting a gas containing silicon with argon gas. It is preferable.

상기 위에서 설명한 바와 같은 구조로 형성된 다결정 실리콘 박막은 최상부 층의 미세 결정 실리콘 막층(3)의 표면 거칠기가 3 nm 내지 10 nm이다.The polycrystalline silicon thin film formed of the structure as described above has a surface roughness of 3 nm to 10 nm of the fine crystal silicon film layer 3 of the uppermost layer.

이렇게 형성된 다결정 실리콘 박막은 표면 거칠기로 인한 TFT-LCD 및 TFT-OLED 등의 디스플레이의 결함을 대폭 줄일 수 있으므로 이러한 용도로 사용할 수 있다.The polycrystalline silicon thin film thus formed can be used for this purpose because it can greatly reduce the defects of the display such as TFT-LCD and TFT-OLED due to the surface roughness.

이하, 본 발명의 바람직한 실시예를 제시한다. 다만, 하기하는 실시예는 본 발명을 더욱 잘 이해하기 위하여 제시되는 것일 뿐 본 발명이 하기하는 실시예에 한정되는 것은 아니다.Hereinafter, a preferred embodiment of the present invention. However, the following examples are only presented to better understand the present invention, but the present invention is not limited to the following examples.

실시예 1Example 1

CVD에 의하여 35 nm 두께의 비정질 실리콘을 증착한 후 그 위에 미세 결정 실리콘 15 nm를 증착하여 전체 두께를 50 nm로 하여 ELA에 의해 결정화를 실시하였을 때, 라만 스펙트로스코피(Raman Spectroscopy)로부터 측정된 결정의 부피%는 280 mJ/㎠에서 340 mJ/㎠의 레이저 에너지 밀도(laser energy density)에 대하여 약 95 %, 90 %(도 2 참조)로 비정질 실리콘에 비하여 결정성이 저하되지 않고 결정 크기의 균일성은 우수하며(도 7a 및 도 7b 참조), 동일한 분석 조건하에서 XRD 분석을 실시하였을 때 비정질 실리콘 50 nm와 미세 결정 실리콘 15 nm/비정질 실리콘 35 nm 두 시료 모두에 대하여 (111) 결정 방위를 보여 주었으며, 특히 미세 결정 실리콘 15 nm/비정질 실리콘 35 nm 시료에 대한 피크 강도(peak intensity)는 비정질 실리콘 단층막 실리콘에 비하여 약 3배 정도 증가함으로써 극히 결정학적으로 배향되어 있음을 알 수 있었다(도 8a 및 도 8b 참조).Crystals measured from Raman Spectroscopy when 35 nm thick amorphous silicon was deposited by CVD and then 15 nm of fine crystalline silicon was deposited thereon and crystallized by ELA at a total thickness of 50 nm. The volume percent of is about 95% and 90% (laser energy density) for laser energy density of 340 mJ / cm2 to 340 mJ / cm2. The properties are excellent (see FIGS. 7A and 7B) and show (111) crystal orientations for both samples of 50 nm of amorphous silicon and 15 nm of amorphous silicon 35 nm of amorphous silicon when subjected to XRD analysis under the same analysis conditions. , Especially for microcrystalline silicon 15 nm / amorphous silicon 35 nm samples, the peak intensity is increased by about three times that of amorphous silicon monolayer silicon. It can be seen that it is scientifically oriented (see FIGS. 8A and 8B).

또한, 미세 결정 실리콘의 표면 거칠기 억제 효과로 인하여 높은 에너지 밀도에서도 거칠기가 낮은 표면을 얻을 수 있었다(도 3 참조).In addition, due to the surface roughness inhibitory effect of the fine crystalline silicon, it was possible to obtain a surface having a low roughness even at a high energy density (see FIG. 3).

특히, 비정질 실리콘 필름을 이용하여 ELA에 의해 결정화할 경우 280 mJ/㎠에서 결정의 부피%는 약 96 %로 높은 반면, 표면 거칠기는 나쁘고(도 3참조), 레이저 에너지 밀도가 증가함에 따라 도 7c에서 처럼 결정이 성장함에 따른 그레인 크기(grain size)의 비균일성이 증가함을 알 수 있다. In particular, when crystallized by ELA using an amorphous silicon film, the volume percentage of the crystal was high at about 280 mJ / cm 2 to about 96%, while the surface roughness was bad (see FIG. 3), and as the laser energy density increased, FIG. 7C. As can be seen, as the crystal grows, the grain size non-uniformity increases.

반면, 미세 결정 실리콘 15 nm/비정질 실리콘 35 nm의 2층막 실리콘에 대하여 결정성은 떨어지나, 거칠기가 상대적으로 작고, 높은 레이저 에너지 밀도에 대해서도 매우 균일한 결정 크기를 보여 줌을 알 수 있다.On the other hand, the crystallinity of the two-layer silicon of 15 nm microcrystalline silicon / 35 nm of amorphous silicon is inferior, but the roughness is relatively small, and even the high laser energy density shows a very uniform crystal size.

이는 미세 결정 층을 상부막으로 증착함으로써 22 나노초(nanoseconds)의 짧은 레이저 펄스 기간 동안에도 진공에 노출되어 있는 미세 결정이 느린 열 손실로 인하여 결정이 충분한 방향성을 갖고 성장할 수 있었음을 알 수 있다.It can be seen that by depositing the microcrystalline layer into the top layer, even during short laser pulse periods of 22 nanoseconds, the microcrystals exposed to vacuum were able to grow with sufficient orientation due to slow heat loss.

실시예 2Example 2

비정질 실리콘 15 nm위에 미세 결정 실리콘(microcrystalline silicon) 35 nm를 증착하여 전체 두께 50 nm로 하여, ELA에 의하여 결정화를 실시하였을 때 라만 스펙트로스코피(Raman spectroscopy)로부터 측정된 결정의 부피%는 240 mJ/㎠ 내지 340 mJ/㎠의 레이저 에너지 밀도에 대하여 약 78 %에서 83 %로, 비정질 실리콘 또는 미세 결정 실리콘을 하부막으로 하고 비정질 실리콘을 증착한 후 ELA 결정화를 한 경우에 비하여 낮았으나, 표면 거칠기는 2 nm 내지 3 nm (피크 대 밸 리가 6 nm 내지 20 nm)(도 3 참조)로 대단히 작은 값을 가질 수 있었다.Deposition of 35 nm of microcrystalline silicon on 15 nm of amorphous silicon to a total thickness of 50 nm, the volume% of the crystal measured from Raman spectroscopy when crystallized by ELA is 240 mJ / 78% to 83% for the laser energy density of cm 2 to 340 mJ / cm 2, which was lower than that of ELA crystallization after amorphous silicon or microcrystalline silicon as a lower film and deposition of amorphous silicon, but the surface roughness was lower. It could have a very small value from 2 nm to 3 nm (peak to valley 6 nm to 20 nm) (see FIG. 3).

그러므로, 위에서 설명한 실험들의 결과에 근거하여, 기판 위에 CVD에 의해 미세 결정 실리콘을 증착한 후 연속해서 비정질 실리콘 그리고 다시 미세 결정 실리콘 막은 비정질 실리콘의 결정화에 대한 시드(seed)로 작용하여 결정성 및 결정 크기가 큰 실리콘 막을 형성할 수 있게 해 주며, 두 번째 미세 결정 실리콘 막은 ELA 결정화 중 하부막인 비정질 실리콘의 결정 핵 생성 및 성장의 영향을 받아 연속적인 성장을 할 것이며, 동시에 표면 거칠기의 증가를 억제해 주는 효과를 줄 것으로 예측된다.Therefore, based on the results of the experiments described above, after depositing microcrystalline silicon on a substrate by CVD, subsequently the amorphous silicon and then again the microcrystalline silicon film act as seeds for the crystallization of the amorphous silicon, thereby crystallinity and crystallization. It enables the formation of large size silicon film, and the second microcrystalline silicon film will be continuously grown under the influence of crystal nucleation and growth of amorphous silicon, the underlying film during ELA crystallization, and at the same time suppress the increase of surface roughness. It is expected to have an effect.

이러한 구조로 실리콘 막을 형성하여 다결정 실리콘 막을 형성하면 TFT 제조 공정에서 종래 기술이 갖고 있는 높은 표면 거칠기 또는 결정성 향상을 위한 좁은 레이저 에너지 밀도 범위, 레이저 에너지의 불안정성으로 인한 재현성 있는 다결정 실리콘 박막 형성의 어려움 등의 제반 문제를 해결할 수 있었다.Forming a silicon film with such a structure to form a polycrystalline silicon film makes it difficult to form a reproducible polycrystalline silicon thin film due to the high surface roughness or narrow laser energy density range for improving crystallinity and the instability of laser energy in the TFT manufacturing process. I was able to solve all the problems.

이상 설명한 바와 같이, 본 발명에 따른 결정 형성시 표면 거칠기를 3 nm 내지 10 nm 이하로 유지할 수 있으며, 비정질 실리콘만을 이용한 다결정 실리콘 보다 우수한 결정크기 균일성, 결정방향성 및 높은 장 효과 이동도(field effect mobility, 적어도 100 ㎠/Vㆍ초)를 재현성 있게 얻을 수 있으며, 다결정 실리콘의 표면 거칠기로 인한 TFT의 결함을 대폭 줄일 수 있다. As described above, the surface roughness of the crystal according to the present invention can be maintained at 3 nm to 10 nm or less, and the crystal size uniformity, crystal orientation and high field effect mobility are superior to polycrystalline silicon using only amorphous silicon. mobility, at least 100 cm 2 / V · sec) can be obtained reproducibly, and the defects of the TFTs due to the surface roughness of the polycrystalline silicon can be greatly reduced.

Claims (13)

기판(1);Substrate 1; 상기 기판(1) 위에 배치된 비정질 실리콘 막층(2); 및An amorphous silicon film layer (2) disposed on the substrate (1); And 상기 비정질 실리콘(2) 막 위에 배치된 미세 결정 실리콘 막층(3)A microcrystalline silicon film layer 3 disposed on the amorphous silicon film 을 포함하는 것을 특징으로 하는 실리콘 박막.Silicon thin film comprising a. 제 1항에 있어서,The method of claim 1, 상기 기판(1)과 비정질 실리콘 막층(2) 사이에 미세 결정 실리콘 막층(3)을 더욱 포함하는 실리콘 박막.A silicon thin film further comprising a microcrystalline silicon film layer (3) between the substrate (1) and the amorphous silicon film layer (2). 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 미세 결정 실리콘 막층(3)의 두께는 5 내지 35 nm인 실리콘 박막.The thickness of the microcrystalline silicon film layer (3) is 5 to 35 nm silicon thin film. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 미세 결정 실리콘 막층(3)의 표면 거칠기가 3 내지 10 nm인 실리콘 박막.A silicon thin film having a surface roughness of 3 to 10 nm of the microcrystalline silicon film layer (3). 제 2항에 있어서,The method of claim 2, 상기 실리콘 박막은 하부의 미세 결정 실리콘 박막 층(3) 위의 비정질 실리콘 박막 층(2)과 미세 결정 실리콘 박막층(3)이 번갈아 적층되어 맨 상부층은 미세 결정 실리콘 막층(3)인 실리콘 박막.The silicon thin film is a silicon thin film, wherein the amorphous silicon thin film layer (2) and the microcrystalline silicon thin film layer (3) on the lower microcrystalline silicon thin film layer (3) are alternately stacked so that the top layer is a microcrystalline silicon film layer (3). 기판(1) 위에 비정질 실리콘 막 층(2)을 적층하는 단계;Stacking an amorphous silicon film layer (2) on the substrate (1); 상기 적층 단계 이후 미세 결정 실리콘 막 층(3)을 적층하는 단계; 및Laminating a fine crystalline silicon film layer (3) after the laminating step; And 상기 미세 결정 실리콘 막 층(3)을 적층한 후 엑시머 레이저 어닐링(Eximer Laser Annealing)으로 상기 미세 결정 실리콘 막 층(3)을 결정화하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막의 형성 방법.And laminating the microcrystalline silicon film layer (3) and crystallizing the microcrystalline silicon film layer (3) by excimer laser annealing. 제 6항에 있어서,The method of claim 6, 상기 기판(1) 위에 비정질 실리콘 막 층(2)을 적층하기 이전에 기판 위에 미세 결정 실리콘 막 층(3)을 적층하는 단계를 더욱 포함하는 다결정 실리콘 박막의 형성 방법.And laminating a microcrystalline silicon film layer (3) on the substrate prior to laminating an amorphous silicon film layer (2) on the substrate (1). 제 7항에 있어서,The method of claim 7, wherein 상기 다결정 실리콘 박막의 형성 방법은 상기 기판(1) 위에 미세 결정 실리콘 막 층(3)을 적층하고, 상기 미세 결정 실리콘 막 층(3) 위에 비정질 실리콘 막 층(2)을 적층하고, 상기 미세 결정 실리콘 막(3)을 형성하는 단계를 반복적으로 시행한 후 엑시머 레이저 어닐링으로 결정화하는 다결정 실리콘 박막의 형성 방법.In the method of forming the polycrystalline silicon thin film, a microcrystalline silicon film layer 3 is laminated on the substrate 1, an amorphous silicon film layer 2 is laminated on the microcrystalline silicon film layer 3, and the microcrystal A method of forming a polycrystalline silicon thin film which is crystallized by excimer laser annealing after repeatedly performing the step of forming the silicon film (3). 제 6항에 있어서,The method of claim 6, 상기 결정화하는 단계에서 엑시머 레이저의 에너지 밀도가 240 내지 340 mJ/㎠인 다결정 실리콘 박막의 형성 방법.Method of forming a polycrystalline silicon thin film having an energy density of the excimer laser is 240 to 340 mJ / ㎠ in the crystallization step. 제 6항 또는 제 7항에 있어서,The method according to claim 6 or 7, 상기 다결정 실리콘 박막의 최상부 층인 미세 결정 실리콘 막 층(3)은 두께가 5 내지 35 nm로 적층하는 다결정 실리콘 박막의 형성 방법.A method of forming a polycrystalline silicon thin film, wherein the microcrystalline silicon film layer (3), which is the top layer of the polycrystalline silicon thin film, is laminated at a thickness of 5 to 35 nm. 제 6항 또는 제 7항에 있어서,The method according to claim 6 or 7, 상기 실리콘 막 층들의 적층 방법은 화학 기상 증착법(CVD)인 다결정 실리콘 박막의 형성 방법.The method of laminating the silicon film layers is chemical vapor deposition (CVD). 제 11항에 있어서,The method of claim 11, 상기 화학 기상 증착법(CVD)은 실리콘을 함유하는 가스를 수소로 희석화하는 것인 다결정 실리콘 박막의 형성 방법.The chemical vapor deposition method (CVD) is a method of forming a polycrystalline silicon thin film which dilutes a gas containing silicon with hydrogen. 제 11항에 있어서,The method of claim 11, 상기 화학 기상 증착법(CVD)은 실리콘을 함유하는 가스를 아르곤으로 희석화하는 것인 다결정 실리콘 박막의 형성 방법.The chemical vapor deposition method (CVD) is a method of forming a polycrystalline silicon thin film to dilute a gas containing silicon with argon.
KR1020010002083A 2001-01-13 2001-01-13 A polycrystalline silicone thin film and the method for forming the same KR100686332B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010002083A KR100686332B1 (en) 2001-01-13 2001-01-13 A polycrystalline silicone thin film and the method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010002083A KR100686332B1 (en) 2001-01-13 2001-01-13 A polycrystalline silicone thin film and the method for forming the same

Publications (2)

Publication Number Publication Date
KR20020060919A KR20020060919A (en) 2002-07-19
KR100686332B1 true KR100686332B1 (en) 2007-02-22

Family

ID=27691663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010002083A KR100686332B1 (en) 2001-01-13 2001-01-13 A polycrystalline silicone thin film and the method for forming the same

Country Status (1)

Country Link
KR (1) KR100686332B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024801B1 (en) * 2007-07-09 2011-03-24 가부시키가이샤 고베 세이코쇼 Temperature measuring member, temperature measuring apparatus and temperature measuring method
US9337280B2 (en) 2013-04-04 2016-05-10 Samsung Display Co., Ltd. Transistors, methods of forming transistors and display devices having transistors

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030085910A (en) * 2002-05-02 2003-11-07 주식회사 엘리아테크 Method of manufacturing organic electro luminescence display
KR20050104065A (en) * 2004-04-28 2005-11-02 (주)케이디티 Flexible plane organic light emitting source
KR100692202B1 (en) * 2005-04-15 2007-03-09 이미영 Blocking apparatus for overheating
CN103594355B (en) * 2013-11-13 2016-03-16 深圳市华星光电技术有限公司 The polysilicon manufacture method in polycrystalline silicon growth direction can be controlled
US9082615B2 (en) 2013-11-13 2015-07-14 Shenzhen China Star Optoelectronics Technology Co., Ltd Polysilicon manufacturing method that controls growth direction of polysilicon

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10291897A (en) * 1997-03-07 1998-11-04 Sharp Corp Formation of polycrystalline film by crystallization of microcrystalline film, formation of thin-film transistors and liquid crystal display formed by the method
JP2001007024A (en) * 1999-06-18 2001-01-12 Sanyo Electric Co Ltd Method of forming of polycrystalline silicon film
JP2013007024A (en) * 2011-05-26 2013-01-10 Nitto Denko Corp Water-dispersion type adhesive composition, adhesive, and adhesive sheet

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10291897A (en) * 1997-03-07 1998-11-04 Sharp Corp Formation of polycrystalline film by crystallization of microcrystalline film, formation of thin-film transistors and liquid crystal display formed by the method
JP2001007024A (en) * 1999-06-18 2001-01-12 Sanyo Electric Co Ltd Method of forming of polycrystalline silicon film
JP2013007024A (en) * 2011-05-26 2013-01-10 Nitto Denko Corp Water-dispersion type adhesive composition, adhesive, and adhesive sheet

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
10291897
13007024

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024801B1 (en) * 2007-07-09 2011-03-24 가부시키가이샤 고베 세이코쇼 Temperature measuring member, temperature measuring apparatus and temperature measuring method
US8162538B2 (en) 2007-07-09 2012-04-24 Kabushiki Kaisha Kobe Seiko Sho Temperature-measuring member, temperature-measuring device, and method for measuring temperature
US9337280B2 (en) 2013-04-04 2016-05-10 Samsung Display Co., Ltd. Transistors, methods of forming transistors and display devices having transistors

Also Published As

Publication number Publication date
KR20020060919A (en) 2002-07-19

Similar Documents

Publication Publication Date Title
TW490743B (en) Thin film transistor and its manufacture method
US7687334B2 (en) Fabrication of large grain polycrystalline silicon film by nano aluminum-induced crystallization of amorphous silicon
US7361578B2 (en) Method to form large grain size polysilicon films by nuclei-induced solid phase crystallization
US6333066B1 (en) Method for forming PZT thin film using seed layer
US20060113596A1 (en) Single crystal substrate and method of fabricating the same
US6326226B1 (en) Method of crystallizing an amorphous film
KR100686332B1 (en) A polycrystalline silicone thin film and the method for forming the same
US6309951B1 (en) Method for crystallizing amorphous silicon
US5893949A (en) Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates
US20060019473A1 (en) Method of crystallizing amorphous Si film
JP3357707B2 (en) Method for manufacturing polycrystalline semiconductor film and method for manufacturing thin film transistor
Ishihara et al. Structure of polycrystalline silicon thin film fabricated from fluorinated precursors by layer-by-layer technique
US5707744A (en) Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates
KR100422333B1 (en) Method for manufacturing a metal film having giant single crystals and the metal film
KR100480367B1 (en) How to crystallize amorphous film
EP0782178B1 (en) Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates
JPH02207537A (en) Manufacture of thin film semiconductor device
TWI451479B (en) Manufacturing method for thin film of poly-crystalline silicon
KR100634541B1 (en) Fabrication method of poly crystalline si
JP2822394B2 (en) Method for manufacturing semiconductor device
Jang et al. Metal induced crystallization of amorphous silicon
JP2011216864A (en) Semiconductor device and method of manufacturing the same
KR19990023052A (en) How to crystallize amorphous membrane
JPH03109299A (en) Formation of polycrystalline silicon film
KR20000001232A (en) Crystallization method of amorphous film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 13