KR100480367B1 - How to crystallize amorphous film - Google Patents
How to crystallize amorphous film Download PDFInfo
- Publication number
- KR100480367B1 KR100480367B1 KR1019980001653A KR19980001653A KR100480367B1 KR 100480367 B1 KR100480367 B1 KR 100480367B1 KR 1019980001653 A KR1019980001653 A KR 1019980001653A KR 19980001653 A KR19980001653 A KR 19980001653A KR 100480367 B1 KR100480367 B1 KR 100480367B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- amorphous
- amorphous film
- film
- electric field
- Prior art date
Links
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 32
- 230000005684 electric field Effects 0.000 claims abstract description 31
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 16
- 150000003624 transition metals Chemical class 0.000 claims abstract description 16
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 8
- 239000000956 alloy Substances 0.000 claims abstract description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 51
- 238000010438 heat treatment Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 6
- 239000012528 membrane Substances 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 2
- 239000002210 silicon-based material Substances 0.000 claims 1
- 238000002425 crystallisation Methods 0.000 abstract description 33
- 230000008025 crystallization Effects 0.000 abstract description 25
- 239000010408 film Substances 0.000 description 56
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 239000010409 thin film Substances 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000000151 deposition Methods 0.000 description 6
- 229910021334 nickel silicide Inorganic materials 0.000 description 5
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 5
- 239000012071 phase Substances 0.000 description 4
- 229910005881 NiSi 2 Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000003841 Raman measurement Methods 0.000 description 1
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 238000001237 Raman spectrum Methods 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003610 charcoal Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 비정질 막을 결정화하는 방법에 관한 것으로, 기판 상에 비정질 막을 형성하는 단계; 및 니켈과 같은 전이금속 또는 전이금속 합금으로 구성된 적어도 한 쌍의 제 1 전극 및 제 2 전극 사이에 전계를 인가하면서 열처리하여 상기 비정질 막을 결정화하는 단계를 포함하며, 결정화 온도를 낮출 수 있고 결정화 속도를 크게 증가시킬 수 있다.The present invention relates to a method of crystallizing an amorphous film, comprising the steps of: forming an amorphous film on a substrate; And crystallizing the amorphous film by applying an electric field between at least a pair of the first electrode and the second electrode composed of a transition metal or a transition metal alloy such as nickel to crystallize the amorphous film, the crystallization temperature being lowered and the crystallization rate being increased. Can be increased significantly.
Description
본 발명은 비정질 막을 결정화하는 방법에 관한 것으로, 특히 비정질 막에 전계를 인가한 상태에서 열처리 작업을 진행하여 비정질 막을 결정화하는 방법에 관한 것이다.The present invention relates to a method for crystallizing an amorphous film, and more particularly, to a method for crystallizing an amorphous film by performing a heat treatment operation in a state in which an electric field is applied to the amorphous film.
반도체 소자 특히, 액정표시소자에서는 박막 트랜지스터의 활성층으로 실리콘 박막을 다결정의 상태로 하여 사용한다. 이는 다결정 실리콘이 비정질 실리콘에 비하여 결함밀도가 적고, 전하의 이동도가 높기 때문이다. 다결정 실리콘은 고온 조건에서 형성하는데, 최근에는 저온조건에서도 다결정 실리콘 박막트랜지스터를 제조하는 기술이 대두되고 있다.In a semiconductor device, particularly a liquid crystal display device, a silicon thin film is used as a polycrystalline state as an active layer of a thin film transistor. This is because polycrystalline silicon has less defect density and higher charge mobility than amorphous silicon. Polycrystalline silicon is formed under high temperature conditions. Recently, technology for manufacturing polycrystalline silicon thin film transistors has emerged even at low temperature conditions.
저온 다결정 실리콘은 공정 온도가 낮고, 대면적화가 가능하며 성능면에서도 고온 다결정 실리콘과 대등하다는 장점을 가지고 있다. 이러한 저온 다결정 실리콘을 형성하는 방법으로는 고상 결정화방법(Solid Phase Crystallization; SPC), 레이저 결정화법(laser crystallization) 등이 있다.Low temperature polycrystalline silicon has the advantages of low process temperature, large area, and comparability with high temperature polycrystalline silicon in terms of performance. Such low temperature polycrystalline silicon may be formed by solid phase crystallization (SPC), laser crystallization, or the like.
레이저를 이용한 결정화방법은 비정질 실리콘 막에 레이저를 사용한 열처리에 의하여 결정화시키는 방법으로, 400℃ 이하의 저온 결정화가 가능(Hiroyaki Kuriyama, et, al, Jpn, J, Phys. 31, 4550 (1992))하고, 성능면에서 우수한 특성을 가지는 장점이 있다. 그러나, 결정화가 불균일하게 진행되고 고가의 장비와 낮은 생산성으로 인하여 대면적의 기판 위에 다결정 실리콘을 제작하는 경우에는 적합하지 않은 기술이다.The crystallization method using a laser is a method of crystallizing an amorphous silicon film by heat treatment using a laser, and it is possible to crystallize at a low temperature below 400 ° C (Hiroyaki Kuriyama, et, al, Jpn, J, Phys. 31, 4550 (1992)). In addition, there is an advantage of having excellent characteristics in terms of performance. However, this technique is not suitable for producing polycrystalline silicon on a large-area substrate due to uneven crystallization and expensive equipment and low productivity.
고상 결정화방법은 550∼700℃의 온도에서 약 1∼24시간 동안 비정질 실리콘 박막에 열처리 작업을 실시하여 결정화하는 방법으로, 저가의 장비를 사용하여 균일한 결정질을 얻을 수 있다. 그러나, 결정화 온도가 상대적으로 높고 장시간을 요구하기 때문에 유리기판에 사용할 수 없으며 생산성이 낮다는 단점을 가지고 있다.The solid phase crystallization method is a method of crystallizing the amorphous silicon thin film by performing a heat treatment operation for about 1 to 24 hours at a temperature of 550 ~ 700 ℃, it is possible to obtain a uniform crystalline using low-cost equipment. However, since the crystallization temperature is relatively high and requires a long time, it cannot be used in a glass substrate and has a disadvantage of low productivity.
저온에서 비정질 실리콘을 결정화시키는 새로운 방법으로 금속유도 결정화방법(M. S. Haquc, et, al, Appl. Phys. 79, 7529 (1996))이 있다. 상기 금속유도 결정화방법은 특정한 종류의 금속을 비정질 실리콘에 접촉하게 하여 비정질 실리콘의 결정화 온도를 낮추는 방법이다. 특히, 니켈에 의한 금속유도 결정화 방법은 니켈 실리사이드의 마지막 상인 NiSi2가 결정화 핵(C. Hayzelden, et, al, J. Appl. Phys. 73, 8279 (1993))으로 작용하여 결정화를 촉진한다. 이 때, 실제로 NiSi2는 실리콘과 같은 구조를 가지며, 격자상수는 5.405Å으로 실리콘의 5.340Å과 매우 비슷하기 때문에, 비정질 실리콘의 결정화핵으로 작용하여 <111>방향으로 결정화를 촉진(C. Hayzelden et, al, Appl. Phys. Lett. 60, 225 (1992))한다. 이러한 금속유도 결정화방법은 열처리 시간, 열처리 온도, 금속의 양에 영향을 받는데, 일반적으로 금속의 양이 증가함에 따라 결정화 온도는 낮아진다. 이러한 금속유도 결정화방법은 금속의 양에 비례하여 금속유도 결정화 효과가 증가하고 저온 결정화가 가능한 장점을 가지고 있지만, 결정화된 실리콘 박막의 금속에 의한 오염으로 소자특성이 저하되는 단점을 지니고 있다. 또한, 열처리 시간이 비교적 길고 결정화 온도도 레이저 결정화에 비해 상대적으로 낮지 않다는 단점을 가지고 있다.A new method of crystallizing amorphous silicon at low temperature is the metal induced crystallization method (MS Haquc, et, al, Appl. Phys. 79, 7529 (1996)). The metal-induced crystallization method is a method of lowering the crystallization temperature of amorphous silicon by bringing a specific type of metal into contact with amorphous silicon. In particular, a metal induced crystallization method by nickel promotes the crystallization of the final trader nickel silicide NiSi 2 is to act as crystallization nuclei (C. Hayzelden, et, al, J. Appl. Phys. 73, 8279 (1993)). In this case, NiSi 2 actually has a silicon-like structure, and the lattice constant is 5.405Å, which is very similar to that of 5.340Å of silicon, and acts as a crystallization nucleus of amorphous silicon to promote crystallization in the <111> direction (C. Hayzelden). et, al, Appl. Phys. Lett. 60, 225 (1992). The metal-induced crystallization method is affected by the heat treatment time, the heat treatment temperature, and the amount of the metal. In general, as the amount of the metal increases, the crystallization temperature decreases. The metal-induced crystallization method has the advantage of increasing the metal-induced crystallization effect and low-temperature crystallization in proportion to the amount of metal, but has the disadvantage of deteriorating device characteristics due to contamination of the crystallized silicon thin film with metal. In addition, there is a disadvantage that the heat treatment time is relatively long and the crystallization temperature is not relatively low compared to laser crystallization.
본 발명은 비정질 막에 전계를 가한 상태에서 열처리 작업을 진행하여 결정화 온도를 낮출 수 있는 비정질 막을 결정화하는 방법을 제공하고자 하는 것이다.The present invention is to provide a method for crystallizing an amorphous film that can lower the crystallization temperature by performing a heat treatment operation in the state where an electric field is applied to the amorphous film.
특히, 본 발명은 비정질 막에 한 쌍 이상의 전극을 형성하고, 상기 전극에 전계를 가한 상태에서 열처리 작업을 진행함으로써 결정화 속도를 증가시킬 수 있는 비정질 막을 결정화하는 방법을 제공하고자 하는 것이다. In particular, it is an object of the present invention to provide a method for crystallizing an amorphous film capable of increasing the crystallization rate by forming at least one pair of electrodes on an amorphous film and performing a heat treatment operation in the state where an electric field is applied to the electrode.
이를 위한 본 발명은 기판 상에 비정질 막을 형성하는 단계 및 니켈과 같은 전이 금속 또는 전이금속 합금으로 구성된 적어도 한 쌍의 제 1 전극 및 제 2 전극 사이에 전계를 인가하면서 열처리하여 상기 비정질 막을 결정화하는 단계를 포함한다. To this end, the present invention provides a step of forming an amorphous film on a substrate, and crystallizing the amorphous film by applying an electric field between at least a pair of first and second electrodes composed of transition metals or transition metal alloys such as nickel and applying an electric field. It includes.
이 때, 상기 제 1 전극 및 제 2 전극은 상기 비정질 막 상에 형성할 수 있으며, 상기 비정질 막 상에 제 1 전극과 제 2 전극을 형성한 후 기판 전면에 제 2 비정질막을 형성하는 단계를 추가로 포함할 수 있다.In this case, the first electrode and the second electrode may be formed on the amorphous film, and after forming the first electrode and the second electrode on the amorphous film, further comprising the step of forming a second amorphous film on the entire surface of the substrate It can be included as.
또한, 기판 상에 제 1 전극 및 제 2 전극을 형성하고 상기 제 1 전극과 제 2 전극 및 노출된 기판 위에 비정질 막을 형성한 후 상기 제 1 전극 및 제 2 전극 사이에 전계를 인가하여 결정화할 수도 있다.In addition, a first electrode and a second electrode may be formed on a substrate, and an amorphous film may be formed on the first and second electrodes and the exposed substrate, and then crystallized by applying an electric field between the first and second electrodes. have.
한편, 상기 비정질 막의 양단에 제 1 전극 및 제 2 전극을 접촉되게 형성하고 상기 제 1 전극 및 제 2 전극 사이에 전계를 인가할 수 있으며, 상기 비정질 막에 접촉되지 아니하는 상태로 제 1 전극 및 제 2 전극을 형성하고 상기 제 1 전극 및 제2 전극 사이에 전계를 인가할 수도 있다.Meanwhile, a first electrode and a second electrode may be formed to contact both ends of the amorphous membrane, and an electric field may be applied between the first electrode and the second electrode, and the first electrode and the second electrode may not be in contact with the amorphous membrane. A second electrode may be formed and an electric field may be applied between the first electrode and the second electrode.
이와 같이 본 발명에서는 비정질 막에 형성되어 있는 니켈과 같은 전이금속 또는 전이금속 합금으로 구성된 전극에 전계를 인가하면서 열처리함으로써 상기 비정질막을 결정화할 수 있으며 어떤 형태(즉, 비정질 막과 전극이 형성되는 형태)의 방법에도 적용할 수 있다.As described above, in the present invention, the amorphous film can be crystallized by heat treatment while applying an electric field to an electrode composed of a transition metal or a transition metal alloy such as nickel formed in the amorphous film, that is, a form in which the amorphous film and the electrode are formed. It is also applicable to the method of).
도 1a부터 도 1c와 도 2a부터 도 2c는 본 발명에 따른 실시예를 나타낸 것으로, 니켈 전극에 전계를 인가하여 비정질 실리콘 막을 결정화한 예를 세 가지 양태로 제시한 것이다. 다만, 본 발명이 후술할 실시예에 한정되는 것은 아니다.1A to 1C and 2A to 2C illustrate embodiments according to the present invention, and show three examples of crystallizing an amorphous silicon film by applying an electric field to a nickel electrode. However, the present invention is not limited to the embodiment described later.
이 때, 도 1a부터 도1c는 전계를 인가하기 전의 비정질 실리콘 박막의 상태를 나타낸 것이고, 도 2a부터 도 2c는 니켈 전극에 전계를 인가하여 상기 비정질 실리콘막을 결정화한 결과를 나타낸 것이다.1A to 1C show a state of an amorphous silicon thin film before applying an electric field, and FIGS. 2A to 2C show a result of crystallizing the amorphous silicon film by applying an electric field to a nickel electrode.
도 1a는 절연기판(11)상에 비정질 실리콘 막(13)을 형성한 후, 니켈 전극(14)을 비정질 실리콘 막(15) 상의 양쪽에 형성한 단면을 나타낸 것이다. 상기 절연기판(11)으로는 석영이나 유리 또는 산화막 등이 이용될 수 있다.FIG. 1A shows a cross section in which the nickel electrode 14 is formed on both sides of the amorphous silicon film 15 after the amorphous silicon film 13 is formed on the insulating substrate 11. Quartz, glass, an oxide film, or the like may be used as the insulating substrate 11.
이 때, 비정질 실리콘 결정화공정에서 절연기판(11)의 불순물이 비정질 실리콘(13)에 침투하는 것을 방지하기 위하여 상기 절연기판(11)과 비정질 실리콘 막(13) 사이에 버퍼층(buffer layer)(12)을 형성할 수 있으며, 통상적인 경우 실리콘산화막이 상기 버퍼층(12)으로 이용된다.In this case, in order to prevent impurities of the insulating substrate 11 from penetrating into the amorphous silicon 13 in the amorphous silicon crystallization process, a buffer layer 12 is disposed between the insulating substrate 11 and the amorphous silicon film 13. ) May be formed, and in general, a silicon oxide film is used as the buffer layer 12.
다음으로, 도 1b는 절연기판(11) 상에 버퍼층(12)을 형성하고, 비정질 실리콘을 1 차적으로 증착한 후, 상기 증착된 비정질 실리콘 상에 니켈 전극(14)을 형성한 다음, 그 위로 다시 비정질 실리콘을 2 차적으로 증착하여 비정질 실리콘 막(13)을 형성한 단면을 나타낸다. 즉, 비정질 실리콘 막(13)에 니켈 전극(14)이 개재되어 있는 상태를 나타내고 있다.Next, FIG. 1B illustrates forming a buffer layer 12 on the insulating substrate 11, depositing amorphous silicon first, and then forming a nickel electrode 14 on the deposited amorphous silicon. The cross-section of amorphous silicon film 13 by second deposition of amorphous silicon is shown. That is, the state where the nickel electrode 14 is interposed in the amorphous silicon film 13 is shown.
그리고, 도 1c는 절연기판(11) 상에 버퍼층(12)을 형성한 후, 니켈 전극(14)을 상기 버퍼층(12) 상의 양단에 형성한 다음, 노출된 기판의 표면에 비정질 실리콘 막(13)을 형성한 단면을 나타낸다.1C illustrates that after forming the buffer layer 12 on the insulating substrate 11, the nickel electrode 14 is formed at both ends of the buffer layer 12, and then the amorphous silicon film 13 is formed on the surface of the exposed substrate. The cross section in which) is formed is shown.
상기에서 비정질 실리콘 박막은 PECVD(Plasma Enhanced Chemical Vapor Deposition), CVD(Chemical Vapor Deposition), 혹은 스퍼터링(sputterring) 등에 의한 증착 기술에 의하여 비정질 실리콘을 증착하여 형성할 수 있다. 이 때, 상기 비정질 실리콘 박막은 100∼100,000Å정도, 바람직하게는 100∼10,000Å정도의 두께로 형성할 수 있다.The amorphous silicon thin film may be formed by depositing amorphous silicon by a deposition technique such as plasma enhanced chemical vapor deposition (PECVD), chemical vapor deposition (CVD), or sputtering. In this case, the amorphous silicon thin film may be formed to a thickness of about 100 to 100,000 kPa, preferably about 100 to 10,000 kPa.
또한, 니켈 전극은 코팅(coating)방법에 의하여 니켈을 도포하거나, 통상의 금속증착 기술인 스퍼터링에 의하여 니켈을 증착하거나, 또는 플라즈마(plasma) 증착 기술에 의하여 니켈을 증착함으로써, 1Å∼100Å 두께의 니켈층을 형성하고 상기 니켈층에 사진식각공정을 진행하여 형성할 수 있다.In addition, the nickel electrode is coated (coating) is applied to the nickel by a method, or deposition with nickel, by conventional metal deposition technology, sputtering, or plasma (plasma) by depositing the nickel by vapor deposition technique, 1Å ~ of 100Å thick Ni Forming a layer may be formed by performing a photolithography process on the nickel layer.
이때, 상기 한 쌍의 니켈 전극 사이의 간격은 0.0001∼500㎝, 바람직하게는 0.01∼100㎝, 더 바람직하게는 1∼50㎝ 정도로 형성할 수 있다.At this time, the space between the pair of nickel electrodes can be formed in 0.0001 to 500cm, preferably 0.01 to 100cm, more preferably 1 to 50cm.
또한, 상기와 같은 기판을 진공 중에서 또는 질소분위기에서 약 300∼800℃의 온도를 유지하고 약 1∼20분간 열처리공정을 진행하되, 상기 한 쌍의 니켈 전극에 1∼1,000,000V, 바람직하기로는 10∼10,000Ｖ의 전압을 인가하게 되면 결정화된 실리콘 막을 얻을 수 있다.In addition, the substrate is subjected to a heat treatment process in a vacuum or in a nitrogen atmosphere at about 300 to 800 ° C. for about 1 to 20 minutes, wherein the pair of nickel electrodes is 1 to 1,000,000 V, preferably 10 When applying a voltage of ~ 10,000V to obtain a crystallized silicon film.
이 때, 상기 한 쌍의 전극 사이에 인가되는 전압은 상기 범위에서 시간에 따라 변화를 주도록 설정할 수 있다. 또한, 비정질 막에 전계를 가하는 중에 플라즈마가 상기 비정질 막이 들어있는 챔버(chamber) 내에 형성되게 하거나 존재하게 할 수 있다.At this time, the voltage applied between the pair of electrodes can be set to change over time in the above range. In addition, during the application of an electric field to the amorphous film, a plasma may be formed or present in the chamber in which the amorphous film is contained.
도 2a부터 도 2c는 도 1a부터 도 1c에 나타낸 단면구조를 가진 각각의 기판 상에 형성된 비정질 실리콘 막을 본 발명에 따라 결정화한 결과를 나타낸 것이다. 즉, 도 2a는 도 1a에 도시된 비정질 실리콘 막을 결정화한 결과이고 도 2b는 도 1b에 도시된 비정질 실리콘 막을 결정화한 결과이며, 도 2c는 도 1c에 도시된 비정질 실리콘 막을 결정화한 결과를 나타내고 있다.2A to 2C show the results of crystallizing an amorphous silicon film formed on each substrate having the cross-sectional structure shown in FIGS. 1A to 1C according to the present invention. That is, FIG. 2A is a result of crystallizing the amorphous silicon film shown in FIG. 1A, FIG. 2B is a result of crystallizing the amorphous silicon film shown in FIG. 1B, and FIG. 2C is a result of crystallizing the amorphous silicon film shown in FIG. 1C. .
이 때, 각 도면에 도시된 바와 같이, 절연기판(11) 상에 버퍼층(12)이 위치하여 있고, 상기 버퍼층(12) 상에는 결정화된 실리콘 막(23)이 형성되어 있다. 이 때, 니켈 전극(14)과 접하는 실리콘 부분에는 니켈-실리사이드(24)가 형성되어 있다. 즉, 본 발명의 실시예에서는 니켈 전극(14)과 이에 직접 접하는 실리콘 부분에서는 니켈 실리사이드(24)가 형성되고, 상기 니켈 전극(14) 사이의 비정질 실리콘 부분은 결정화되는 다결정 실리콘 막(23)을 보여준다.At this time, as shown in each drawing, the buffer layer 12 is positioned on the insulating substrate 11, and the crystallized silicon film 23 is formed on the buffer layer 12. At this time, nickel-silicide 24 is formed in the silicon portion in contact with the nickel electrode 14. That is, in the exemplary embodiment of the present invention, the nickel silicide 24 is formed in the nickel electrode 14 and the silicon portion directly in contact with the nickel electrode 14, and the amorphous silicon portion between the nickel electrodes 14 is crystallized. Shows.
본 발명의 실시예에서는 전술한 바와 같이, 비정질 실리콘과 이에 접촉된 니켈 금속이 니켈 실리사이드를 형성하고, 상기 니켈 실리사이드의 마지막 상인 NiSi2가 결정화핵으로 작용하여 비정질 실리콘을 결정화하게 된다.In the embodiment of the present invention, as described above, the amorphous silicon and the nickel metal in contact therewith form nickel silicide, and NiSi 2 , the last phase of the nickel silicide, acts as a crystallization nucleus to crystallize the amorphous silicon.
이 때, 상기 비정질 실리콘 막에 형성된 니켈 전극에 전계를 인가함으로써, 종래에 비해 저온에서 짧은 시간 내에 비정질 실리콘 막을 결정화할 수 있게 된다. 즉, 언급한 본 발명에 의하면 약 300∼800℃의 저온에서 약 1∼20분간 열처리 작업을 진행하는 경우에도 비정질 실리콘 막을 충분히 결정화할 수 있게 된다.At this time, by applying an electric field to the nickel electrode formed on the amorphous silicon film, it becomes possible to crystallize the amorphous silicon film in a short time at a low temperature compared with the conventional. That is, according to the present invention mentioned above, even when the heat treatment operation is performed for about 1 to 20 minutes at a low temperature of about 300 to 800 ° C, the amorphous silicon film can be sufficiently crystallized.
한편, 상기 본 발명은 산소, 질소, 탄소 등의 불순물이 소정의 농도로 포함되어 있는 비정질 실리콘 박막을 결정화하는 경우에도 이용될 수 있다.On the other hand, the present invention can also be used to crystallize an amorphous silicon thin film containing impurities such as oxygen, nitrogen, carbon in a predetermined concentration.
또한, 상기 본 발명의 실시예에서는 니켈 전극을 금속전극으로 이용했지만, 니켈 이외의 금속, 예를 들어 전이금속 혹은 전이금속 합금으로 형성된 전극을 사용하여도 같은 결과를 얻을 수 있다. 이 때, 실리콘 막에 형성되는 상기 한 쌍의 전극은 각각 다른 종류의 금속물질로 형성할 수 있다. 또한, 상기 전극은 하나 이상의 층을 가지도록 형성할 수 있다.In addition, although the nickel electrode was used as a metal electrode in the Example of the said invention, the same result can also be obtained when using the electrode formed from metal other than nickel, for example, transition metal or a transition metal alloy. In this case, the pair of electrodes formed on the silicon film may be formed of different metal materials. In addition, the electrode may be formed to have one or more layers.
한편, 상기 실시예에서는 니켈 전극이 비정질 실리콘 막에 접촉하도록 형성한 것을 예를 들어 보여 주고 있는데, 본 발명이 이에 한정되는 것은 아니며 본 발명은 비정질 실리콘 막에 형성되어 있는 전극을 이용하여 상기 전극에 전계를 가하는 양태이면 어느 구조든지 적용이 가능하다.On the other hand, the embodiment shows that the nickel electrode is formed in contact with the amorphous silicon film, for example, but the present invention is not limited to this, the present invention using the electrode formed on the amorphous silicon film to the electrode Any structure can be applied as long as the electric field is applied.
또한, 상기 전극의 형상은 비정질 실리콘 막에 전계를 가해주기만 하면 되므로, 단면이 사각형이나 다른 기하학적인 형태를 가져도 상관이 없다.In addition, since the shape of the electrode only needs to apply an electric field to the amorphous silicon film, the cross section may have a rectangular shape or other geometric shape.
또한, 상기 전극의 위치와 크기도 비정질 실리콘 막에 전계를 가해줄 수 있으면 되므로 다양하게 적용할 수 있다. 즉, 전계를 비정질 막에 대하여 수직으로, 혹은 수펑으로 가하도록 전극을 형성할 수 있다.In addition, since the position and size of the electrode can be applied to the amorphous silicon film can be applied in various ways. That is, the electrode can be formed so as to apply the electric field perpendicular to the amorphous film or in a vertical manner.
한편, 도 3은 본 발명의 실시예에 의하여 300V/㎝의 전계를 비정질 실리콘에 인가하면서 500℃에서 10분간 열처리하여 결정화된 다결정 실리콘 박막의 라만(Raman)세기를 나타낸 것이다.On the other hand, Figure 3 shows the Raman strength of the polycrystalline silicon thin film crystallized by heat treatment at 500 ℃ for 10 minutes while applying an electric field of 300V / cm to the amorphous silicon in accordance with an embodiment of the present invention.
도면에 도시한 바와 같이, 라만 측정 결과 480㎝-1에서는 피크가 발견되지 않았으며 520㎝-1에서 최대 피크를 나타내고 있다. 따라서, 본 발명의 결정화 결과 결정화된 실리콘 박막은 비정질 상은 존재하지 않고 결정질 상만이 존재함을 알 수 있다. 즉. 비정질 실리콘이 본 발명에 의하여 거의 결정화되었음을 알 수 있다.As shown in the figure, the Raman measurements 480㎝ -1 was the peak is not observed indicates the maximum peak in 520㎝ -1. Therefore, the crystallized silicon thin film as a result of the crystallization of the present invention can be seen that there is no amorphous phase, only the crystalline phase. In other words. It can be seen that amorphous silicon was almost crystallized by the present invention.
또한, 도 4는 본 발명의 실시예에 의하여 300V/㎝의 전계를 비정질 실리콘에 인가하면서 500℃에서 10분간 열처리하여 결정화된 다결정 실리콘 막의 TEM <111> 명시야상을 나타내고 있다.4 illustrates a TEM bright field image of a polycrystalline silicon film crystallized by heat treatment at 500 ° C. for 10 minutes while applying an electric field of 300 V / cm to amorphous silicon according to an embodiment of the present invention.
도면에 도시된 바와 같이, 결정화된 실리콘 박막에 비정질상에 존재하지 않으며 <111> 방향으로 실리콘이 성장되었음을 알 수 있다.As shown in the figure, it can be seen that the silicon is grown in the <111> direction without being present in the amorphous phase in the crystallized silicon thin film.
도 5는 본 발명의 실시예에 의하여 300V/㎝의 전계를 비정질 실리콘에 인가하면서 500℃에서 10분간 열처리하여 결정화된 다결정 실리콘 막의 전기전도도 측정 결과를 나타내고 있다.FIG. 5 shows the results of electrical conductivity measurement of a polycrystalline silicon film crystallized by heat treatment at 500 ° C. for 10 minutes while applying an electric field of 300 V / cm to amorphous silicon according to an embodiment of the present invention.
도면에 도시된 바와 같이, 전기전도도는 여기 형태를 보이고 있으며, 직선의 기울기에서 얻은 여기 에너지(activation energy)는 0.54eV이다. 이 값은 양질의 다결정 실리콘에서의 수치와 동일하다.As shown in the figure, the electrical conductivity shows an excitation form, and the activation energy obtained from the slope of the straight line is 0.54 eV. This value is the same as that for high quality polycrystalline silicon.
상기 도 3에서 도 5까지의 실험 결과로부터 본 발명에 의한 비정질 실리콘의 결정화방법이 매우 우수함을 알 수 있다.It can be seen that the crystallization method of amorphous silicon according to the present invention is very excellent from the experimental results of FIGS. 3 to 5.
전술한 바와 같이 본 발명에서는 비정질 막에 형성되어 있는 니켈과 같은 전이금속 또는 전이금속 합금으로 구성된 전극을 이용하여 전계를 인가할 수 있으면 어떤 형태의 방법에도 적용할 수 있다. 따라서, 상기 비정질 막에 제 1 전극 및 제 2 전극을 형성하고 상기 제1 전극 및 제 2 전극 사이에 전계를 인가하여 결정화할 수 있는데, 이 때 상기 제 1 전극 및 제 2 전극은 상기 비정질 막 상에 형성할 수 있으며, 상기 비정질 막 상에 제 1 전극과 제 2 전극을 형성한 후 기판 전면에 제 2 비정질 막을 형성하는 단계를 추가로 포함할 수 있다.As described above, the present invention can be applied to any type of method as long as the electric field can be applied using an electrode composed of a transition metal or a transition metal alloy such as nickel formed in the amorphous film. Accordingly, the first electrode and the second electrode may be formed on the amorphous film and crystallized by applying an electric field between the first electrode and the second electrode, wherein the first electrode and the second electrode are formed on the amorphous film. The method may further include forming a second amorphous film on the entire surface of the substrate after forming the first electrode and the second electrode on the amorphous film.
또한, 기판 상에 제 1 전극 및 제 2 전극을 형성하고 상기 제 1 전극과 제 2 전극 및 노출된 기판 위에 비정질 막을 형성한 후 상기 제 1 전극 및 제 2 전극 사이에 전계를 인가하여 결정화할 수도 있다.In addition, a first electrode and a second electrode may be formed on a substrate, and an amorphous film may be formed on the first and second electrodes and the exposed substrate, and then crystallized by applying an electric field between the first and second electrodes. have.
한편, 상기 비정질 막의 양단에 제 1 전극 및 제 2 전극을 접촉되게 형성하고 상기 제 1 전극 및 제 2 전극 사이에 전계를 인가할 수 있으며, 상기 비정질 막에 접촉되지 아니하는 상태로 제 1 전극 및 제 2 전극을 형성하고 상기 제 1 전극 및 제 2 전극 사이에 전계를 인가할 수도 있다.Meanwhile, a first electrode and a second electrode may be formed to contact both ends of the amorphous membrane, and an electric field may be applied between the first electrode and the second electrode, and the first electrode and the second electrode may not be in contact with the amorphous membrane. A second electrode may be formed and an electric field may be applied between the first electrode and the second electrode.
상기 실시예에서는 비정질 실리콘을 결정화하는 것을 예를 들어 설명하였지만, 본 발명이 이에 한정되는 것은 아니며 본 발명은 비정질 실리콘 탄소, 비정질 실리콘 게르마늄, 비정질 실리콘 질소 등의 비정질 실리콘 계열을 결정화하는 데에도 적용할 수 있다.In the above embodiment, crystallization of amorphous silicon has been described as an example, but the present invention is not limited thereto, and the present invention may be applied to crystallization of amorphous silicon series such as amorphous silicon carbon, amorphous silicon germanium, amorphous silicon nitrogen, and the like. Can be.
또한, 상술한 본 발명은 비정질 실리콘 계열뿐만 아니라, 비정질 상태의 물질을 결정화시키는 데에 적용할 수 있다.In addition, the present invention described above can be applied to crystallize not only amorphous silicon series but also amorphous materials.
본 발명은 비정질 막을 결정화하는 공정 중에 비정질 막에 형성되어 있는 니켈과 같은 전이금속 또는 전이금속 합금으로 구성된 전극에 전계를 인가하면서 열처리함으로써, 상기 비정질 막을 결정화하는데 있어 결정화 온도를 낮출 수 있으며, 결정화 속도를 증가시킬 수 있어 이에 따라 결정화시간을 단축시킬 수 있게 된다.The present invention can lower the crystallization temperature in crystallizing the amorphous film by applying an electric field to an electrode composed of a transition metal or a transition metal alloy such as nickel formed in the amorphous film during the process of crystallizing the amorphous film, thereby lowering the crystallization temperature. Can be increased, thereby shortening the crystallization time.
또한, 본 발명은 금속을 사용하여 비정질 막을 결정화하는데 야기되는 금속 오염을 없앨 수 있게 된다.In addition, the present invention makes it possible to eliminate metal contamination caused by crystallization of the amorphous film using metal.
상기와 같이 본 발명의 결과는 액정표시장치의 구동 소자인 박막 트랜지스터의 제작에 응용될 수 있으며, SRAM 또는 태양전지 등의 전자소자 제작에 응용될 수 있다.As described above, the result of the present invention can be applied to fabrication of a thin film transistor which is a driving element of a liquid crystal display, and can be applied to fabrication of an electronic device such as an SRAM or a solar cell.
도 1a부터 도 1c는 본 발명에 따른 실시예를 나타낸 도면.1a to 1c show an embodiment according to the invention.
도 2a부터 도 2c는 본 발명의 실시예의 결과를 나타낸 도면.2A-2C show the results of embodiments of the present invention.
도 3은 본 발명의 실시예에 의하여 결정화한 다결정 실리콘 박막의 라만 스펙트럼.3 is a Raman spectrum of a polycrystalline silicon thin film crystallized according to an embodiment of the present invention.
도 4는 본 발명의 실시예에 의하여 결정화한 다결정 실리콘 박막의 투과전자현미경 사진.4 is a transmission electron micrograph of a polycrystalline silicon thin film crystallized according to an embodiment of the present invention.
도 5는 본 발명의 실시예에 의하여 결정화한 다결정 실리콘 박막의 온도에 따른 전기전도도.5 is an electrical conductivity according to the temperature of the polycrystalline silicon thin film crystallized according to the embodiment of the present invention.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/115,498 US6326226B1 (en) | 1997-07-15 | 1998-07-14 | Method of crystallizing an amorphous film |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19970032848 | 1997-07-15 | ||
| KR97-32848 | 1997-07-15 | ||
| KR1019970032848 | 1997-07-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990013304A KR19990013304A (en) | 1999-02-25 |
| KR100480367B1 true KR100480367B1 (en) | 2005-07-18 |
Family
ID=37309588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980001653A KR100480367B1 (en) | 1997-07-15 | 1998-01-21 | How to crystallize amorphous film |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100480367B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102042616B1 (en) | 2019-04-10 | 2019-11-08 | (주)영신디엔씨 | IoT Based Safety Management System of Urban Construction Site |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532079B1 (en) * | 1998-11-09 | 2006-04-06 | 엘지.필립스 엘시디 주식회사 | Method of crystallizing silicon thin film and manufacturing method of liquid crystal display device using the same |
| KR100486718B1 (en) * | 1998-11-09 | 2005-08-31 | 엘지.필립스 엘시디 주식회사 | Method of crystallizing silicon thin film and manufacturing method of thin film transistor using the same |
| KR100713880B1 (en) * | 2000-10-24 | 2007-05-07 | 비오이 하이디스 테크놀로지 주식회사 | Method of manufacturing polycrystalline silicon tft |
| KR100399617B1 (en) * | 2000-12-27 | 2003-09-29 | 엘지.필립스 엘시디 주식회사 | Method of manufacturing for polycrystalline- Silicon thin layer |
| KR100769201B1 (en) * | 2001-03-29 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | metal-induced crystallization method of amorphous material, and a device using the crystalline material produced by the method |
| KR100662493B1 (en) * | 2001-07-10 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | Method For Crystallizing Amorphous Layer And Method For Fabricating Liquid Crystal Display Device By Using Said Method |
| KR100524815B1 (en) * | 2002-11-23 | 2005-10-31 | 학교법인 한양학원 | Formation of Polycrystalline Silicon Thin Film using Field Aided Rapided Thermal Annealing(FARTA) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH038789A (en) * | 1989-06-05 | 1991-01-16 | Nippon Telegr & Teleph Corp <Ntt> | Crystallization of amorphous thin film |
| KR980002312A (en) * | 1996-06-26 | 1998-03-30 | 최덕균 | Polycrystalline Silicon Film Formation Method |
| KR19980036973A (en) * | 1996-11-20 | 1998-08-05 | 윤덕용 | Method of manufacturing polycrystalline thin film using microwave |
| KR0167658B1 (en) * | 1995-06-02 | 1999-01-15 | 김주용 | Method of polycrystalline silicone film growth |
-
1998
- 1998-01-21 KR KR1019980001653A patent/KR100480367B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH038789A (en) * | 1989-06-05 | 1991-01-16 | Nippon Telegr & Teleph Corp <Ntt> | Crystallization of amorphous thin film |
| KR0167658B1 (en) * | 1995-06-02 | 1999-01-15 | 김주용 | Method of polycrystalline silicone film growth |
| KR980002312A (en) * | 1996-06-26 | 1998-03-30 | 최덕균 | Polycrystalline Silicon Film Formation Method |
| KR100232100B1 (en) * | 1996-06-26 | 1999-12-01 | 최덕균 | Process for formation of poly crystalline silicon film |
| KR19980036973A (en) * | 1996-11-20 | 1998-08-05 | 윤덕용 | Method of manufacturing polycrystalline thin film using microwave |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102042616B1 (en) | 2019-04-10 | 2019-11-08 | (주)영신디엔씨 | IoT Based Safety Management System of Urban Construction Site |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990013304A (en) | 1999-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5236850A (en) | Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing | |
| KR20010107651A (en) | Apparatus and method to sputter silicon films | |
| US6326226B1 (en) | Method of crystallizing an amorphous film | |
| US5900646A (en) | Method of preventing deterioration of film quality of transparent conductive film a semiconductor device | |
| KR100480367B1 (en) | How to crystallize amorphous film | |
| US6309951B1 (en) | Method for crystallizing amorphous silicon | |
| JP2004158850A (en) | Forming method for polycrystalline silicon film and manufacturing method for thin-film transistor using same | |
| US7339188B1 (en) | Polycrystalline silicon film containing Ni | |
| KR100469503B1 (en) | How to crystallize amorphous film | |
| EP0946783A1 (en) | Semiconducting devices and method of making thereof | |
| US6818059B2 (en) | Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof | |
| KR100524874B1 (en) | Crystallization Method of Amorphous Silicon Thin Film | |
| US6451637B1 (en) | Method of forming a polycrystalline silicon film | |
| KR100316270B1 (en) | Deposition method of polycrystalline silicon using an electric field and rf plasma. | |
| JPS58148458A (en) | Thin film transistor | |
| KR20010026786A (en) | Crystallization method for amorphous silicon using hydrogen plasma and electric field | |
| JPH05259458A (en) | Manufacture of semiconductor device | |
| KR100365328B1 (en) | Crystallization equipment of amorphous film using plasma | |
| JPH06120499A (en) | Thin film transistor, liquid crystal display device and manufacture of same transistor | |
| JP2000353706A (en) | Production of semiconductor device | |
| KR100786801B1 (en) | The method for fabricating high-quality polycrystalline silicon thin films by applying the epitaxial silicon layer and electronic device comprising the same | |
| JPH08339965A (en) | Formation of crystalline semiconductor film | |
| KR20000008069A (en) | Method for crystallization of amorphous film by using plasma | |
| KR100365327B1 (en) | Crystallization equipment of amorphous film using electric field and plasma | |
| KR100361971B1 (en) | Method for Fabricating Polycrystalline Silicon thin Films Using Aluminum Compound Atmosphere |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 12 |
|
| EXPY | Expiration of term |