JPH05259458A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH05259458A JPH05259458A JP5569192A JP5569192A JPH05259458A JP H05259458 A JPH05259458 A JP H05259458A JP 5569192 A JP5569192 A JP 5569192A JP 5569192 A JP5569192 A JP 5569192A JP H05259458 A JPH05259458 A JP H05259458A
- Authority
- JP
- Japan
- Prior art keywords
- film
- films
- thick
- thin film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、液晶ディスプレー等の
表示装置に好適に使用される半導体装置の製法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device suitable for use in a display device such as a liquid crystal display.
【0002】[0002]
【従来の技術】従来薄膜半導体能動素子(以下TFTと
いう)は、例えば液晶ディスプレー用の能動素子,イメ
ージセンサ用の能動素子を始め各種測定器,スイッチ表
示器等の電気電子分野に広く利用されている。これらの
うち、高電界移動度を有するTFTは単にスイッチとし
ての機能の外に記憶伝達,蓄積機能をもたせることがで
きる点で有用である。2. Description of the Related Art Conventional thin film semiconductor active devices (hereinafter referred to as TFTs) have been widely used in electric and electronic fields such as active devices for liquid crystal displays, active devices for image sensors, various measuring instruments and switch displays. There is. Of these, a TFT having a high electric field mobility is useful in that it can have a memory transmission and storage function in addition to a function as a switch.
【0003】ところで、近年の情報処理技術の発展に伴
って、ブラウン管に代る表示装置として液晶ディスプレ
ーや強誘電体を用いた各種の固体ディスプレーが開発さ
れているが、これらの表示装置には、能動素子として高
電界効果移動度を有するTFTが不可欠である。また電
気信号と光信号との相互作用または相互変換による新電
気光学素子や、記録材料において二次元的あるいは三次
元的広がりを必要とする場合にも能動素子としてTFT
が必要である。特に近年、液晶ディスプレー、エレクト
ロルミネッセンスディスプレー、プラズマディスプレー
等の電子表示装置や蛍光表示装置等においては高画素表
示の要求が高まっており、イメージセンサ等では高速読
み取りが必須となっているので高電界効果移動度を有す
るTFTを画素部に直接形成すると同時に、画素周辺の
駆動回路部分をも一体形成することが提案されている。By the way, with the recent development of information processing technology, various solid-state displays using liquid crystal displays and ferroelectrics have been developed as display devices to replace cathode ray tubes. A TFT having a high field effect mobility is indispensable as an active element. In addition, a new electro-optical element due to interaction or mutual conversion between an electric signal and an optical signal, or a TFT as an active element when two-dimensional or three-dimensional expansion is required in a recording material
is necessary. Particularly in recent years, there is an increasing demand for high pixel display in electronic display devices such as liquid crystal displays, electroluminescence displays, and plasma displays and fluorescent display devices. It has been proposed that a TFT having mobility be directly formed in a pixel portion, and at the same time, a driving circuit portion around the pixel be integrally formed.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、液晶デ
ィスプレー等の表示装置において用いられるTFTはア
モルファスシリコン薄膜あるいはポリシリコン薄膜から
構成されており、TFTの電界効果移動度(以下、μF
Eと記する。)はTFT構成材料に依存するが、アモル
ファスシリコンのμFEは0.1〜1cm2/Vsec
程度、と小さくその応用範囲は限定される。However, a TFT used in a display device such as a liquid crystal display is composed of an amorphous silicon thin film or a polysilicon thin film, and the field effect mobility of the TFT (hereinafter referred to as μF).
Write E. ) Depends on the TFT constituent material, but μFE of amorphous silicon is 0.1 to 1 cm 2 / Vsec.
The extent of its application is limited.
【0005】このアモルファスシリコンから構成される
TFTのμFEが小さい理由は、主にダングリングボン
ド(シリコン原子の不対電子対)がアモルファスシリコ
ン中に多量に存在するためである。よってTFTを構成
するシリコン薄膜がアモルファス状態であるかぎりTF
TのμFEを向上させることは困難であると考えられ
る。一般にアモルファスシリコン薄膜を基板上に形成す
る場合には、シランガス(SiH4)あるいはジシラン
ガス(Si2H6)等のシリコンを含有する原料ガスを高
周波電場中で分解して、基板上にシリコンを析出させる
方法が利用されるが、シリコンが基板表面で急冷されて
アモルファスシリコンとなって析出する際に、SiHや
SiH2等の不対電子対を含む活性種が必然的にとり込
まれることとなる。よって、アモルファスシリコン薄膜
からダングリングボンドを完全に除去することは不可能
であり、その結果として1cm2/Vsec以上のμF
Eを有するアモルファスシリコン薄膜を形成することは
できなかった。The reason why the TFT made of amorphous silicon has a small μFE is that dangling bonds (unpaired electron pairs of silicon atoms) are mainly present in the amorphous silicon in a large amount. Therefore, as long as the silicon thin film that constitutes the TFT is in the amorphous state, TF
It is considered difficult to improve the μFE of T. Generally, when an amorphous silicon thin film is formed on a substrate, a silicon-containing source gas such as silane gas (SiH 4 ) or disilane gas (Si 2 H 6 ) is decomposed in a high frequency electric field to deposit silicon on the substrate. However, when silicon is rapidly cooled on the surface of the substrate and deposited as amorphous silicon, active species including unpaired electron pairs such as SiH and SiH 2 are inevitably taken in. Therefore, it is impossible to completely remove the dangling bond from the amorphous silicon thin film, and as a result, μF of 1 cm 2 / Vsec or more is obtained.
It was not possible to form an amorphous silicon thin film having E.
【0006】一方、600℃以下のLPCVD法によっ
て40cm2/Vsecを越えるμFEを有するTET
を製造可能であることが報告されている。しかしながら
LPCVD法では、30cm角程度の基板上にしか形成
することができなく、かつ基板の縮みの問題から大面積
かつ高画素表示装置用のTFTを製造する場合には利用
することができないという不都合があった。On the other hand, TET having a μFE of more than 40 cm 2 / Vsec by the LPCVD method at 600 ° C. or lower.
It is reported that can be manufactured. However, the LPCVD method can be formed only on a substrate having a size of about 30 cm square, and cannot be used when a TFT for a large area and high pixel display device is manufactured due to the problem of shrinkage of the substrate. was there.
【0007】このような問題を解決する方法として、大
面積で製膜可能なアモルファスシリコン薄膜表面を熱ア
ニール処理し結晶化させることによってμFEの向上を
計ることが試みられている。この方法はガラス基板等を
使用できる600℃以下でTFTを製造する際に現在広
く使用されている方法であるが、この方法にあっては、
高いμFEをもつTFTを得ることが困難であるという
不都合があった。さらにはガラス基板とシリコン薄膜と
の間の熱膨張係数の差によってTFTに歪が発生し、割
れや剥離等を発生するので、大面積のTFTを作製する
ことは不可能であった。As a method for solving such a problem, it has been attempted to improve the μFE by crystallizing the surface of an amorphous silicon thin film capable of forming a large area by thermal annealing. This method is currently widely used when manufacturing a TFT at 600 ° C. or lower where a glass substrate or the like can be used. In this method,
There is a disadvantage that it is difficult to obtain a TFT having a high μFE. Further, since the TFT is distorted due to the difference in the coefficient of thermal expansion between the glass substrate and the silicon thin film, and cracks or peeling occur, it is impossible to manufacture a large-area TFT.
【0008】このため紫外光レーザや可視光レーザを用
いてアモルファスシリコン薄膜の表面を局所加熱し、1
00cm2/V.sceを越えるμFEを有するTFT
を製造する方法が提案されている。しかしながらこの方
法は、レーザ光を均一にアモルファスシリコン薄膜表面
に照射することが困難なことや、レーザ光強度のゆらぎ
によりアモルファスシリコン薄膜の製膜条件の制御が困
難なこと等に起因して、得られる結晶化シリコン膜の均
一性に欠けるという問題があった。Therefore, the surface of the amorphous silicon thin film is locally heated by using an ultraviolet laser or a visible laser, and
00 cm 2 / V. TFT with μFE exceeding sce
Have been proposed. However, this method can be obtained because it is difficult to uniformly irradiate the surface of the amorphous silicon thin film with laser light, and it is difficult to control the film forming conditions of the amorphous silicon thin film due to fluctuations in the laser light intensity. There is a problem in that the crystallized silicon film to be formed lacks uniformity.
【0009】本発明は上記課題を解決するためになされ
たものであって、大面積でかつ高いμFEを有するTF
Tを供給可能とする製法を提供することを目的とする。The present invention has been made to solve the above problems, and has a large area and a high TF.
It is an object to provide a manufacturing method capable of supplying T.
【0010】[0010]
【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る半導体装置の製法においては、半導体
薄膜の表裏両面を絶縁性薄膜で被覆する工程を有するこ
とを問題解決の手段とした。In order to achieve the above object, in the method for manufacturing a semiconductor device according to the present invention, it is a means of solving the problem that the semiconductor thin film has a step of coating both front and back surfaces with an insulating thin film. did.
【0011】上記半導体薄膜の厚さは上限が50nm,
絶縁性薄膜の厚さは5〜10nmのの膜厚ものが用いら
れる。The upper limit of the thickness of the semiconductor thin film is 50 nm,
The insulating thin film has a thickness of 5 to 10 nm.
【0012】[0012]
【作用】本発明の半導体装置の製法は上記の構成となっ
ているので、効果的に結晶化が促進され、高移動度のT
FTが作成される。Since the method of manufacturing the semiconductor device of the present invention has the above-described structure, crystallization is effectively promoted, and T having a high mobility is obtained.
An FT is created.
【0013】また絶縁膜に両側からはさみ込まれた半導
体薄膜は外気に直接ふれることがないので、外部から汚
染されることがなく、高温に耐えるデバイスを作ること
が可能となる。Further, since the semiconductor thin film sandwiched by the insulating film from both sides is not exposed to the outside air directly, it is possible to fabricate a device that can withstand high temperature without being contaminated from the outside.
【0014】また表裏面が同じ絶縁薄膜で被覆されてい
るので、基板となるガラスや下地膜の熱による収縮,膨
張の影響が緩和される。Further, since the front and back surfaces are covered with the same insulating thin film, the influence of the shrinkage and expansion due to heat of the glass and the base film to be the substrate can be alleviated.
【0015】[0015]
【実施例】本発明に係る半導体装置の製法において、ア
モルファスシリコン薄膜の製法は特に限定されるもので
はなく、600℃以下におけるプラズマCVD法、スパ
ッタ法、LPCVD法の通常の製膜手段を利用すること
ができる。通常の製膜手段によって得られたシリコン薄
膜は、体積比率で水素を35%以下含有するか、あるい
は水素を全く含まないものであって、さらにはアモルフ
ァス成分を必然的に含有するものである。プラズマCV
D法を用いてアモルファスシリコン薄膜を製造するに
は、たとえばシラン(SiH4)やジシラン(Si
2H6)等のシラン系ガスを、直流電流にて2.45GH
z迄の高電界中で分解させる方法を利用することができ
る。またスパッタ法を用いる場合には、直流電流あるい
はマグネトロン方式のRF印加スタッパリング法等を利
用することができる。その際にターゲットとしては高純
度シリコン単結晶および高純度シリコン多結晶等を用い
ることができ、その雰囲気にはアルゴンあるいは水素添
加のアルゴン雰囲気、さらには100%水素雰囲気等を
利用することができる。LPCVD法としては、たとえ
ば10Torr以下の減圧下において加熱された基板上
に、シランガスやジシンランガス等のシラン系ガスを不
活性気体と共に接触せしめる方法が利用できる。上記の
いずれの方法においても雰囲気中の酸素含有率を1021
/cm3以下望ましくは1019/cm3にする必要があ
る。EXAMPLES In the method of manufacturing a semiconductor device according to the present invention, the method of manufacturing an amorphous silicon thin film is not particularly limited, and ordinary film forming means such as plasma CVD method, sputtering method and LPCVD method at 600 ° C. or lower are used. be able to. The silicon thin film obtained by the usual film forming means contains 35% or less of hydrogen in volume ratio, or does not contain hydrogen at all, and further necessarily contains an amorphous component. Plasma CV
To manufacture an amorphous silicon thin film using the D method, for example, silane (SiH 4 ) or disilane (Si
2 H 6 ) or other silane-based gas at a direct current of 2.45 GH
A method of decomposing in a high electric field up to z can be used. When the sputtering method is used, a direct current or magnetron type RF applied stappering method can be used. At that time, a high-purity silicon single crystal, a high-purity silicon polycrystal, or the like can be used as a target, and the atmosphere thereof can be an argon atmosphere or an argon atmosphere of hydrogenation, or a 100% hydrogen atmosphere. As the LPCVD method, for example, a method of bringing a silane-based gas such as silane gas or dicine lan gas into contact with an inert gas onto a substrate heated under reduced pressure of 10 Torr or less can be used. In any of the above methods, the oxygen content in the atmosphere was set to 10 21
/ Cm 3 or less, preferably 10 19 / cm 3 .
【0016】本発明の絶縁性薄膜は不純物の拡散を防ぐ
薄膜例えば窒化けい素(SiNx)が良い。このSiNx
の製法にはプラズマCVD法が用いられる。The insulating thin film of the present invention is preferably a thin film that prevents diffusion of impurities, such as silicon nitride (SiN x ). This SiN x
A plasma CVD method is used for the manufacturing method.
【0017】以下に本発明の半導体装置の製法に至った
実験の手法および結果を示す。 実施例1 図1は、本発明の方法によってつくられた半導体装置の
温度に対する安定性を確認する実験に使用した多層膜の
断面構造を示すものである。RFスパッタSiO2付き
の溶融石英を基板1として用い、その上にプラズマCV
D法を用いた反応ガスの切替によってa−Si:H膜
(活性層)とSiNx膜(絶縁性被膜)を連続的に形成
した。上記多層膜形成に用いた装置は平行平板のプラズ
マチャンバである。The method and results of the experiment leading to the manufacturing method of the semiconductor device of the present invention are shown below. Example 1 FIG. 1 shows a cross-sectional structure of a multilayer film used in an experiment for confirming the temperature stability of a semiconductor device manufactured by the method of the present invention. Fused quartz with RF sputtered SiO 2 was used as the substrate 1, and plasma CV was formed on it.
The a-Si: H film (active layer) and the SiN x film (insulating film) were continuously formed by switching the reaction gas using the D method. The apparatus used for forming the multilayer film is a parallel plate plasma chamber.
【0018】多層膜のSiNx絶縁層の膜厚を一定(5
nm)にしてa−Si:H層のトータル膜厚を100n
mと一定にして、1層の膜厚をパラメータとして変化さ
せた。表1は実験Noと各層の膜厚の対照表である。こ
れらを100nm,50nm×2,20nm×5,10
nm×10,5nm×20の5条件とした。The thickness of the SiN x insulating layer of the multilayer film is fixed (5
nm) and the total film thickness of the a-Si: H layer is 100 n.
The film thickness of one layer was changed using m as a constant. Table 1 is a comparison table of the experiment No and the film thickness of each layer. These are 100 nm, 50 nm × 2, 20 nm × 5, 10
Five conditions of nm × 10 and 5 nm × 20 were set.
【表1】 [Table 1]
【0019】表2にa−Si:HとSiNx膜条件を示
す。成膜温度、反応圧力、RFパワーはそれぞれ250
℃、4.Opa、20Wであった。成膜中、各層形成後
のH2プラズマによるクリーニングは行わなかった。Table 2 shows the conditions of a-Si: H and SiNx film. Film forming temperature, reaction pressure, and RF power are each 250
C., 4. It was Opa and 20W. During film formation, cleaning by H 2 plasma after forming each layer was not performed.
【表2】 [Table 2]
【0020】図1の積層膜を真空加熱炉にセットし、7
00℃,48時間真空加熱を行なった。熱処理による多
層膜の構造変化を調べるために窒素原子の厚さ方向の分
布を調べた。図2にSIMSで測定した熱処理前後の窒
素原子分布を示す。As dero(成膜時)と700
℃熱アニール後の試料の窒素原子分布はほとんどかわら
ないことから、少なくとも700℃の高温処理を行って
も多層膜構造は十分に安定で拡散による窒素の組成変化
はないこと、また熱処理による緻密化の影響で膜厚は全
体的に減っていることがわかった。The laminated film of FIG. 1 was set in a vacuum heating furnace, and
Vacuum heating was carried out at 00 ° C. for 48 hours. The distribution of nitrogen atoms in the thickness direction was investigated in order to investigate the structural change of the multilayer film by heat treatment. FIG. 2 shows the distribution of nitrogen atoms before and after the heat treatment measured by SIMS. As dero (during film formation) and 700
Since the nitrogen atom distribution of the sample after ℃ thermal annealing is almost unchanged, the multilayer film structure is sufficiently stable and does not change the composition of nitrogen due to diffusion even if it is subjected to a high temperature treatment of at least 700 ° C. It was found that the film thickness was reduced due to the influence of.
【0021】また、レーザーラマン分光法で多層膜の結
晶性を調べた。分析には波長488nmのArレーザー
を用いた。この波長範囲で最下層a−Si:H/SiN
x多層膜が表面から最下層までレーザー光を吸収するこ
とができる。微小領域の結晶性を評価するために、レー
ザービームのサイズをφ1μmに絞った。測定の際、レ
ーザー照射による結晶化を避ける為にレーザーの出力パ
ワーを最少にする措置を取った。図3は1層のa−S
i:H膜厚が異なる試料のラマンスペクトルである。熱
処理条件は650℃、48hrsであった。全ての試料
に結晶性を示すラマンピークが現われているが、単層構
造のa−Si:H膜に比べて、1層のa−Si:H層の
膜厚が薄くなるにつれて、ラマンスペクトルが緩やかに
なって、ピークが低波数側にシフトしている。The crystallinity of the multilayer film was examined by laser Raman spectroscopy. An Ar laser with a wavelength of 488 nm was used for the analysis. The lowest layer a-Si: H / SiN in this wavelength range
x The multilayer film can absorb laser light from the surface to the bottom layer. In order to evaluate the crystallinity of the minute area, the size of the laser beam was narrowed to φ1 μm. At the time of measurement, steps were taken to minimize the laser output power in order to avoid crystallization due to laser irradiation. FIG. 3 shows one layer of a-S
i: Raman spectrum of samples having different H film thicknesses. The heat treatment conditions were 650 ° C. and 48 hrs. Although Raman peaks showing crystallinity appear in all the samples, as the thickness of one a-Si: H layer becomes smaller than that of the single-layer a-Si: H film, the Raman spectrum shows It has become gentle and the peak has shifted to the lower wavenumber side.
【0022】図4に図3のラマンスペクトルより求めた
ラマンシフトと半値幅(FWHM)の1層のa−Si:
H膜厚依存性を示す。膜厚20nm以上の場合、ラマン
シフトとFWHMの膜厚依存性はほとんどなく、それぞ
れ517cm-1と8cm-1であったが、膜厚が20nm
以下になると両パラメータが急激に変化し始め、厚さ5
nmの時、それぞれ502cm-1と17cm-1になる。FIG. 4 shows one layer of a-Si having Raman shift and full width at half maximum (FWHM) obtained from the Raman spectrum of FIG.
H film thickness dependency is shown. For more than a thickness of 20nm, the film thickness dependency of the Raman shift and FWHM hardly, but were respectively 517 cm -1 and 8 cm -1, the film thickness is 20nm
Both parameters will start to change rapidly when
time of nm, respectively become 502cm -1 and 17cm -1.
【0023】a−Si:H活性層の膜厚によるラマンシ
フトの原因はまだはっきり究明されていないが、活性層
中の結晶Siの平均粒径サイズと関連すると推測され
る。従来の微結晶シリコン膜のラマンスペクトルに対し
ての研究結果によると、結晶粒径が小さければ小さいほ
どラマンピークが低波数側にシフトする。もし結晶核が
活性層と絶縁層の界面で発生し一定の結晶方位に沿って
結晶成長すると仮定すれば、1層内で成長できるpol
y−Siの最大粒径サイズがその膜厚によって決められ
る。従って、理論的活性層の膜厚を調整すれば結晶Si
の粒径サイズを制御することができる。The cause of the Raman shift depending on the film thickness of the a-Si: H active layer has not been clarified yet, but it is presumed to be related to the average grain size of crystalline Si in the active layer. According to the research results on the Raman spectrum of the conventional microcrystalline silicon film, the Raman peak shifts to the lower wave number side as the crystal grain size becomes smaller. If crystal nuclei are generated at the interface between the active layer and the insulating layer and crystal grows along a certain crystal orientation, it is possible to grow within one layer.
The maximum particle size of y-Si is determined by its film thickness. Therefore, if the theoretical active layer thickness is adjusted, crystalline Si
The particle size can be controlled.
【0024】以上の実験により以下の結論に達した。 (1)5nmの厚みのSiNx膜は700℃の熱プロセ
スに対し組成変化を生ぜずかつそのSiNx膜に狭み込
まれた活性層(半導体薄膜)も又組成変化を生じないこ
とがわかった。このことは5nmの厚みの絶縁膜が熱に
対し安定にかつ化学変化を伴わずに包み込まれた活性層
を熱結晶化させることを示している。 (2)それでは実際にこの両側をSiNxの絶縁膜で狭
み込まれた活性層が熱的に結晶化するメカニズムを考え
ると、厚みの効果が大きいことがわかった。図2より2
0nm以下の厚みの活性層は粒径サイズ等の制約から厚
みによる限界が生じて来るが50nmの厚みのものは1
00nmの厚さのものと同程度の結晶性を持つことがで
きる。逆に50nmの厚みがあれば半導体層単体の熱結
晶化よりも、基板からひずみ、あるいは不純物の熱拡散
に対しより安定な素子として機能することを意味してい
る。Through the above experiments, the following conclusions were reached. (1) 5 nm the SiN x film thickness of found to have no also composition change and no rise to compositional changes of the heat transfer process 700 ° C. active layer incorporated tried narrow its the SiN x film (semiconductor thin film) It was This indicates that the insulating film having a thickness of 5 nm thermally crystallizes the encapsulated active layer stably with respect to heat and without chemical change. (2) Then, considering the mechanism in which the active layer actually sandwiched by the insulating film of SiN x on both sides is thermally crystallized, it was found that the effect of the thickness is great. 2 from FIG.
The active layer with a thickness of 0 nm or less has a limit due to the thickness due to restrictions such as grain size, but with a thickness of 50 nm is 1
It can have the same degree of crystallinity as those with a thickness of 00 nm. Conversely, a thickness of 50 nm means that the semiconductor layer functions as a more stable element against strain from the substrate or thermal diffusion of impurities than thermal crystallization of the semiconductor layer alone.
【0025】[0025]
【実施例2】図5は、SiNx/Si:H/SiNxの積
層構造を用いたTFTの構造の一例を示す縦断面図であ
る。図中符号11は島polySiで、SiNx 5n
m,a−Si:H 50nm,SiNx 5nmの積層
構造であり、550℃,24時間の熱アニールによっ
て、poly−Si化を行なったものである。[Embodiment 2] FIG. 5 is a longitudinal sectional view showing an example of a structure of a TFT using a laminated structure of SiN x / Si: H / SiN x . In the figure, reference numeral 11 is an island polySi, SiN x 5n
m, a-Si: H is a laminated structure of 50 nm and SiN x 5 nm, and is made into poly-Si by thermal annealing at 550 ° C. for 24 hours.
【0026】n+ソース:n+(S),ドレイン電極:
n+(D)はリン原子のイオン注入によって形成する。
このプロセスの手順として、イオン注入前にゲートSi
O212の形成、ゲートSiO2エッチング工程を行な
い、この時、poly化されたソースドレイン上のSi
Nx膜の除去を行なう。これによってイオン注入後のレ
ーザー等による活性化プロセスを経た後のソース,ドレ
イン引出し電極とこの部分のソースドレインとのコンタ
クトがスムーズに行なえるように配慮する。なお、図中
13は、表示電極、14はAl電極、15はpoly−
Si:n+(G)ゲート、16は層間SiO2である。N + source: n + (S), drain electrode:
n + (D) is formed by ion implantation of phosphorus atoms.
As a procedure of this process, the gate Si is
The steps of forming O 2 12 and etching the gate SiO 2 are performed. At this time, Si on the poly-sourced drain is formed.
The N x film is removed. This makes it possible to make smooth contact between the source / drain extraction electrodes and the source / drain in this part after the activation process by a laser after ion implantation. In the figure, 13 is a display electrode, 14 is an Al electrode, and 15 is a poly- electrode.
Si: n + (G) gate, 16 is an interlayer SiO 2 .
【0027】上記のようにして作製されたTFTの特性
は図6に示す。これによりON/OFF比 6桁,V+h
=1.3V(Vo=10V)移動度80cm2/Vsを
越えるTFTが得られた。The characteristics of the TFT manufactured as described above are shown in FIG. This makes the ON / OFF ratio 6 digits, V + h
= 1.3V (Vo = 10V), a TFT having a mobility exceeding 80 cm 2 / Vs was obtained.
【0028】図5の構造は特別なものではなくよく使わ
れるものである。この様に活性層を2枚の薄膜絶縁体で
狭み込むことにより高い移動度が得られたことはこの構
造の安定性と熱による基板からのひずみが低減されてい
ることを示している。The structure of FIG. 5 is not special and is commonly used. The high mobility obtained by sandwiching the active layer with two thin film insulators in this way indicates that the stability of this structure and the strain from the substrate due to heat are reduced.
【0029】[0029]
【発明の効果】以上説明したように、本発明に係る半導
体装置の製法は、半導体薄膜の表裏両面を絶縁性膜で被
覆することにより、効果的に結晶化を促進させ、高移動
度のTFTが得られる製法である。As described above, in the method of manufacturing a semiconductor device according to the present invention, by covering both the front and back surfaces of a semiconductor thin film with an insulating film, crystallization is effectively promoted and a high mobility TFT is obtained. Is a manufacturing method.
【図1】a−Si:H/SiNx多層膜の断面模型図で
ある。FIG. 1 is a schematic cross-sectional view of an a-Si: H / SiNx multilayer film.
【図2】SIMSで評価した熱処理前後の窒素量の分布
を示す図である。FIG. 2 is a diagram showing the distribution of nitrogen content before and after heat treatment evaluated by SIMS.
【図3】一層のa−Si:H膜厚が異なる試料のラマン
スペクトルを示す図である。FIG. 3 is a diagram showing Raman spectra of samples having different a-Si: H film thicknesses.
【図4】ラマンシフトまたは半値幅(FWHM)の1層
のa−Si:H膜厚依存性を示す図である。FIG. 4 is a diagram showing the dependence of Raman shift or full width at half maximum (FWHM) on the a-Si: H film thickness of one layer.
【図5】TFT−LCD(液晶表示装置)基板の断面模
型図である。FIG. 5 is a schematic cross-sectional view of a TFT-LCD (liquid crystal display device) substrate.
【図6】実施例2によってつくられたTFT−LCDの
特性を示す図である。FIG. 6 is a diagram showing characteristics of a TFT-LCD made according to Example 2.
1 基板 2 a−Si:H膜(活性層) 3 SiNx膜(絶縁性被膜) 11 島poly−Si(SiNx 5nm/活性層
50nm/SiNx 5nm) 12 ゲートSiO2 13 表示電極 14 Al電極 15 poly−Si,n+(G)ゲート 16 層間SiO2 1 Substrate 2 a-Si: H film (active layer) 3 SiNx film (insulating film) 11 Island poly-Si (SiN x 5 nm / active layer)
50 nm / SiN x 5 nm) 12 gate SiO 2 13 display electrode 14 Al electrode 15 poly-Si, n + (G) gate 16 interlayer SiO 2
Claims (2)
覆する工程を有することを特徴とする半導体装置の製
法。1. A method of manufacturing a semiconductor device, comprising a step of coating both surfaces of a semiconductor thin film with insulating thin films.
膜および絶縁性薄膜がそれぞれ50nm以下および5n
m〜10nmの範囲である請求項1記載の半導体装置の
製法。2. The semiconductor thin film and insulating thin film used in the above step are 50 nm or less and 5 n, respectively.
The method for manufacturing a semiconductor device according to claim 1, wherein the range is m to 10 nm.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5569192A JPH05259458A (en) | 1992-03-13 | 1992-03-13 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5569192A JPH05259458A (en) | 1992-03-13 | 1992-03-13 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05259458A true JPH05259458A (en) | 1993-10-08 |
Family
ID=13005929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5569192A Pending JPH05259458A (en) | 1992-03-13 | 1992-03-13 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05259458A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5719065A (en) * | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US8946717B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
-
1992
- 1992-03-13 JP JP5569192A patent/JPH05259458A/en active Pending
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5719065A (en) * | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
US5945711A (en) * | 1993-10-01 | 1999-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a manufacturing method for the same |
US6335555B1 (en) | 1993-10-01 | 2002-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a manufacturing method for the same |
US6835607B2 (en) | 1993-10-01 | 2004-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method for manufacturing the same |
US7170138B2 (en) | 1993-10-01 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7301209B2 (en) | 1993-10-01 | 2007-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8946718B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US8946717B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US10700106B2 (en) | 2002-04-09 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US9105727B2 (en) | 2002-04-09 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US9406806B2 (en) | 2002-04-09 | 2016-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US9666614B2 (en) | 2002-04-09 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US10050065B2 (en) | 2002-04-09 | 2018-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US10083995B2 (en) | 2002-04-09 | 2018-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US11101299B2 (en) | 2002-04-09 | 2021-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US10854642B2 (en) | 2002-04-09 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
US10527903B2 (en) | 2002-05-17 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10133139B2 (en) | 2002-05-17 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11422423B2 (en) | 2002-05-17 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100327086B1 (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal dispaly, and electronic device | |
JP4026182B2 (en) | Semiconductor device manufacturing method and electronic device manufacturing method | |
US5879973A (en) | Method for fabricating thin-film transistor | |
US5965904A (en) | Semiconductor device comprising silicon semiconductor layer | |
JPH10229201A (en) | Manufacture of thin-film semiconductor device | |
JP3977455B2 (en) | Method for manufacturing semiconductor device | |
US7026200B2 (en) | Method for manufacturing a semiconductor device | |
JP3781787B2 (en) | Multipurpose substrate processing apparatus, operation method thereof, and manufacturing method of thin film integrated circuit | |
JP3122699B2 (en) | A method for manufacturing a thin film semiconductor device. | |
US5949091A (en) | Semiconductor device having polysilicon thin-film | |
KR100480367B1 (en) | How to crystallize amorphous film | |
JP3924828B2 (en) | Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor | |
JPH05259458A (en) | Manufacture of semiconductor device | |
KR100469503B1 (en) | How to crystallize amorphous film | |
JPH04296015A (en) | Manufacture of semiconductor device | |
JP2751420B2 (en) | Method for manufacturing semiconductor device | |
JPH0282578A (en) | Manufacture of thin film transistor | |
KR100524874B1 (en) | Crystallization Method of Amorphous Silicon Thin Film | |
JP3881715B2 (en) | Crystalline semiconductor film forming method, active matrix device manufacturing method, and electronic device manufacturing method | |
JPH07297404A (en) | Manufacture of thin film transistor | |
JPH05343685A (en) | Manufacture of silicon thin film transistor | |
JP3972991B2 (en) | Method for manufacturing thin film integrated circuit | |
JP3168655B2 (en) | Method for manufacturing polycrystalline silicon thin film | |
JP3560929B2 (en) | Method for manufacturing semiconductor device | |
JP3397760B2 (en) | Method for manufacturing thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991221 |