KR100685928B1 - 유기전계발광 소자 및 그 제조방법 - Google Patents

유기전계발광 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100685928B1
KR100685928B1 KR1020030099933A KR20030099933A KR100685928B1 KR 100685928 B1 KR100685928 B1 KR 100685928B1 KR 1020030099933 A KR1020030099933 A KR 1020030099933A KR 20030099933 A KR20030099933 A KR 20030099933A KR 100685928 B1 KR100685928 B1 KR 100685928B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
thin film
film transistor
light emitting
Prior art date
Application number
KR1020030099933A
Other languages
English (en)
Other versions
KR20050070422A (ko
Inventor
이재윤
김경만
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030099933A priority Critical patent/KR100685928B1/ko
Priority to US10/878,532 priority patent/US7132796B2/en
Priority to GB0620740A priority patent/GB2430070B/en
Priority to FR0407232A priority patent/FR2864706B1/fr
Priority to CNB2004100625358A priority patent/CN100485952C/zh
Priority to GB0414691A priority patent/GB2409758B/en
Priority to DE102004031704.6A priority patent/DE102004031704B4/de
Priority to TW093132162A priority patent/TWI250814B/zh
Priority to JP2004346148A priority patent/JP4574342B2/ja
Publication of KR20050070422A publication Critical patent/KR20050070422A/ko
Priority to US11/430,137 priority patent/US7245080B2/en
Application granted granted Critical
Publication of KR100685928B1 publication Critical patent/KR100685928B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers

Abstract

본 발명에 따른 유기전계발광 소자는 다수 개의 서브픽셀 영역이 정의되고 서로 마주보며 이격된 제 1 및 2 기판과; 상기 제 1 기판의 내부면에 형성된 게이트 배선과; 상기 게이트 배선과 교차되는 데이터 배선과; 상기 게이트 배선과 교차되고 데이터 배선과 이격된 전력선과; 상기 게이트 배선 및 데이터 배선과 연결된 스위칭 박막트랜지스터와; 상기 스위칭 박막트랜지스터 및 전력선에 연결되는 구동 박막트랜지스터와; 상기 제 2 기판의 내부 전면에 형성된 제 1 전극과; 상기 제 1 전극 하부의 서브픽셀 영역 간 경계에 서로 일정 간격 이격되어 형성되는 제 1 및 2 격벽과; 상기 제 1 전극 하부의 서브픽셀 영역 내에 형성된 전계발광층과; 상기 전계발광층 하부의 서브픽셀 영역 내에 형성되는 제 2 전극과; 상기 구동 박막트랜지스터와 제 2 전극을 연결하는 전기적 연결패턴을 포함한다.

Description

유기전계발광 소자 및 그 제조방법{Electroluminescent Display Device and Method of Fabricating the same}
도 1은 일반적인 액티브 매트릭스형 유기전계발광 소자의 한 화소 영역의 구성을 나타내는 회로도.
도 2는 종래의 액티브 매트릭스형 유기전계발광 소자의 한 화소 영역에 대한 평면도.
도 3은 상기 도 2의 절단선 III-III에 따라 절단된 단면을 도시한 단면도.
도 4는 종래의 유기전계발광 소자의 전체 단면도.
도 5는 종래의 유기전계발광소자에 사용되는 네가티브 격벽의 역할을 보여주는 단면도.
도 6은 종래의 유기전계발광소자에 사용되는 네가티브 격벽을 고분자 전계발광소자에 적용한 경우를 보여주는 단면도.
도 7은 본 발명의 실시예에 따른 듀얼패널타입 고분자 전계발광소자의 단면도
도 8은 본 발명의 실시예에 따른 듀얼패널타입 고분자 전계발광소자에 사용되는 네가티브 및 포지티브 격벽의 역할을 보여주는 단면도.
도 9a 내지 9d는 본 발명의 실시예에 따른 고분자 전계발광소자의 제 1 기판의 제조 공정을 도시한 단면도.
도 10a 및 10b는 본 발명의 실시예에 따른 고분자 전계발광소자의 제 2 기판의 제조 공정을 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
310 : 제 1 기판 350 : 제 2 기판
312 : 반도체층 314 : 게이트전극
316 : 소스전극 318 : 드레인전극
130 : 전기적 연결패턴 152 : 제 1 전극
354a, 354b : 네가티브 격벽 356a, 356b : 포지티브 격벽
360a, 360b, 360c : 고분자 전계발광층 362 : 제 2 전극
본 발명은 유기전계발광 소자(Organic Electroluminescent Device; OELD)에 관한 것이며, 특히 고분자 물질(Polymer)을 이용한 유기전계발광 소자(Organic Electroluminescent Device) 및 그 제조 방법에 관한 것이다.
새로운 평판디스플레이 중 하나인 유기전계발광 소자는 자체발광형이기 때문 에 액정표시장치에 비해 시야각, 대조비 등이 우수하며 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고 직류저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부충격에 강하고 사용온도범위도 넓으며 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다. 이러한 유기전계발광 소자를 유기발광다이오드(Organic Light Emitting Diode; OLED)라고 부르기도 한다.
특히, 상기 유기전계발광 소자는 액정표시장치나 PDP(Plasma Display Panel)와 달리 공정이 매우 단순하기 때문에 증착 및 봉지(encapsulation) 장비가 전부라고 할 수 있다.
특히, 액티브 매트릭스 방식에서는 화소에 인가되는 전류를 제어하는 전압이 스토리지 캐패시터(CST ; storage capacitor)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전압을 인가해 주도록 함으로써, 게이트 배선 수에 관계없이 한 화면 동안 계속해서 구동한다.
따라서, 액티브 매트릭스 방식에서는, 낮은 전류를 인가해 주더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가진다.
이하, 이러한 액티브 매트릭스형 유기전계발광 소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 액티브 매트릭스형 유기전계발광 소자의 한 화소 영역의 구성을 나타내는 회로도이다.
도시한 바와 같이, 제 1 방향으로 주사선(scan line)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 형성되며, 서로 일정간격 이격된 신호선(signal line) 및 전력선(power line)이 형성되어 있어, 하나의 화소영역(pixel region)을 정의한다.
상기 주사선 및 신호선의 교차지점에는 어드레싱 엘리먼트(addressing element)인 스위칭 박막트랜지스터(TS ; Switching TFT)가 형성되어 있고, 이 스위칭 박막트랜지스터(TS)와 연결되어 스토리지 캐패시터(CST)가 형성되어 있고, 상기 스위칭 박막트랜지스터(TS) 및 스토리지 캐패시터(CST)의 연결부 및 전력선과 연결되어, 전류원 엘리먼트(current source element)인 구동 박막트랜지스터(TD)가 형성되어 있고, 이 구동 박막트랜지스터(TD)에는 제 1 전극이 연결되어 있고, 이 제 1 전극은 정전류 구동방식의 유기전계발광 다이오드(DEL ; Electroluminescent Diode)를 통해 제 2전극과 연결되어 있다.
상기 스위칭 박막트랜지스터(TS)는 구동 박막트랜지스터(TD)의 게이트 전압을 제어하고, 스토리지 캐패시터(CST)는 구동 박막트랜지스터(TD)에 인가되는 전압을 저장하는 역할을 한다.
이하, 상기 액티브 매트릭스형 유기전계발광 소자의 구동원리에 대해서 설명한다.
상기 액티브 매트릭스 방식에서는 게이트 신호를 선택된 스위칭 박막트랜지 스터의 게이트에 인가하면, 스위칭 박막트랜지스터가 온상태가 되고, 데이터 신호가 이 스위칭 박막트랜지스터를 통과하여, 구동 박막트랜지스터와 스토리지 캐패시터에 인가되며, 구동 박막트랜지스터가 온상태로 되면, 전원 공급선으로부터 전류가 구동 박막트랜지스터의 게이트를 통하여 유기전계발광층에 인가되어 발광하게 된다.
이때, 상기 데이터 신호의 크기에 따라, 구동 박막트랜지스터의 개폐정도가 달라져서, 구동 박막트랜지스터를 통하여 흐르는 전류량을 조절하여 계조표시를 할 수 있게 된다.
그리고, 비선택 구간에는 스토리지 캐패시터에 충전된 데이터 신호가 구동 박막트랜지스터에 계속 인가되어, 다음 화면의 신호가 인가될 때까지 지속적으로 유기전계발광 소자를 발광시킬 수 있다.
도 2는 종래의 액티브 매트릭스형 유기전계발광 소자의 한 화소 영역에 대한 평면도로서, 스위칭 박막트랜지스터와 구동 박막트랜지스터를 각각 하나씩 가지는 2 TFT 구조를 일예로 하여 설명한다.
도시한 바와 같이, 제 1 방향으로 게이트 배선(37)이 형성되어 있고, 게이트 배선(37)과 교차되고, 서로 이격되게 데이터 배선(51) 및 전력선(41)이 형성되어 있고, 게이트 배선(37), 데이터 배선(51), 전력선(41)이 서로 교차되는 영역에 의하여 화소 영역(P)이 정의된다.
상기 게이트 배선(37) 및 데이터 배선(51)이 교차되는 영역에는 스위칭 박막 트랜지스터(TS)가 위치하고, 스위칭 박막트랜지스터(TS) 및 전력선(41)이 교차되는 지점에는 구동 박막트랜지스터(TD)가 위치하여, 스위칭 박막트랜지스터(TS)의 반도체층(31)과 일체형 패턴을 이루는 캐패시터 전극(34)이 전력선(41)과 중첩되어 스토리지 캐패시터(CST)가 형성되어 있다.
그리고, 상기 구동 박막트랜지스터(TD)와 연결되어 제 1 전극(58)이 형성되어 있고, 도면으로 제시하지는 않았지만, 제 1 전극(58)을 덮는 영역에는 유기전계발광층 및 제 2 전극이 차례대로 형성되어 유기전계발광 다이오드(DEL)를 이룬다.
구동 박막트랜지스터(TD)는 구동 반도체층(32)과 구동 게이트 전극(38)을 포함하고, 스위칭 박막트랜지스터(TS)는 스위칭 반도체층(31)과 스위칭 게이트 전극(35)을 포함한다.
이하, 상기 유기전계발광 다이오드, 구동 박막트랜지스터, 스토리지 캐패시터의 적층 구조를 도면을 참조하여 상세히 설명한다.
도 3은 상기 도 2의 절단선 III-III에 따라 절단된 단면을 도시한 단면도이다.
도시한 바와 같이, 기판(1) 상에 반도체층(32), 게이트 전극(38), 소스 및 드레인 전극(50, 52)으로 구성되는 구동 박막트랜지스터(TD)가 형성되어 있고, 상기 소스 전극(50)에는 전력선(도 2의 41)의 일부분인 파워 전극(42)이 연결되어 있으며, 상기 드레인 전극(52)에는 투명 도전성물질로 이루어진 제 1 전극(58)이 연결 되어 있다.
상기 파워 전극(42)과 대응하는 하부에는 절연된 상태로 상기 반도체층(32)과 동일물질로 이루어진 캐패시터 전극(34)이 형성되어 있어서, 파워 전극(42) 및 캐패시터 전극(34)이 중첩된 영역은 스토리지 캐패시터(CST)를 이룬다.
그리고, 상기 제 1 전극(58)의 상부에는 유기전계발광층(64) 및 불투명 금속물질로 이루어진 제 2 전극(66)이 순서대로 적층되어 유기전계발광 다이오드(DEL)를 구성한다.
상기 유기전계발광 다이오드(DEL) 하부를 중심으로 절연층들의 적층구조를 살펴보면, 상기 기판(1)과 반도층(32) 사이에서 완충작용을 하는 버퍼층(30)과, 상기 스토리지 캐패시터(CST)용 절연체로 이용되는 제 1 절연층(40)과, 상기 드레인 전극(52)과 파워 전극(42) 사이의 제 2 절연층(44)과, 상기 제 1 전극(58)과 드레인 전극(52) 사이의 제 3 절연층(54)과, 상기 제 1 전극(58)과 유기전계발광층(64) 사이의 제 4 절연층(60)이 차례대로 적층된 구조를 가지는데, 상기 제 1 내지 4 절연층(40, 44, 54, 60)에는 각각 각층 간의 전기적 연결을 위한 콘택홀(미도시)을 포함한다.
이하, 종래의 유기전계발광 소자의 적층 구조를 도면을 참조하여 상세히 설명한다.
도 4는 종래의 유기전계발광 소자의 전체 단면도로서, 유기전계발광 다이오드와 구동 박막트랜지스터 사이의 연결부를 중심으로 인캡슐레이션 구조에 대해서 도시하였다.
도시한 바와 같이, 화면을 구현하는 최소단위인 서브픽셀 단위로 서로 일정간격 이격되게 제 1, 2 기판(70, 90)이 배치되어 있고, 제 1 기판(70)의 내부면에는 서브픽셀 단위로 형성된 다수 개의 구동 박막트랜지스터(TD)를 포함한 어레이 소자층(80)이 형성되어 있고, 어레이 소자층(80) 상부에는 구동 박막트랜지스터(TD)와 연결되어 서브픽셀 단위로 제 1 전극(72)이 형성되어 있고, 제 1 전극(72) 상부에는 서브픽셀 단위로 적, 녹, 청 컬러를 발광시키는 유기전계발광층(74)이 형성되어 있고, 유기전계발광층(74) 상부 전면에는 제 2 전극(76)이 형성되어 있다.
상기 제 1, 2 전극(72, 76) 및 제 1, 2 전극(72, 76) 사이에 개재된 유기전계발광층(74)은 유기전계발광 다이오드(DEL)를 이루며, 유기전계발광층(74)으로부터 발광된 빛은 제 1 전극(72) 쪽으로 발광되는 하부발광 방식인 것을 특징으로 한다.
그리고, 상기 제 2 기판(90)은 인캡슐레이션 기판으로 이용되며, 이러한 제 2 기판(90)의 내부 중앙부에는 오목부(92)가 형성되어 있고, 오목부(92) 내에는 외부로부터의 수분흡수를 차단하여 유기전계발광 다이오드(DEL)를 보호하기 위한 흡습제(94)가 봉입되어 있다.
상기 흡습제(94)가 봉입된 제 2 기판(90) 내부면과 제 2 전극(76)은 서로 일정간격 이격되게 위치한다.
그리고, 상기 제 1, 2 기판(70, 90)의 가장자리부는 씰패턴(85)에 의해 인캡슐레이션되어 있다.
이와 같이, 기존의 하부발광방식 유기전계발광 소자는 어레이 소자 및 유기전계발광 다이오드가 형성된 기판과 별도의 인캡슐레이션용 기판의 합착을 통해 소자를 제작하였다. 이런 경우, 어레이 소자의 수율과 유기전계발광 다이오드의 수율의 곱이 유기전계발광 소자의 수율을 결정하기 때문에, 기존의 유기전계발광 소자 구조에서는 후반 공정에 해당되는 유기전계발광 다이오드 공정에 의해 전체 공정 수율이 크게 제한되는 문제점이 있었다. 예를 들어, 어레이 소자가 양호하게 형성되었다 하더라도, 1,000Å 정도의 박막을 사용하는 유기전계발광층의 형성시 이물이나 기타 다른 요소에 의해 불량이 발생하게 되면, 유기전계발광 소자는 불량 등급으로 판정된다.
이로 인하여, 양품의 어레이 소자를 제조하는데 소요되었던 제반 경비 및 재료비 손실이 초래되고, 생산수율이 저하되는 문제점이 있었다.
그리고, 하부발광방식은 인캡슐레이션에 의한 안정성 및 공정이 자유도가 높은 반면 개구율의 제한이 있어 고해상도 제품에 적용하기 어려운 문제점이 있고, 상부발광방식은 박막트랜지스터 설계가 용이하고 개구율 향상이 가능하기 때문에 제품수명 측면에서 유리하지만, 기존의 상부발광방식 구조에서는 유기전계발광층 상부에 통상적으로 음극이 위치함에 따라 재료선택폭이 좁기 때문에 투과도가 제한되어 광효율이 저하되는 점과, 광투과도의 저하를 최소화하기 위해 박막형 보호막을 구성해야 하는 경우 외기를 충분히 차단하지 못하는 문제점이 있었다.
한편, 고분자 물질을 이용하는 유기전계발광층이 최근에 각광받고 있다. 고 분자 물질을 이용하는 유기전계발광 소자는 저분자 물질을 이용한 유기전계발광 소자와 구별하기 위해 OLED라는 용어 대신 고분자발광 다이오드(PLED; Polymer Light Emitting Diode) 또는 고분자전계발광 소자(PELD; Polymer Electroluminescent Device)라는 용어를 사용하기도 한다.
이러한 고분자 물질은 저분자 물질과는 다른 특성들을 가지고 있다. 분자 집합체의 총 무게인 분자량은 저분자 물질에 비해 고분자 물질이 통상 만배 이상 높아서 저분자 물질에 비하여 고분자 물질은 열적 안정성이 높으며 기계적 강도가 좋다.
박막 제조 공정면에서도 두 물질은 큰 차이를 보인다. 저분자 물질은 진공 열증착(Thermal evaporation) 또는 기상 증착(Vapor phase deposition) 등 진공 장비를 이용한 건식공정을 거치는 반면 고분자 물질은 적절한 용매에 녹인 후 회전도포, 프린팅 등의 방법으로 박막을 형성하는 습식 공정을 거치게 된다. 따라서 고분자 물질은 저분자 물질의 진공 장비를 이용하면서 생기는 투자비 증가, 디스플레이 크기의 한계 등에 대한 문제점을 해결할 수 있는 기술로 사용될 수 있다. 이러한 장점은 대화면 디스플레이로의 응용면에서 고분자 물질이 저분자 물질에 비해 높은 가능성을 갖게 한다.
　또한 고분자전계발광 소자를 제작했을 경우 구동전압이 저분자 물질로 제작된 소자보다 낮기 때문에 디스플레이 응용에 유리하다고 할 수 있으며, 고분자 물질은 발광 색상의 변화를 줄 수 있는 방법도 매우 다양하다. 여러가지 치환체를 사슬에 도입하는 방법, 사슬 내의 공액길이를 조절하는 방법, 사슬 내에 여러 모양 의 고리를 도입하는 방법, 서로 다른 색을 내는 발광 재료를 블렌딩하는 방법 등 여러가지 방법으로 청색에서 적색, 백색까지 색상을 다양하게 낼 수 있다.
이러한 고분자전계발광 소자에서는 고분자 물질의 패터닝 방법의 개발이 무엇보다도 절실하게 요구되어 지고 있다.
유기전계발광소자의 유기발광층 및 제 2 전극을 분리하는 방법으로 격벽(separator)을 이용하는 방법이 있는데, 주로 패시브매트릭스(passive matrix)형 유기전계발광소자에 사용된다.
이러한 격벽을 이용하는 방법과 이를 고분자전계발광소자에 적용한 경우를 도면을 참조하여 설명한다.
도 5는 종래의 유기전계발광소자에 사용되는 네가티브 격벽의 역할을 보여주는 단면도이다.
도 5에 도시한 바와 같이, 제 1 전극(152)이 기판(150) 전면에 형성되어 있고, 제 1 전극(152) 상부의 서브픽셀 경계부에 네가티브 격벽(154)이 형성되어 있다. 또한, 상기 제 1 전극(152) 상부에는 상기 네가티브 격벽(154)에 의해 서브픽셀별로 분리되어 유기전계발광층(160a, 160b, 160c) 및 제 2 전극(162a, 162b, 162c)이 형성되어 있다. 여기서, 네가티브 격벽(154)은 기판(150)에 가까운 쪽으로부터 먼 쪽으로 갈수록 그 폭이 넓어지는 테이퍼 형상을 갖는다. 즉, 상광하협(上廣下狹) 구조의 역사다리꼴 형상을 가진다. 이를 달리 설명하면, 기판(150)과 네가티브 격벽(154)의 외측면이 이루는 각이 90도 보다 작도록 네가티브 격벽(154)이 형성된다.
네가티브 격벽(154)이 형성된 기판(150) 상에 유기전계발광물질 및 제 2 전극 물질을 차례대로 증착하면, 네가티브 격벽(154)이 이루는 테이퍼 형상에 의해 자동적으로 서브픽셀 단위로 분리되면서 상기 유기전계발광층(160a, 160b, 160c) 및 제 2 전극(162a, 162b, 162c)이 형성된다.
따라서, 네가티브 격벽(154)의 상부면에는 유기전계발광물질(161) 및 제 2 전극 물질(163)이 그대로 잔존한다. 그러나, 상기 네가티브 격벽(154) 상부면의 유기전계발광물질(161) 및 제 2 전극 물질(163)은, 네가티브 격벽(154)이 가지는 높이와 테이퍼 형상에 의해 유기전계발광층(160a, 160b, 160c) 및 제 2 전극(162a, 162b, 162c)과의 단락이 방지된다.
도 6은 종래의 유기전계발광소자에 사용되는 네가티브 격벽을 고분자전계발광소자에 적용한 경우를 보여주는 단면도이다.
도 6에 도시한 바와 같이, 제 1 전극(252)이 기판(250) 전면에 형성되어 있고, 제 1 전극(252) 상부의 서브픽셀 경계부에 네가티브 격벽(254)이 형성되어 있다. 또한, 상기 제 1 전극(252) 상부에는 상기 네가티브 격벽(254)에 의해 서브픽셀별로 분리되어 고분자 전계발광층(260a, 260b, 260c)이 형성되어 있다.
여기서, 네가티브 격벽(254)은 기판(250)에 가까운 쪽으로부터 먼 쪽으로 갈수록 그 폭이 넓어지는 테이퍼 형상, 즉, 상광하협(上廣下狹) 구조의 역사다리꼴 형상을 가진다. 이를 달리 설명하면, 기판(250)과 네가티브 격벽(254)의 외측면이 이루는 각이 90도 보다 작도록 네가티브 격벽(254)이 형성된다.
도 5에서는 유기전계발광물질을 열증착(thermal evaporation) 방법 등에 의 하여 증착하는 반면, 도 6에서는 고분자 전계발광물질을 스핀 코팅(spin coating) 방법 등에 의하여 도포하므로 고분자 전계발광층(260a, 260b, 260c)은 유기전계발광층(도 5의 160a, 160b, 160c)과는 달리 서브픽셀 영역 전체에서 균일한 두께를 갖지 못한다.
즉, 상기 네가티브 격벽(254)은 기판에 근접한 부분의 폭이 더 좁아서, 고분자 물질을 도포할 때 고분자 물질이 그 공간으로 쏠리게 되므로, 전체적으로 볼 때 서브픽셀 영역의 가장자리의 네가티브 격벽(254)에 인접한 부분에서의 고분자 전계발광층(260a, 260b, 260c)의 두께(d2)는 서브픽셀 가운데 부분에서의 두께(d1)보다 크게 형성되고, 경우에 따라서 서브픽셀 가운데 부분에는 고분자 전계발광층(260a, 260b, 260c)이 형성되지 않기도 한다.
또한, 액체상태의 고분자 물질에는 표면 장력이 크게 작용하므로, 네가티브 격벽(254) 주변에서는 고분자 전계발광층(260a, 260b, 260c)의 표면이 더욱 상승하게 되는데, 경우에 따라서 그 표면은 네가티브 격벽(254)의 최고면과 맞닿을 수도 있다.
이러한 고분자 전계발광층(260a, 260b, 260c)의 표면 상승은 그 후에 형성되는 제 2 전극(262a, 262b, 262c)의 분리에 문제를 야기한다.
즉, 고분자 전계발광층(260a, 260b, 260c) 상부에 형성되는 제 2 전극(262a, 262b, 262c)이 격벽을 이용하여 증착 후 자동적으로 각 서브픽셀 별로 분리되도록 하기 위해서는, 격벽의 형태가 그 폭이 기판 가까운 쪽에서 가장 좁고 기판에서 멀어질수록 넓어지는 역사다리꼴 형태라야 한다. 그러나, 고분자 전계발광층(260a, 260b, 260c)의 표면 상승에 의하여 그 형태가 완화되면, 제 2 전극(262a, 262b, 262c)서브픽셀별로 분리되지 않고 인접 서브픽셀의 제 2 전극과 연결되어 고분자 전계발광소자(PLED)는 서브픽셀별로 별개의 신호를 인가하는 것이 불가능하게 된다.
결론적으로, 고분자 물질을 네가티브 격벽에 적용할 경우 고분자 전계발광층(260a, 260b, 260c) 및 제 2 전극(262a, 262b, 262c)을 정상적으로 형성하는데 어려움이 있다.
종래의 하부발광방식의 유기전계발광 소자와 상부발광방식의 유기전계발광 소자의 상기 문제점을 해결하기 위하여, 본 발명에서는 어레이 소자와 유기전계발광 다이오드 소자를 서로 다른 기판 상에 형성하고, 어레이 소자의 구동 박막트랜지스터와 유기전계발광 다이오드 소자의 제 2 전극을 별도의 전기적 연결패턴을 통해 연결하는 듀얼패널타입 유기전계발광 소자를 제공하고자 한다. 또한, 그 특성 향상과 대화면 디스플레이에의 적용을 위하여, 고분자 물질을 이용한 듀얼패널타입 유기전계발광 소자를 제공하고자 한다.
또한, 듀얼패널타입 고분자전계발광 소자에서, 고분자 물질의 패터닝과 유기전계발광 다이오드의 한쪽 전극의 분리 문제를 해결하기 위하여, 본 발명에서는 이중 격벽을 이용하여 고분자 물질을 패턴닝하고 동시에 유기전계발광 다이오드의 한쪽 전극이 분리된 듀얼패널타입 고분자전계발광 소자 및 그 제조방법을 제공하고자 한다.
상기 목적을 달성하기 위하여, 본 발명은 다수 개의 서브픽셀 영역이 정의되고 서로 마주보며 이격된 제 1 및 2 기판과; 상기 제 1 기판의 내부면에 형성된 게이트 배선과; 상기 게이트 배선과 교차되는 데이터 배선과; 상기 게이트 배선과 교차되고 데이터 배선과 이격된 전력선과; 상기 게이트 배선 및 데이터 배선과 연결된 스위칭 박막트랜지스터와; 상기 스위칭 박막트랜지스터 및 전력선에 연결되는 구동 박막트랜지스터와; 상기 제 2 기판의 내부 전면에 형성된 제 1 전극과; 상기 제 1 전극 하부의 서브픽셀 영역 간 경계에 서로 일정 간격 이격되어 형성되는 제 1 및 2 격벽과; 상기 제 1 전극 하부의 서브픽셀 영역 내에 형성된 전계발광층과; 상기 전계발광층 하부의 서브픽셀 영역 내에 형성되는 제 2 전극과; 상기 구동 박막트랜지스터와 제 2 전극을 연결하는 전기적 연결패턴을 포함하는 유기전계발광 소자를 제공한다.
상기 제 1 및 2 격벽은 각각의 단면이 마주보는 안쪽으로 기울어진 평행사변형 형태이다.
상기 전계발광층은 고분자 물질로 이루어질 수 있고, 상기 제 1 및 2 격벽 각각의 서브픽셀에 인접한 외측면이 상기 제 2 기판과 이루는 각은 90도보다 크고, 상기 제 1 및 2 격벽 각각의 마주보는 외측면이 상기 제 2 기판과 이루는 각은 90도보다 작다.
상기 제 1 격벽은 제 1 네가티브 격벽과 제 1 포지티브 격벽으로 이루어질 수 있고, 상기 제 2 격벽은 제 2 네가티브 격벽과 제 2 포지티브 격벽으로 이루어질 수 있다.
상기 제 1 및 2 네가티브 격벽은 서로 일정간격 이격되며, 각각은 그 단면이 상기 제 2 기판에 가까운 쪽으로부터 먼 쪽으로 갈수록 그 폭이 넓어지는 테이퍼 형상이고, 상기 제 1 및 2 네가티브 격벽 각각의 외측면이 상기 제 2 기판과 이루는 각은 90도 보다 작다.
상기 제 1 및 2 포지티브 격벽은 각각 상기 제 1 및 2 네가티브 격벽의 서브픽셀에 인접한 외측면에 접하고, 그 단면은 상기 제 2 기판에 가까운 쪽으로부터 먼 쪽으로 갈수록 그 폭이 좁아지는 테이퍼 형상이고, 상기 제 1 및 2 포지티브 격벽 각각의 외측면이 상기 제 2 기판과 이루는 각은 90도 보다 크다.
또한, 상기 제 1 및 2 전극은 각각 양극 및 음극일 수 있다.
상기 스위칭 박막트랜지스터는, 상기 게이트 배선에 연결된 스위칭 게이트 전극과, 스위칭 반도체층, 상기 데이터 배선에 연결된 스위칭 소스전극, 상기 스위칭 소스전극과 이격된 스위칭 드레인전극을 포함하고, 상기 구동 박막트랜지스터는 상기 스위칭 드레인 전극과 연결된 구동 게이트 전극, 상기 전력선과 연결되는 구동 소스전극, 상기 전기적 연결패턴과 연결된 구동 드레인전극을 포함한다.
또한, 본 발명은 제 1 기판 상부에 게이트 배선을 형성하는 단계와; 상기 게이트 배선과 교차되는 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 교차되고 데이터 배선과 이격된 전력선을 형성하는 단계와; 상기 게이트 배선 및 데이터 배선과 연결된 스위칭 박막트랜지스터를 형성하는 단계와; 상기 스위칭 박막트랜지스터 및 전력선에 연결되는 구동 박막트랜지스터를 형성하는 단계와; 상기 구동 박막트랜지스터에 연결되는 전기적 연결패턴을 형성하는 단계와; 다수 개의 서브픽셀 영역이 정의된 제 2 기판 상부 전면에 제 1 전극을 형성하는 단계와; 상기 제 1 전극 상부의 서브픽셀 영역 간 경계에 서로 일정 간격 이격되는 제 1 및 2 격벽을 형성하는 단계와; 상기 제 1 전극 상부의 서브픽셀 영역 내에 전계발광층을 형성하는 단계와; 상기 전계발광층 상부의 서브픽셀 영역 내에 제 2 전극을 형성하는 단계와; 상기 전기적 연결패턴이 제 2 전극에 접촉하도록 상기 제 1 및 2 기판을 합착하는 단계를 포함하는 유기전계발광 소자의 제조방법을 제공한다.
상기 제 1 및 2 격벽은 각각의 단면이 마주보는 안쪽으로 기울어진 평행사변형 형태이고, 상기 전계발광층은 고분자 물질을 코팅하여 형성할 수 있다.
상기 제 1 및 2 격벽 각각의 서브픽셀에 인접한 외측면이 상기 제 2 기판과 이루는 각은 90도보다 크고, 상기 제 1 및 2 격벽 각각의 마주보는 외측면이 상기 제 2 기판과 이루는 각은 90도보다 작다.
상기 제 1 및 2 격벽을 형성하는 단계는 상기 제 1 전극 상부의 서브픽셀 간 경계에 서로 일정간격 이격되며 그 각각의 단면은 상기 제 2 기판에 가까운 쪽으로부터 먼 쪽으로 갈수록 그 폭이 넓어지는 테이퍼 형상인 제 1 및 2 네가티브 격벽을 형성하는 단계와; 상기 제 1 및 2 네가티브 격벽의 서브픽셀에 인접한 외측면에 각각 접하고, 그 단면은 상기 제 2 기판에 가까운 쪽으로부터 먼 쪽으로 갈수록 그 폭이 좁아지는 테이퍼 형상인 제 1 및 2 포지티브 격벽을 형성하는 단계를 포함할 수 있다.
상기 제 1 및 2 네가티브 격벽 각각의 외측면이 상기 제 2 기판과 이루는 각은 90도 보다 작고, 상기 제 1 및 2 포지티브 격벽 각각의 외측면이 상기 제 2 기판과 이루는 각은 90도 보다 크다.
상기 제 1 및 2 전극은 각각 양극 및 음극으로 구성할 수 있다.
상기 스위칭 박막트랜지스터는, 상기 게이트 배선에 연결된 스위칭 게이트 전극과, 스위칭 반도체층, 상기 데이터 배선에 연결된 스위칭 소스전극, 상기 스위칭 소스전극과 이격된 스위칭 드레인전극을 포함하고, 상기 구동 박막트랜지스터는 상기 스위칭 드레인 전극과 연결된 구동 게이트 전극, 상기 전력선과 연결되는 구동 소스전극, 상기 전기적 연결패턴과 연결된 구동 드레인전극을 포함할 수 있다.
또한, 본 발명은 다수 개의 서브픽셀 영역이 정의된 기판과; 상기 기판의 내부 전면에 형성된 제 1 전극과; 상기 제 1 전극 상부의 서브픽셀 영역 간 경계에 서로 일정 간격 이격되어 형성되는 제 1 및 2 격벽과; 상기 제 1 전극 상부의 서브픽셀 영역 내에 형성된 전계발광층과; 상기 전계발광층 상부의 서브픽셀 영역 내에 형성되는 제 2 전극과; 상기 구동 박막트랜지스터와 제 2 전극을 연결하는 전기적 연결패턴을 포함하는 유기전계발광 소자용 기판을 제공한다.
상기 제 1 및 2 격벽은 각각의 단면이 마주보는 안쪽으로 기울어진 평행사변형 형태이다.
또한, 본 발명은 다수 개의 서브픽셀 영역이 정의된 기판 상부 전면에 제 1 전극을 형성하는 단계와; 상기 제 1 전극 상부의 서브픽셀 영역 간 경계에 서로 일 정 간격 이격되는 제 1 및 2 격벽을 형성하는 단계와; 상기 제 1 전극 상부의 서브픽셀 영역 내에 전계발광층을 형성하는 단계와; 상기 전계발광층 상부의 서브픽셀 영역 내에 제 2 전극을 형성하는 단계를 포함하는 유기전계발광 소자용 기판의 제조방법을 제공한다.
상기 제 1 및 2 격벽은 각각의 단면이 마주보는 안쪽으로 기울어진 평행사변형 형태이다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 7은 본 발명의 실시예에 따른 듀얼패널타입 고분자 전계발광소자(PELD 또는 PLED)의 단면도로서, 전기적 연결 구조를 중심으로 개략적으로 도시하였다.
도 7에서는 설명의 편의상, 3개의 서브픽셀이 하나의 픽셀을 이루는 구조를 일 예로 도시하였으며, 박막트랜지스터 구조 및 전기적 연결패턴의 연결방식은 다양하게 변경될 수 있다.
도시한 바와 같이, 화면을 구현하는 최소단위인 서브픽셀 단위로 제 1, 2 기판(310, 350)이 서로 일정간격을 유지하며, 대향되게 배치되어 있다.
상기 제 1 기판(310, 350)의 내부면에는 서브픽셀 단위로 형성된 다수 개의 박막트랜지스터(T)를 포함하는 어레이 소자층(340)이 형성되어 있고, 어레이 소자층(340) 상부에는 박막트랜지스터(T)와 연결되는 전기적 연결 패턴(330)이 형성되어 있다.
상기 전기적 연결 패턴(330)은 도전성 물질에서 선택되며, 상기 전기적 연결 패턴(330)은 제 2 기판(350)에 형성되는 고분자 물질을 이용한 고분자 전계발광 다이오드(DEL)와 접촉할 수 있을 정도의 두께를 가져야 하므로, 절연물질을 포함하는 다중층으로 형성될 수 있고, 별도의 연결 전극을 통해 박막트랜지스터(T)와 연결될 수도 있다.
그리고, 상기 박막트랜지스터(T)는 반도체층(312), 게이트 전극(314), 소스 전극(316) 및 드레인 전극(318)으로 이루어질 수 있고, 실질적으로 전술한 전기적 연결 패턴(330)은 드레인 전극(318)과 연결되어 있다.
여기서는 탑 게이트 (top gate) 방식의 코플라나(coplanar) 구조의 박막트랜지스터를 예로 들었으나, 또 다른 실시예에서는 바텀 게이트(bottom gate) 방식의 역스태거 (inverted stagger) 구조의 박막트랜지스터를 채용할 수도 있으며, 반도체층은 비정질 실리콘(amorphous silicon)이나 다결정 실리콘(polycrystalline silicon)을 사용할 수 있다.
도 7에 도시하지는 않았지만, 어레이 소자층(340)은 게이트 배선, 데이터 배선, 전력선 그리고 스위칭 박막트랜지스터를 포함할 수 있다.
그리고, 상기 제 2 기판(350) 내부 전면에는 제 1 전극(352)이 형성되어 있고, 제 1 전극(352) 하부에는 서브픽셀 단위로 반복배열되어 각각 적, 녹, 청색을 발광하는 적, 녹, 청 고분자 전계발광층(360a, 360b, 360c)이 형성되어 있고, 상기 고분자 전계발광층(360a, 360b, 360c) 하부에는 서브픽셀 단위로 제 2 전극(362)이 형성되어 있다. 상기 제 1 및 2 전극(352, 362)과 그 사이의 고분자 전계발광층(360a, 360b, 360c)은 고분자 전계발광 다이오드(DEL)를 이루며, 제 1 및 2 전극(352, 362)에 전압이 인가되어 전류가 흐르면 발광한다.
이때, 상기 고분자 전계발광층(360a, 360b, 360c)은 고분자 물질을 이용하여 형성되므로, 열적 안정성이 높고 기계적 강도가 좋을 뿐만 아니라 대화면에의 적용도 용이하다.
이러한 고분자 전계발광층(360a, 360b, 360c)과 제 2 전극은 상기 서브픽셀 사이의 경계 영역에 형성되는 제 1 및 2 네가티브 격벽(354a, 354b)과 제 1 및 2 포지티브 격벽(356a, 356b)에 의하여 각 서브픽셀별로 분리된다.
좀 더 상세히 설명하면, 상기 제 1 및 2 네가티브 격벽(354a, 354b)은 제 2 기판(350)에 가까운 쪽으로부터 먼 쪽으로 갈수록 그 폭이 커지는 테이퍼(taper) 형상을 가지는 반면, 상기 제 1 및 2 포지티브 격벽(356a, 356b)은 제 2 기판(350)에 가까운 쪽으로부터 먼 쪽으로 갈수록 그 폭이 작아지는 테이퍼(taper) 형상을 가진다. 다시 말해서, 상기 제 1 및 2 네가티브 격벽(354a, 354b)의 측면이 제 2 기판(350)과 이루는 각은 90도보다 작아서 각 서브픽셀별로 제 2 전극(362)의 분리가 가능하고, 상기 제 1 및 2 포지티브 격벽(356a, 356b)의 측면이 제 2 기판(350)과 이루는 각은 90도보다 커서 각 서브픽셀에 고분자 전계발광층(360a, 360b, 360c)이 일정한 두께로 형성되면서 각 서브픽셀별로 분리되도록 한다.
한편, 상기 전기적 연결패턴(342)의 최상부면이 제 2 전극(362) 하부면과 연 결되어, 구동 박막트랜지스터(TD)로부터 공급되는 전류가 전기적 연결패턴(342)을 통해 제 2 전극(362)으로 전달된다.
그리고, 상기 제 1, 2 기판(310, 350)의 가장자리부에는 씰패턴(370)이 위치하여, 상기 제 1, 2 기판(310, 350)을 합착시키고 있다.
본 실시예에서는, 고분자 전계발광 다이오드(DEL)의 고분자 전계발광층을 고분자 물질을 이용하여 형성하되, 제 1 및 2 네가티브 격벽(354a, 354b)과 제 1 및 2 포지티브 격벽(356a, 356b)을 이용하여 상기 고분자 전계발광층이 서브픽셀 영역내에서 균일하게 형성되고 인접 서브픽셀 영역의 고분자 전계발광층과 분리되도록 하고, 고분자 전계발광 다이오드(DEL)의 제 2 전극 역시 인접 서브픽셀 영역의 제 2 전극과 분리되도록 하는 것을 특징으로 한다.
이러한 본 발명에 따른 듀얼패널타입 고분자 전계발광 소자는, 도면상의 발광 방향과 같이, 상부발광방식이기 때문에, 박막트랜지스터 설계가 용이해지고 고개구율/고해상도 구현이 가능한 장점을 가진다.
도 8은 본 발명의 실시예에 따른 듀얼패널타입 고분자 전계발광소자(PLED)에 사용되는 네가티브 및 포지티브 격벽의 역할을 보여주는 단면도이다.
도 8에 도시한 바와 같이, 기판(450) 상부에는 전면에 걸쳐 제 1 전극(452)이 형성되어 있고, 제 1 전극(452) 상부의 서브픽셀 경계에는 서로 이격되어 있는 제 1 및 2 네가티브 격벽(454a, 454b)과, 각각 제 1 및 2 네가티브 격벽(454a, 454b)의 측면에 접하는 제 1 및 2 포지티브 격벽(456a, 456b)이 형성되어 있다.
제 1 및 2 네가티브 격벽(454a, 454b)의 형태는 기판(450)에 가까운 쪽으로부터 먼 쪽으로 갈수록 그 폭이 넓어지는 테이퍼 형상, 즉, 상광하협(上廣下狹) 구조의 역사다리꼴 형상을 가진다. 이를 달리 설명하면, 기판(450)과 제 1 및 2 네가티브 격벽(454a, 454b) 각각의 외측면이 이루는 각이 90도 보다 작도록 형성된다.
한편, 제 1 및 2 포지티브 격벽(456a, 456b)은 이와 반대의 형태를 갖는다. 즉, 기판(450)에 가까운 쪽으로부터 먼 쪽으로 갈수록 그 폭이 좁아지는 테이퍼 형상, 상협하광(上狹下廣) 구조의 사다리꼴 형상을 가진다. 이를 달리 설명하면, 기판(450)과 제 1 및 2 포지티브 격벽(456a, 456b) 각각의 외측면이 이루는 각이 90도 보다 크도록 형성된다.
이러한 제 1 및 2 포지티브 격벽(456a, 456b)은 제 1 및 2 네가티브 격벽(454a, 454b)의 서브픽셀에 인접한 측면에 접하여 형성된다.
제 1 및 2 네가티브 격벽(454a, 454b)과 제 1 및 2 포지티브 격벽(456a, 456b)을 형성한 후 고분자 물질을 도포하여 고분자 전계발광층(460a, 460b, 460c)을 형성하는데, 이때 고분자 전계발광층(460a, 460b, 460c)은 제 1 및 2 포지티브 격벽(456a, 456b)과 접하여 형성되므로 격벽 하부에 고분자 물질의 쏠림현상은 일어나지 않고, 이에 따라 고분자 전계발광층(460a, 460b, 460c)은 서브픽셀 전체적으로 균일하게 형성된다.
고분자 전계발광층(460a, 460b, 460c)을 형성한 후, 그 상부에 제 2 전극(462a, 462b, 462c)을 형성하는데, 이때 제 1 및 2 네가티브 격벽(454a, 454b)이 서로 이격되어 있고, 마주보는 제 1 및 2 네가티브 격벽(454a, 454b)의 측면은 기판(450)과 이루는 각이 90도 보다 크므로, 제 2 전극(462a, 462b, 462c)은 각 서브픽셀별로 자동적으로 분리된다.
따라서, 고분자 물질을 사용할 경우에도 제 1 및 2 네가티브 격벽(454a, 454b)과 제 1 및 2 포지티브 격벽(456a, 456b)을 이용하여 고분자 전계발광층(460a, 460b, 460c)과 제 2 전극(462a, 462b, 462c)을 정상적으로 분리할 수 있다.
도 9a 내지 9d는 본 발명의 실시예에 따른 고분자 전계발광소자(PLED)의 제 1 기판의 제조 공정을 도시한 단면도이고, 도 10a 및 10b는 본 발명의 실시예에 따른 고분자 전계발광소자(PLED)의 제 2 기판의 제조 공정을 도시한 단면도이다.
도 9a에 도시한 바와 같이, 제 1 기판(350) 상부의 디스플레이 영역 전면에 제 1 전극(352)을 형성하고, 상기 제 1 전극(350) 상부의 서브픽셀 간 경계영역에 제 1 및 2 네가티브 격벽(354a, 354b)을 형성한다. 제 1 및 2 네가티브 격벽(354a, 354b)은 서로 일정간격 이격되어 있으며, 각각은 제 1 기판(350)에 가까운 쪽으로부터 먼 쪽으로 갈수록 그 폭이 넓어지는 테이퍼 형상, 즉, 상광하협(上廣下狹) 구조의 역사다리꼴 형상을 가진다. 달리 표현하면, 제 1 기판(350)과 제 1 및 2 네가티브 격벽(354a, 354b) 각각의 외측면이 이루는 각은 90도 보다 작은 값을 갖는다.
도 9b에 도시한 바와 같이, 제 1 및 2 네가티브 격벽(354a, 354b)의 서브픽셀에 인접한 측면에 접하여 제 1 및 2 포지티브 격벽(356a, 356b)을 형성한다.
제 1 및 2 포지티브 격벽(356a, 356b)은 제 1 및 2 네가티브 격벽(354a, 354b)과 상반되는 형태를 갖는다. 즉, 제 1 기판(350)에 가까운 쪽으로부터 먼 쪽 으로 갈수록 그 폭이 좁아지는 테이퍼 형상, 상협하광(上狹下廣) 구조의 사다리꼴 형상을 가지며, 이때 제 1 기판(350)과 제 1 및 2 포지티브 격벽(356a, 356b) 각각의 외측면이 이루는 각은 90도 보다 큰 값을 갖는다.
결론적으로, 구성상으로 볼 때, 서로 접하는 제 1 포지티브 격벽(356a) 및 제 1 네가티브 격벽(354a)을 하나의 제 1 격벽(358a)으로, 서로 접하는 제 2 포지티브 격벽(356b) 및 제 2 네가티브 격벽(354b)을 하나의 제 2 격벽(358b)으로 생각할 수 있다. 이때, 제 1 및 2 격벽(358a, 358b)은 서로 일정 간격 이격되어 제 1 전극(352) 상부의 서브픽셀 간 경계영역에 형성되고 제 1 및 2 격벽(358a, 358b) 각각은 서로를 향하여 기울어진 마주보는 평행사변형의 형태를 갖는다고 할 수 있다. 즉, 제 1 및 2 격벽(358a, 358b) 각각의 서브픽셀에 인접한 외측면(s1)이 제 1 기판(350)과 이루는 각은 90도보다 큰 값을 가지며, 제 1 및 2 격벽(358a, 358b) 각각의 서로 마주보는 외측면(s2)이 제 1 기판(350)과 이루는 각은 90도보다 작은 값을 가진다.
이러한 격벽들은 감광성 유기물질을 이용하는 사진 식각 공정을 통하여 형성할 수 있으며, 그 재료에 따라 외측면이 기판과 이루는 각이 다른 값을 갖도록 할 수 있다.
도 9c에 도시한 바와 같이, 스핀 코팅 방법 등에 의하여 고분자 물질을 도포하여 제 1 전극(352) 상부의 서브픽셀 영역에 고분자 전계발광층(360a, 360b, 360c)을 형성한다.
이때 고분자 전계발광층(360a, 360b, 360c)은 제 1 및 2 포지티브 격벽(356a, 356b)과 접하여 형성되므로, 격벽 하부에 고분자 물질의 쏠림현상은 일어나지 않고 서브픽셀 전체적으로 균일하게 형성된다. 즉, 고분자 전계발광층(360a, 360b, 360c)은, 제 1 기판(350)과 이루는 각이 90도보다 큰, 제 1 및 2 격벽의 격벽(358a, 358b) 각각의 서브픽셀에 인접한 외측면(s1)에 접하여 형성되므로, 서브픽셀 내에서 균일한 두께를 갖게 된다.
도 9d에 도시한 바와 같이, 도전성 물질을 이용한 증착 등의 방법에 의하여 고분자 전계발광층(360a, 360b, 360c) 상부의 서브픽셀 별로 제 2 전극(362a, 362b, 362c)을 형성한다.
제 1 및 2 네가티브 격벽(354a, 354b)이 서로 이격되어 있고, 제 1 및 2 네가티브 격벽(354a, 354b)의 외측면이 기판(350)과 이루는 각은 90도 보다 크므로, 제 2 전극(362a, 362b, 362c)은 별도의 공정 없이 각 서브픽셀별로 자동적으로 분리된다. 즉, 제 1 및 2 격벽(358a, 358b)은 서로 일정 간격 이격되어 있으며, 제 1 및 2 격벽(358a, 358b) 각각의 서로 마주보는 외측면(s2)이 제 1 기판(350)과 이루는 각은 90도보다 작으므로 제 2 전극용 도전성 물질은 제 1 및 2 격벽(358a, 358b) 사이의 이격 구간을 채우지 못하고, 이에 따라 제 2 전극(362a, 362b, 362c)은 별도의 공정 없이 각 서브픽셀별로 자동적으로 분리되는 것이다.
따라서, 고분자 물질을 사용할 경우에도 제 1 및 2 네가티브 격벽(354a, 354b)과 제 1 및 2 포지티브 격벽(356a, 356b)을 이용하여, 즉, 제 1 및 2 격벽(358a, 358b)을 이용하여 고분자 전계발광층(360a, 360b, 360c)과 제 2 전극(362a, 362b, 362c)을 정상적으로 분리 형성할 수 있다.
도 10a에 도시한 바와 같이, 제 2 기판(310) 상부에 반도체층(312), 게이트 전극(314), 소스 및 드레인 전극(316, 318)을 포함하는 박막트랜지스터(T)를 형성한다. 설명의 편의상 탑 게이트 (top gate) 방식의 코플라나(coplanar) 구조의 박막트랜지스터를 도시하였으나 또 다른 실시예에서는 바텀 게이트(bottom gate) 방식의 역스태거 (inverted stagger) 구조의 박막트랜지스터를 채용할 수도 있으며, 반도체층은 비정질 실리콘(amorphous silicon)이나 다결정 실리콘(polycrystalline silicon)을 사용할 수 있다.
도 10a에 도시하지는 않았지만, 제 2 기판(310) 상부에 게이트 배선, 게이트 배선과 교차하며 서로 이격된 데이터 배선 및 전력선 그리고 스위칭 박막트랜지스터를 형성할 수도 있다. 이때 스위칭 박막트랜지스터는 게이트 배선 및 데이터 배선에 연결되고, 도 10a의 박막트랜지스터는 스위칭 트랜지스터 및 전력선과 연결되는 구동 박막트랜지스터이다.
도 10b에 도시한 바와 같이, 박막트랜지스터 상부에 보호막(320)을 형성하고, 보호막(320) 상부에 전기적 연결패턴(330)을 형성한다. 도전성 물질로 이루어진 전기적 연결패턴(330)은 박막트랜지스터(T)의 드레인 전극(318)과 연결된다.
이상과 같이 제 1 및 2 기판(350, 310)을 형성한 후, 제 1 및 2 기판(350, 310) 사이의 기판 가장자리에 씰패턴(seal pattern)을 형성하고 제 1 및 2 기판(350, 310)을 합착하면 제 2 기판(310) 상의 전기적 연결패턴(330)은 제 1 기판(350) 상의 제 2 전극(362a, 362b, 362c)과 접촉하게 되어 고분자 전계발광소자(PLED)가 완성된다.
설명의 편의상, 어레이 소자와 유기전계발광 다이오드를 서로 다른 기판 상에 형성하은 듀얼패널 타입 유기전계발광소자를 본 발명의 실시예로 들었으나, 본 발명에 따른 제 1 및 2 격벽은 어레이 소자와 유기전계발광 다이오드가 같은 기판에 형성되는 일반적인 유기전계발광소자에도 적용할 수 있다.
본 발명에 따른 유기전계발광소자 및 그 제조 방법은 상기 실시예에 한정되지 않고, 본 발명의 취지에 어긋나지 않는 한도 내에서 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의하여 다양한 변화와 변형이 가능하다는 것은 명백하며, 이러한 변화와 변형이 본 발명에 속함은 첨부된 청구 범위를 통해 알 수 있다.
이상과 같이, 본 발명에 따른 유기전계발광소자 및 그 제조방법에 의하면, 첫째, 어레이 소자와 유기전계발광 다이오드를 서로 다른 기판 상에 형성하기 때문에 생산수율 및 생산관리 효율을 향상시킬 수 있고, 제품수명을 늘릴 수 있으며, 둘째, 상부발광방식이기 때문에 박막트랜지스터 설계가 용이해지고 고개구율/고해상도 구현이 가능하고, 셋째, 균일한 고분자 전계발광층의 형성과 양호한 전극 분리를 동시에 가능하게 하는 격벽 구조를 채용함으로써 제조 비용과 공정 시간을 절감할 수 있고, 특성이 향상된 유기전계발광소자를 얻을 수 있다.

Claims (28)

  1. 다수 개의 서브픽셀 영역이 정의되고 서로 마주보며 이격된 제 1 및 2 기판과;
    상기 제 1 기판의 내부면에 형성된 게이트 배선과;
    상기 게이트 배선과 교차되는 데이터 배선과;
    상기 게이트 배선과 교차되고 데이터 배선과 이격된 전력선과;
    상기 게이트 배선 및 데이터 배선과 연결된 스위칭 박막트랜지스터와;
    상기 스위칭 박막트랜지스터 및 전력선에 연결되는 구동 박막트랜지스터와;
    상기 제 2 기판의 내부 전면에 형성된 제 1 전극과;
    상기 제 1 전극 하부의 서브픽셀 영역 간 경계에 서로 일정 간격 이격되어 형성되며, 각각의 서브픽셀에 인접한 외측면이 상기 제 2 기판과 이루는 각은 90도보다 크며, 서로 마주보는 외측면이 상기 제 2 기판과 이루는 각은 90도보다 작게 형성된 것을 특징으로 하는 제 1 및 2 격벽과;
    상기 제 1 전극 하부의 서브픽셀 영역 내에 형성된 전계발광층과;
    상기 전계발광층 하부의 서브픽셀 영역 내에 형성되는 제 2 전극과;
    상기 구동 박막트랜지스터와 제 2 전극을 연결하는 전기적 연결패턴
    을 포함하는 유기전계발광 소자.
  2. 제 1 항에 있어서,
    상기 제 1 및 2 격벽은 각각의 단면이 마주보는 안쪽으로 기울어진 평행사변 형 형태인 것을 특징으로 하는 유기전계발광 소자.
  3. 제 1 항에 있어서,
    상기 전계발광층은 고분자 물질로 이루어지는 것을 특징으로 하는 유기전계발광 소자.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제 1 격벽은 제 1 네가티브 격벽과 제 1 포지티브 격벽으로 이루어지 고, 상기 제 2 격벽은 제 2 네가티브 격벽과 제 2 포지티브 격벽으로 이루어지는 것을 특징으로 하는 유기전계발광 소자.
  7. 제 6 항에 있어서,
    상기 제 1 및 2 네가티브 격벽은 서로 일정간격 이격되며, 각각은 그 단면이 상기 제 2 기판에 가까운 쪽으로부터 먼 쪽으로 갈수록 그 폭이 넓어지는 테이퍼 형상인 것을 특징으로 하는 유기전계발광 소자.
  8. 제 7 항에 있어서,
    상기 제 1 및 2 네가티브 격벽 각각의 외측면이 상기 제 2 기판과 이루는 각은 90도 보다 작은 것을 특징으로 하는 유기전계발광 소자.
  9. 제 6 항에 있어서,
    상기 제 1 및 2 포지티브 격벽은 각각 상기 제 1 및 2 네가티브 격벽의 서브픽셀에 인접한 외측면에 접하고, 그 단면은 상기 제 2 기판에 가까운 쪽으로부터 먼 쪽으로 갈수록 그 폭이 좁아지는 테이퍼 형상인 것을 특징으로 하는 유기전계발광 소자.
  10. 제 9 항에 있어서,
    상기 제 1 및 2 포지티브 격벽 각각의 외측면이 상기 제 2 기판과 이루는 각은 90도 보다 큰 것을 특징으로 하는 유기전계발광 소자.
  11. 제 1 항에 있어서,
    상기 제 1 전극은 양극인 것을 특징으로 하는 유기전계발광 소자.
  12. 제 1 항에 있어서,
    상기 제 2 전극은 음극인 것을 특징으로 하는 유기전계발광 소자.
  13. 제 1 항에 있어서,
    상기 스위칭 박막트랜지스터는, 상기 게이트 배선에 연결된 스위칭 게이트 전극과, 스위칭 반도체층, 상기 데이터 배선에 연결된 스위칭 소스전극, 상기 스위칭 소스전극과 이격된 스위칭 드레인전극을 포함하고, 상기 구동 박막트랜지스터는 상기 스위칭 드레인 전극과 연결된 구동 게이트 전극, 상기 전력선과 연결되는 구동 소스전극, 상기 전기적 연결패턴과 연결된 구동 드레인전극을 포함하는 것을 특 징으로 하는 유기전계발광 소자.
  14. 제 1 기판 상부에 게이트 배선을 형성하는 단계와;
    상기 게이트 배선과 교차되는 데이터 배선을 형성하는 단계와;
    상기 게이트 배선과 교차되고 데이터 배선과 이격된 전력선을 형성하는 단계와;
    상기 게이트 배선 및 데이터 배선과 연결된 스위칭 박막트랜지스터를 형성하는 단계와;
    상기 스위칭 박막트랜지스터 및 전력선에 연결되는 구동 박막트랜지스터를 형성하는 단계와;
    상기 구동 박막트랜지스터에 연결되는 전기적 연결패턴을 형성하는 단계와;
    다수 개의 서브픽셀 영역이 정의된 제 2 기판 상부 전면에 제 1 전극을 형성하는 단계와;
    상기 제 1 전극 상부의 서브픽셀 영역 간 경계에 서로 일정 간격 이격되며, 각각의 서브픽셀에 인접한 외측면이 상기 제 2 기판과 90도보다 큰 각을 가지며, 동시에 각각의 마주보는 외측면이 상기 제 2 기판과 90도보다 작은 각을 갖는 형태의 제 1 및 2 격벽을 형성하는 단계와;
    상기 제 1 전극 상부의 서브픽셀 영역 내에 전계발광층을 형성하는 단계와;
    상기 전계발광층 상부의 서브픽셀 영역 내에 제 2 전극을 형성하는 단계와;
    상기 전기적 연결패턴이 제 2 전극에 접촉하도록 상기 제 1 및 2 기판을 합착하는 단계
    를 포함하는 유기전계발광 소자의 제조방법.
  15. 제 14 항에 있어서,
    상기 제 1 및 2 격벽은 각각의 단면이 마주보는 안쪽으로 기울어진 평행사변형 형태인 것을 특징으로 하는 유기전계발광 소자의 제조방법.
  16. 제 14 항에 있어서,
    상기 전계발광층은 고분자 물질을 코팅하여 형성되는 것을 특징으로 하는 유기전계발광 소자의 제조방법.
  17. 삭제
  18. 삭제
  19. 제 14 항에 있어서,
    상기 제 1 및 2 격벽을 형성하는 단계는
    상기 제 1 전극 상부의 서브픽셀 간 경계에 서로 일정간격 이격되며 그 각각의 단면은 상기 제 2 기판에 가까운 쪽으로부터 먼 쪽으로 갈수록 그 폭이 넓어지는 테이퍼 형상인 제 1 및 2 네가티브 격벽을 형성하는 단계와;
    상기 제 1 및 2 네가티브 격벽의 서브픽셀에 인접한 외측면에 각각 접하고, 그 단면은 상기 제 2 기판에 가까운 쪽으로부터 먼 쪽으로 갈수록 그 폭이 좁아지는 테이퍼 형상인 제 1 및 2 포지티브 격벽을 형성하는 단계를 포함하는 것을 특징으로 하는 유기전계발광 소자의 제조방법.
  20. 제 19 항에 있어서,
    상기 제 1 및 2 네가티브 격벽 각각의 외측면이 상기 제 2 기판과 이루는 각은 90도 보다 작은 것을 특징으로 하는 유기전계발광 소자의 제조방법.
  21. 제 19 항에 있어서,
    상기 제 1 및 2 포지티브 격벽 각각의 외측면이 상기 제 2 기판과 이루는 각은 90도 보다 큰 것을 특징으로 하는 유기전계발광 소자의 제조방법.
  22. 제 14 항에 있어서,
    상기 제 1 전극은 양극인 것을 특징으로 하는 유기전계발광 소자의 제조방법.
  23. 제 14 항에 있어서,
    상기 제 2 전극은 음극인 것을 특징으로 하는 유기전계발광 소자의 제조방법.
  24. 제 14 항에 있어서,
    상기 스위칭 박막트랜지스터는, 상기 게이트 배선에 연결된 스위칭 게이트 전극과, 스위칭 반도체층, 상기 데이터 배선에 연결된 스위칭 소스전극, 상기 스위칭 소스전극과 이격된 스위칭 드레인전극을 포함하고, 상기 구동 박막트랜지스터는 상기 스위칭 드레인 전극과 연결된 구동 게이트 전극, 상기 전력선과 연결되는 구동 소스전극, 상기 전기적 연결패턴과 연결된 구동 드레인전극을 포함하는 것을 특 징으로 하는 유기전계발광 소자의 제조방법.
  25. 다수 개의 서브픽셀 영역이 정의된 기판과;
    상기 기판의 내부 전면에 형성된 제 1 전극과;
    상기 제 1 전극 하부의 서브픽셀 영역 간 경계에 서로 일정 간격 이격되어 형성되며, 각각의 서브픽셀에 인접한 외측면이 상기 기판과 90도보다 큰 각을 가지며, 동시에 각각의 마주보는 외측면이 상기 기판과 90도보다 작은 각을 갖는 형태의 제 1 및 2 격벽을 형성하는 단계와;
    상기 제 1 전극 상부의 서브픽셀 영역 내에 형성된 전계발광층과;
    상기 전계발광층 상부의 서브픽셀 영역 내에 형성되는 제 2 전극
    을 포함하는 유기전계발광 소자용 기판.
  26. 제 25 항에 있어서,
    상기 제 1 및 2 격벽은 각각의 단면이 마주보는 안쪽으로 기울어진 평행사변형 형태인 것을 특징으로 하는 유기전계발광 소자용 기판.
  27. 다수 개의 서브픽셀 영역이 정의된 기판 상부 전면에 제 1 전극을 형성하는 단계와;
    상기 제 1 전극 상부의 서브픽셀 영역 간 경계에 서로 일정 간격 이격되며, 각각의 서브픽셀에 인접한 외측면이 상기 기판과 90도보다 큰 각을 가지며, 동시에 각각의 마주보는 외측면이 상기 기판과 90도보다 작은 각을 갖는 형태의 제 1 및 2 격벽을 형성하는 단계와;
    상기 제 1 전극 상부의 서브픽셀 영역 내에 전계발광층을 형성하는 단계와;
    상기 전계발광층 상부의 서브픽셀 영역 내에 제 2 전극을 형성하는 단계
    를 포함하는 유기전계발광 소자용 기판의 제조방법.
  28. 제 27 항에 있어서,
    상기 제 1 및 2 격벽은 각각의 단면이 마주보는 안쪽으로 기울어진 평행사변형 형태인 것을 특징으로 하는 유기전계발광 소자용 기판의 제조방법.
KR1020030099933A 2003-12-30 2003-12-30 유기전계발광 소자 및 그 제조방법 KR100685928B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020030099933A KR100685928B1 (ko) 2003-12-30 2003-12-30 유기전계발광 소자 및 그 제조방법
US10/878,532 US7132796B2 (en) 2003-12-30 2004-06-29 Organic electroluminescent device and method of fabricating the same
FR0407232A FR2864706B1 (fr) 2003-12-30 2004-06-30 Dispositif electrolumninescent organique et son procede de fabrication
CNB2004100625358A CN100485952C (zh) 2003-12-30 2004-06-30 有机电致发光器件及其制造方法
GB0620740A GB2430070B (en) 2003-12-30 2004-06-30 Organic electroluminescent device and method of fabricating the same
GB0414691A GB2409758B (en) 2003-12-30 2004-06-30 Organic electroluminescent device and method of fabricating the same
DE102004031704.6A DE102004031704B4 (de) 2003-12-30 2004-06-30 Organische Elektrolumineszenzvorrichung und Verfahren zu deren Herstellung
TW093132162A TWI250814B (en) 2003-12-30 2004-10-22 Organic electroluminescent device and method of fabricating the same
JP2004346148A JP4574342B2 (ja) 2003-12-30 2004-11-30 有機電界発光素子とその製造方法
US11/430,137 US7245080B2 (en) 2003-12-30 2006-05-09 Substrate having organic electroluminescent device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030099933A KR100685928B1 (ko) 2003-12-30 2003-12-30 유기전계발광 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050070422A KR20050070422A (ko) 2005-07-07
KR100685928B1 true KR100685928B1 (ko) 2007-02-23

Family

ID=37260505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030099933A KR100685928B1 (ko) 2003-12-30 2003-12-30 유기전계발광 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100685928B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157263B1 (ko) * 2005-12-13 2012-06-15 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조 방법
KR100718151B1 (ko) * 2006-02-11 2007-05-14 삼성전자주식회사 유기 ｅｌ 소자 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235894A (ja) 1999-02-15 2000-08-29 Futaba Corp 有機ｅｌ素子とその製造方法
US20030094607A1 (en) * 2000-09-06 2003-05-22 Ewald Guenther Patterning of electrodes in oled devices with shaped pillars
KR20030086167A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235894A (ja) 1999-02-15 2000-08-29 Futaba Corp 有機ｅｌ素子とその製造方法
US20030094607A1 (en) * 2000-09-06 2003-05-22 Ewald Guenther Patterning of electrodes in oled devices with shaped pillars
KR20030086167A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020030086167 *
1020030099933 - 561148

Also Published As

Publication number Publication date
KR20050070422A (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
KR100642491B1 (ko) 유기전계발광 소자
KR100473591B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
JP4574342B2 (ja) 有機電界発光素子とその製造方法
KR100426964B1 (ko) 유기전계발광 소자 및 그의 제조방법
KR100464864B1 (ko) 유기전계발광 소자 및 그의 제조방법
JP4057517B2 (ja) 有機電界発光素子及びその製造方法
CN100353559C (zh) 双面板型有机电致发光装置及其制造方法
KR100642490B1 (ko) 유기전계발광 소자 및 그 제조방법
JP4309333B2 (ja) デュアルパネルタイプ有機電界発光素子及びその製造方法
KR20030069707A (ko) 유기전계발광 소자 및 그의 제조방법
KR100904523B1 (ko) 액티브 매트릭스형 유기전계발광 소자용 박막트랜지스터
KR100474001B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
JP2007213999A (ja) 有機ｅｌ装置の製造方法及び有機ｅｌ装置
KR100581100B1 (ko) 유기전계발광 소자
KR100581099B1 (ko) 유기전계발광 소자 및 그 제조방법
KR20060025651A (ko) 유기전계발광 소자 및 그의 제조방법
KR100685928B1 (ko) 유기전계발광 소자 및 그 제조방법
KR100482166B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR100731044B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR100681133B1 (ko) 유기전계발광소자 및 그 제조방법
KR100984824B1 (ko) 상부발광형 유기전계발광 소자 및 그 제조방법
KR20080083414A (ko) 검사패턴을 포함하는 유기전계 발광 다이오드 모기판 및그의 제조방법
KR100512900B1 (ko) 유기전계발광 소자 및 그의 제조방법
KR20050068854A (ko) 유기전계 발광소자와 그 제조방법
KR100553248B1 (ko) 유기전계발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060317

Effective date: 20061218

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 14