KR100682192B1 - A method for forming a capacitor of a semiconductor device - Google Patents

A method for forming a capacitor of a semiconductor device Download PDF

Info

Publication number
KR100682192B1
KR100682192B1 KR1020000034895A KR20000034895A KR100682192B1 KR 100682192 B1 KR100682192 B1 KR 100682192B1 KR 1020000034895 A KR1020000034895 A KR 1020000034895A KR 20000034895 A KR20000034895 A KR 20000034895A KR 100682192 B1 KR100682192 B1 KR 100682192B1
Authority
KR
South Korea
Prior art keywords
etching
forming
gas
layer
etch
Prior art date
Application number
KR1020000034895A
Other languages
Korean (ko)
Other versions
KR20020000349A (en
Inventor
김정호
선준협
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000034895A priority Critical patent/KR100682192B1/en
Publication of KR20020000349A publication Critical patent/KR20020000349A/en
Application granted granted Critical
Publication of KR100682192B1 publication Critical patent/KR100682192B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, The present invention relates to a method for forming a capacitor of a semiconductor device,

반도체기판 상부에 저장전극 콘택플러그가 구비되는 하부절연층을 형성하는 공정과, 전체표면상부에 식각장벽층을 일정두께 형성하고 그 상부에 희생절연막을 형성하는 공정과, 상기 희생절연막 상부에 저장전극 마스크를 이용한 노광 및 현상공정으로 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 상기 희생절연막을 식각하여 상기 식각장벽층을 노출시키는 공정과, 상기 감광막패턴을 제거하고 노출된 상기 식각장벽층을 제거하여 상기 콘택플러그를 노출시키는 공정과, 상기 콘택플러그에 접속되는 도전층을 전체표면상부에 형성하는 공정과, 웨이퍼를 회전시키거나 식각 용액을 회전시켜 실시하는 회전 습식식각 ( advanced chemical etch, ACE ) 방법을 이용하여 상기 도전층을 표면으로부터 일정두께 식각하여 상기 콘택플러그에 접속되며 상기 식각장벽층과 희생절연막의 측벽까지 구비되는 실린더형 도전층을 형성하는 공정과, 상기 희생절연막과 식각장벽층을 제거하는 공정을 이용하여 측벽 상측에 첨점이 구비되지않는 실린더형 캐패시터를 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과를 제공하는 기술이다. Forming a lower insulating layer having a storage electrode contact plug on a semiconductor substrate, forming a predetermined thickness of an etching barrier layer on the entire surface, forming a sacrificial insulating layer thereon, Forming a photoresist pattern by an exposure and development process using a mask; etching the sacrificial insulation layer using the photoresist pattern as a mask to expose the etch barrier layer; and removing the exposed photoresist pattern, Removing the layer to expose the contact plug; forming a conductive layer to be connected to the contact plug on the entire surface; and forming a conductive layer on the entire surface by rotating the wafer or rotating the etching solution , ACE) method to etch the conductive layer to a predetermined thickness from the surface to contact the contact plug Forming a cylindrical conductive layer including the etching barrier layer and the sacrificial insulating layer to a sidewall of the sacrificial insulating layer; and removing the sacrificial insulating layer and the etching barrier layer to form a cylindrical capacitor having no apex on the sidewall Thereby improving the characteristics and reliability of the semiconductor device.

Description

반도체소자의 캐패시터 형성방법{A method for forming a capacitor of a semiconductor device}[0001] The present invention relates to a method of forming a capacitor of a semiconductor device,

도 1a 내지 도 1b 는 종래기술에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도.FIGS. 1A and 1B are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to a related art.

도 2a 내지 도 2e 는 본 발명의 실시예에 반도체소자의 캐패시터 형성방법을 도시한 단면도.2A to 2E are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in an embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 설명 >Description of the Related Art

11,31 : 반도체기판 13,33 : 하부절연층 11, 31: semiconductor substrate 13, 33: lower insulating layer

15,50 : 저장전극 콘택플러그, 제1다결정실리콘막15,50: storage electrode contact plug, first polysilicon film

17,41 : 제2다결정실리콘막 19,37 : 희생산화막17, 41: second polysilicon film 19, 37: sacrificial oxide film

21 : 제3다결정실리콘막 30,60 : 저장전극 콘택홀21: third polycrystalline silicon film 30, 60: storage electrode contact hole

35 : 식각장벽층 39 : 감광막패턴35: etch barrier layer 39: photoresist pattern

ⓐ,ⓑ : 실리콘더형 저장전극 측벽 상부Ⓐ, ⓑ: Silicon thin type storage electrode side wall upper part

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 삼차원적 구조를 갖는 캐패시터를 형성하여 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있는 기술에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a technique of forming a capacitor having a three-dimensional structure to secure a sufficient capacitance for high integration of a semiconductor device.

반도체소자가 고집적화되어 셀 크기가 감소됨에따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.As the semiconductor device is highly integrated and the cell size is reduced, it is becoming difficult to secure sufficient capacitance proportional to the surface area of the storage electrode.

특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.Particularly, in a DRAM device in which a unit cell is composed of a MOS transistor and a capacitor, the capacitance of the capacitor occupying a large area in the chip is increased while reducing the area is an important factor in highly integrating the DRAM device.

그래서, ( Eo × Er × A ) / T ( 단, 상기 Eo 는 진공유전율, 상기 Er 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량을 증가시키기 위하여, 하부전극인 저장전극의 표면적을 증가시켜 캐패시터를 형성하였다.Therefore, the capacitance of the capacitor expressed by (Eo × Er × A) / T (where Eo is the vacuum permittivity, Er is the dielectric constant of the dielectric film, A is the area of the capacitor and T is the thickness of the dielectric film) The surface area of the storage electrode, which is a lower electrode, is increased to form a capacitor.

그리고, 일반적으로 사용되는 삼차원적 구조가 실린더형이다.The generally used three-dimensional structure is cylindrical.

도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.1A and 1B are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the related art.

먼저, 반도체기판(11) 상부에 하부절연층(13)을 형성한다.First, a lower insulating layer 13 is formed on a semiconductor substrate 11.

이때, 상기 하부절연층(13)은 소자분리막(도시안됨), 워드라인(도시안됨) 및 비트라인(도시안됨)을 형성하고 그 상부를 평탄화시켜 형성한 것이다.At this time, the lower insulating layer 13 is formed by forming a device isolation layer (not shown), a word line (not shown), and a bit line (not shown) and planarizing the upper part.

여기서, 상기 하부절연층(13)은 BPSG 와 같이 유동성이 우수한 절연물질로 형성한다.Here, the lower insulating layer 13 is formed of an insulating material having excellent fluidity such as BPSG.

그 다음, 상기 반도체기판(11)의 예정된 부분을 노출시키는 저장전극 콘택홀(30)을 형성한다.A storage electrode contact hole 30 is then formed to expose a predetermined portion of the semiconductor substrate 11.

이때, 상기 저장전극 콘택홀(30)은 저장전극 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 하부절연층(13)을 식각하여 상기 반도체기판을 노출시켜 형성한 것이다.At this time, the storage electrode contact hole 30 is formed by exposing the semiconductor substrate by etching the lower insulating layer 13 by a photolithography process using a storage electrode contact mask (not shown).

그 다음, 상기 저장전극 콘택홀(30)을 매립하는 저장전극 콘택플러그를 형성한다.Then, a storage electrode contact plug is formed to embed the storage electrode contact hole 30.

이때, 상기 저장전극 콘택플러그는 상기 콘택홀(30)을 매립하는 제1다결정실리콘막(15)을 전체표면상부에 형성하고 이를 평탄화식각하여 형성한 것이다. At this time, the storage electrode contact plug is formed by forming a first polysilicon film 15 on the entire surface of the contact hole 30 and planarizing and etching it.

그 다음, 전체표면상부에 제2다결정실리콘막(17)과 희생산화막(19)을 각각 일정두께 형성한다. Then, the second polysilicon film 17 and the sacrificial oxide film 19 are formed to a predetermined thickness on the entire surface.

그리고, 저장전극 마스크(도시안됨)를 이용한 사진식각공정으로 상기 제2다결정실리콘막(17)과 희생산화막(19)의 적층구조를 패터닝한다. The laminated structure of the second polysilicon film 17 and the sacrificial oxide film 19 is patterned by a photolithography process using a storage electrode mask (not shown).

이때, 상기 제2다결정실리콘막(17)은 상기 제1다결정실리콘막(15)으로 형성되는 콘택플러그와 접속된다. At this time, the second polysilicon film 17 is connected to a contact plug formed of the first polysilicon film 15.

그 다음, 상기 적층구조의 측벽을 포함한 전체표면상부에 제3다결정실리콘막 (21)을 일정두께 형성한다. (도 1a)Then, a third polycrystalline silicon film 21 is formed on the entire surface including the sidewalls of the laminated structure to a predetermined thickness. (Fig. 1A)

그리고, 상기 제3다결정실리콘막(23)을 이방성식각하여 상기 희생산화막(21)과 제2다결정실리콘막(19) 적층구조의 측벽에 제3다결정실리콘막(23) 스페이서를 형성한다. The third polysilicon film 23 is anisotropically etched to form a third polysilicon film 23 spacer on the sidewalls of the sacrificial oxide film 21 and the second polysilicon film 19.

이때, 상기 희생산화막(21)이 노출된다. At this time, the sacrificial oxide film 21 is exposed.                         

그 다음, 상기 노출된 희생산화막(21)을 제거하여 제1,2,3다결정실리콘막 (15,19,23)으로 구비되는 실린더형 저장전극을 형성한다. Then, the exposed sacrificial oxide film 21 is removed to form a cylindrical storage electrode comprising the first, second, and third polysilicon films 15, 19, and 23.

이때, 실린더형의 저장전극의 측벽 상부 끝부분인 ⓐ 부분은 다른 부분보다 날카롭게 형성되어 전계가 집중되고 그로인하여, 저장전극의 특성을 열화시킨다. 그리고, 후속공정으로 형성되는 유전체막의 유전특성을 열화시키는 문제점이 있다. (도 1b)At this time, the portion of the upper end of the sidewall of the cylindrical storage electrode, which is the end portion, is formed more sharply than other portions, and the electric field is concentrated, thereby deteriorating the characteristics of the storage electrode. Further, there is a problem that the dielectric property of the dielectric film formed in the subsequent process deteriorates. (Fig. 1B)

본 발명은 상기한 바와같이 종래기술에 따른 문제점을 해결하기 위하여, 실린더형 저장전극의 측벽 상부의 첨점 부분이 발생되지 않도록 패턴을 실린더형 저장전극을 형성함으로써 소자의 특성 열화를 방지하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다. As described above, in order to solve the problems of the related art, the present invention provides a cylindrical storage electrode having a pattern so as not to generate a taper of the upper portion of the sidewall of the cylindrical storage electrode, The present invention provides a method of forming a capacitor of a semiconductor device which improves the characteristics and reliability of the semiconductor device and enables high integration of the semiconductor device.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,
반도체기판 상부에 저장전극 콘택플러그가 구비되는 하부절연층을 형성하는 공정과,
전체표면상부에 식각장벽층을 일정두께 형성하고 그 상부에 희생절연막을 형성하는 공정과,
상기 희생절연막과 상기 식각장벽층을 선택 식각하여 상기 콘택플러그를 노출시키는 공정과,
상기 콘택플러그에 접속되는 도전층을 전체표면상부에 형성하는 공정과,
회전 습식식각 ( advanced chemical etch, ACE ) 방법을 이용하여 상기 콘택플러그에 접속되며 상기 희생절연막의 측벽 표면에 구비되는 실린더형 도전층을 형성하는 공정과,According to an aspect of the present invention, there is provided a method of forming a capacitor of a semiconductor device,
Forming a lower insulating layer having a storage electrode contact plug on a semiconductor substrate;
Forming an etch barrier layer over the entire surface to a predetermined thickness and forming a sacrificial insulating film thereon,
Exposing the contact plug by selectively etching the sacrificial insulating layer and the etch barrier layer;
Forming a conductive layer connected to the contact plug on the entire surface,
Forming a cylindrical conductive layer on the side wall surface of the sacrificial insulation layer, the cylindrical conductive layer being connected to the contact plug using an advanced chemical etch (ACE)

상기 희생절연막과 상기 식각장벽층을 제거하는 공정을 포함하는 것을 특징으로 한다.And removing the sacrificial insulating layer and the etching barrier layer.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

한편, 본 발명의 원리는, 실린더형 저장전극의 측벽 상부를 측벽과 같은 두께를 갖도록 형성하여 상기 측벽 끝부분에서의 전계 집중 현상을 감소시키고 그로인한 후속공정에서의 유전체막 특성 열화를 방지하는 것이다. Meanwhile, the principle of the present invention is to form the upper portion of the sidewall of the cylindrical storage electrode to have the same thickness as the sidewall, thereby reducing the concentration of the electric field at the sidewall portion, thereby preventing deterioration of the dielectric film characteristics in the subsequent process .

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2e 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도로서, 일측은 셀부(100)를 도시하고 타측은 주변회로부(200)를 도시한다.2A to 2E are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to an embodiment of the present invention, one side showing the cell portion 100 and the other side showing the peripheral circuit portion 200. FIG.

먼저, 반도체기판(31) 상부에 하부절연층(33)을 형성한다. First, a lower insulating layer 33 is formed on the semiconductor substrate 31.

이때, 상기 하부절연층(33)은, 소자분리막(도시안됨), 워드라인(도시안됨) 및 비트라인(도시안됨)을 형성하고 그 상부를 평탄화시켜 형성한 것이다. At this time, the lower insulating layer 33 is formed by forming an isolation layer (not shown), a word line (not shown), and a bit line (not shown) and planarizing the upper part.

여기서, 상기 하부절연층(33)은 BPSG 와 같이 유동성이 우수한 절연물질로 형성한다. Here, the lower insulating layer 33 is formed of an insulating material having excellent fluidity such as BPSG.

그 다음, 상기 반도체기판(31)의 예정된 부분을 노출시키는 저장전극 콘택홀(60)을 형성한다. Then, a storage electrode contact hole 60 exposing a predetermined portion of the semiconductor substrate 31 is formed.

이때, 상기 저장전극 콘택홀(60)은 저장전극 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 하부절연층(33)을 식각하여 상기 반도체기판을 노출시켜 형성한 것이다. At this time, the storage electrode contact hole 60 is formed by exposing the semiconductor substrate by etching the lower insulating layer 33 by a photolithography process using a storage electrode contact mask (not shown).

그 다음, 상기 저장전극 콘택홀(60)을 매립하는 제1다결정실리콘막(50)으로 콘택플러그를 형성한다. Then, a contact plug is formed with the first polysilicon film 50 filling the storage electrode contact hole 60. [

그 다음, 상기 제1다결정실리콘막(50)을 포함한 전체표면상부에 식각장벽층(35)을 일정두께 형성한다.Then, the etch barrier layer 35 is formed on the entire surface including the first polysilicon layer 50 to a predetermined thickness.

이때, 상기 식각장벽층(35)은 질화막, 산화질화막, Si-rich 산화질화막, 알루미나(Al2O3), 탄탈륨산화막(Ta2O5) 등과 같이 후속공정에서 사용될 희생산화막에 대하여 고선택비를 확보할 수 있는 박막으로 형성한다. At this time, the etch barrier layer 35 is formed on the sacrificial oxide film to be used in a subsequent process such as a nitride film, a silicon oxynitride film, a Si-rich oxynitride film, alumina (Al 2 O 3 ), a tantalum oxide film (Ta 2 O 5 ) As shown in FIG.

그 다음, 상기 식각장벽층(35) 상부에 희생산화막(37)을 형성한다. A sacrificial oxide layer 37 is then formed on the etch barrier layer 35.

그리고, 상기 희생산화막(37) 상부에 감광막패턴(39)을 형성한다. A photoresist pattern 39 is formed on the sacrificial oxide layer 37.

이때, 상기 감광막패턴(39)은 저장전극 마스크를 이용한 노광 및 현상공정으로 형성한 것이다. (도 2a) At this time, the photoresist pattern 39 is formed by an exposure and development process using a storage electrode mask. (Fig. 2A)                     

그 다음, 상기 감광막패턴(39)을 마스크로하여 상기 희생산화막(37)을 식각한다. Then, the sacrifice oxide film 37 is etched using the photoresist pattern 39 as a mask.

이때, 상기 희생산화막(37)의 식각공정은, 식각장벽층(35)을 식각장벽으로 실시한다. At this time, the etching process of the sacrificial oxide layer 37 is performed using the etching barrier layer 35 as an etching barrier.

여기서, 상기 희생산화막(37)의 식각공정은, 다량의 폴리머를 유발시키는 CF4, C2F4, C2F6, C3F6, C3F8, C4F6, C4F8, C5F8, CH3F, CH2F2, C2HF5, CHF3, NF3, SF6 등의 F 함유가스와 CxHyHz (x,y,z≥2) 등과 같은 카본리치 ( carbon rich ) C-F 계열 가스를 제1가스로 하여 실시한다. The etching process of the sacrificial oxide film 37 may be performed by using a chemical etching process such as CF 4 , C 2 F 4 , C 2 F 6 , C 3 F 6 , C 3 F 8 , C 4 F 6 , and C 4 F 8, the carbon-rich, such as C 5 F 8, CH 3 F , CH 2 F 2, C 2 HF 5, CHF 3, NF 3, SF 6 , such as the F-containing gas and CxHyHz (x, y, z≥2) ( carbon rich CF-based gas as the first gas.

그리고, 식각 단면 형성에 필요한 O2, CO, CO2, NO, NO2 등 O를 포함하는 가스를 제2식각가스로 사용한다. Then, a gas containing O 2, CO, CO 2, NO, NO 2 , such as O required for forming the etching end face in the second etching gas.

그리고, 플라즈마의 안정과 스퍼터링 효과를 증가시켜 식각특성을 개선하기 위하여 He, Ne, Ar, Xe 등의 불활성가스를 제3식각가스로 사용한다. In order to improve plasma stability and sputtering effect, an inert gas such as He, Ne, Ar, or Xe is used as the third etching gas.

그리고, 상기 식각장벽층(35)에 대하여 식각선택비를 보유하기 위해 Cl2, BCl3, HBr 등과 같은 불활성가스를 제4식각가스로 사용한다. An inert gas such as Cl 2 , BCl 3, HBr, or the like is used as the fourth etching gas in order to retain the etching selectivity ratio with respect to the etching barrier layer 35.

또한, 상기 희생산화막(37)의 식각공정은, 상기 제1,2,3,4식각가스를 혼합하여 실시할 수도 있다. Also, the sacrificial oxide film 37 may be etched by mixing the first, second, third, and fourth etch gases.

그 다음, 상기 감광막패턴(39)을 제거하고 세정공정을 실시한다. Then, the photoresist pattern 39 is removed and a cleaning process is performed.

여기서, 상기 세정공정은 상기 식각장벽층(35)을 식각하는 역할도 수행한다. Here, the cleaning process also etches the etch barrier layer 35.

이때, 상기 세정공정은 H2O2/H2SO4/DI 또는 HF/NH4F/DI 등의 용액을 이용하여 실시한다. (도 2b)At this time, the cleaning process is performed using a solution such as H 2 O 2 / H 2 SO 4 / DI or HF / NH 4 F / DI. (Figure 2b)

그 다음, 전체표면상부에 제2다결정실리콘막(41)을 형성한다. 이때, 상기 제2다결정실리콘막(41) 대신 W, Pt RuO2 또는 Ir 이나 여타의 도전물질로 형성할 수 있다. (도 2c)Then, a second polysilicon film 41 is formed on the entire surface. At this time, instead of the second polysilicon film 41, W, Pt RuO 2, Ir, or other conductive material may be used. (Fig. 2C)

그리고, 상기 제2다결정실리콘막(41)을 표면으로부터 일정두께 식각하고 주변회로부(200)에 남아 있는 상기 제2다결정실리콘막(41)을 제거한다. Then, the second polysilicon film 41 is etched to a predetermined thickness from the surface, and the second polysilicon film 41 remaining in the peripheral circuit unit 200 is removed.

이때, 상기 제2다결정실리콘막(41)의 식각공정은, HNO3/HF/DI 혼합용액을 이용하여 웨이퍼를 회전시키거나 용액을 회전시켜 실시하는 회전 습식식각 ( advanced chemical etch, 이하에서 ACE 라 함 ) 방법으로 실시함으로써 실린더형 구조를 갖는 제2다결정실리콘막(41)을 형성한다. 여기서, 상기 식각공정시 식각량은 상기 제2다결정실리콘막(41) 증착공정시 사용된 도핑농도와 증착온도에 따라서 ACE 방법의 회전 속도 및 식각 용액의 양을 조절하여 수행하는 것이 바람직하다.At this time, the etching process of the second polysilicon film 41 is performed using an advanced chemical etching (ACE) process in which a wafer is rotated or a solution is rotated by using a HNO 3 / HF / DI mixed solution. Thereby forming a second polysilicon film 41 having a cylindrical structure. Here, it is preferable that the etching amount in the etching process is controlled by controlling the rotation speed of the ACE process and the amount of the etching solution according to the doping concentration and the deposition temperature used in the deposition of the second polysilicon film 41.

그리고, 상기 제2다결정실리콘막(41) 대신 W을 사용하는 경우는, HNO3/HF/DI 혼합용액이나 H2O2/TMAH 용액을 사용하거나 HNO3/H2SO4/DI 혼합용액을 사용하여 실시한다.When W is used instead of the second polysilicon film 41, a HNO 3 / HF / DI mixed solution or a H 2 O 2 / TMAH solution or a HNO 3 / H 2 SO 4 / DI mixed solution .

그리고, 상기 도전물질을 식각하는 공정은 등방성 건식식각방법을 사용할 수도 있다. The isotropic dry etching method may be used for the step of etching the conductive material.

상기 등방성 건식식각방법은, In the isotropic dry etching method,                     

다량의 폴리머를 유발시키는 CF4, NF3, SF6 등의 F 함유가스를 제1가스로 하고, 식각 단면 형성에 필요한 O2, CO, CO2, NO, NO2 등 O를 포함하는 가스를 제2식각가스로 사용하고, 플라즈마의 안정과 스퍼터링 효과를 증가시켜 식각특성을 개선하기 위하여 He, Ne, Ar, Xe 등의 불활성가스를 제3식각가스로 사용하고, 식각특성을 향상시키기 위하여 Cl2, BCl3, HBr 등과 같은 불활성가스를 제4식각가스로 사용하며, 상기 제1,2,3,4식각가스를 혼합하여 실시한다. (도 2d)A gas containing F such as CF 4 , NF 3 , or SF 6 that causes a large amount of polymer is used as the first gas and a gas containing O such as O 2 , CO, CO 2 , NO, NO 2 , In order to improve the stability of the plasma and the sputtering effect to improve the etching property, an inert gas such as He, Ne, Ar, or Xe is used as the third etching gas, and Cl 2 , BCl 3 , HBr, and the like are used as the fourth etching gas, and the first , second , third , and fourth etching gases are mixed. (Figure 2d)

그 다음, 상기 희생산화막(37)과 식각장벽층(35)을 제거한다. (도 2e)Then, the sacrificial oxide film 37 and the etching barrier layer 35 are removed. (Figure 2E)

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 실린더형 저장전극의 측벽 끝부분에 첨점이 없는 실린더형을 형성하여 전계 집중현상으로 인한 저장전극의 특성 열화을 방지하고 후속공정으로 형성되는 유전체막의 특성 열화를 방지하는 효과를 제공한다. As described above, in the method of forming a capacitor of a semiconductor device according to the present invention, a cylindrical shape having no apexes at a side wall end portion of a cylindrical storage electrode is formed, thereby preventing characteristic deterioration of the storage electrode due to field concentration, It is possible to prevent deterioration of the characteristics of the dielectric film.

Claims (19)

반도체기판 상부에 저장전극 콘택플러그가 구비되는 하부절연층을 형성하는 공정과,Forming a lower insulating layer having a storage electrode contact plug on a semiconductor substrate; 전체표면상부에 식각장벽층을 일정두께 형성하고 그 상부에 희생절연막을 형성하는 공정과,Forming an etch barrier layer over the entire surface to a predetermined thickness and forming a sacrificial insulating film thereon, 상기 희생절연막과 상기 식각장벽층을 선택 식각하여 상기 콘택플러그를 노출시키는 공정과,Exposing the contact plug by selectively etching the sacrificial insulating layer and the etch barrier layer; 상기 콘택플러그에 접속되는 도전층을 전체표면상부에 형성하는 공정과,Forming a conductive layer connected to the contact plug on the entire surface, 회전 습식식각 ( advanced chemical etch, ACE ) 방법을 이용하여 상기 콘택플러그에 접속되며 상기 희생절연막의 측벽 표면에 구비되는 실린더형 도전층을 형성하는 공정과,Forming a cylindrical conductive layer on the side wall surface of the sacrificial insulation layer, the cylindrical conductive layer being connected to the contact plug using an advanced chemical etch (ACE) 상기 희생절연막과 상기 식각장벽층을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.And removing the sacrificial insulating layer and the etching barrier layer. 삭제delete 삭제delete 제 1 항에 있어서, The method according to claim 1, 상기 희생절연막의 식각공정은, 다량의 폴리머를 유발시키는 CF4, C2F4, C2F6, C3F6, C3F8, C4F6, C4F8, C5F8, CH3F, CH2F2, C2HF5, CHF3, NF3, SF6 및 이들의 조합으로 이루어진 군으로부터 선택된 F 함유가스와;The etching process of the sacrificial insulating film may be carried out by using any of CF 4 , C 2 F 4 , C 2 F 6 , C 3 F 6 , C 3 F 8 , C 4 F 6 , C 4 F 8 , C 5 F An F-containing gas selected from the group consisting of CH 3 F, CH 2 F 2 , C 2 HF 5 , CHF 3 , NF 3 , SF 6, and combinations thereof; CxHyHz (x,y,z≥2) 과 같은 카본리치 ( carbon rich ) C-F 계열 가스중에서 선택된 가스; 또는 이들의 혼합 가스를 제1가스로 하여 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.A gas selected from a carbon rich C-F series gas such as CxHyHz (x, y, z? 2); Or a mixed gas thereof is used as a first gas. 제 1 항에 있어서, The method according to claim 1, 상기 희생절연막 식각공정은, 식각 단면 형성에 필요한 O2, CO, CO2, NO, NO2 및 이들의 조합으로 이루어진 군으로부터 선택된 산소(O)를 포함하는 가스를 제2식각가스로 사용하여 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The sacrificial insulating film etching process is performed by using a gas containing oxygen (O) selected from the group consisting of O 2 , CO, CO 2 , NO, NO 2 and combinations thereof for forming the etching section as a second etching gas Wherein the capacitor is formed on the semiconductor substrate. 제 1 항에 있어서, The method according to claim 1, 상기 희생절연막 식각공정은, 플라즈마의 안정과 스퍼터링 효과를 증가시켜 식각특성을 개선하기 위하여 He, Ne, Ar, Xe 및 이들의 조합으로 이루어진 군으로부터 선택된 불활성가스를 제3식각가스로 사용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The sacrificial insulating film etching process uses an inert gas selected from the group consisting of He, Ne, Ar, Xe, and combinations thereof as a third etching gas in order to improve the stability of the plasma and the sputtering effect to improve the etching characteristics Wherein said step of forming said capacitor comprises the steps of: 제 1 항에 있어서, The method according to claim 1, 상기 희생절연막 식각공정은, 상기 식각장벽층에 대하여 식각선택비를 보유하기 위해 Cl2, BCl3, HBr 및 이들의 조합으로 이루어진 군으로부터 선택된 불활성가스를 제4식각가스로 사용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.Wherein the sacrificial insulating layer etch process uses an inert gas selected from the group consisting of Cl 2 , BCl 3 , HBr, and combinations thereof as the fourth etch gas to retain etch selectivity relative to the etch barrier layer A method of forming a capacitor of a semiconductor device. 제 1 항에 있어서, The method according to claim 1, 상기 희생절연막 식각공정은, 다량의 폴리머를 유발시키는 CF4, C2F4, C2F6, C3F6, C3F8, C4F6, C4F8, C5F8, CH3F, CH2F2, C2HF5, CHF3, NF3, SF6 및 이들의 조합으로 이루어진 군으로부터 선택된 F 함유가스와;The sacrificial dielectric film etching process, CF 4 to cause a large amount of polymer, C 2 F 4, C 2 F 6, C 3 F 6, C 3 F 8, C 4 F 6, C 4 F 8, C 5 F 8 An F-containing gas selected from the group consisting of CH 3 F, CH 2 F 2 , C 2 HF 5 , CHF 3 , NF 3 , SF 6, and combinations thereof; CxHyHz (x,y,z≥2) 과 같은 카본리치 ( carbon rich ) C-F 계열 가스중에서 선택된 가스; 또는 이들의 혼합 가스를 제1가스로 하고,A gas selected from a carbon rich C-F series gas such as CxHyHz (x, y, z? 2); Or a mixed gas thereof is used as a first gas, 식각 단면 형성에 필요한 O2, CO, CO2, NO, NO2 및 이들의 조합으로 이루어진 군으로부터 선택된 산소(O)를 포함하는 제2식각가스와,A second etch gas comprising oxygen (O) selected from the group consisting of O 2 , CO, CO 2 , NO, NO 2, and combinations thereof, 플라즈마의 안정과 스퍼터링 효과를 증가시켜 식각특성을 개선하기 위하여 He, Ne, Ar, Xe 및 이들의 조합으로 이루어진 군으로부터 선택된 불활성가스인 제3식각가스와,In order to improve the stability of the plasma and the sputtering effect to improve the etching characteristics, a third etching gas, which is an inert gas selected from the group consisting of He, Ne, Ar, Xe, 상기 희생절연막 식각공정은, 상기 식각장벽층에 대하여 식각선택비를 보유하기 위해 Cl2, BCl3, HBr 및 이들의 조합으로 이루어진 군으로부터 선택된 불활성가스인 제4식각가스를 혼합하여 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The sacrificial insulating film etching process is performed by mixing a fourth etching gas, which is an inert gas selected from the group consisting of Cl 2 , BCl 3 , HBr, and combinations thereof, in order to retain the etching selectivity ratio with respect to the etching barrier layer Wherein said step of forming said capacitor comprises the steps of: 제 1 항에 있어서, The method according to claim 1, 상기 식각장벽층을 세정하는 공정을 더 포함하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.Further comprising the step of cleaning the etch barrier layer. &Lt; RTI ID = 0.0 &gt; 11. &lt; / RTI &gt; 제 9 항에 있어서, 10. The method of claim 9, 상기 세정공정은 H2O2/H2SO4/DI 또는 HF/NH4F/DI 용액을 이용하여 실시하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.Wherein the cleaning step is performed using a H 2 O 2 / H 2 SO 4 / DI or HF / NH 4 F / DI solution. 제 1 항에 있어서, The method according to claim 1, 상기 도전층은 다결정실리콘막, W, Pt, RuO2, Ir 및 이들의 조합으로 이루어진 군으로부터 선택된 도전물질로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.Wherein the conductive layer is formed of a conductive material selected from the group consisting of a polycrystalline silicon film, W, Pt, RuO 2 , Ir, and combinations thereof. 제 11 항에 있어서, 12. The method of claim 11, 상기 도전층은 다결정실리콘막이고, 상기 회전 습식식각 방법은 HNO3/HF/DI 혼합용액을 이용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.Wherein the conductive layer is a polysilicon film, and the rotary wet etching method uses a mixed solution of HNO 3 / HF / DI. 제 11 항에 있어서, 12. The method of claim 11, 상기 도전층은 텅스텐 ( W )이고, 상기 회전 습식식각 방법은 HNO3/HF/DI 혼합용액이나 H2O2/TMAH 용액을 사용하거나 HNO3/H2SO4/DI 혼합용액을 사용하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.The conductive layer is made of tungsten (W), and the rotary wet etching method uses HNO 3 / HF / DI mixed solution or H 2 O 2 / TMAH solution or HNO 3 / H 2 SO 4 / DI mixed solution Wherein the capacitor is formed on the semiconductor substrate. 제 1 항에 있어서, The method according to claim 1, 상기 회전 습식식각 방법은 웨이퍼를 회전시키거나 식각 용액을 회전시켜 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.Wherein the rotating wet etching method is performed by rotating the wafer or rotating the etching solution. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020000034895A 2000-06-23 2000-06-23 A method for forming a capacitor of a semiconductor device KR100682192B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000034895A KR100682192B1 (en) 2000-06-23 2000-06-23 A method for forming a capacitor of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000034895A KR100682192B1 (en) 2000-06-23 2000-06-23 A method for forming a capacitor of a semiconductor device

Publications (2)

Publication Number Publication Date
KR20020000349A KR20020000349A (en) 2002-01-05
KR100682192B1 true KR100682192B1 (en) 2007-02-12

Family

ID=19673540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000034895A KR100682192B1 (en) 2000-06-23 2000-06-23 A method for forming a capacitor of a semiconductor device

Country Status (1)

Country Link
KR (1) KR100682192B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030093575A (en) * 2002-06-03 2003-12-11 주식회사 하이닉스반도체 Method for fabricating capacitor using high selectivity nitride
KR100599091B1 (en) 2004-10-06 2006-07-12 삼성전자주식회사 Method for manufacturing a capacitor
KR100720375B1 (en) * 2006-02-07 2007-05-21 지피에스코리아(주) Partition for buildings
KR101260945B1 (en) 2007-07-09 2013-05-06 삼성전자주식회사 Siloxane polymer composition and method of manufacturing a capacitor using the siloxane polymer composition

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054047A (en) * 1995-12-26 1997-07-31 김광호 Manufacturing Method of Semiconductor Device Having Cylindrical Capacitor
KR19980015263A (en) * 1996-08-20 1998-05-25 김광호 Method for forming spacer of semiconductor device and method for manufacturing cylindrical package using same
KR19990040547A (en) * 1997-11-19 1999-06-05 구본준 Capacitor Formation Method
KR20000003498A (en) * 1998-06-29 2000-01-15 김영환 Capacitor charge storing electrode manufacturing method of semiconductor memory apparatus
KR20010008672A (en) * 1999-07-02 2001-02-05 김영환 Manufacturing method for capacitor
KR20010059013A (en) * 1999-12-30 2001-07-06 박종섭 A method for forming a capacitor of a semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054047A (en) * 1995-12-26 1997-07-31 김광호 Manufacturing Method of Semiconductor Device Having Cylindrical Capacitor
KR19980015263A (en) * 1996-08-20 1998-05-25 김광호 Method for forming spacer of semiconductor device and method for manufacturing cylindrical package using same
KR19990040547A (en) * 1997-11-19 1999-06-05 구본준 Capacitor Formation Method
KR20000003498A (en) * 1998-06-29 2000-01-15 김영환 Capacitor charge storing electrode manufacturing method of semiconductor memory apparatus
KR20010008672A (en) * 1999-07-02 2001-02-05 김영환 Manufacturing method for capacitor
KR20010059013A (en) * 1999-12-30 2001-07-06 박종섭 A method for forming a capacitor of a semiconductor device

Also Published As

Publication number Publication date
KR20020000349A (en) 2002-01-05

Similar Documents

Publication Publication Date Title
KR100322536B1 (en) Forming method of a polysilicon contact plug using etch-back and manufacturing method of a semiconductor device using the same
US8377829B2 (en) Method of manufacturing a capacitor deep trench and of etching a deep trench opening
US20060073614A1 (en) Ferroelectric capacitor structure and manufacturing method thereof
JP3701129B2 (en) Etching method of platinum group metal film and method of forming lower electrode of capacitor using the same
JP2994374B2 (en) Method of forming color oxide in trench
US7161205B2 (en) Semiconductor memory device with cylindrical storage electrode and method of manufacturing the same
KR19980020386A (en) Capacitor Formation Method of Semiconductor Device
JPH05304119A (en) Etching method for polysilicon film
KR100682192B1 (en) A method for forming a capacitor of a semiconductor device
JPH0969511A (en) Fabrication of semiconductor device
KR100533363B1 (en) Forming method for storage node of semiconductor device
KR20070001509A (en) A method for forming plug in semiconductor device
KR100210854B1 (en) Method of manufacturing capacitor
KR100290587B1 (en) Semiconductor device manufacturing method
KR100583113B1 (en) A method for forming a memory cell
KR100400327B1 (en) Forming method for capacitor of semiconductor device
US20230274943A1 (en) Etching gas mixture and method of manufacturing integrated circuit device using the same
JPH10313104A (en) Method of manufacturing semiconductor device
KR0155621B1 (en) Method for manufacturing the stacked type capacitor of semiconductor device
KR100353807B1 (en) A method for forming lower electrode of high dielectrics capacitor
KR100448855B1 (en) Manufacturing method for semiconductor device
KR0165419B1 (en) Method of manufacturing cylindrical capacitor using spacer
CN116656364A (en) Etching gas mixture and method for manufacturing integrated circuit device using the same
KR100609530B1 (en) A method for forming a capacitor of a semiconductor device
KR100540257B1 (en) Method for forming charge storage electrode of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee