KR100681697B1 - 광에 의해 구동되는 반도체 패키지 - Google Patents

광에 의해 구동되는 반도체 패키지 Download PDF

Info

Publication number
KR100681697B1
KR100681697B1 KR1020050116867A KR20050116867A KR100681697B1 KR 100681697 B1 KR100681697 B1 KR 100681697B1 KR 1020050116867 A KR1020050116867 A KR 1020050116867A KR 20050116867 A KR20050116867 A KR 20050116867A KR 100681697 B1 KR100681697 B1 KR 100681697B1
Authority
KR
South Korea
Prior art keywords
die pad
semiconductor package
semiconductor chip
light
lead
Prior art date
Application number
KR1020050116867A
Other languages
English (en)
Inventor
천정환
양영웅
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020050116867A priority Critical patent/KR100681697B1/ko
Application granted granted Critical
Publication of KR100681697B1 publication Critical patent/KR100681697B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)

Abstract

광에 의해 구동되는 반도체 패키지에 관해 개시한다. 이를 위해 본 발명은, 가운데 구멍을 갖는 다이 패드, 인너리드(inner lead) 및 아웃터 리드(outer lead)로 이루어진 리드프레임과, 리드프레임의 다이 패드에 회로면이 접착되어 구멍을 통해 일부가 노출되고, 가장자리에 본드패드가 형성되고, 상기 다이 패드보다 크기가 더 크며, 광(光)에 의해 구동되는 반도체 칩과, 반도체 칩의 본드패드와 인너리드를 연결하는 와이어와, 리드프레임의 구멍을 통해 노출된 반도체 칩 부분 및 아웃터 리드를 제외한 리드프레임, 반도체 칩, 와이어를 밀봉하는 봉지수지를 구비하는 것을 특징으로 하는 광에 의해 구동되는 반도체 패키지를 제공한다.
프리 몰딩된 프레임(PMF), 광, 이미지 센서.

Description

광에 의해 구동되는 반도체 패키지{Semiconductor package driving by optic}
도 1 내지 도 7은 종래 기술에 따른 광에 의해 구동되는 반도체 패키지의 패키징(packaging) 방법을 설명하기 위한 단면도들이다.
도 8 및 도 9는 본 발명의 바람직한 실시예에 따른 광에 의해 구동되는 반도체 패키지의 리드프레임의 구조를 설명하기 위한 단면도 및 다이 패드의 밑면도이다.
도 10은 본 발명의 바람직한 실시예에 의한 광에 의해 구동되는 반도체 패키지의 다이 접착 공정(die attach process)을 설명하기 위한 단면도이다.
도 11은 본 발명의 바람직한 실시예에 의한 광에 의해 구동되는 반도체 패키지의 와이어 본딩(wire bonding process) 공정을 설명하기 위한 단면도이다.
도 12는 본 발명의 바람직한 실시예에 의한 광에 의해 구동되는 반도체 패키지의 몰딩 공정(molding process)을 설명하기 위한 단면도이고, 도 13은 몰딩 공정이 진행된 반도체 패키지의 단면도이다.
도 14는 본 발명의 바람직한 실시예에 의한 광에 의해 구동되는 반도체 패키지에서 리드 성형(trim/form)이 완성된 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 반도체 패키지, 110: 리드프레임,
112: 다이 패드, 114: 인너 및 아웃터 리드,
116: 접착 테이프, 118: 구멍,
120: 반도체 칩, 130: 와이어(wire),
140: 봉지수지, 200: 몰드 금형.
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 칩이 광에 의해 구동되는 회로가 있는 광학소자 및 이미지 센서용으로 사용되는 반도체 패키지에 관한 것이다.
광에 의해 구동되는 반도체 칩이 탑재되는 광 소자(Optical device) 및 이미지 센서용 반도체 패키지는 일반적으로 반도체 패키지를 조립하는 기본 프레임으로 프리 몰딩된 프레임(PMF: Pre-Molded Frame)을 사용하고, 반도체 패키지 내부에 에어 캐비티(Air Cavity)를 만드는 방식으로 패키징(packaging)된다.
이렇게 프리 몰딩된 프레임(PMF)과 에어 캐비티를 사용하는 이유는, 반도체 패키지가 구동할 때, 외부로부터 들어오는 광이 필요하기 때문에 반도체 패키지에 광이 투사될 수 있는 구멍이나, 빛이 투과될 수 있는 투명한 재질의 윈도우(window)가 필요하기 때문이다.
도 1 내지 도 7은 종래 기술에 따른 광에 의해 구동되는 반도체 패키지의 패 키징 방법을 설명하기 위한 단면도들이다.
도 1 내지 도 7을 참조하면, 먼저, 프리 몰딩된 프레임(PMF,30)을 준비(도1)한다. 상기 프리 몰딩된 프레임(30)은 다이 패드(14) 및 리드(16)로 이루어진 리드프레임(10)에 반도체 칩이 탑재될 수 있는 공간을 제공할 수 있는 봉지수지(12A, 12B)를 사용하여 미리 틀(frame)을 만들어 놓은 것을 의미한다. 이어서, 상기 프리 몰딩된 프레임(30)의 뚜껑으로 사용될 캡(cap, 26)을 성형(도2)한다. 그 후, 상기 프리 몰딩된 프레임(30)의 리드(16) 및 다이 패드(14) 표면에 잔류하는 봉지수지 잔류물(mold flash)을 제거하기 위한 디플레시(Deflash) 공정을 진행한다(도3). 이어서 상기 프리 몰딩된 프레임(30)의 다이 패드(14)에 접착 테이프(18)를 이용하여 반도체 칩(20)을 접착한다. 이때 반도체 칩(20)의 회로면이 위로 향하도록 탑재한다.
계속해서, 상기 반도체 칩(20)의 본드패드(미도시)와 리드프레임의 리드(16)를 와이어(22)로 연결하는 와이어 본딩 공정을 진행한다. 그리고 상기 프리 몰딩된 프레임(30) 상부에 캡(26)을 접착수단(24)을 사용하여 부착한다. 마지막으로 외부로 노출된 아웃터 리드(outer lead, 16A)를 성형하는 트림/폼(trim/form) 공정을 진행하여 광에 의해 구동되는 반도체 패키지의 조립 공정을 완료한다.
그러나 상술한 종래 기술은 다음과 같은 문제점을 지니고 있다.
첫째, 광에 의해 구동되는 반도체 칩이 형성된 웨이퍼가 준비되기 전, 항상 프리 몰딩된 프레임(30), 캡(26)과 같은 원자재를 먼저 확보해야 한다. 따라서 반도체 패키지 제조업체에서는 필요 이상의 원자재를 항상 보유해야 하기 때문에 적 절한 원자재의 재고관리 관점에서 문제점이 있다.
둘째, 일반적인 반도체 패키지의 조립공정과는 다르게, 몰딩 공정이 완료된 후, 와이어 본딩 공정을 진행한다. 이에 따라 몰딩 공정에서 사용되는 봉지수지의 잔류물이 리드의 표면에 잔류하게 된다. 이러한 봉지수지 잔류물은 비록 디플레시(deflash)공정을 진행하더라도 완전히 제거되지 않고 남게될 경우, 와이어가 인너리드(inner lead)에 융착되는 것을 방해하기 때문에 와이어 연결 불량이 증가하는 원인이 된다.
셋째, 프리 몰딩된 프레임을 만드는 공정, 디플레시 공정 및 캡을 부착하는 공정과 같은 특수 공정을 추가함으로 인하여 반도체 패키지 조립 원가 상승 및 공기가 길어지는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 프리 몰딩된 프레임 및 캡을 사용하지 않고도 외부에서 광이 내부로 들어올 수 있는 구조의 광 구동부를 갖는 광에 의해 구동되는 반도체 패키지를 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 광에 의해 구동되는 반도체 패키지는, 가운데 구멍을 갖는 다이 패드, 인너리드(inner lead) 및 아웃터 리드(outer lead)로 이루어진 리드프레임과, 리드프레임의 다이 패드에 회로면이 접착되어 구멍을 통해 일부가 노출되고, 가장자리에 본드패드가 형성되고, 상기 다 이 패드보다 크기가 더 크며, 광(光)에 의해 구동되는 반도체 칩과, 반도체 칩의 본드패드와 인너리드를 연결하는 와이어와, 리드프레임의 구멍을 통해 노출된 반도체 칩 부분 및 아웃터 리드를 제외한 리드프레임, 반도체 칩, 와이어를 밀봉하는 봉지수지를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 리드프레임 다이 패드의 구멍은 사각형 및 원형 중에서 하나인 것이 적합하고, 상기 반도체 칩과 상기 리드프레임을 접착시키는 수단은 상기 다이 패드에 형성된 구멍에 대응하는 부분에 구멍이 형성된 접착테이프인 것이 적합하고, 상기 반도체 칩은 상기 구멍을 통해 노출되는 영역에 광에 의해 작동되는 회로부가 형성된 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 리드프레임의 인너리드는 상기 다이 패드와 높이 차이가 있는 다운-셋(down-set)이 형성된 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의한 광에 의해 구동되는 반도체 패키지는, 봉지수지에 의해 리드프레임, 반도체 칩 및 와이어가 밀봉된 반도체 패키지 몸체와, 상기 반도체 패키지 몸체 밖으로 돌출된 리드와, 상기 반도체 패키지 몸체의 일단에 다이 패드에 형성된 구멍을 통하여 외부로 노출되고 외부로부터 상기 반도체 칩의 표면에 광이 도달할 수 있는 구조의 광 구동부를 갖는 반도체 칩을 구비하는 것을 특징으로 한다.
본 발명에 따르면, 프리 몰딩된 프레임이나 에어 캐비티와 같은 특수 구조를 사용하지 않고 일반적인 반도체 패키지 조립공정으로 광에 의해 구동되는 반도체 패키지를 만들 수 있기 때문에 불량률을 낮추고, 제조 원가를 절감하고, 제조 공기 를 단축하고, 반도체 패키지 제품의 신뢰성을 높일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 8 및 도 9는 본 발명의 바람직한 실시예에 의한 광에 의해 구동되는 반도체 패키지에 사용되는 리드프레임의 구조를 설명하기 위한 단면도 및 다이 패드의 밑면도이다.
도 8 및 도 9를 참조하면, 먼저 본 발명에 의한 반도체 패키지는 리드프레임을 사용하여 패키징이 가능한 모든 반도체 패키지에 적용이 가능하다. 이러한 리드프레임(110)은 크게 다이 패드(112)와, 리드(114)로 구성된다. 상기 리드(114)는 후속공정에서 봉지수지(EMC: Epoxy Mold Compound)에 의해 밀봉되는 인너리드(inner lead)와 봉지수지에 의해 밀봉되지 않고 외부로 노출되는 아웃터 리드(outer lead)로 각각 구분된다.
본 발명에 바람직한 실시예에 의한 리드프레임(110)의 가장 큰 특징은, 다이 패드(112)에 구멍(118)이 형성되어 있다는 것이다. 이러한 구멍의 형상은 도면에서는 사각형으로 도시되었으나, 원형 및 기타 다른 형태로 변형이 가능하다. 또한 다이 패드(112)는 반도체 칩을 접착시킬 수 있는 접착 테이프(116)가 부착되어 있다. 상기 접착 테이프(116)의 형태 역시 상기 다이 패드(112)에 있는 구멍과 대응 되는 부분에는 구멍이 형성되어 있는 것이 적합하다.
도 10은 본 발명의 바람직한 실시예에 의한 광에 의해 구동되는 반도체 패키지의 다이접착 공정을 설명하기 위한 단면도이고, 도 11은 본 발명의 바람직한 실시예에 의한 광에 의해 구동되는 반도체 패키지의 와이어 본딩 공정을 설명하기 위한 단면도이다.
도 10 및 도 11을 참조하면, 상기 구멍이 있는 다이 패드(112)를 갖는 리드프레임(110)에 반도체 칩(120)을 부착한다. 이때 상기 반도체 칩(120)이 부착되는 방향은 다이 패드(112) 위가 아니라 아래에 부착된다. 그리고 반도체 칩(120)에서 회로가 형성된 면이 위로 향하여 상기 다이 패드(112) 저면에 있는 접착 테이프(116)와 부착된다. 상기 반도체 칩(120)은 크기가 상기 다이 패드(112)보다 크며, 상기 반도체 칩(120)이 다이 패드(112)에 부착되었을 때, 반도체 칩(120)의 가장자리에 있는 본드 패드(bond pad)가 다이 패드(112) 바깥 부분으로 노출되는 것이 적합하다.
그 후, 상기 다이 패드(112) 외곽으로 노출된 위치에 있는 반도체 칩(120)의 본드 패드와 상기 리드(114)를 와이어(130)로 연결하는 와이어 본딩(wire bonding) 공정을 진행한다. 따라서 종래 기술과 다르게 리드프레임(110)에 프리 몰딩(pre-molding)을 하지 않은 상태로 와이어 본딩을 진행하기 때문에, 리드 표면에 봉지 수지 잔류물이 남아 와이어 본딩 불량이 발생하는 확률이 현저하게 낮아진다. 이에 따라 광에 의해 구동되는 반도체 패키지의 조립공정에서 불량률을 낮출 수 있으며, 신뢰성을 향상시킬 수 있다.
도 12는 본 발명의 바람직한 실시예에 의한 광에 의해 구동되는 반도체 패키지의 몰딩 공정을 설명하기 위한 단면도이고, 도 13은 몰딩 공정이 진행된 반도체 패키지의 단면도이다.
도 12 및 도 13을 참조하면, 상기 와이어 본딩이 완료된 결과물을 상부 몰드(210)와 하부 몰드(220)로 이루어진 몰드 금형(200)에 투입하고 봉지수지(EMC, 140)로 밀봉한다. 여기서 상기 상부 몰드(210)는 상기 다이 패드에 있는 구멍 부분을 밀봉하지 않고 외부로 노출시킬 수 있는 돌출 구조가 있다. 따라서 리드프레임(110), 반도체 칩(120), 와이어(130)는 모두 에어 캐비티(air cavity)를 만들지 않고 밀봉하지만, 다이 패드(112)에 있는 구멍 부분만은 밀봉이 되지 않고 외부로 노출된다.
이때 접착 테이프(116)는 광을 받아서 동작하는 반도체 칩(120)의 노출부분으로 봉지수지(150)가 들어가는 것을 방지하는 댐(dam) 역할을 하게된다. 따라서 종래 기술과 같이 별도의 캡(cap)을 만들고 이를 부착하는 공정을 통하여 광이 들어오는 구멍을 만들 필요가 없이 몰딩공정에 손쉽게 구멍을 만드는 것이 가능하다. 그러므로 봉지수지(140)로 몰딩 공정이 완료되면, 오직 다이 패드(112)의 구멍이 형성된 부분과 리드(113) 중에서 아웃터 리드만이 외부로 노출된다.
이렇게 몰딩이 완료된 상태의 본 발명에 의한 광에 의해 구동되는 반도체 패키지(100)의 구성은, 가운데 구멍(도9의 118)을 갖는 다이 패드(112), 인너리드(inner lead) 및 아웃터 리드(outer lead)로 이루어진 리드프레임(110)과, 상기 리드프레임(110)의 다이 패드에 회로면이 접착되어 상기 구멍을 통해 일부가 노출되 고, 가장자리에 본드패드가 형성되고, 상기 다이 패드보다 크기가 더 크며, 광(光)에 의해 구동되는 반도체 칩(120)과, 상기 반도체 칩(120)의 본드패드와 인너리드를 연결하는 와이어(130)와, 상기 리드프레임의 구멍(118)을 통해 노출된 반도체 칩 부분 및 아웃터 리드를 제외한 리드프레임, 반도체 칩, 와이어를 밀봉하는 봉지수지(140)로 이루어진다.
도 14는 본 발명의 바람직한 실시예에 의한 광에 의해 구동되는 반도체 패키지에서 리드 성형이 완성된 단면도이다.
도 14를 참조하면, 본 발명의 바람직한 실시예에 의한 광에 의해 구동되는 반도체 패키지(100)의 외관적인 특징은, 봉지수지(140)에 의해 리드프레임(110), 반도체 칩(120) 및 와이어(130)가 에어 캐비티 없이 모두 밀봉된 반도체 패키지 몸체를 갖는다. 그리고 오직 반도체 패키지 몸체 밖으로 아웃터 리드(114A)와, 상기 반도체 패키지 몸체의 일단에 있는 다이 패드(112)에 형성된 구멍을 통하여 외부로 노출되고, 외부로부터 상기 반도체 칩의 표면에 광이 도달할 수 있는 구조의 광 구동부(150)를 갖는 반도체 칩(120)을 포함한다. 이때 상기 반도체 칩(120)의 노출된 부분은 광에 받아 동작하는 반도체 칩의 픽셀(pixel)이 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 프리 몰딩된 프레임이나 에어 캐비티와 같은 특수 구조를 사용하지 않고 일반적인 반도체 패키지 조립공정으로 광에 의해 구동되는 반도체 패키지를 만들 수 있기 때문에 첫째, 와이어 본딩 공정에서 와이어 연결 불량을 낮출 수 있어 패키징 공정의 생산성을 향상시킬 수 있다.
둘째, 프리 몰딩된 프레임 제조공정, 캡 제조공정 및 부착공정과 디플레시 공정과 같은 일반 반도체 패키지 조립공정에 없는 특수 공정을 진행하지 않아도 되기 때문에 전체적인 제조 원가를 절감할 수 있다.
셋째, 재고관리 측면에서 많은 프리 몰딩된 프레임, 캡 등과 같은 원자재를 미리 확보하고, 보관해야 할 필요가 없으며, 복잡한 공정인 프리 몰딩된 프레임 제조공정, 캡 제조 및 부착공정, 디플레시 공정을 진행하지 않아도 되기 때문에 제조 공기를 단축할 수 있다.
넷째, 반도체 패키지 내부에 에어 캐비티와 같은 공간을 만들지 않아도 되며, 봉지수지 잔류물이 와이어 본딩 이전에 리드 표면에 남아 있는 문제를 해결할 수 있기 때문에 반도체 패키지 제품의 신뢰성을 높일 수 있다.

Claims (6)

  1. 가운데 구멍을 갖는 다이 패드, 인너리드(inner lead) 및 아웃터 리드(outer lead)로 이루어진 리드프레임;
    상기 리드프레임의 다이 패드에 회로면이 접착되어 상기 구멍을 통해 일부가 노출되고, 가장자리에 본드패드가 형성되고, 상기 다이 패드보다 크기가 더 크며, 광(光)에 의해 구동되는 반도체 칩;
    상기 반도체 칩의 본드패드와 인너리드를 연결하는 와이어; 및
    상기 리드프레임의 구멍을 통해 노출된 반도체 칩 부분 및 아웃터 리드를 제외한 리드프레임, 반도체 칩, 와이어를 밀봉하는 봉지수지를 구비하는 것을 특징으로 하는 광에 의해 구동되는 반도체 패키지.
  2. 제1항에 있어서,
    상기 리드프레임 다이 패드의 구멍은 사각형 및 원형 중에서 하나인 것을 특징으로 하는 광에 의해 구동되는 반도체 패키지.
  3. 제1항에 있어서,
    상기 반도체 칩과 상기 리드프레임을 접착시키는 수단은 상기 다이 패드에 형성된 구멍에 대응하는 부분에 구멍이 형성된 접착테이프인 것을 특징으로 하는 광에 의해 구동되는 반도체 패키지.
  4. 제1항에 있어서,
    상기 반도체 칩은 상기 구멍을 통해 노출되는 영역에 광에 의해 작동되는 회로부가 형성된 것을 특징으로 하는 광에 의해 구동되는 반도체 패키지.
  5. 제1항에 있어서,
    상기 리드프레임의 인너리드는 상기 다이 패드와 높이 차이가 있는 다운 셋(down-set)이 형성된 것을 특징으로 하는 광에 의해 구동되는 반도체 패키지.
  6. 봉지수지에 의해 리드프레임, 반도체 칩 및 와이어가 밀봉된 반도체 패키지 몸체;
    상기 반도체 패키지 몸체 밖으로 돌출된 리드; 및
    상기 반도체 패키지 몸체의 일단에 다이 패드에 형성된 구멍을 통하여 외부로 노출되고 외부로부터 상기 반도체 칩의 표면에 광이 도달할 수 있는 구조의 광 구동부를 갖는 반도체 칩을 구비하는 것을 특징으로 하는 광에 의해 구동되는 반도체 패키지.
KR1020050116867A 2005-12-02 2005-12-02 광에 의해 구동되는 반도체 패키지 KR100681697B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050116867A KR100681697B1 (ko) 2005-12-02 2005-12-02 광에 의해 구동되는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050116867A KR100681697B1 (ko) 2005-12-02 2005-12-02 광에 의해 구동되는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR100681697B1 true KR100681697B1 (ko) 2007-02-15

Family

ID=38106175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050116867A KR100681697B1 (ko) 2005-12-02 2005-12-02 광에 의해 구동되는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100681697B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970005706B1 (ko) * 1994-01-24 1997-04-19 금성일렉트론 주식회사 고체촬상소자 및 그 제조방법
KR20030028516A (ko) * 2003-02-27 2003-04-08 김영선 진보된 이미지 센서 칩과 이를 사용한 패캐지 제조
KR20040100722A (ko) * 2003-05-24 2004-12-02 킹팍 테크놀로지 인코포레이티드 단축 배선을 갖는 화상 센서

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970005706B1 (ko) * 1994-01-24 1997-04-19 금성일렉트론 주식회사 고체촬상소자 및 그 제조방법
KR20030028516A (ko) * 2003-02-27 2003-04-08 김영선 진보된 이미지 센서 칩과 이를 사용한 패캐지 제조
KR20040100722A (ko) * 2003-05-24 2004-12-02 킹팍 테크놀로지 인코포레이티드 단축 배선을 갖는 화상 센서

Similar Documents

Publication Publication Date Title
CN100452441C (zh) 光传感器封装
US6509636B1 (en) Semiconductor package
JP3394313B2 (ja) 半導体パッケージの成形用金型を利用した半導体パッケージの製造方法および半導体パッケージ
US5523608A (en) Solid state imaging device having a solid state image sensor and its peripheral IC mounted on one package
US6384472B1 (en) Leadless image sensor package structure and method for making the same
US6291263B1 (en) Method of fabricating an integrated circuit package having a core-hollowed encapsulation body
JPH1070146A (ja) 集積半導体回路のカプセル封じ方法
US6372551B1 (en) Method of manufacturing an image-sensor integrated circuit package without resin flash on lead frame and with increased wire bondability
US6643919B1 (en) Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame
US6849915B1 (en) Light sensitive semiconductor package and fabrication method thereof
KR100681697B1 (ko) 광에 의해 구동되는 반도체 패키지
KR940001333A (ko) 수지봉합형 고체촬상소자 패키지 및 그 제조방법
US6864564B2 (en) Flash-preventing semiconductor package
US20050017330A1 (en) Process for fabricating a semiconductor package and semiconductor package with leadframe
JP2008103460A (ja) 半導体パッケージ及びその製造方法
JP2002094035A (ja) 光透過用キャップ及びその製造方法
KR101926721B1 (ko) 반도체 패키지 및 그 제조방법
JPH0745655A (ja) 半導体素子の封止構造
JP4070775B2 (ja) 半導体装置
US11495706B2 (en) Method for producing an optoelectronic component, optoelectronic component, and IR detector
JPH0669366A (ja) 半導体装置実装体及び実装方法
JP3138260B2 (ja) 固体撮像素子の製造方法
JP2983767B2 (ja) 固体撮像素子の製造方法
JPH0521647A (ja) 樹脂封止型半導体装置およびその製造方法
JPH0410445A (ja) 固体撮像素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150203

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160112

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee