KR100674419B1 - Test tray for handler for testing semiconductors - Google Patents
Test tray for handler for testing semiconductors Download PDFInfo
- Publication number
- KR100674419B1 KR100674419B1 KR1020050072778A KR20050072778A KR100674419B1 KR 100674419 B1 KR100674419 B1 KR 100674419B1 KR 1020050072778 A KR1020050072778 A KR 1020050072778A KR 20050072778 A KR20050072778 A KR 20050072778A KR 100674419 B1 KR100674419 B1 KR 100674419B1
- Authority
- KR
- South Korea
- Prior art keywords
- test tray
- base plate
- cover plate
- test
- semiconductor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67333—Trays for chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
Abstract
Description
도 1은 종래의 반도체 소자 테스트용 핸들러의 테스트 트레이의 일례를 나타낸 정면도1 is a front view showing an example of a test tray of a conventional semiconductor device test handler;
도 2는 도 1의 테스트 트레이에 장착된 종래의 캐리어 모듈의 요부 단면도2 is a cross-sectional view of main parts of a conventional carrier module mounted to the test tray of FIG.
도 3은 본 발명에 따른 반도체 소자 테스트용 핸들러의 테스트 트레이의 일 실시예의 구조를 나타낸 분해 사시도Figure 3 is an exploded perspective view showing the structure of an embodiment of a test tray of the handler for testing semiconductor devices according to the present invention
도 4는 도 3의 테스트 트레이의 결합 상태의 사시도4 is a perspective view of a coupled state of the test tray of FIG.
도 5는 도 4의 I-I선 단면도5 is a cross-sectional view taken along the line I-I of FIG.
도 6은 본 발명에 따른 반도체 소자 테스트용 핸들러의 테스트 트레이의 다른 실시예의 구조를 나타낸 도 5에 대응하는 단면도6 is a cross-sectional view corresponding to FIG. 5 showing the structure of another embodiment of a test tray of a handler for testing semiconductor devices according to the present invention.
도 7은 본 발명에 따른 반도체 소자 테스트용 핸들러의 테스트 트레이의 또 다른 실시예의 구조를 나타낸 요부 단면도7 is a cross-sectional view showing main parts of another embodiment of a test tray of a handler for testing a semiconductor device according to the present invention;
도 8은 도 7의 테스트 트레이의 안착부의 구조를 나타낸 평면도FIG. 8 is a plan view illustrating a structure of a seating part of the test tray of FIG. 7;
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 테스트 트레이 110 : 베이스플레이트100: test tray 110: base plate
111 : 안착홈 112 : 개구부111: seating groove 112: opening
113 : 관통공 120 : 커버플레이트113: through hole 120: cover plate
121 : 지지부 122 : 관통공 121: support portion 122: through hole
D : 반도체 소자 L : 리드D: semiconductor element L: lead
본 발명은 반도체 소자를 테스트하는 핸들러에 관한 것으로, 더욱 상세하게는 핸들러에서 반도체 소자를 반송하여 테스트를 수행하는데 사용하는 테스트 트레이에 관한 것이다. The present invention relates to a handler for testing a semiconductor device, and more particularly, to a test tray for carrying a test by carrying a semiconductor device in the handler.
일반적으로, 메모리 혹은 비메모리 반도체 소자 및 이들을 적절히 하나의 기판상에 회로적으로 구성한 모듈 아이씨(Module IC)들은 생산 후 여러 가지 테스트과정을 거친 후 출하된다. In general, memory ICs or non-memory semiconductor devices and module ICs having them properly configured on a substrate are shipped after various tests after production.
핸들러는 상기와 같은 반도체 소자 및 모듈램 등을 자동으로 테스트하는데 사용되고 있는 장치이다. 이러한 핸들러에서는 작업자가 테스트할 반도체 소자를 수납한 커스터머트레이(customer tray)들을 핸들러의 로딩스택커에 적재하고, 로딩스택커의 반도체 소자들을 내열성을 가진 별도의 테스트 트레이로 옮겨 재장착한 후, 이 반도체 소자들이 장착된 테스트 트레이를 테스트 사이트(test site)로 보내어 테스트를 수행한다. 상기 테스트 사이트에서는 테스트 트레이에 장착된 반도체 소자들의 리드 또는 볼 부분을 테스트 소켓에 전기적으로 접속시켜 소정의 전기적 테스트를 하게 된다. 그런 다음, 핸들러는 테스트가 완료된 테스트 트레이의 반도 체 소자들을 분리하여 언로딩스택커의 커스터머트레이에 테스트 결과에 따라 분류 장착하는 과정으로 테스트를 수행한다. The handler is a device that is used to automatically test the semiconductor device and the module as described above. In such a handler, the customer trays containing the semiconductor devices to be tested by the operator are loaded into the loading stacker of the handler, the semiconductor devices of the loading stacker are transferred to a separate test tray having heat resistance, and then remounted. A test tray in which semiconductor devices are mounted is sent to a test site to perform a test. At the test site, a lead or ball portion of the semiconductor devices mounted on the test tray is electrically connected to the test socket to perform a predetermined electrical test. Then, the handler performs the test by separating the semiconductor elements of the test tray that has been tested and sorting them on the customer tray of the unloading stacker according to the test result.
상기와 같은 핸들러에서 반도체 소자를 반송하는 테스트 트레이는 반도체 소자를 테스트 소켓의 피치와 동일한 피치로 정렬하여 고정하기 위한 복수개의 캐리어 모듈을 구비한다. The test tray carrying the semiconductor devices in the handler as described above includes a plurality of carrier modules for aligning and fixing the semiconductor devices at the same pitch as the pitch of the test sockets.
도 1과 도 2는 종래의 핸들러에 적용된 테스트 트레이 및 캐리어 모듈의 구조를 각각 나타낸 도면이다. 1 and 2 are views illustrating the structure of a test tray and a carrier module applied to a conventional handler, respectively.
도 1에 도시된 것과 같이, 종래의 테스트 트레이(10)는 사각틀 형태로 된 금속재질의 프레임(11)과, 이 프레임(11)에 일정 간격으로 고정되어 반도체 소자를 고정 및 해제하는 복수개의 캐리어 모듈(20)로 구성된다. As shown in FIG. 1, the
통상적으로 하나의 테스트 트레이(10)에는 64개(16 ×4)의 캐리어 모듈(20)이 설치되나, 32개 또는 128개 등 테스트 장비의 사양에 따라 다양한 수의 캐리어 모듈이 테스트 트레이에 사용될 수 있다. Typically, 64 (16 × 4)
상기 캐리어 모듈(20)은 상기 프레임(11)에 일정 정도 유동이 가능한 상태로 고정되며, 스프링(미도시)에 의해 탄성적으로 지지된다. The
도 2에 도시된 것과 같이, 상기 캐리어 모듈(20)은 대략 직사각형 형태의 몸체부(21)와, 이 몸체부(21)에 반도체 소자가 안착되도록 형성되는 안착부(22)와, 이 안착부(22)의 양측단에 이동가능하게 형성되어 상기 안착부(22)에 안착되는 반도체 소자의 양측단을 고정되게 홀딩하는 한 쌍의 랫치(23)로 구성된다. 상기 래치(23)는 몸체부(21) 후방에 마련된 작동버튼(24)을 누르게 되면 벌어져 반도체 소자 의 고정을 해제하고, 작동버튼(24)에 가해지는 힘이 제거되면 탄성부재(미도시)의 탄성력에 의해 원래의 상태로 복귀하며 반도체 소자를 홀딩할 수 있는 상태로 된다.As shown in FIG. 2, the
그런데, 상기와 같은 종래의 테스트 트레이는 다음과 같은 문제가 있다. However, the conventional test tray as described above has the following problems.
상기 캐리어 모듈에 반도체 소자를 고정하기 위해서는 캐리어 모듈의 양측에 랫치와 작동버튼과 같은 고정 및 해제 수단이 마련되어야 한다. 이에 따라 캐리어 모듈의 크기가 증가하게 되고, 하나의 테스트 트레이에 장착되는 캐리어 모듈의 개수가 줄어들게 된다. In order to fix the semiconductor element to the carrier module, fixing and releasing means such as latches and operation buttons should be provided on both sides of the carrier module. Accordingly, the size of the carrier module is increased, and the number of carrier modules mounted on one test tray is reduced.
따라서, 한 번에 테스트할 수 있는 반도체 소자의 갯수를 증가시키는데 제한이 따르는 문제가 있다. Therefore, there is a problem in that a limit is placed on increasing the number of semiconductor devices that can be tested at one time.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 테스트 트레이에 장착할 수 있는 반도체 소자의 갯수를 증대시켜 한 번에 테스트할 수 있는 반도체 소자를 수를 증대시킬 수 있는 반도체 소자 테스트용 핸들러의 테스트 트레이를 제공함에 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to increase the number of semiconductor devices that can be mounted on a test tray, thereby increasing the number of semiconductor devices that can be tested at one time. It provides a test tray for test handlers.
상기와 같은 목적을 달성하기 위하여 본 발명은, 반도체 소자를 해제 가능하게 고정한 상태로 핸들러의 소정 위치들로 반송되는 테스트 트레이에 있어서, 반도체 소자가 안착되는 복수개의 안착부가 형성된 베이스플레이트와; 상기 베이스 플레이트에 해제 가능하게 결합되면서 상기 베이스플레이트의 각 반도체 소자를 고정 되게 지지하는 커버플레이트를 포함하여 구성된 반도체 소자 테스트용 핸들러의 테스트 트레이를 제공한다.In order to achieve the above object, the present invention provides a test tray which is conveyed to predetermined positions of a handler in a state in which the semiconductor element is releasably fixed, comprising: a base plate having a plurality of seating parts on which the semiconductor element is mounted; A test tray of a semiconductor device test handler including a cover plate fixedly supporting each semiconductor device of the base plate while being releasably coupled to the base plate is provided.
이와 같은 본 발명에 따르면, 테스트 트레이의 안착부에 반도체 소자를 해제 가능하게 고정시키기 위한 기존의 랫치 등과 같은 고정 및 해제수단이 구성되지 않으므로 안착부의 크기를 반도체 소자의 크기와 거의 동일하게 형성할 수 있고, 반도체 소자 간의 간격을 최소화시킬 수 있다. 따라서, 하나의 테스트 트레이에 장착될 수 있는 반도체 소자의 수가 증가하게 되고, 생산성이 향상된다. According to the present invention, since the fixing and releasing means such as a conventional latch for releasably fixing the semiconductor element to the seating portion of the test tray is not configured, the size of the seating portion can be formed almost the same as the size of the semiconductor element. And it can minimize the space | interval between semiconductor elements. Therefore, the number of semiconductor elements that can be mounted in one test tray is increased, and the productivity is improved.
이하, 본 발명에 따른 반도체 소자 테스트용 핸들러의 테스트 트레이의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. Hereinafter, exemplary embodiments of a test tray of a handler for testing semiconductor devices according to the present invention will be described in detail with reference to the accompanying drawings.
도 3 내지 도 5는 본 발명에 따른 테스트 트레이의 일 실시예를 나타낸다. 본 발명의 테스트 트레이(100)는 반도체 소자(D)가 안착되는 복수개의 안착홈(111)이 일정간격으로 배열된 베이스플레이트(110)와, 상기 베이스플레이트(110)의 상면에 결합되면서 베이스플레이트(110) 상의 반도체 소자를 고정되게 지지하는 커버플레이트(120)로 구성된다.3 to 5 show one embodiment of a test tray according to the invention. The
상기 베이스플레이트(110)는 내열성이 우수한 금속 재질로 이루어지는 것이 바람직하나, 내열성이 우수한 합성수지 재질를 이용하여 만들어질 수도 있을 것이다. The
베이스플레이트(110)의 안착홈(111)에는 반도체 소자(D)의 단자부, 즉 리드(L)가 외부로 노출될 수 있도록 개구부(112)가 형성된다. 또한, 상기 안착홈(111)의 중앙부에 반도체 소자의 전면(前面)이 외부로 노출되도록 관통공(113)이 형성됨 이 바람직하다. 이는 상기 관통공(113)을 통해 외부로부터 고온의 공기 또는 저온의 공기가 반도체 소자의 면과 접촉하거나, 혹은 반도체 소자가 테스트 사이트(test site)에서 테스트소켓에 접속될 때 히트싱트 등의 열전달매체가 반도체 소자에 접촉할 수 있도록 하기 위함이다. An
상기 커버플레이트(120)에는 상기 베이스플레이트(110)와 연접하는 면에 각 안착홈(111)의 반도체 소자와 연접하면서 반도체 소자를 고정되게 지지하는 복수개의 지지부(121)가 돌출되게 형성된다. 또한, 상기 각 지지부(121)에는 외부로부터 냉각가스가 반도체 소자로 분사되거나, 히트싱크나 가압장치가 반도체 소자의 면에 접촉할 수 있도록 관통공(122)이 형성됨이 바람직하다. The
이 실시예에서 상기 지지부(121)는 커버플레이트(120)에 일체로 형성되어 있다. 그러나, 이와 다르게 지지부(121)가 커버플레이트(120)와 개별체로 이루어져 커버플레이트(120)에 결합될 수도 있다. 특히, 커버플레이트(120)가 합성수지 재질로 이루어지는 경우, 상기 지지부(121)는 열전도성이 우수한 합성수지 재질로 이루어져, 반도체 소자(D)를 고정되게 지지함과 더불어 반도체 소자에 열을 전달하는 역할을 하도록 구성됨이 바람직하다. In this embodiment, the
상기 커버플레이트(120)는 베이스플레이트(110)와 동일하게 금속 재질로 이루어지는 것이 바람직하나, 베이스플레이트(110)와 상이하게 내열성이 우수한 합성수지 재질로 이루어질 수도 있다. The
상기 베이스플레이트(110) 및/또는 커버플레이트(120)는 도면에 도시되지 않은 결합수단에 의해 용이하게 해제 가능하게 결합된다. 상기 결합수단은 예컨대 도 2에 도시된 것과 같은 랫치 및 작동버튼과 유사한 구조로 이루어질 수 있다. 물론, 이외에도 탄성 후크, 클램프 구조 등 다양한 구조의 결합수단이 적용될 수 있다. 상기 결합수단(미도시)은 베이스플레이트(110) 및/또는 커버플레이트(120)의 양측 변부 또는 네 변부에 구성되는 것이 바람직하다. The
상기와 같이 구성된 본 발명의 테스트 트레이는 다음과 같이 작동한다. The test tray of the present invention configured as described above operates as follows.
베이스플레이트(110)와 커버플레이트(120)가 분리된 상태에서 핸들러의 픽커(미도시)가 로딩위치에서 반도체 소자(D)를 픽업하여 베이스플레이트(110)의 안착홈(111)에 차례로 안착시킨다. 이 때, 안착홈(111)에 안착되는 반도체 소자(D)의 리드(L)는 개구부(112)를 통해 외부로 노출된다. In the state where the
베이스플레이트(110)의 안착홈(111)에 반도체 소자(D)들이 모두 안착되면, 커버플레이트(120)가 베이스플레이트(110)의 상측에서 결합된다. 이 때, 커버플레이트(120)의 각 지지부(121)들이 상기 베이스플레이트(110) 상의 반도체 소자들의 후면과 연접하면서 반도체 소자들을 고정되게 지지하게 된다. When all of the semiconductor devices D are seated in the mounting recess 111 of the
이와 같이 베이스플레이트(110)와 커버플레이트(120)가 결합되면, 테스트 트레이(100)는 핸들러의 트레이 반송장치에 의해 테스트 사이트(test site)로 반송된다. 테스트 트레이(100)가 테스트 사이트로 반송되면, 콘택트유닛에 의해 테스트 트레이(100)의 반도체 소자(D)의 리드(L)들이 테스트헤드(미도시)의 테스트소켓에 전기적으로 접속되어 테스트가 이루어진다. When the
반도체 소자의 테스트가 종료되면, 테스트 트레이(100)는 트레이 반송장치에 의해 초기의 위치로 반송된다. 이어서, 결합수단(미도시)이 해제되어 커버플레이트 (120)가 베이스플레이트(110)로부터 분리되고, 픽커(미도시)가 베이스플레이트(110) 상의 반도체 소자(D)들을 소정의 언로딩위치로 반송한다. When the test of the semiconductor element is completed, the
전술한 테스트 트레이(100)의 실시예에서는 커버플레이트(120)의 지지부(121)가 커버플레이트(120)에 일체로 형성되어 반도체 소자를 지지하도록 되어 있다. In the above-described embodiment of the
하지만, 도 6에 도시된 테스트 트레이(200)의 다른 실시예에서와 같이, 커버플레이트(220)의 하면에 각 베이스플레이트(210)의 안착홈(211)의 반도체 소자(D)를 지지하는 별도의 지지부재(221)를 분리되게 설치하고, 상기 지지부재(221)를 커버플레이트(220)에 대해 스프링(222)으로 탄성적으로 지지하도록 구성할 수도 있다. However, as in another embodiment of the
이 경우, 상기 지지부재(221)는 베이스플레이트(210)의 안착홈(211)에 안착된 반도체 소자(D)의 후면을 탄성적으로 가압하면서 고정시킨다. 따라서, 커버플레이트(220)가 베이스플레이트(210)에 결합될 때, 그리고 반도체 소자(D)를 테스트헤드(미도시)에 접속시킬 때 반도체 소자(D)에 가해질 수 있는 과도한 충격이 방지되고, 반도체 소자(D)들의 손상을 방지할 수 있는 이점을 얻을 수 있다.In this case, the
또한, 도 7과 도 8은 본 발명에 따른 테스트 트레이(300)의 또 다른 실시예의 구조를 나타낸다. 7 and 8 show the structure of another embodiment of a
이 실시예의 테스트 트레이(300)는 반도체 소자(D)가 안착되는 안착홈(312)이 형성된 안착부(311)가 베이스플레이트(310)와는 개별체로 이루어져, 베이스플레이트(310)에 탄성적으로 이동할 수 있도록 구성된다. 커버플레이트(320)는 전술한 첫번째 실시예의 커버플레이트(120) 구조와 동일하다.In the
상기 베이스플레이트(310)의 각 안착부(311)가 장착되는 부분에는 복수개의 삽입공(310a)이 형성된다. 그리고, 상기 안착부(311)의 양단부에는 상기 각 삽입공(310a)에 삽입되는 가이드핀(314)들이 형성된다. 상기 가이드핀(314)들은 삽입공(310a)을 따라 상하로 이동가능하며, 압축코일스프링(315)과 같은 탄성부재에 의해 탄성적으로 지지된다. 이 실시예에서 상기 가이드핀(314)은 안착부(311)의 2개의 모서리부분에 대각선 방향으로 배치된다. 상기 안착부(311)의 나머지 2개의 대각선 방향 모서리 부분에는 가이드홀(316)이 관통되게 형성된다. 상기 가이드홀(316)은 테스트 트레이(300)의 반도체 소자(D)들이 테스트 사이트에서 테스트헤드(미도시)의 테스트소켓(미도시)에 접속될 때 테스트소켓에 형성된 위치결정용 가이드핀(P)들이 삽입되면서 테스트소켓에 대한 반도체 소자의 정확한 접속위치를 안내하는 역할을 한다. A plurality of
상기 안착부(311)는 안착홈(312)의 중앙부에 관통공(313)이 형성된 구조로 이루어진다. 또한, 상기 안착부(311)는 베이스플레이트(310)와 동일한 재질로 이루어질 수도 있으나, 서로 다른 재질로 이루어질 수도 있다. 예를 들어, 베이스플레이트(310)는 금속 재질로 이루어지고, 상기 안착부(311)는 내열성이 우수한 합성수지 재질로 이루어질 수 있다. The
상술한 것과 같이 상기 안착부(311)가 베이스플레이트(310)에 대해 탄성적으로 유동이 가능하게 설치될 경우, 커버플레이트(320)에 베이스플레이트(310)에 결합될 때 반도체 소자에 가해질 수 있는 충격을 완화시켜줄 뿐만 아니라, 반도체 소자(D)가 핸들러의 테스트헤드(미도시)의 테스트소켓(미도시)에 전기적으로 접속될 때 반도체 소자와 테스트소켓 간에 약간의 정렬 오차가 발생하더라도 상기 안착부(311)가 유동하여 반도체 소자가 테스트소켓에 정확히 접속될 수 있도록 하는 역할을 한다. As described above, when the
이상에서와 같이 본 발명에 따르면, 테스트 트레이가 상호 결합되는 2부분으로 이루어져 반도체 소자를 고정한 상태로 이동할 수 있으므로, 테스트 트레이에 수용할 수 있는 반도체 소자의 갯수를 증가시킬 수 있다. 따라서 한 번에 테스트할 수 있는 반도체 소자의 수가 증가되어 테스트 생산성이 향상되는 효과를 얻을 수 있다. As described above, according to the present invention, since the test tray is composed of two parts coupled to each other, the semiconductor device can be moved in a fixed state, thereby increasing the number of semiconductor devices that can be accommodated in the test tray. Therefore, the number of semiconductor devices that can be tested at one time is increased, thereby improving test productivity.
Claims (18)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050072778A KR100674419B1 (en) | 2005-08-09 | 2005-08-09 | Test tray for handler for testing semiconductors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050072778A KR100674419B1 (en) | 2005-08-09 | 2005-08-09 | Test tray for handler for testing semiconductors |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100674419B1 true KR100674419B1 (en) | 2007-01-29 |
Family
ID=38014896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050072778A KR100674419B1 (en) | 2005-08-09 | 2005-08-09 | Test tray for handler for testing semiconductors |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100674419B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100785742B1 (en) | 2006-04-28 | 2007-12-18 | 미래산업 주식회사 | Test Tray for Semiconductor Test Handler |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930016225A (en) * | 1992-01-04 | 1993-08-26 | 박원근 | Outer diameter defect detection device of thermoplastic resin pipe using pressure transducer |
KR19980078959A (en) * | 1997-04-30 | 1998-11-25 | 박주천 | Semiconductor Device Inspection Tray |
KR20000036072A (en) * | 1996-09-12 | 2000-06-26 | 레카 도날드 지. | Integrated circuit tray with flexural bearings |
-
2005
- 2005-08-09 KR KR1020050072778A patent/KR100674419B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930016225A (en) * | 1992-01-04 | 1993-08-26 | 박원근 | Outer diameter defect detection device of thermoplastic resin pipe using pressure transducer |
KR20000036072A (en) * | 1996-09-12 | 2000-06-26 | 레카 도날드 지. | Integrated circuit tray with flexural bearings |
KR19980078959A (en) * | 1997-04-30 | 1998-11-25 | 박주천 | Semiconductor Device Inspection Tray |
Non-Patent Citations (3)
Title |
---|
1019980078959 * |
1020000036072 * |
2019930016225 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100785742B1 (en) | 2006-04-28 | 2007-12-18 | 미래산업 주식회사 | Test Tray for Semiconductor Test Handler |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3007211B2 (en) | Electronic component contact assembly and connection method thereof | |
KR100748483B1 (en) | apparatus for contacting devices to test sockets in semiconductor test handler | |
US6627483B2 (en) | Method for mounting an electronic component | |
US5705933A (en) | Resuable carrier for burn-in/testing on non packaged die | |
JP2008076308A (en) | Interface device for electronic component test equipment | |
JPWO2008041334A1 (en) | Electronic component testing equipment | |
KR100682543B1 (en) | Carrier Module for Semiconductor Test Handler | |
US20050036275A1 (en) | Insert and electronic component handling apparatus comprising the same | |
EP1145612B1 (en) | Method for mounting an electronic component | |
JP5872391B2 (en) | Electronic component testing equipment | |
US20050136704A1 (en) | Die carrier | |
KR101957961B1 (en) | Socket board assembly | |
WO2000033360A1 (en) | A method and apparatus for the transport and tracking of an electronic component | |
US6873169B1 (en) | Carrier module for semiconductor device test handler | |
US20060187647A1 (en) | Test kit semiconductor package and method of testing semiconductor package using the same | |
KR100674419B1 (en) | Test tray for handler for testing semiconductors | |
US5266037A (en) | Gull wing IC carrier/socket system | |
KR100739475B1 (en) | Carrier module for semiconductor test handler | |
KR100465372B1 (en) | Carrier Module for Semiconductor Test Handler | |
KR20050009066A (en) | Carrier Module for Semiconductor Test Handler | |
KR100822281B1 (en) | Carrier module for semiconductior test handler | |
JPH07229949A (en) | Measuring jig for ics | |
KR100570200B1 (en) | Carrier Module for Semiconductor Test Handler | |
JP7143491B1 (en) | Test carrier and electronic component test equipment | |
JPH1031053A (en) | Auxiliary device for semiconductor device test |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130103 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150105 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |