KR100673729B1 - 낸드 플래시 메모리 장치의 소거방법 - Google Patents

낸드 플래시 메모리 장치의 소거방법 Download PDF

Info

Publication number
KR100673729B1
KR100673729B1 KR1020040029448A KR20040029448A KR100673729B1 KR 100673729 B1 KR100673729 B1 KR 100673729B1 KR 1020040029448 A KR1020040029448 A KR 1020040029448A KR 20040029448 A KR20040029448 A KR 20040029448A KR 100673729 B1 KR100673729 B1 KR 100673729B1
Authority
KR
South Korea
Prior art keywords
voltage
threshold voltage
erase
cell
flash memory
Prior art date
Application number
KR1020040029448A
Other languages
English (en)
Other versions
KR20050104140A (ko
Inventor
주석진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040029448A priority Critical patent/KR100673729B1/ko
Publication of KR20050104140A publication Critical patent/KR20050104140A/ko
Application granted granted Critical
Publication of KR100673729B1 publication Critical patent/KR100673729B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 낸드 플래시 메모리 장치의 소거방법에 관한 것으로, 본 발명은 소거된 셀의 문턱전압을 원하는 크기로 조정하여 프로그램된 셀의 문턱전압과 소거된 셀의 문턱전압 간의 차를 조정한다. 따라서, 본 발명에서는 프로그램 및 소거 동작이 반복적으로 실시되는 사이클링(cycling)에 의한 문턱전압의 변동을 감소시킬 수 있고, 전자 트랩(electron trap) 및 계면 트랩 센터(interface trap center)를 감소시켜 메모리 셀의 신뢰성, 특히 데이터 유지(retention) 특성을 향상시킬 수 있다.
낸드 플래시 메모리 장치, 프로그램, 소거, 사이클링, 전자 트랩, 트랩 센터

Description

낸드 플래시 메모리 장치의 소거방법{A METHOD FOR ERASING A NAND FLASH MEMORY DEVICE}
도 1은 본 발명의 바람직한 실시예에 따른 낸드 플래시 메모리 장치의 소거방법을 설명하기 위하여 도시된 흐름도이다.
도 2는 도 1에 도시된 소거방법에 따른 소거전압을 도시한 파형도이다.
도 3은 도 1에 도시된 소거방법을 통해 얻을 수 있는 문턱전압 분포도이다.
도 4 및 도 5는 사이클링 회수에 따른 문턱전압의 변동을 도시한 도면들이다.
도 6은 일반적인 낸드 플래시 메모리 장치의 메모리 셀 어레이 구조를 도시한 회로도이다.
도 7 및 도 8은 도 6에 도시된 메모리 셀 어레이의 단면도들이다.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 기판
11 : 터널 산화막
12 : 플로팅 게이트
13 : 유전체막
14 : 컨트롤 게이트
15 : 소오스 및 드레인
본 발명은 낸드 플래시 메모리 장치의 소거방법에 관한 것으로, 특히 사이클링(cycling)에 기인한 문턱전압 변동(shift)을 최소화하여 신뢰성의 척도인 데이터 유지 특성을 개선시킬 수 있는 낸드 플래시 메모리 장치의 소거방법에 관한 것이다.
최근에는, 메모리 소자의 고집적화를 위해 복수개의 메모리 셀(memory cell)들이 직렬로 접속되어 한 개의 스트링(string)을 구성하는 낸드 플래시 메모리 장치(NAND type flash memory device)가 개발되었다. 이러한 낸드 플래시 메모리 장치는 노트북(note book), PDA(Personal Digital Assistant), 휴대폰(cellular phone)과 같은 휴대 전자장치, 컴퓨터 바이오스(computer BIOS), 프린터(printer), USB 드라이버(Universal Serial Bus driver) 등과 같은 다양한 반도체 장치에 널리 사용되고 있다.
도 6은 일반적인 낸드 플래시 메모리 장치의 메모리 셀 어레이 구조를 설명하기 위하여 도시된 회로도이고, 도 7 및 도 8은 도 6에 도시된 낸드 플래시 메모리 장치의 단면도들이다. 여기서는 16개의 메모리 셀이 한 개의 스트링을 이루는 메모리 셀 어레이를 도시하였다.
도 6을 참조하면, 일반적인 낸드 플래시 메모리 장치의 메모리 셀 어레이는 비트 라인(Bit Line, BL) 및 셀 소오스 라인(Cell Source Line, CSL) 사이에서 메모리 셀(MC0 내지 MC15)이 직렬 접속된 구조로 이루어진다. 또한, 낸드 플래시 메모리 장치는 메모리 셀(MC0 내지 MC15)을 비트 라인(BL) 및 셀 소오스 라인(CSL)과 전기적으로 접속시키기 위하여 트랜지스터(M1, M2)가 접속된다. 트랜지스터(M1)는 게이트에 드레인 선택 라인(Drain Selective Line, DSL)이 접속되고, 트랜지스터(M2)는 게이트에 소오스 선택 라인(Source Selective Line, SSL)이 접속된다.
도 7 및 도 8에 도시된 바와 같이, 낸드 플래시 메모리 장치는 컨트롤 게이트(14) 또는 기판(10)에 인가되는 전압에 따라 기판(10)과 플로팅 게이트(12) 사이에서 터널 산화막(11)을 통한 F-N 터널링(Fowler-Nordheim tunneling)이 발생되어 데이터 프로그램(program)과 소거(erase) 동작이 이루어진다. 낸드 플래시 메모리 장치의 프로그램과 소거 동작은 일정한 전압 조건하에서 반복적으로 수행된다. 일례로 낸드 플래시 메모리 장치의 프로그램과 독출(read) 동작시 바이어스(bias) 조건은 표1과 같다. 그리고, 소거 바이어스 조건은 도 7 및 도 8에 도시하였으며, 도 7는 소거 블럭의 바이어스 조건을 도시하였으며, 도 8은 소거 금지블럭의 바이어스 조건을 도시하였다.
프로그램 바이어스 독출 바이어스
선택 워드라인 17V to 19V 0V
비선택 워드라인 10V 4.5V
DSL VCC VCC
SSL 0V VCC
CSL VCC 0V
선택 비트라인 0V to 1V
비선택 비트라인 VCC -
벌크 0V 0V
반복적인 프로그램 및 소거 동작에 의해 터널 산화막(11)이 열화되어 프로그램과 소거 문턱전압이 변동(shift)하는 현상이 발생하게 된다. 통상, 한번의 프로그램과 소거 동작을 1 사이클링(cycling)이라 한다. 이러한 문턱전압 변동은 터널 산화막(11)을 통해 흘러간 전류의 양이 많아 질수록 더욱 심화된다. 문턱전압 변동은 사이클링 회수가 많아 질수록, 프로그램 셀의 문턱전압과 소거 셀의 문턱전압의 차가 커질 수록 더욱 심화되게 된다.
이하에서는 터널 산화막의 열화에 따라 문턱전압이 변동하는 현상에 대해 설명하기로 한다.
낸드 플래시 메모리 장치의 프로그램 또는 소거 동작 수행시 터널 산화막(11)을 통한 전류의 흐름은 터널 산화막 내부에 전자 트랩(electron trap)을 형성하고, 터널 산화막(11)과 기판(10) 간의 계면(interface)에 뉴트럴 트랩 센터(neutral trap center)를 형성하게 된다. 여기서, 뉴트럴 트랩 센터에서는 전자와 정공이 트랩될 수 있고, 전자와 정공이 트랩되기 전에는 뉴트럴 상태로 유지된다. 즉, 뉴트럴 트랩 센터는 터널 산화막(11)의 금지대(forbidden band) 내에 있는 에너지 상태(energy state)를 말한다. 실제로, 터널 산화막(11) 내에는 뉴트럴 트랩 센터가 존재하지 않는 것은 아니며, 터널 산화막(11)과 기판(10)의 계면에도 전자 트랩이 존재하지 않는 것은 아니다. 그러나, 터널 산화막(11) 내에 존재하는 뉴트럴 트랩 센터는 계면에 존재하는 뉴트럴 트랩 센터에 비해 캐리어 트랩(carrier trap) 완화 시간(relaxation time)이 훨씬 길기 때문에 터널 산화막(11) 내에는 주로 전자 트랩이 존재하는데 반해 계면에는 뉴트럴 트랩 센터가 존재하게 된다.
한편, 터널 산화막(11) 내에 트랩되어 있는 전자의 존재 유무에 따라 F/N 터널링에 의한 전류(이하, 'F/N 전류'라 함)의 양과 플랫 밴드(flat band) 전압이 변동된다. 먼저, 터널 산화막(11) 내에 트랩되어 있는 전자가 존재하지 않는 경우에는 전자가 존재하는 경우보다 전자가 넘어야 할 에너지 밴드가 두꺼워 F/N 전류가 감소하게 된다. 또한, 터널 산화막(11) 내에 트랩되어 있는 전자가 존재하는 경우에는 플로팅 게이트 내에 전자가 존재하는 경우(즉, 프로그램 상태)와 마찬가지로 플랫 밴드 전압이 상승하게 된다. 기판(10)과 터널 산화막(11) 간의 계면에 존재하는 뉴트럴 트랩 센터는 셀의 채널(channel)에 전류가 흐를 때 전자의 속도를 감소시키기 때문에 셀의 트랜스 컨덕턴스(gm)를 감소시킨다. 그런데, 실제로 셀의 상태를 독출하여 판단하는 경우 셀의 전류가 얼마나 흘러가느냐에 따라 셀의 상태를 판단하므로 셀의 트랜스 컨덕턴스가 낮아지면 셀의 문턱전압이 올라간 것과 같은 효과를 준다. 플랫 밴드 전압의 변화에 따른 문턱전압 변동을 △Vtfb이라 하고, 트랜스 컨덕턴스의 감소에 따른 문턱전압 변동을 △Vtgm이라 하며, F/N 전류 감소에 의한 문턱전압의 변동을 △Vtp 및 △Vte이라고 하면, 프로그램 셀의 문턱전압 변동(△Vt1)과 소거 셀의 문턱전압 변동(△Vt2)은 하기의 수학식1과 같이 나타낼 수 있 다.
△Vt1 = △Vtfb + △Vtgm -△Vtp
△Vt2 = △Vtfb + △Vtgm -△Vte
설명의 편의를 위해, 상기 수학식1은 프로그램과 소거 동작시 전자 트랩과 뉴트럴 트랩 센터의 양은 변하지 않는다고 가정하였다. 즉, 프로그램 상태와 소거 상태에서의 △Vtp와 △Vte는 같다. 일반적으로 전자 트랩 위치는 터널 산화막(11)의 정 중앙이 아니므로, F/N 전류 감소에 의한 문턱전압 변동은 프로그램 상태와 소거 상태를 서로 다르게 표현하였다. 따라서, 프로그램 셀의 문턱전압의 변동량(△Vt1)과 소거 셀의 문턱전압의 변동량(△Vt2)은 서로 다르게 되며, 소거 셀의 문턱전압의 변동량(△Vt2)이 프로그램 셀의 문턱전압 변동량(△Vt1)보다 더 크게 된다.
상기에서는 사이클링에 의한 전자 트랩과 뉴트럴 트랩 센터에 의한 문턱전압의 변동에 관하여 설명하였으나, 이 현상은 사이클링 테스트(test)에서만 발생하는 것은 아니다. 낸드 플래시 메모리 장치에서 가장 중요한 신뢰성 항목인 데이터 유지 특성과도 밀접한 관련이 있다. 실제로, 전자 트랩이 감소하고, 뉴트럴 트랩 센터가 감소하면, 소거 셀인 경우에는 문턱전압이 낮아지게 되므로 문제가 없지만, 프로그램 셀의 경우에는 두가지 다 문턱전압을 낮추게 되므로 실제로 플로팅 게이트에서 빠져 나가는 전자가 없다고 하더라도 데이터 유지 특성의 저하를 야기시키게 된다. 상대적으로 낸드 플래시 메모리 장치의 경우에는 프로그램 셀의 독출 마 진이 대략 1V 정도로, 소거 셀의 독출 마진보다는 더 부족한 것으로 나타나고 있다.
일반적으로, 낸드 플래시 메모리 장치에서는 소거 동작이 소거 및 소거 검증(verify) 동작으로 이루어진다. 이때, 소거는 한번의 소거 펄스(pulse)를 통해 이루어지고, 소거 검증은 0V에서 이루어진다. 이렇게 하는 이유는 회로와 공정의 단순화, 혹은 칩 면적을 감소시키기 위해 음(negative)의 문턱전압 검증을 사용할 수 없기 때문이다. 즉, 몇개의 다른 종류의 트랜지스터가 추가되어야 하기 때문에 공정 단계도 많이 증가하게 되고, 추가 회로 블럭도 필요하게 되어 칩의 면적도 커지게 된다. 실제로, 독출(read)선인 0V에서 마진(margin)을 둔 소거 검증을 할 수 없어 여러 단계에 걸쳐 수행되는 소거 동작은 거의 쓸모가 없다. 그럼에도 불구하고, 낸드 플래시 메모리 장치에서 소거 문턱전압 검증을 최종단계에서 한번 실시하는 이유는 소거가 되지 않는 블럭이 존재하면 인밸리드(invalid) 블럭으로 처리하기 위해서이다. 그러므로 처음 설계시 소거 전압을 결정할 때 소거 문턱전압의 독출선에 마진과 사이클링에 의한 문턱전압 변동, 그리고 로트(lot)별 소거 속도의 차이까지 다 포함할 수 있게 충분히 높은 소거 전압을 정하게 되는데, 일반적으로 20V 정도가 사용된다. 그러면 보통 -5V 보다 더 낮은 소거 문턱전압을 가지게 된다.
하지만, 상기에서 설명한 바와 같이, 사이클링에 의한 문턱전압 변동은 터널 산화막을 통해 흘러간 전류의 양이 많아 질 수록 더욱 심하게 나타나게 되므로, 데이터 유지특성에 심각한 영향을 끼치게 된다. 이러한 현상을 감소시키기 위하여 최 근에는 터널 산화막의 질을 더욱 개선시키려는 연구가 활발히 이루어지고 있으나, 사이클링에 의한 터널 산화막의 열화과정은 어쩔 수 없는 물질의 특성이므로 한계가 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 사이클링에 기인한 문턱전압 변동을 최소화하여 신뢰성의 척도인 데이터 유지 특성을 개선시킬 수 있는 낸드 플래시 메모리 장치의 소거방법을 제공하는데 그 목적이 있다.
상기한 목적을 구현하기 위한 본 발명의 일측면에 따르면, 메모리 셀에 벌크전압 및 게이트 전압을 인가하여 소거를 수행하는 단계와, 상기 메모리 셀에 대해 소거 검증을 수행하는 단계와, 상기 메모리 셀이 패일(fail)된 경우 상기 벌크전압을 제1 전압만큼 증가시켜 상기 메모리 셀에 대해 소거를 반복적으로 수행하고, 상기 메모리 셀이 패스(pass)된 경우 상기 벌크전압에 제2 전압을 더하여 상기 메모리 셀에 대해 소거를 수행하는 단계를 포함하는 낸드 플래시 메모리 장치의 소거방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 낸드 플래시 메모리 장치의 소거방법을 설명하기 위하여 도시된 흐름도이고, 도 2는 도 1에 도시된 소거방법에 따른 소거전압을 도시한 파형도이다. 이하에서 실시되는 메모리 셀의 소거 동작은 블럭단위로 실시된다.
도 1 및 도 2를 참조하면, 해당 메모리 셀의 기판(벌크, 미도시)에 대략 14V의 전압(이하, '벌크전압'이라 함)을 인가하고, 컨트롤 게이트(미도시)에 대략 0V의 전압(이하, '게이트 전압'이라 함)을 인가하여 소거를 수행한다(S10). 여기서, 상기 벌크전압과 게이트 전압은 이에 한정되는 것은 아니며, 제품에 따라 적절히 설정할 수 있다. 그리고, 벌크전압을 14V로 설정한 이유는 도 4 및 도 5에 도시된 바와 같이 벌크전압의 크기에 따라 문턱전압의 변동이 더 커지기 때문이다. 도 4는 벌크전압이 20V인 경우이고, 도 5는 벌크전압이 14V인 경우에서의 문턱전압의 변동을 도시한 도면들이다. 그리고, 이 단계(S10)는 도 2에 도시된 '1, 3, 5, 8 구간'에 해당한다.
그런 다음, 단계(S10)를 통해 소거가 이루어진 메모리 셀에 대해 소거 검증을 수행한다(S11). 이때, 소거 검증은 기준전압(대략, 0V)을 토대로 하여 실시된다. 이는 낸드 플래시 메모리 장치에서는 음의 문턱전압을 읽을 수가 없기 때문이다. 만일, 단계(S11)에서 단계(S10)를 통해 소거된 메모리 셀의 문턱전압이 기준전압보다 높은 경우 소거 페일(fail)로 간주하고, 그 이외에는 소거 패스(pass)로 간주한다. 그리고, 이 단계(S11)는 '2, 4, 6, 7, 9 구간'에 해당한다.
그런 다음, 단계(S11)에서 소거 페일(fail)되는 경우, 상기 벌크전압에 제1 전압을 더한다(S12). 즉, 벌크에 인가되는 벌크전압을 제1 전압만큼 증가시킨다. 물론, 게이트 전압은 초기 전압으로 계속해서 유지된다. 상기 제1 전압은 제품의 특성에 따라 그 크기가 적절히 설정될 수 있다. 여기서는 설명의 편의를 위해 제1 전압은 1V로 설정한다.
그런 다음, 단계(S12)에서 증가된 벌크전압을 이용하여 메모리 셀에 대해 소거를 수행한다(S10). 이러한 동작(S10 내지 S12)은 단계(S11)에서 소거 검증을 통해 소거 패스(pass)가 이루어지거나, 또는 소정 회수 이상 반복될 때까지 수행된다. 즉, 미도시되었으나, 설정된 회수만큼 동작(S10 내지 S12)이 반복되어도 소거 패스(pass)가 이루어지지 않으면 그 메모리 셀에 대해서는 인밸리드(invalid) 셀로 간주한다.
한편, 단계(S11)에서 소거 검증을 통해 소거 패스(pass)되는 경우, 상기 벌크전압에 제2 전압을 더한다(S13). 즉, 벌크에 인가되는 벌크전압을 제2 전압만큼 증가시킨다. 상기 제2 전압은 제품의 특성에 따라 그 크기가 적절히 설정될 수 있다. 여기서 제2 전압은 2V로 설정한다. 이는 프로그램의 경우 데이터 유지 특성을 제외하고는 다른 장해 요인(disturbance mechanism)이 없으므로, 독출선인 0V에서 대략 1V 높은 전압으로 프로그램 검증을 실시하면 충분한 독출 마진을 얻을 수 있다. 하지만, 소거된 셀의 경우 독출 장해, 프로그램 장해, 주변 셀 상태에 따른 문턱전압의 변동 등으로 대략 2V 이상의 독출선과의 마진을 가져야 하기 때문이다. 이 단계(S11)는 도 2에서 '10' 구간에 해당한다. 참고로, 프로그램 동작은 단계(S11)에서 프로그램 검증이 패스되면 프로그램을 종료한다.
그런 다음, 단계(S13)에서 증가된 벌크전압을 이용하여 메모리 셀에 대해 소거를 수행한다(S14). 이처럼, 증가된 벌크전압을 이용하여 메모리 셀에 대해 소거를 한번 더 수행하는 이유는 소거된 셀의 문턱전압을 원하는 크기로 조정하기 위함이다. 이를 통해, 도 3에 도시된 바와 같이 소거된 셀의 문턱전압은 -2V 근처(-2V 이하)에서 분포된다. 마찬가지로, 소거된 셀의 문턱전압을 -2V로 조정하는 것 또한 제품의 특성에 따라 달라질 수 있다.
상기에서 설명한 바와 같이, 본 발명의 바람직한 실시예에 따른 낸드 플래시 메모리 장치의 소거방법은 소거된 셀의 문턱전압을 원하는 크기로 조정하여 프로그램된 셀과 소거된 셀의 문턱전압의 차를 조정할 수 있다. 낸드 플래시 메모리 장치에서 메모리 셀의 사이클링에 의한 문턱전압의 변동은 프로그램된 셀의 문턱전압과 소거된 셀의 문턱전압 간의 차의 크기에 매우 큰 의존도를 갖는다. 즉, 프로그램된 셀의 문턱전압과 소거된 셀의 문턱전압과의 차가 크면 클수록 문턱전압의 변동은 더욱 커지게 된다. 따라서, 소거된 셀의 문턱전압을 원하는 크기로 조정한다면 소거된 셀의 문턱전압과 프로그램된 셀의 문턱전압 간의 차를 줄이는 것이 가능하다. 물론, 상기에서 설명한 본 발명의 바람직한 실시예에 따른 낸드 플래시 메모리 장치의 소거방법에서와 같은 방법으로 프로그램 동작을 수행하여 프로그램된 셀의 문턱전압을 조정할 수 있다. 단, 프로그램 동작의 경우 단계(S13 및 S14)는 생략할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 소거된 셀의 문턱전압을 원하는 크기로 조정하여 프로그램된 셀의 문턱전압과 소거된 셀의 문턱전압 간의 차를 조정함으로써 프로그램 및 소거 동작이 반복적으로 실시되는 사이클링에 의한 문턱전압의 변동을 감소시킬 수 있고, 전자 트랩 및 계면 트랩 센터를 감소시킬 수 있다.
또한, 본 발명에 의하면, 낸드 플래시 메모리 장치에 있어서, 메모리 셀의 소거 동작시 벌크전압을 점차적으로 증가시키는 방법으로 소거를 수행함으로써 로트(lot)별 소거 속도를 조정하는 것이 가능하여 로트별 소거 속도에 따른 수율 변화를 최소화할 수 있다.
더 나아가, 본 발명은 문턱전압의 변동을 감소시킴으로써 메모리 셀의 신뢰성, 특히 데이터 유지 특성을 향상시킬 수 있으므로 독출 마진이 늘어나는 효과를 기대할 수 있다.

Claims (4)

  1. (a) 메모리 셀에 벌크전압 및 게이트 전압을 인가하여 소거를 수행하는 단계;
    (b) 상기 메모리 셀에 대해 소거 검증을 수행하는 단계;
    (c) 상기 메모리 셀이 패일(fail)된 경우 상기 벌크전압에 제1 전압을 더하여 상기 메모리 셀에 대해 소거를 반복적으로 수행하는 단계; 및
    (d) 상기 메모리 셀이 패스(pass)될 경우 독출선과의 마진 확보를 위하여 상기 벌크전압에 제2 전압을 더한 후 상기 메모리 셀에 대해 소거를 수행하여 소거 동작을 완료하는 단계를 포함하는 낸드 플래시 메모리 장치의 소거방법.
  2. 제 1 항에 있어서,
    상기 (b) 단계에서 상기 메모리 셀이 소정 회수 이상으로 패일된 경우 상기 메모리 셀을 인밸리드(invalid) 셀로 간주하여 소거 동작을 종료하는 낸드 플래시 메모리 장치의 소거방법.
  3. 제 1 항에 있어서,
    상기 제1 전압은 1V로 설정되는 낸드 플래시 메모리 장치의 소거방법.
  4. 제 1 항에 있어서,
    상기 제2 전압은 2V로 설정되는 낸드 플래시 메모리 장치의 소거방법.
KR1020040029448A 2004-04-28 2004-04-28 낸드 플래시 메모리 장치의 소거방법 KR100673729B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040029448A KR100673729B1 (ko) 2004-04-28 2004-04-28 낸드 플래시 메모리 장치의 소거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040029448A KR100673729B1 (ko) 2004-04-28 2004-04-28 낸드 플래시 메모리 장치의 소거방법

Publications (2)

Publication Number Publication Date
KR20050104140A KR20050104140A (ko) 2005-11-02
KR100673729B1 true KR100673729B1 (ko) 2007-01-24

Family

ID=37281817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040029448A KR100673729B1 (ko) 2004-04-28 2004-04-28 낸드 플래시 메모리 장치의 소거방법

Country Status (1)

Country Link
KR (1) KR100673729B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739989B1 (ko) * 2006-06-29 2007-07-16 주식회사 하이닉스반도체 낸드형 플래쉬 메모리소자의 제조 방법
KR100935723B1 (ko) * 2007-06-29 2010-01-08 주식회사 하이닉스반도체 플래시 메모리소자의 소거 시작 바이어스 설정방법 및 이를이용한 소거 방법

Also Published As

Publication number Publication date
KR20050104140A (ko) 2005-11-02

Similar Documents

Publication Publication Date Title
US7397706B2 (en) Methods of erasing flash memory devices by applying wordline bias voltages having multiple levels and related flash memory devices
US7630255B2 (en) Method for erasing data of NAND flash memory device
US7457160B2 (en) Methods of applying read voltages in NAND flash memory arrays
US7692970B2 (en) Flash memory devices that utilize age-based verify voltages to increase data reliability and methods of operating same
US7808829B2 (en) Flash memory device capable of overcoming fast program/slow erase phenomenon and erase method thereof
US7894266B2 (en) Method of programming a flash memory device
US6483752B2 (en) Erase method for nonvolatile semiconductor memory device
KR101076880B1 (ko) 낸드 플래시 메모리소자의 프로그램 방법
US7768835B2 (en) Non-volatile memory erase verify
US6816411B2 (en) Non-volatile semiconductor storage device composed of NAND type EEPROM and deletion verification method in non-volatile semiconductor storage device
JP4422556B2 (ja) 不揮発性半導体記憶装置およびその書き込み方法
US8619472B2 (en) Flash memory device and method of operating the same
KR100672938B1 (ko) 플래시 메모리를 위한 선택적 소거 방법
KR101405405B1 (ko) 더미 셀들을 갖는 불휘발성 반도체 메모리 장치 및 더미셀들의 문턱전압 조절방법
KR100673729B1 (ko) 낸드 플래시 메모리 장치의 소거방법
KR20120069115A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR20070070477A (ko) Ｎａｎｄ형 플래쉬 메모리 소자의 프로그램 및 소거 방법
KR100843004B1 (ko) 플래쉬 메모리 소자 및 그 구동 방법
KR100854903B1 (ko) 플래쉬 메모리 소자의 프로그램 방법
KR100940261B1 (ko) 낸드 플래시 메모리소자의 소거방법
KR20090002470A (ko) 낸드 플래시 메모리소자의 프로그램 방법
KR20080091951A (ko) 낸드 플래시 메모리소자의 데이터 소거방법
KR20050062059A (ko) 낸드 플래쉬 메모리 소자의 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee