KR100673035B1 - 무정전 전원장치의 병렬운전 동기화 회로 - Google Patents

무정전 전원장치의 병렬운전 동기화 회로 Download PDF

Info

Publication number
KR100673035B1
KR100673035B1 KR1019990055677A KR19990055677A KR100673035B1 KR 100673035 B1 KR100673035 B1 KR 100673035B1 KR 1019990055677 A KR1019990055677 A KR 1019990055677A KR 19990055677 A KR19990055677 A KR 19990055677A KR 100673035 B1 KR100673035 B1 KR 100673035B1
Authority
KR
South Korea
Prior art keywords
nand gate
clock
gate
input
signal
Prior art date
Application number
KR1019990055677A
Other languages
English (en)
Other versions
KR20010054730A (ko
Inventor
류승표
Original Assignee
현대중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대중공업 주식회사 filed Critical 현대중공업 주식회사
Priority to KR1019990055677A priority Critical patent/KR100673035B1/ko
Publication of KR20010054730A publication Critical patent/KR20010054730A/ko
Application granted granted Critical
Publication of KR100673035B1 publication Critical patent/KR100673035B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stand-By Power Supply Arrangements (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 무정전 전원장치에 있어서, 신뢰성 확보나 전원공급 용량의 증대를 위하여 무정전 전원장치 시스템을 병렬로 운전할 때, 인버터 간의 출력전압이 동기가 이루어질 수 있도록 하기 위한 병렬운전 동기화 회로에 관한 것이다.
본 발명은 정전시에도 동기화가 이루어지도록 하기 위한 신호로서 자기신호(SYM_OK)와 다른 시스템의 신호(SYM_OKD)는 NAND 게이트(201)(202)에서 논리조합되고, NAND게이트(201)의 출력이 NOT게이트(203)를 통해 NAND게이트(204)에 입력되어 다른 시스템의 임의 클럭(D60Hz)과 논리조합되고, 또한 NAND게이트(201)의 출력은 NAND게이트(205)에 입력되어 자기 자신의 클럭신호(60Hz)와 논리조합되고, NAND게이트(204) 및 NAND게이트(205)의 출력은 NAND게이트(206)를 통해서 NAND게이트(208)의 일측에 입력되고, NAND게이트(208)의 타측에는 NOT게이트(207)를 통해서 상용전원의 존재유무 신호(BM_OK)가 입력되며, NAND게이트(209)의 일측에는 상기 상용전원의 존재유무 신호(BM_OK)와 상용전원 클럭(BY_CLK)이 입력되고, NAND게이트(208)(209)의 출력은 NAND게이트(210)를 통해서 시스템 동기화 클럭(SYNCLK)으로 출력되는 논리회로 구성을 이루고 있다.
무정전 전원장치, 동기화 회로

Description

무정전 전원장치의 병렬운전 동기화 회로{A Synchronization Circuit For Parallel Operation Of UPS }
도1은 종래의 무정전 전원장치 병렬운전 동기화 회로의 회로도
도2는 본 발명의 무정전 전원장치 병렬운전 동기화 회로의 회로도
본 발명은 교류전원(AC)을 직류전원(DC)으로 변환하여 배터리를 충전하고, 변환된 DC를 AC로 변환하여 공급하는 무정전 전원장치에 있어서, 신뢰성 확보나 전원공급 용량의 증대를 위하여 무정전 전원장치 시스템을 병렬로 운전할 때, 인버터 간의 출력전압이 동기가 이루어질 수 있도록 하기 위한 무정전 전원장치 병렬운전 동기화 회로에 관한 것이다.
무정전 전원장치는 교류전원(AC)을 정류하여 직류전원(DC)으로 변환하고, 이 변환된 직류전원을 이용해서 배터리를 충전시켜 두었다가, 상용교류전원이 존재하지 않을 경우(정전) 배터리의 DC전원을 인버터 방식을 이용해서 AC전원으로 변환하여 시스템에 공급하는 장치이다.
이와같은 무정전 전원장치는 시스템의 신뢰성 확보나, 용량의 증대를 위해서 병렬운전하는 경우가 있다.
특히, 인버터부의 고장시에도 부하단에 전원을 공급하기 위해서 상용전원과 동기가 이루어지도록 하고 있으며, 병렬 운전시에도 이와 같다.
그러나, 종래의 무정전 전원장치의 병렬운전 동기화 회로에 의하면, 정전시에는 상용전원이 존재하지 않으므로 정전시에 병렬운전의 동기화를 수행하기 위해서 부하단의 전류에 따른 주파수 변경만 수행하기 때문에, 정전시나 복전시 많은 주파수 변동으로 인한 순환전류 대량 발생과, 이에 의한 시스템 파괴의 문제점을 가지고 있다.
도1은 이러한 종래의 무정전 전원장치 병렬운전에서의 동기화 회로 구성을 보이고 있다.
상용전원 클럭(BY)과 인버터부 출력(INV)을 EXOR게이트(101)를 통해서 AND게이트(102)의 일측에 입력함과 함께, NOT게이트(103)를 통해서 AND게이트(104)의 일측에 입력하고, AND게이트(102)(103)의 다른 쪽 입력단에는 발진신호(OSC1)(OSC2)가 각각 입력되며, AND게이트(102)(103)의 출력은 각각 OR게이트(105)를 통해서 동기화 클럭(SYNCLK)으로 출력되도록 한 구성이다.
도1의 회로에 의하면, 상용전원이 존재할 경우에는 상용전원 클럭(BY)이 EXOR게이트(101)와 AND게이트(102) 및 OR게이트(105)를 통해서 동기화 클럭(SYNCLK)으로 출력되지만, 정전시에는 상용전원 클럭(BY)이 존재하지 않게 되고, 그러면 EXOR게이트(101)의 출력은 인버터부 출력(INV)에 의해서 AND게이트(102) 또는 NOT게이트(103)를 통해서 AND게이트(104)를 제어하게 되고, 따라서 AND게이트(102)(103)는 발진신호(OSC1) 또는 발진신호(OSC2)를 OR게이트(105)를 통해서 동기화 클럭(SYNCLK)으로 출력하게 된다.
즉, 정전시에는 인버터부 자신의 클럭만으로 동작하게 되고, 동기화는 앞에서 설명한 바와같이 부하단의 전류에 의한 주파수 변경만 수행한다.
이와같이 종래에는 정전시에 병렬운전의 동기화를 수행하기 위하여 부하단의 전류에 따른 주파수 변경만 수행하기 때문에, 정전시나 복전시 많은 주파수 변동으로 인하여 순환전류가 많이 발생되어 시스템 파괴의 원인이 되고 있다.
본 발명은 무정전 전원장치의 병렬운전에 있어서, 상용전원이 존재하는 경우에는 상용전원을 추종하고, 정전시에는 동일한 임의의 클럭을 모든 시스템에 공급하여 정전이나 복전시에도 부하단에 미세한 순환전류가 흐르도록 함으로써, 종래의 문제점을 해결하고, 안정된 시스템 동기화가 이루어질 수 있도록 한 무정전 전원장치의 병렬운전 동기화 회로를 제공한다.
도2는 본 발명의 무정전 전원장치의 병렬운전 동기화 회로의 구성을 나타낸 도면이다.
정전시에도 동기화가 이루어지도록 하기 위한 신호로서 자기신호(SYM_OK)와 다른 시스템의 신호(SYM_OKD)는 NAND 게이트(201)(202)에서 논리조합되고, NAND게이트(201)의 출력이 NOT게이트(203)를 통해 NAND게이트(204)에 입력되어 다른 시스템의 임의 클럭(D60Hz)과 논리조합되고, 또한 NAND게이트(201)의 출력은 NAND게이트(205)에 입력되어 자기 자신의 클럭신호(60Hz)와 논리조합되고, NAND게이트(204) 및 NAND게이트(205)의 출력은 NAND게이트(206)를 통해서 NAND게이트(208)의 일측에 입력되고, NAND게이트(208)의 타측에는 NOT게이트(207)를 통해서 상용전원의 존재유무 신호(BM_OK)가 입력되며, NAND게이트(209)의 일측에는 상기 상용전원의 존재유무 신호(BM_OK)와 상용전원 클럭(BY_CLK)이 입력되고, NAND게이트(208)(209)의 출력은 NAND게이트(210)를 통해서 시스템 동기화 클럭(SYNCLK)으로 출력되는 논리회로 구성을 이루고 있다.
여기서, 상기 자기신호(SYM_OK)는 무정전 전원장치에서 시스템 상태를 나타내는 신호로서, 이는 인버터의 전압 및 주파수, 인버터를 구동하기 위한 DC전압, 방열판의 온도 등이 모두 정상적일 경우 하이(HIGH) 상태가 되고, 인버터의 전압 및 주파수, 인버터를 구동하기 위한 DC전압, 방열판의 온도 등이 어느 하나라도 비정상적일 경우에는 로우(LOW) 상태가 되는 것이다.
또한, 상기 다른 시스템의 신호(SYM_OKD)는 병렬운전이 이루어지는 다른 시스템의 자기신호로서, 이는 상기 자기신호(SYM_OK)와 동일한 것이다.
도2에서 살펴보면, NAND게이트(201)(202)는 먼저 동작한 시스템의 임의 클럭을 기준클럭으로 하기 위한 제어수단이며, NOT게이트(203) 및 NAND게이트(204) (205)는 상기 제어수단의 제어를 받아서 다른 시스템의 임의 클럭(D60Hz)이나 자기 시스템의 임의 클럭(60Hz)을 기준클럭으로 출력하기 위한 게이트수단이며, NAND게이트(206)와 NOT게이트(207) 및 NAND게이트(208)(209)는 상용전원의 존재유무(정전 여부)(BM_OK)에 따라서 상기 게이트 수단의 임의 클럭 또는 상용전원 클럭(BY_CLK)을 선택하기 위한 스위칭수단이며, NAND게이트(210)는 상기 스위칭수단에 의해서 선택된 클럭을 동기화 클럭(SYNCLK)으로 출력하기 위한 출력수단을 이루고 있다.
이와같이 구성된 본 발명의 병렬운전 동기화 회로 동작을 설명하면 다음과 같다.
상용전원이 존재하는 경우에는 상용전원 존재유무 신호(BM_OK)가 하이(High)이고, 상용전원이 존재하지 않는 경우에는 로우(Low)이다.
그리고, 자기 자신의 신호(SYM_OK)와 다른 시스템(자기 시스템과 함께 병렬 운전이 이루어지는 다른 시스템)의 신호(SYM_OKD)가 NAND게이트(201)(202)에서 논리조합되는데, 두 시스템 중에서 먼저 동작된 신호의 임의 클럭이 기준 클럭이 되도록 한다.
즉, 자기 시스템이 먼저 동작하여 SYM_OK신호가 입력되면 NAND게이트(201)의 출력에 의해서 NAND게이트(205)가 게이트 온 상태로 제어되고, NOT게이트(203)를 통해 논리반전된 신호에 의해서 NAND게이트(204)는 게이트 오프 상태로 제어된다.
따라서, 이 경우에는 NAND게이트(205)에 입력되는 자기 자신의 임의 클럭(60Hz)이 기준 클럭으로 NAND게이트(205)를 통해 NAND게이트(206)에 입력된다.
그러나, 다른 시스템이 먼저 동작하여 SYM_OKD신호가 입력되면 NAND게이트(202)(201)의 출력에 의해서 NAND게이트(205)가 게이트 오프상태로 제어되고, NOT게이트(203)를 통해서 NAND게이트(204)가 게이트 온 상태로 제어된다.
따라서, 이 경우에는 NAND게이트(204)에 입력되는 다른 시스템의 임의 클럭(D60Hz)이 기준 클럭으로 NAND게이트(204)를 통해 NAND게이트(206)에 입력된다.
즉, 상기 60㎐는 자신의 임의의 기준 클럭이고, D60㎐는 다른 시스템의 기준 클럭으로, 상기 D60㎐는 다른 시스템에 보내는 상기의 기준클럭 60㎐를 의미하게 되는 바, 결과적으로 상기 60㎐와 D60㎐는 동일한 신호이고, 이에따라 정전이 되고 기준클럭이 D60㎐로 되면 동기화 클럭(SYNCLK)의 출력이 D60㎐로 되면서, 상기 다른 시스템의 동기화 클럭(SYNCLK)의 출력은 60㎐가 되어, 상기 두 시스템간에는 같은 클럭에 의해 동작하는 동기화가 이루어지는 것이다.
한편, 상용전원이 존재하는 경우에는 BM_OK신호가 하이(High)이므로 NOT게이트(207)를 통해서 논리 반전된 로우(Low)신호가 NAND게이트(208)의 일측에 가해져서 NAND게이트(208)는 게이트 오프 상태가 되므로 자기 시스템이든, 다른 시스템이든 NAND게이트(206)의 출력(임의 클럭)은 차단되고, 상용전원 클럭(BY_CLK)이 NAND게이트(209)를 통해서 NAND게이트(210)에 가해져서 시스템 동기화 클럭(SYNCLK)으로 출력되게 된다.
그러나, 정전이 되면 BM_OK신호가 로우(Low)이므로 NAND게이트(209)는 게이트 오프 상태가 되고, NOT게이트(207)를 통해서 논리반전된 하이(High)신호가 NAND게이트(208)에 입력되어 NAND게이트(208)는 게이트 온 상태로 제어된다.
그러므로, 이 경우(정전시)에는 NAND게이트(206)를 통해서 입력되는, 앞에서 설명한 자기 시스템의 임의 클럭(60Hz)이나 다른 시스템의 임의 클럭(D60Hz)이 NAND게이트(208)(210)를 통해 동기화 클럭(SYNCLK)으로 출력된다.
즉, 만약 정전이 되고 기준 클럭이 D60Hz로 되면 동기화 클럭(SYNCLK)의 출력은 D60Hz가 되고, 다른 시스템의 동기화 클럭(SYNCLK)의 출력은 60Hz가 됨으로써, 두 시스템간에 동기화가 이루어지게 되는 것이다.
본 발명은 무정전 전원장치의 병렬운전에 있어서, 상용전원이 존재하는 경우에는 상용전원을 추종하고, 정전시에는 동일한 임의의 클럭을 모든 시스템에 공급하여 정전이나 복전시에도 부하단에 미세한 순환전류가 흐르도록 함으로써, 종래의 문제점을 해결하고, 안정된 시스템 동기화가 이루어질 수 있도록 하였다.

Claims (1)

  1. 먼저 동작한 시스템의 임의 클럭(D60Hz 또는 60Hz)을 기준클럭으로 하기 위한 제어수단과, 상기 제어수단의 제어를 받아서 다른 시스템의 임의 클럭(D60Hz)이나 자기 시스템의 임의 클럭(60Hz)을 기준클럭으로 출력하기 위한 게이트수단과, 상용전원의 존재유무(정전 여부)(BM_OK)에 따라서 상기 게이트 수단의 임의 클럭 또는 상용전원 클럭(BY_CLK)을 선택하기 위한 스위칭수단과, 상기 스위칭수단에 의해서 선택된 클럭을 동기화 클럭(SYNCLK)으로 출력하기 위한 출력수단으로 이루어진 것을 특징으로 하는 무정전 전원장치의 병렬운전 동기화 회로.
KR1019990055677A 1999-12-08 1999-12-08 무정전 전원장치의 병렬운전 동기화 회로 KR100673035B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990055677A KR100673035B1 (ko) 1999-12-08 1999-12-08 무정전 전원장치의 병렬운전 동기화 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990055677A KR100673035B1 (ko) 1999-12-08 1999-12-08 무정전 전원장치의 병렬운전 동기화 회로

Publications (2)

Publication Number Publication Date
KR20010054730A KR20010054730A (ko) 2001-07-02
KR100673035B1 true KR100673035B1 (ko) 2007-01-22

Family

ID=19624155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990055677A KR100673035B1 (ko) 1999-12-08 1999-12-08 무정전 전원장치의 병렬운전 동기화 회로

Country Status (1)

Country Link
KR (1) KR100673035B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102303516B1 (ko) 2021-04-30 2021-09-16 이길호 병렬 구조를 갖는 무정전 전원 장치의 위상 동기화 방법 및 그 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030080614A (ko) * 2002-04-09 2003-10-17 정정웅 온라인 무정전 전원장치의 병렬 제어기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102303516B1 (ko) 2021-04-30 2021-09-16 이길호 병렬 구조를 갖는 무정전 전원 장치의 위상 동기화 방법 및 그 장치

Also Published As

Publication number Publication date
KR20010054730A (ko) 2001-07-02

Similar Documents

Publication Publication Date Title
CN101013823B (zh) 用于使不间断电源同步的设备
US4104539A (en) Parallel redundant and load sharing regulated AC system
WO2015198447A1 (ja) 無停電電源装置
JPS61173636A (ja) 電源装置
WO2015198448A1 (ja) 無停電電源装置
US5917253A (en) Live AC mains power selector for redundant systems
JPH1189096A (ja) 分散型電源設備の運転制御方法
CN103814500A (zh) 电源系统
CA1144233A (en) Storage battery-type emergency power source
JP2008022643A (ja) 無停電電源システム
KR100673035B1 (ko) 무정전 전원장치의 병렬운전 동기화 회로
US3999077A (en) Rectifier-inverter and line voltage regulator system
US3922588A (en) Drive arrangement for switching clocks
JP5639752B2 (ja) 無停電電源システム
JP4374605B2 (ja) Ｐｗｍサイクロコンバータ
JPS63107431A (ja) 無停電電源装置
JPS62100143A (ja) 無停電々源装置
JP4297870B2 (ja) 無停電電源システム
JPS5863042A (ja) 無停電電源装置
RU2092972C1 (ru) Переключатель двух сетей переменного тока
JPH0226240A (ja) 無停電電源装置
JPS61266030A (ja) インバ−タの同期運転装置
SU849167A1 (ru) Система электропитани стабилизиро-ВАННыМи НАпР жЕНи Ми пОСТО ННОгО TOKA
JPH0356046A (ja) 瞬時電圧低下補償装置
JPS58198128A (ja) 無停電装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee