KR100669339B1

KR100669339B1 - 전계방출구조

Info

Publication number: KR100669339B1
Application number: KR1020060004808A
Authority: KR
Inventors: 이천규; 이찬재
Original assignee: 삼성에스디아이 주식회사
Priority date: 2006-01-17
Filing date: 2006-01-17
Publication date: 2007-01-16
Also published as: KR20060017656A

Abstract

전계방출전극의 기하학적 구조의 균일도를 향상시키기 위하여 시준판을 이용하는 스퍼터링법으로 전계방출전극을 형성하므로 방출전류의 균일도를 향상시키며 생산성을 향상시키도록, 후면기판의 내면에 한쪽 방향으로 연장되고 평행하게 배열하여 형성하는 캐소드전극과, 절연층을 사이에 두고 캐소드전극과 직교하는 방향으로 평행하게 배열하여 형성하고 절연층을 관통하여 복수의 미세한 전자통과구멍을 형성하는 게이트전극과, 전자통과구멍의 안에 위치하고 캐소드전극의 위에 형성하며 전자통과구멍의 중심선과 이루는 경사각을 ±10°이내로 유지하며 중심선이 형성되는 원추형상의 전계방출전극을 포함하는 전계방출구조를 제공한다.

Description

전계방출구조{ELECTRON EMISSION STRUCTURE}

도 1은 본 발명에 따른 전계방출구조의 일실시예를 적용한 전계방출표시장치를 나타내는 분해사시도.

도 2는 본 발명에 따른 전계방출구조의 일실시예를 나타내는 부분확대 단면도.

도 3은 본 발명에 따른 전계방출구조의 일실시예를 나타내는 부분확대 평면도.

도 4는 본 발명에 따른 전계방출구조의 일실시예를 시준판을 이용하여 형성하는 과정을 개략적으로 나타내는 부분확대 단면도.

도 5는 본 발명에 따른 시준판의 일실시예를 나타내는 사시도.

도 6은 본 발명에 따른 시준판의 일실시예를 나타내는 단면도.

도 7은 본 발명에 따른 전계방출구조의 다른 실시예를 나타내는 부분확대 단면도.

도 8은 본 발명에 따른 전계방출구조의 제조방법의 일실시예를 개략적으로 나타내는 공정도.

도 9는 본 발명에 따른 전계방출구조의 제조방법의 다른 실시예를 개략적으로 나타내는 공정도.

본 발명은 전계방출구조에 관한 것으로서, 더욱 상세하게는 시준판을 이용하는 스퍼터링법으로 전계방출전극을 형성하는 것에 의하여 기하학적 구조의 균일도를 향상시키고 이에 따른 방출전류의 균일도를 향상시키며 생산성을 향상시킨 전계방출구조 및 그 제조방법에 관한 것이다.

일반적으로 전계방출표시장치(FED;field emission display)는 음극선관의 장점인 고화질, 광시야각의 특성과 액정표시장치의 장점인 경박단소, 저전압구동의 특성을 갖춘 표시장치로서, 형광체가 도포된 면에 전계방출현상에 의하여 방출된 전자가 충돌하여 빛을 발하게 하는 것에 의하여 목적하는 화상표시가 이루어지며, 저전압으로 구동되고 비교적 해상도가 높은 표시장치로 알려져 있다.

상기한 전계방출표시장치는 소정의 작은 간격을 두고 한쌍의 전면기판 및 후면기판을 마주보게 배치하고, 상기한 후면기판의 내면에는 한쪽 방향으로 연장되는 스트라이프(stripe)형상의 캐소드전극을 평행하게 배열하여 형성하며, 상기한 캐소드전극의 위에는 절연층을 사이에 두고 스트라이프형상으로 연장되는 게이트전극을 상기한 캐소드전극과 직교하는 방향으로 평행하게 배열하여 형성하고, 상기한 캐소드전극과 게이트전극이 교차하는 부분 각각에는 게이트전극과 절연층을 관통하여 복수의 미세한 전자통과구멍을 형성하며, 상기한 전자통과구멍의 안에는 상기한 캐소드전극의 위에 각각 원추형상의 전계방출전극을 형성하고, 상기한 전면기판의 내 면에는 투명전극인 애노드전극을 형성하고, 상기한 애노드전극의 위에는 상기한 캐소드전극과 게이트전극이 교차하는 각각의 부분과 대응하는 위치에 마주보게 배치하여 형광체를 도포하여 형광면을 형성하는 것으로 이루어진다.

상기한 전면기판과 후면기판은 프리트를 이용하여 모서리가 기밀을 유지하도록 서로 밀봉되고, 고진공도로 유지되는 편평공간을 형성한다.

상기에서 캐소드전극과 게이트전극이 교차하는 부분이 각각 하나의 화소를 형성하며, 칼라표시를 행하는 전계방출표시장치에 있어서는 각 화소에 적색(R)과 녹색(G) 및 청색(B)의 형광체를 배열하여 형성하고, 각각의 적색(R)과 녹색(G) 및 청색(B)의 형광체 사이에는 콘트라스트의 향상을 위하여 흑색층인 블랙매트릭스(black matrix)를 도포한다.

상기와 같이 구성되는 전계방출표시장치는 상기한 게이트전극과 전계방출전극 사이의 터널링효과(tunneling effect)에 의하여 전자(냉전자)가 방출되고, 방출된 전자가 애노드전극에 도포된 형광체에 충돌하여 발광시키는 것에 의하여 목적하는 화상표시가 이루어진다.

상기에서 전자를 방출하는 상기한 후면기판에 형성되는 캐소드전극과 절연층 및 게이트전극과 전계방출전극을 합하여 전계방출구조라 한다.

종래의 전계방출구조는 원추형상인 상기한 전계방출전극을 형성하기 위하여 주로 스핀트(Spindt)방식을 사용하고, 스핀트방식은 상기한 후면기판에 캐소드전극과 절연층 및 게이트전극을 차례로 도포하고, 상기한 게이트전극 및 절연층에 레지스트를 이용한 식각법(etching)으로 상기한 전자통과구멍을 형성한 다음, 전자통과 구멍이 형성된 상기한 게이트전극의 위에 전자빔증착기(E-gun evaporator)를 사용하여 알루미늄(Al)을 상기한 후면기판에 대하여 대략 15ㅀ각도로 경사증착하여 희생층을 형성하고, 전자빔증착기를 사용하여 전계방출전극의 재료를 상기한 후면기판에 대하여 수직으로 증착하여 원추형상의 전계방출전극을 형성하고, 희생층을 제거하는 공정으로 이루어진다.

상기에서 희생층은 상기한 게이트전극의 위에만 형성되어야 하므로 전자빔증착기를 사용하여 경사증착을 행한다.

상기와 같이 이루어지는 종래의 전계방출구조에 있어서는 방향성 증착이 필수적이기 때문에 전자빔증착기가 사용되는 데, 전자빔증착기의 특성상 기판의 모든 영역에 대하여 증착물질이 항상 기판면에 수직으로 입사하지 않으므로 위치에 따라 전계방출전극의 원추형상 정점이 게이트전극에 형성된 전자통과구멍의 정중앙에 위치하지 않고 한쪽으로 기울어져 형성되는 경우가 발생한다.

특히 화면이 큰 전계방출표시장치나 대면적의 후면기판을 사용하는 경우에는 상기와 같은 문제점이 더욱 크게 발생한다.

이로 인하여 전계방출구조 즉 전계방출전극과 게이트전극 및 전자통과구멍 사이 구조의 불균일성이 야기되고, 이는 방출전류의 공간적인 불균일성을 유발한다.

또 상기한 문제를 개선하기 위해서는 희생층 및 전계방출전극의 원료물질을 공급하는 도가니와 기판 사이의 거리가 먼 전자빔증착기를 사용하여야 하는 데, 이 경우에는 전자빔증착기의 챔버가 대형화되고 증착물질의 낭비가 심하며 생산성도 저하된다.

더욱이 전자빔증착기의 최대 크기는 설치공간과 제작비 및 생산성의 면에서 제한이 있으므로 전계방출구조의 불균일성과 이에 따른 방출특성의 불균일성은 어느 정도 피할 수 없다.

본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로서, 전계방출전극의 기하학적 구조의 균일도를 향상시키기 위하여 시준판(collimator plate)을 이용하는 스퍼터링(sputtering)법으로 전계방출전극을 형성하여 전계방출전극의 기하학적 구조의 균일도를 향상시킨 전계방출구조를 제공하는 것이다.

본 발명이 제안하는 전계방출구조는 후면기판의 내면에 한쪽 방향으로 연장되고 평행하게 배열하여 형성하는 스트라이프(stripe)형상의 캐소드전극과, 상기한 캐소드전극의 위에 절연층을 사이에 두고 상기한 캐소드전극과 직교하는 방향으로 연장되고 평행하게 배열하여 형성하고 상기한 캐소드전극과 교차하는 부분 각각에는 절연층을 관통하여 복수의 미세한 전자통과구멍을 형성하는 스트라이프형상의 게이트전극과, 상기한 전자통과구멍의 안에 위치하고 상기한 캐소드전극의 위에 형성하며 상기한 전자통과구멍의 중심선과 이루는 경사각을 ±10°이내로 유지하며 중심선이 형성되도록 상기한 캐소드전극과 게이트전극이 교차하는 부분에 대응하는 위치에 각각 시준구멍(collimating hole)을 형성한 시준판(collimator plate)을 이용하는 스퍼터링(sputtering)법으로 형성하는 원추형상의 전계방출전극을 포함한다.

또 본 발명이 제안하는 전계방출구조는 후면기판의 내면에 한쪽 방향으로 연장되고 평행하게 배열하여 형성하는 스트라이프형상의 캐소드전극과, 상기한 캐소드전극의 위에 제1절연층을 사이에 두고 상기한 캐소드전극과 직교하는 방향으로 연장되고 평행하게 배열하여 형성하고 상기한 캐소드전극과 교차하는 부분 각각에는 제1절연층을 관통하여 복수의 미세한 전자통과구멍을 형성하는 스트라이프형상의 게이트전극과, 상기한 게이트전극의 위에 제2절연층을 사이에 두고 형성하고 상기한 전자통과구멍에 대응하는 위치에 제2절연층을 관통하여 복수의 미세한 전자통과구멍을 형성하는 집속전극과, 상기한 제1절연층과 게이트전극에 형성된 전자통과구멍의 안에 위치하고 상기한 캐소드전극의 위에 형성하며 상기한 게이트전극에 형성되는 전자통과구멍의 중심선과 이루는 경사각을 ±10°이내로 유지하며 중심선이 형성되도록 상기한 캐소드전극과 게이트전극이 교차하는 부분에 대응하는 위치에 각각 시준구멍을 형성한 시준판을 이용하는 스퍼터링법으로 형성하는 원추형상의 전계방출전극을 포함한다.

다음으로 본 발명에 따른 전계방출구조 및 그 제조방법의 가장 바람직한 실시예를 도면을 참조하여 상세하게 설명한다.

먼저 도 1∼도 3에 나타낸 바와 같이, 본 발명에 따른 전계방출구조의 일실시예는 후면기판(4)의 내면에 한쪽 방향(예를 들면 가로방향 또는 Ｘ축 방향)으로 연장되고 평행하게 배열하여 형성하는 스트라이프형상의 캐소드전극(6)과, 상기한 캐소드전극(6)의 위에 절연층(14)을 사이에 두고 상기한 캐소드전극(6)과 직교하는 방향(예를 들면 세로방향 또는 Y축 방향)으로 연장되고 평행하게 배열하여 형성하며 상기한 캐소드전극(6)과 교차하는 부분 각각에는 절연층(14)을 관통하여 복수의 미세한 전자통과구멍(10)을 형성하는 스트라이프형상의 게이트전극(8)과, 상기한 전자통과구멍(10)의 안에 위치하고 상기한 캐소드전극(6)의 위에 형성하며 상기한 게이트전극(8)에 형성되는 전자통과구멍(10)의 중심선(O)과 이루는 경사각(α)을 ±10°이내로 유지하며 중심선(A)이 형성되는 원추형상의 전계방출전극(12)을 포함한다.

상기와 같이 전계방출전극(12)의 중심선(A)이 전자통과구멍(10)의 중심선(O)과 이루는 경사각(α)을 ±10°이내로 유지하도록 전계방출전극(12)을 형성하면, 상기한 전계방출전극(12)의 정점(C)이 상기한 게이트전극(8)에 형성된 전자통과구멍(10)의 중심선(O)으로 부터 벗어난 정도가 어느 정도 균일하게 유지되므로 방출전류의 균일도가 우수하게 이루어진다.

상기한 전계방출전극(12)은 도 4에 나타낸 바와 같이, 상기한 캐소드전극(6)과 게이트전극(8)이 교차하는 부분에 대응하는 위치에 각각 시준구멍(32)을 형성한 시준판(30)을 상기한 게이트전극(8)의 표면에 형성한 희생층(44)의 위에 올려놓은 다음, 전계방출전극(12)을 형성하기 위한 분말원료를 상기한 시준구멍(32)으로 공급하는 스퍼터링(sputtering)법으로 증착시켜 형성하는 것에 의하여 중심선(A)이 전자통과구멍(10)의 중심선(O)과 이루는 경사각(α)이 ±10°이내로 유지하도록 형성된다.

상기에서 캐소드전극(6)과 게이트전극(8)이 교차하는 부분은 전면기판(2)에 도포되는 형광체(22)와 조합하여 각각 하나의 화소를 이룬다.

또 본 발명에 따른 전계방출구조의 일실시예는 상기한 전계방출전극(12)을 원추형상의 정점(C)이 상기한 게이트전극(8)에 형성하는 전자통과구멍(10)의 중심선(O)으로부터 전자통과구멍(10) 지름(D)의 20% 이내의 지점에 위치하도록 형성하는 것도 가능하다.

즉 상기한 전계방출전극(12)을 원추형상의 정점(C)과 전자통과구멍(10)의 중심선(O) 사이의 간격(e)이 상기한 전자통과구멍(10) 지름(D)의 20%이내로 되도록 형성하는 것도 가능하다.

상기와 같이 전계방출전극(12)을 형성하여도 상기한 전계방출전극(12)의 정점(C)이 상기한 게이트전극(8)에 형성된 전자통과구멍(10)의 중심선(O)으로 부터 벗어난 정도가 어느 정도 균일하게 유지되므로 방출전류의 균일도가 우수하게 이루어진다.

상기한 시준판(30)은 증착물질인 전계방출전극(12)을 형성하기 위한 분말원료가 공급되는 방향이 다양한 각도인 무질서한 상태에서 상기한 캐소드전극(6) 및 게이트전극(8)의 표면과 수직한 방향으로 정렬되어 공급되도록 안내하는 지그(jig)이며, 도 5 및 도 6에 나타낸 바와 같이 화소를 이루는 캐소드전극(6)과 게이트전극(8)이 교차되는 부분의 형상에 대응되는 형상인 사각형상으로 복수의 시준구멍(32)을 소정의 패턴으로 배열되어 형성한다.

상기한 시준구멍(32)은 가로 및 세로 즉 한변의 길이(B)와 높이(H)의 비인 종횡비가 대략 1：2 이상이 되도록 형성하는 것이 분말원료의 공급되는 방향을 게 이트전극(8)에 수직한 방향으로 충분하게 정렬하여 안내하는 시준효과(collimating effect)가 있으므로 바람직하다.

또 상기한 시준구멍(32)은 하나의 화소에 해당하는 상기한 캐소드전극(6)과 게이트전극(8)이 교차하는 부분보다 약간 크게 형성하고, 화소의 개수만큼 형성한다.

상기한 시준판(30)은 크기가 매우 작으므로 사진식각공정으로 정밀하게 시준구멍(32)을 형성할 수 있는 감광성 유리 또는 세라믹기판을 사용하여 형성하는 것이 바람직하다.

또 상기한 시준판(30)은 단결정 실리콘기판도 사용하는 것이 가능하고, 이 경우에는 결정방향에 따라서 식각율이 다른 특성을 이용하여 수산화칼륨(KOH) 등의 식각액으로 습식 식각을 행하여 시준구멍(32)을 정교하게 형성할 수 있다.

상기에서 공급되는 분말원료의 방향을 정렬하는 시준효과는 종횡비가 클 때 증대되므로, 상기한 시준판(30)을 단결정 실리콘기판을 사용하여 형성하는 경우에는 종횡비를 크게 하기 위하여 2장 이상을 겹쳐서 사용하는 것도 가능하다.

그리고 상기한 시준판(30)은 소모품이 아니고 몇번의 공정을 진행한 다음, 적층된 분말원료를 제거하여 재사용하는 것이 가능하다.

도 1에는 상기와 같이 구성되는 본 발명에 따른 전계방출구조의 일실시예를 적용한 전계방출표시장치를 분해사시도로 나타낸다.

도 1에 나타낸 바와 같이, 전계방출표시장치는 소정의 작은 간격을 두고 한쌍의 전면기판(2) 및 후면기판(4)을 마주보게 배치하고, 상기한 후면기판(4)의 내 면에는 캐소드전극(6), 절연층(14), 게이트전극(8), 전계방출전극(12)을 형성하고, 상기한 전면기판(2)의 내면에는 투명전극인 애노드전극(16)을 형성하고, 상기한 애노드전극(16)의 위에는 상기한 캐소드전극(6)과 게이트전극(8)이 교차하는 각각의 부분과 대응하는 위치에 마주보게 배치하여 형광체(18)를 도포하여 형광면을 형성하는 것으로 이루어진다.

상기한 전면기판(2)과 후면기판(4)은 프리트를 이용하여 모서리가 기밀을 유지하도록 서로 밀봉되고, 고진공도로 유지되는 편평공간을 형성한다.

칼라표시를 행하는 전계방출표시장치에 있어서는 각 화소에 적색(R)과 녹색(G) 및 청색(B)의 형광체(18)를 소정의 패턴으로 배열하여 형성하고, 각각의 적색(R)과 녹색(G) 및 청색(B)의 형광체 사이에는 콘트라스트의 향상을 위하여 흑색층인 블랙매트릭스(19)를 도포한다.

상기와 같이 구성되는 전계방출표시장치는 상기한 게이트전극(8)과 전계방출전극(12) 사이의 터널링효과에 의하여 전자(냉전자)가 방출되고, 방출된 전자가 애노드전극(16)에 도포된 형광체(18)에 충돌하여 발광시키는 것에 의하여 목적하는 화상표시가 이루어진다.

다음으로 상기와 같이 구성되는 본 발명에 따른 전계방출구조의 일실시예를 형성하는 것이 가능한 본 발명에 따른 전계방출구조의 제조방법의 일실시예를 도 8을 참조하여 설명한다.

도 8에 나타낸 바와 같이, 본 발명에 따른 전계방출구조의 제조방법의 일실시예는 후면기판(4)에 캐소드전극(6)과 절연층(14) 및 게이트전극(8)을 차례로 적 층하여 형성하고 상기한 게이트전극(8)의 위에 레지스트층(42)을 도포하는 레지스트도포공정(P1)과, 식각공정으로 상기한 게이트전극(8)과 절연층(14)에 복수의 전자통과구멍(10)을 형성하는 구멍형성공정(P2)과, 상기한 게이트전극(8)의 표면을 산화시켜 희생층(44)을 형성하는 희생층형성공정(P4)과, 복수의 시준구멍(32)을 형성한 시준판(30)을 게이트전극(8)의 표면 즉 희생층(44)의 표면에 놓은 상태(P5)에서 스퍼터링법으로 증착시켜 원추형상의 전계방출전극(12)을 형성하는 시준스퍼터링공정(P6)과, 상기한 희생층(44)을 제거하는 희생층제거공정(P7), (P8)을 포함한다.

상기한 구멍형성공정(P2)은 상기한 전자통과구멍(10)을 형성한 뒤 레지스트층(42)을 제거하는 레지스트제거공정(P3)을 포함한다.

상기한 후면기판(4)에 형성하는 캐소드전극(6)은 평행하게 배열하여 한쪽 방향으로 길게 스트라이프형상으로 형성하며, 산화인듐(ITO;indium tin oxide)이나 알루미늄(Al), 몰리브덴(Mo), 몰리브덴/티탄(Mo/Ti) 등을 전극 재료로 주로 사용하고, 스퍼터링(sputtering)법으로 증착한다.

또 상기한 캐소드전극(6)의 위에 도포되는 절연층(14)은 주로 실리콘산화막(SiOx)이 사용되며, 플라즈마화학증착(PECVD;plasma enhanced chemical vapor deposition)법으로 형성한다.

그리고 상기한 게이트전극(8)은 주로 탄탈륨(Ta)이나 알루미늄(Al), 니오븀(Nb), 몰리브덴(Mo) 등을 사용하며, 스퍼터링법으로 증착한다.

상기한 레지스트도포공정(P1)에서 도포되는 레지스트층(42)은 포토레지스트 를 도포하여 형성하고, 상기한 구멍형성공정(P2)은 상기한 레지스트층(42)에 사진 식각 공정을 이용하여 소정의 패턴으로 전자통과구멍(10)을 형성하기 위한 구멍을 형성하는 과정과 건식 식각 공정을 이용하여 상기한 게이트전극(8)에 전자통과구멍(10)을 형성하는 과정 및 건식 또는 습식 식각 공정을 이용하여 상기한 절연층(14)에 전자통과구멍(10)을 형성하는 과정으로 이루어진다.

상기한 희생층형성공정(P4)은 게이트전극(8)과 절연층(14) 및 캐소드전극(6)이 도포된 후면기판(4)을 0.01∼0.05wt% 정도의 전해질농도를 갖는 구연산에 담그고, 상기한 게이트전극(8)에 전원으로부터 양극단자를 연결하고, 대항 전극(구연산에 담근 전극)에 음극단자를 연결한 다음, 100∼200V 정도의 전압을 가한 상태에서 0.5∼2㎃/㎠ 정도의 밀도로 전류를 흐르게 하여 상기한 게이트전극(8)의 일부를 산화시키는 양극산화(anodization)법으로 희생층(44)을 형성하도록 이루어진다.

따라서 상기한 희생층(44)은 예를 들면 상기한 게이트전극(8)을 탄탈륨(Ta)으로 형성한 경우에는 산화탄탈륨(Ta₂O₅)으로 이루어지고, 게이트전극(8)을 알루미늄(Al)으로 형성한 경우에는 산화알루미늄(Al₂O₃)으로 이루어진다.

상기와 같이 희생층(44)을 형성하면, 산화에 의한 부피의 증가로 전자통과구멍(10) 부분의 게이트전극(8)은 희생층(44)의 깊이만큼 원형 모서리가 약간 돌출한다.

상기한 시준스퍼터링공정(P6)은 시준판(30)을 희생층(44)이 형성된 후면기판(4) 위에 올려놓은 상태(P5)에서 저압력(예를 들면 대략 3mtorr 이하)에서 스퍼터 링법으로 전계방출전극(12)을 형성하기 위한 분말원료를 상기한 캐소드전극(6)의 위에 증착하도록 이루어진다.

즉 시준판(30)을 희생층(44)에 밀착된 상태로 후면기판(4)에 올려놓고 공급장치로부터 분말원료를 스퍼터링하면, 공급장치로부터 다양한 각도로 공급되는 분말원료는 전자통과구멍(10)에 수직으로 입사하는 분말원료들은 전자통과구멍(10)을 통과하여 캐소드전극(6)의 위에 증착되고, 나머지는 시준판(30)의 벽면에 증착되거나 희생층(44)의 위에 증착된다.

상기와 같이 시준판(30)의 벽면 또는 희생층(44)의 위에 분말원료가 증착되어 쌓이게 되면, 분말원료가 쌓이면서 생기는 분말원료층(48)의 벽면에 다시 분말원료가 증착되어 점점 분말원료가 상기한 캐소드전극(6)쪽으로 통과하는 구멍이 작아지고, 분말원료가 작아지는 구멍을 통과하여 상기한 캐소드전극(6)에 증착되어 형성되는 전계방출전극(12)은 원추형상을 이루게 된다.

상기와 같은 과정을 거쳐 전계방출전극(12)이 증착되므로 종래 전자빔증착기를 사용할 때와 마찬가지로 본 발명에 따른 전계방출구조의 제조방법에 있어서도 방향증착효과를 얻을 수 있으며, 나아가서 시준판(30)의 시준구멍(32)에 의한 시준효과에 의하여 정밀하게 전계방출전극(12)의 증착위치를 제어할 수 있다.

따라서 상기한 전계방출전극(12)의 원추형상 중심선(A)이 전자통과구멍(10)의 중심선(O)과 이루는 경사각(α)을 ±10°이내로 유지하도록 전계방출전극(12)을 형성하거나 상기한 전계방출전극(12)의 원추형상 정점(C)이 상기한 게이트전극(8)에 형성하는 전자통과구멍(10)의 중심선(O)으로부터 전자통과구멍(10) 지름(D)의 20% 이내의 지점에 위치하도록 균일하게 형성하는 것이 가능하다.

상기한 희생층제거공정(P7)에서는 시준판(30)을 제거한 다음 희생층(44)을 선택적으로 식각하여 제거하는 것에 의하여 분말원료층(48)도 함께 제거되어 후면기판(4)에는 캐소드전극(6)과 절연층(14) 및 게이트전극(8)과 전계방출전극(12)만 남게 된다(P8).

또 본 발명에 따른 전계방출구조의 다른 실시예는 도 7에 나타낸 바와 같이, 후면기판(4)의 내면에 한쪽 방향으로 연장되고 평행하게 배열하여 형성하는 스트라이프형상의 캐소드전극(6)과, 상기한 캐소드전극(6)의 위에 제1절연층(15)을 사이에 두고 상기한 캐소드전극(6)과 직교하는 방향으로 연장되고 평행하게 배열하여 형성하고 상기한 캐소드전극(6)과 교차하는 부분 각각에는 제1절연층(15)을 관통하여 복수의 미세한 전자통과구멍(10)을 형성하는 스트라이프형상의 게이트전극(8)과, 상기한 게이트전극(8)의 위에 제2절연층(18)을 사이에 두고 형성하고 상기한 전자통과구멍(10)에 대응하는 위치에 제2절연층(18)을 관통하여 복수의 미세한 전자통과구멍(17)을 형성하는 집속전극(16)과, 상기한 제1절연층(15)과 게이트전극(8)에 형성된 전자통과구멍(10)의 안에 위치하고 상기한 캐소드전극(6)의 위에 형성하며 상기한 게이트전극(8)에 형성되는 전자통과구멍(10)의 중심선(O)과 이루는 경사각(α)을 ±10°이내로 유지하며 중심선(A)이 형성되도록 상기한 전자통과구멍(10)에 대응하는 위치에 시준구멍(32)을 형성한 시준판(30)을 이용하는 스퍼터링법으로 형성하는 원추형상의 전계방출전극(12)을 포함한다.

상기와 같이 구성되는 본 발명에 따른 전계방출구조의 다른 실시예에 있어서 도 상기한 게이트전극(8)의 위에 제2절연층(18)과 집속전극(16)이 형성되는 것을 제외하고는 상기한 본 발명에 따른 전계방출구조의 일실시예와 마찬가지의 구성으로 이루어지므로 상세한 설명은 생략한다.

상기한 제1절연층(15) 및 제2절연층(18)은 상기한 본 발명에 따른 전계방출구조의 일실시예에 있어서 형성하는 절연층(14)과 마찬가지로, 실리콘산화막(SiOx)을 사용하며, 플라즈마화학증착법으로 형성한다.

또 상기한 집속전극(16)은 주로 탄탈륨(Ta)이나 알루미늄(Al) 등을 사용하며, 스퍼터링법으로 증착한다.

그리고 본 발명에 따른 전계방출구조의 다른 실시예에 있어서는 상기한 시준판(30)의 시준구멍(32)을 종횡비 즉 한변의 길이(B)와 높이(H)의 비를 대략 1：3 이상이 되도록 형성하는 것이 공급되는 물질의 시준효과가 충분하게 이루어지므로 바람직하다.

다음으로 상기와 같이 구성되는 본 발명에 따른 전계방출구조의 다른 실시예를 형성하는 것이 가능한 본 발명에 따른 전계방출구조의 제조방법의 다른 실시예를 도 9를 참조하여 설명한다.

도 9에 나타낸 바와 같이, 본 발명에 따른 전계방출구조의 제조방법의 다른 실시예는 후면기판(4)에 캐소드전극(6), 제1절연층(15), 게이트전극(8), 제2절연층(18), 집속전극(16)을 차례로 적층하여 형성하고 상기한 집속전극(16)의 위에 레지스트층(42)을 도포하는 레지스트도포공정(P1)과, 식각공정으로 상기한 집속전극(16)과 제2절연층(18) 및 게이트전극(8)과 제1절연층(15)에 복수의 전자통과구멍 (10), (17)을 형성하는 구멍형성공정(P2)과, 상기한 집속전극(16)의 표면을 산화시켜 희생층(44)을 형성하는 희생층형성공정(P4)과, 복수의 시준구멍(32)을 형성한 시준판(30)을 집속전극(16)의 표면 즉 희생층(44)의 표면에 놓은 상태(P5)에서 스퍼터링법으로 증착시켜 원추형상의 전계방출전극(12)을 형성하는 시준스퍼터링공정(P6)과, 상기한 희생층(44)을 제거하는 희생층제거공정(P7), (P8)을 포함한다.

상기와 같이 이루어지는 본 발명에 따른 전계방출구조의 제조방법의 다른 실시예에 있어서도 상기한 게이트전극(8)의 위에 제2절연층(18)과 집속전극(16)을 형성하고 상기한 집속전극(16)의 표면을 산화시켜 희생층(44)을 형성하는 것을 제외하고는 상기한 본 발명에 따른 전계방출구조의 제조방법의 일실시예와 마찬가지의 공정으로 이루어지므로 상세한 설명은 생략한다.

상기와 같이 이루어지는 본 발명에 따른 전계방출구조의 제조방법의 다른 실시예에 의하면, 상기한 집속전극(16)의 표면을 산화시켜 희생층(44)을 형성한 다음 이를 제거하기 때문에 상기한 집속전극(16)에 형성되는 전자통과구멍(17)의 지름이 상기한 게이트전극(8)에 형성되는 전자통과구멍(10)의 지름보다 크게 된다.

따라서 본 발명에 따른 전계방출구조의 제조방법의 다른 실시예에 의하여 제조되는 본 발명에 따른 전계방출구조의 다른 실시예를 적용한 전계방출표시장치를 구동하는 경우에 전계방출전극(12)에서 나온 전자가 집속전극(16)에서 잡히는 확률을 줄여주므로 전계방출표시장치의 고장 확률을 줄일 수 있다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

상기와 같이 이루어지는 본 발명에 따른 전계방출구조에 의하면, 전계방출전극의 원추형상 정점이 게이트전극에 형성되는 전자통과구멍의 중심선으로부터 벗어난 정도를 20% 이내로 되도록 형성하는 것이 가능하므로, 전계방출구조의 기하학적 구조 즉 전계방출전극의 기하학적 구조의 균일도가 향상되어 방출전류의 균일도가 향상된다.

따라서 본 발명에 따른 전계방출구조를 적용하여 전계방출표시장치를 제조하는 경우에 휘도의 공간적인 균일도가 향상되는 효과를 나타낸다.

또 종래의 스핀트방식 제조공정에서 희생층과 전계방출전극의 형성을 위하여 반드시 사용하는 전자빔증착기를 사용하지 않고, 본 발명에서는 양극산화법과 스퍼터링법을 사용하므로 생산성이 향상된다.

즉 전자빔증착기를 사용하여 후면기판의 전체면에 희생층과 전계방출전극을 순차적으로 형성하는 종래의 방식 대신에, 양극산화법과 시준판을 사용하는 스퍼터링법을 사용하여 후면기판의 전체면에 동시에 희생층과 전계방출전극을 형성하므로 생산성이 향상된다.

그리고 대면적의 전계방출구조를 제조하기 위한 전자빔증착기의 크기가 크고 가격이 비싼 점을 감안하면, 양극산화법과 스퍼터링법을 사용하면 원가절감을 이룰 수 있다.

더욱이 양극산화법과 시준판을 이용하는 스퍼터링법을 사용하면 전자빔증착기를 사용하는 것에 비하여 낭비되는 원료가 적으므로 원료를 절감할 수 있다.

Claims

후면기판의 내면에 한쪽 방향으로 연장되고 평행하게 배열하여 형성하는 스트라이프형상의 캐소드전극과,

상기한 캐소드전극 위에 절연층을 사이에 두고 상기한 캐소드전극과 직교하는 방향으로 연장되고 평행하게 배열하여 형성하며 상기한 캐소드전극과 교차하는 부분 각각에는 절연층을 관통하여 복수의 전자통과구멍을 형성하는 스트라이프형상의 게이트전극과,

상기한 전자통과구멍 안에 위치하고 상기한 캐소드전극 위에 형성되는 원추형상의 전계방출전극을 포함하며,

후면기판 전체에 걸쳐 모든 전계방출전극들이 상기한 전자통과구멍의 중심선과 이루는 경사각을 ±10° 이내로 유지하며 중심선이 균일하게 형성되도록 상기 원추형상의 전계방출전극은 상기한 캐소드전극과 게이트전극이 교차하는 부분에 대응하는 위치에 각각 시준구멍을 형성한 시준판을 이용하는 스퍼터링법으로 형성되는 전계방출구조.
후면기판의 내면에 한쪽 방향으로 연장되고 평행하게 배열하여 형성하는 스트라이프형상의 캐소드전극과,

상기한 캐소드전극의 위에 제1절연층을 사이에 두고 상기한 캐소드전극과 직교하는 방향으로 연장되고 평행하게 배열하여 형성하고 상기한 캐소드전극과 교차하는 부분 각각에는 제1절연층을 관통하여 복수의 전자통과구멍을 형성하는 스트라이프형상의 게이트전극과,

상기한 게이트전극의 위에 제2절연층을 사이에 두고 형성하고 상기한 전자통과구멍에 대응하는 위치에 제2절연층을 관통하여 복수의 전자통과구멍을 형성하는 집속전극과,

상기한 제1절연층과 게이트전극에 형성된 전자통과구멍 안에 위치하고 상기한 캐소드전극 위에 형성되는 원추형상의 전계방출전극을 포함하며,

후면기판 전체에 걸쳐 모든 전계방출전극들이 상기한 전자통과구멍의 중심선과 이루는 경사각을 ±10°이내로 유지하며 중심선이 균일하게 형성되도록 상기 원추형상의 전계방출전극은 상기한 캐소드전극과 게이트전극이 교차하는 부분에 대응하는 위치에 각각 시준구멍을 형성한 시준판을 이용하는 스퍼터링법으로 형성되는 전계방출구조.
후면기판의 내면에 한쪽 방향으로 연장되고 평행하게 배열하여 형성하는 스트라이프형상의 캐소드전극과,

상기한 캐소드전극의 위에 절연층을 사이에 두고 상기한 캐소드전극과 직교하는 방향으로 연장되고 평행하게 배열하여 형성하며 상기한 캐소드전극과 교차하는 부분 각각에는 절연층을 관통하여 복수의 전자통과구멍을 형성하는 스트라이프형상의 게이트전극과,

상기한 전자통과구멍 안에 위치하고 상기한 캐소드전극 위에 형성되는 원추형상의 전계방출전극을 포함하며,

후면기판 전체에 걸쳐 모든 전계방출전극들이 상기한 전자통과구멍의 중심으로부터 전자통과구멍 지름의 20% 이내에 정점이 위치하도록 균일하게 형성되도록 상기 원추형상의 전계방출전극은 상기한 캐소드전극과 게이트전극이 교차하는 부분에 대응하는 위치에 각각 시준구멍을 형성한 시준판을 이용하는 스퍼터링법으로 형성되는 전계방출구조.
후면기판의 내면에 한쪽 방향으로 연장되고 평행하게 배열하여 형성하는 스트라이프형상의 캐소드전극과,

상기한 캐소드전극의 위에 제1절연층을 사이에 두고 상기한 캐소드전극과 직교하는 방향으로 연장되고 평행하게 배열하여 형성하고 상기한 캐소드전극과 교차하는 부분 각각에는 제1절연층을 관통하여 복수의 전자통과구멍을 형성하는 스트라이프형상의 게이트전극과,

상기한 게이트전극의 위에 제2절연층을 사이에 두고 형성하고 상기한 전자통과구멍에 대응하는 위치에 제2절연층을 관통하여 복수의 전자통과구멍을 형성하는 집속전극과,

상기한 제1절연층과 게이트전극에 형성된 전자통과구멍 안에 위치하고 상기한 캐소드전극 위에 형성되는 원추형상의 전계방출전극을 포함하며,

후면기판 전체에 걸쳐 모든 전계방출전극들이 상기한 전자통과구멍의 중심으로부터 이 전자통과구멍 지름의 20% 이내에 정점이 위치하도록 균일하게 형성되도록 상기 원추형상의 전계방출전극은 상기한 캐소드전극과 게이트전극이 교차하는 부분에 대응하는 위치에 각각 시준구멍을 형성한 시준판을 이용하는 스퍼터링법으로 형성되는 전계방출구조.