KR100667361B1 - Plasma display apparatus - Google Patents
Plasma display apparatus Download PDFInfo
- Publication number
- KR100667361B1 KR100667361B1 KR1020050033292A KR20050033292A KR100667361B1 KR 100667361 B1 KR100667361 B1 KR 100667361B1 KR 1020050033292 A KR1020050033292 A KR 1020050033292A KR 20050033292 A KR20050033292 A KR 20050033292A KR 100667361 B1 KR100667361 B1 KR 100667361B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- electrode
- discharge
- sustain
- scan
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
Abstract
Description
도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 사시도.1 is a perspective view showing the structure of a typical plasma display panel.
도 2는 종래 플라즈마 표시장치의 화상 계조를 구현하는 방법을 나타낸 도.2 is a diagram illustrating a method of implementing image grayscale of a conventional plasma display device.
도 3은 종래 플라즈마 표시장치의 구동 파형을 나타낸 도.3 is a view showing driving waveforms of a conventional plasma display device.
도 4는 방전 개시 전압의 분포를 방전 전극 간의 거리에 따라 나타낸 도.4 is a diagram showing a distribution of a discharge start voltage according to a distance between discharge electrodes.
도 5는 셀 전압의 변화과정을 방전 전극 간의 거리에 따라 나타낸 도.5 is a diagram illustrating a process of changing a cell voltage according to a distance between discharge electrodes.
도 6은 본 발명의 일 실시 예에 따른 플라즈마 표시장치를 나타낸 도.6 illustrates a plasma display device according to an exemplary embodiment of the present invention.
도 7 내지 도 14는 본 발명에 따른 플라즈마 표시장치의 구동 파형들을 나타낸 도.7 to 14 show driving waveforms of the plasma display device according to the present invention;
도 15는 본 발명에 있어서 셋 업 기간 동안의 셀 전압의 변화과정을 나타낸 도.FIG. 15 is a diagram illustrating a process of changing a cell voltage during a set up period in the present invention. FIG.
본 발명은 플라즈마 표시장치에 관한 것으로, 보다 상세하게는 오 방전을 방지하는 한편, 구동효율을 향상시키는 플라즈마 표시장치에 관한 것이다.BACKGROUND OF THE
일반적으로 플라즈마 디스플레이 패널은 전면기판과 후면기판 사이에 형성된 격벽 사이의 공간이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne),헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널을 채택한 플라즈마 표시장치는 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.In general, a plasma display panel forms a unit cell with a space between partition walls formed between a front substrate and a rear substrate, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne +). A main discharge gas such as He) and an inert gas containing a small amount of xenon are filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Plasma display devices employing such plasma display panels have been spotlighted as next generation display devices because they can be made thin and light.
도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 사시도이다.1 is a perspective view showing the structure of a general plasma display panel.
도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이되는 표시 면인 전면기판(100) 및 배면을 이루는 후면기판(110)이 일정거리를 사이에 두고 평행하게 결합 된다.As shown in FIG. 1, the plasma display panel is coupled in parallel with a
전면기판(100)은 전면 글라스(101)를 기지로 하여, 하나의 방전 셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102, Y 전극) 및 서스테인 전극(103, Z 전극), 즉 투명한 ITO물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 형성된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 유전체 층(104)에 의해 덮혀지고, 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The
후면기판(110)은 후면글라스(111)를 기지로 하여 복수 개의 방전 공간 즉, 방전 셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113, X 전극)이 격벽(112)에 대해 평행하게 배치된다. 후면기판(110)의 상측 면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포 된다. 어드레스 전극(113) 및 형광체(114) 사이에는 어드레스 전극(113)을 보호하고 형광체(114)에서 방출되는 가시광선을 전면기판(100)으로 반사시키는 백색 유전체(115)가 형성된다.The
이와 같은 플라즈마 디스플레이 패널을 채택한 플라즈마 표시장치에서 화상의 계조를 구현하는 방법은 다음 도 2와 같다.A method of implementing gray levels of an image in the plasma display device employing the plasma display panel is shown in FIG. 2.
도 2는 종래 플라즈마 표시장치의 화상 계조를 구현하는 방법을 나타낸 도이다.2 is a diagram illustrating a method of implementing image grayscale of a conventional plasma display device.
도 2에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고,각 서브필드는 다시 모든 셀 들을 초기화시키기 위한 리셋 기간(RPD), 방전될 셀을 선택하기 위한 어드레스 기간(APD) 및 방전 횟수에 따라 계조를 구현하는 서스테인 기간(SPD)으로 나누어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브 필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.As shown in FIG. 2, in the conventional method of expressing a gray level of a plasma display panel, a frame is divided into several subfields having a different number of emission times, and each subfield is a reset period (RPD) for initializing all cells. ) Is divided into an address period APD for selecting a cell to be discharged and a sustain period SPD for implementing gradation according to the number of discharges. For example, when a picture is to be displayed with 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8, and eight subfields SF1 to SF8) are each divided into a reset period, an address period, and a sustain period.
각 서브 필드의 리셋 기간 및 어드레스 기간은 각 서브 필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스 방전은 어드레스 전극과 스캔 전극 사이의 전압 차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가한다. 이와 같이 각 서브 필드에서 서스테인 기간이 달라지므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다. 이러한 플라즈마 디스플레이 패널을 채택한 플라즈마 표시장치의 구동 파형을 살펴보면 다음 도 3과 같다.The reset period and the address period of each subfield are the same for each subfield. The address discharge for selecting the cell to be discharged is caused by the voltage difference between the address electrode and the scan electrode. The sustain period is increased at a rate of 2 n (n = 0, 1, 2, 3, 4, 5, 6, 7) in each subfield. As described above, since the sustain period is different in each subfield, the gray scale of the image is expressed by adjusting the sustain period of each subfield, that is, the number of sustain discharges. The driving waveform of the plasma display device employing the plasma display panel is shown in FIG. 3.
도 3은 종래 플라즈마 표시장치의 구동 파형을 나타낸 도이다.3 illustrates a driving waveform of a conventional plasma display device.
도 3에 도시된 바와 같이, 종래의 플라즈마 표시장치는 모든 셀 들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간으로 나뉘어 구동된다.As shown in FIG. 3, the conventional plasma display device is divided into a reset period for initializing all cells, an address period for selecting a cell to be discharged, and a sustain period for maintaining discharge of the selected cell.
리셋 구간에 있어서, 셋업 구간에는 모든 스캔 전극들에 상승 램프 파형이 동시에 인가된다. 이 상승 램프 파형에 의해 전 화면의 방전 셀 들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋 업 방전에 의해 어드레스 전극과 서스테인 전극 상에는 정 극성 벽 전하가 쌓이게 되며, 스캔 전극 상에는 부 극성의 벽 전하가 쌓이게 된다.In the reset period, the rising ramp waveform is simultaneously applied to all the scan electrodes in the setup period. This rising ramp waveform causes weak dark discharge in the discharge cells of the entire screen. By this setup discharge, positive wall charges accumulate on the address electrode and the sustain electrode, and negative wall charges accumulate on the scan electrode.
셋 다운 구간에는 상승 램프 파형이 공급된 후, 상승 램프 파형의 피크 전압보다 낮은 정 극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 이하의 특정 전압 레벨까지 떨어지는 하강 램프 파형이 셀 들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다.In the set-down period, after the rising ramp waveform is supplied, the falling ramp waveform begins to fall from the positive polarity voltage lower than the peak voltage of the rising ramp waveform and falls to a specific voltage level below the ground (GND) level. By causing the discharge, the wall charges excessively formed on the scan electrodes are sufficiently erased.
이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀 들 내에 균일하게 잔류한다.By this set-down discharge, wall charges such that the address discharge can stably occur remain uniformly in the cells.
어드레스 구간에는 부 극성 스캔(Scan) 신호가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 신호에 동기 되어 어드레스 전극에 정 극성의 데이터(data) 신호가 인가된다. 이 스캔 신호와 데이터 신호의 전압 차와 리셋 구간에서 생성된 벽 전압이 더해지면서 데이터 신호가 인가되는 방전 셀 내에는 어드레스 방전이 발생한다. 어드레스 방전에 의해 선택된 셀 들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된다. 서스테인 전극에는 셋 다운 구간과 어드레스 구간 동안에 스캔 전극과의 전압 차를 줄여 스캔 전극과의 오 방전이 일어나지 않도록 정 극성 전압(Vzb)이 공급된다.In the address period, a negative polarity scan signal is sequentially applied to the scan electrodes, and a data signal of a positive polarity is applied to the address electrode in synchronization with the scan signal. As the voltage difference between the scan signal and the data signal and the wall voltage generated in the reset period are added, an address discharge is generated in the discharge cell to which the data signal is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied. The sustain electrode is supplied with a positive polarity voltage Vzb during the set down period and the address period so as to reduce the voltage difference with the scan electrode so that the discharge electrode does not have an error discharge.
서스테인 구간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 신호(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가 더해지면서 매 서스테인 신호가 인가될 때마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.In the sustain period, a sustain signal Su is alternately applied to the scan electrode and the sustain electrodes. In the cell selected by the address discharge, as the wall voltage and the sustain signal in the cell are added, a sustain discharge, that is, a display discharge occurs between the scan electrode and the sustain electrode every time the sustain signal is applied.
이와 같이 함으로써 하나의 서브 필드에서의 플라즈마 표시장치의 구동과정이 완성된다.In this way, the driving process of the plasma display device in one subfield is completed.
한편, 플라즈마 표시장치의 휘도를 향상시키기 위하여 방전 전극 간의 간격을 넓혀 양 광주 영역을 확대함으로써 발광 효율을 향상시키지만, 방전 전극 간의 거리의 증가는 구동 전압의 상승을 야기하게 되고 이는 리셋 과정 중의 휘점 발생 확률을 증가시켜 오 방전을 야기하는 한편, 소모 전력량을 증가시켜 구동효율을 저하하는 원인으로 작용한다.On the other hand, in order to improve the luminance of the plasma display device, the light emitting efficiency is improved by increasing the distance between the discharge electrodes and enlarging both light-emitting regions, but increasing the distance between the discharge electrodes causes an increase in the driving voltage, which causes bright spots during the reset process. Increasing the probability causes a false discharge, while increasing the amount of power consumed acts as a cause of lowering the driving efficiency.
이러한 문제점들을 플라즈마 디스플레이 패널의 방전발생원리 및 전압마진 측정 등에 사용되는 육각 형태의 전압곡선(Vt-Curve)을 활용하여 보다 상세히 살펴본다.These problems will be described in more detail using the hexagonal voltage curve (Vt-Curve) used for the discharge generation principle and voltage margin measurement of the plasma display panel.
도 4는 방전 개시 전압의 분포를 방전 전극 간의 거리에 따라 나타낸 도이다.4 is a diagram showing the distribution of discharge start voltages according to the distance between discharge electrodes.
수평축은 서스테인 전극(Z)과 스캔 전극(Y) 간의 상대적인 전압 차를 나타내고, 수직축은 어드레스 전극(X)과 스캔 전극(Y) 간의 상대적인 전압 차를 나타낸다.The horizontal axis represents the relative voltage difference between the sustain electrode Z and the scan electrode Y, and the vertical axis represents the relative voltage difference between the address electrode X and the scan electrode Y.
육각 형태의 전압곡선 내부의 영역은 방전 셀 내부의 벽 전하들이 분포하는 지역으로 이 지역에서는 방전이 발생하지 않는다.The area inside the hexagonal voltage curve is the area where the wall charges in the discharge cell are distributed. In this area, no discharge occurs.
전압곡선의 3 사분면 면 방전 영역에 표시되는 Vf1은 스캔 전극(Y)과 서스테인 전극(Z) 간의 거리가 상대적으로 짧은 경우 스캔 전극(Y)과 서스테인 전극(Z) 간에 방전이 개시되는 전압을 나타낸다. Vf2 스캔 전극(Y)과 서스테인 전극(Z) 간의 거리가 상대적으로 긴 경우 스캔 전극(Y)과 서스테인 전극(Z) 간에 방전이 개시되는 전압을 나타낸다.Vf1 displayed in the three-quadrant discharge region of the voltage curve indicates a voltage at which discharge starts between the scan electrode Y and the sustain electrode Z when the distance between the scan electrode Y and the sustain electrode Z is relatively short. . When the distance between the Vf2 scan electrode Y and the sustain electrode Z is relatively long, the voltage at which discharge starts between the scan electrode Y and the sustain electrode Z is shown.
도 4를 통하여 알 수 있는 바와 같이, 스캔 전극(Y)과 서스테인 전극(Z) 간의 거리의 차이에 비례하여 방전 개시 전압 또한 상승한다.As can be seen from FIG. 4, the discharge start voltage also increases in proportion to the difference in distance between the scan electrode Y and the sustain electrode Z. FIG.
이를 수학 식으로 표현하면 다음 수학 식 1과 같다.This may be expressed as
, Vf1은 스캔 전극(Y)과 서스테인 전극(Z) 간의 거리가 상대적으로 짧은 경우 스캔 전극(Y)과 서스테인 전극(Z) 간에 방전이 개시되는 전압, Vf2는 스캔 전극(Y)과 서스테인 전극(Z) 간의 거리가 상대적으로 긴 경우 스캔 전극(Y)과 서스테인 전극(Z) 간에 방전이 개시되는 전압을 나타낸다., Vf1 is a voltage at which discharge is initiated between the scan electrode Y and the sustain electrode Z when the distance between the scan electrode Y and the sustain electrode Z is relatively short, and Vf2 is the scan electrode Y and the sustain electrode ( When the distance between Z is relatively long, the voltage at which the discharge starts between the scan electrode Y and the sustain electrode Z is shown.
수학식 1 및 도 4를 통하여 알 수 있는 바와 같이, 스캔 전극(Y)과 서스테인 전극(Z) 간의 거리에 따라 방전 개시 전압의 차이(△V)가 발생하는 것을 알 수 있다.As can be seen from
도 5는 스캔 전극(Y)에 상승 램프 파형이 인가되었을 때의 셀 전압의 변화과정을 방전 전극 간의 거리에 따라 나타낸 도이다.5 is a diagram illustrating a process of changing the cell voltage when the rising ramp waveform is applied to the scan electrode Y according to the distance between the discharge electrodes.
도 5에서 점 A는 서스테인 전극에 마지막 서스테인 펄스가 인가된 직후의 벽 전압을 나타낸다.In FIG. 5, point A represents the wall voltage immediately after the last sustain pulse is applied to the sustain electrode.
이후 셋 업 기간에는 스캔 전극(Y)에 정 극성의 상승 램프 파형이 공급된다. 스캔 전극(Y)에 정 극성의 상승 램프 파형이 공급되면 셀 전압은 점 A로부터 도시된 화살표의 방향을 따라 3 사분면의 면 방전 영역을 경유하여 이동한다. 여기서, 셀 전압이 3 사분면의 면 방전영역의 경계 치에 도달하게 되면 스캔 전극(Y)과 서스테인 전극(Z) 사이에서는 면 방전이 발생한다.Thereafter, a rising ramp waveform of positive polarity is supplied to the scan electrode (Y). When the rising ramp waveform of positive polarity is supplied to the scan electrode Y, the cell voltage moves along the three-quadrant surface discharge region in the direction of the arrow shown from the point A. Here, when the cell voltage reaches the boundary value of the surface discharge region of the three quadrants, the surface discharge occurs between the scan electrode Y and the sustain electrode Z.
이때, 스캔 전극(Y)과 서스테인 전극(Z) 간의 거리가 상대적으로 짧은 경우 점 A'에서 면 방전이 발생한다.At this time, when the distance between the scan electrode (Y) and the sustain electrode (Z) is relatively short, surface discharge occurs at the point A '.
반면, 스캔 전극(Y)과 서스테인 전극(Z) 간의 거리가 상대적으로 긴 경우 점 A"에서 면 방전이 발생한다.On the other hand, when the distance between the scan electrode Y and the sustain electrode Z is relatively long, surface discharge occurs at the point A ".
한편 이때, 도시된 바와 같이 점 A"는 면 방전과 대향 방전이 공존할 확률이 높은 영역으로써 의도하지 않은 스캔 전극(Y)과 어드레스 전극(X) 간의 대향 방전이 발생하여 플라즈마 표시장치의 휘도를 저하하는 한편, 오 방전을 유발하여 전체 구동과정의 불안정성을 초래하는 문제점이 있는 것이다.In this case, as shown in the drawing, the point A ″ is a region where the surface discharge and the counter discharge have a high probability of coexistence, and an undesired counter discharge between the scan electrode Y and the address electrode X is generated to increase the luminance of the plasma display device. On the other hand, there is a problem that causes an incomplete discharge and causes instability of the entire driving process.
이러한 문제점을 해결하기 위한 본 발명은 롱 갭(long gap) 구조를 갖는 플라즈마 디스플레이 패널의 구동과정에서의 오 방전을 방지하는 한편, 구동효율을 향상시키는 플라즈마 표시장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide a plasma display device which prevents erroneous discharge during a driving process of a plasma display panel having a long gap structure and improves driving efficiency.
이와 같은 목적을 달성하기 위한 본 발명의 플라즈마 표시장치는 90 ㎛ 이상 200 ㎛ 이하로 이격된 두 개의 투명 전극 상에 형성된 스캔 전극과 서스테인 전극 및 상기 전극들과 교차하는 방향으로 형성된 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 스캔 전극에 상승 램프 전압을 포함하는 셋 업 전압을 인가하는 제 1 구동부 및 스캔 전극에 셋 업 전압이 인가되는 동안 어드레스 전극에 정극성 전압을 인가하는 제 2 구동부를 포함하며, 정극성 전압의 최고치는 상기 어드레스 전극에 인가되는 데이터 펄스 전압 크기의 1 배 이상 1.5 배 이하인 것을 특징으로 한다.The plasma display device of the present invention for achieving the above object comprises a scan electrode and a sustain electrode formed on two transparent electrodes spaced apart from 90 ㎛ to 200 ㎛ and an address electrode formed in a direction crossing the electrodes A plasma display panel, a first driver applying a setup voltage including a rising ramp voltage to the scan electrode, and a second driver applying a positive voltage to the address electrode while the setup voltage is applied to the scan electrode, The maximum value of the positive voltage may be greater than or equal to 1.5 times or less than the magnitude of the data pulse voltage applied to the address electrode.
정극성 전압의 최고치는 어드레스 전극에 인가되는 데이터 펄스 전압 크기의 1 배 이상 1.5 배 이하인 것을 특징으로 한다.The maximum value of the positive voltage is characterized by being at least 1 and at most 1.5 times the magnitude of the data pulse voltage applied to the address electrode.
정극성 전압은 구형 펄스 전압 또는 램프 펄스 전압인 것을 특징으로 한다.The positive voltage may be a spherical pulse voltage or a ramp pulse voltage.
정극성 전압은 셋 업 전압보다 먼저 인가되는 것을 특징으로 한다.The positive voltage may be applied before the setup voltage.
정극성 전압은 셋 업 전압과 동기 되어 인가되는 것을 특징으로 한다.The positive voltage may be applied in synchronization with the setup voltage.
또한 본 발명에 따른 플라즈마 표시장치의 구동방법은 90 ㎛ 이상 200 ㎛ 이하로 이격된 두 개의 투명 전극 상에 형성된 스캔 전극과 서스테인 전극 및 상기 전극들과 교차하는 방향으로 형성된 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 스캔 전극에 상승 램프 전압을 포함하는 셋 업 전압을 인가하는 단계 및 스캔 전극에 셋 업 전압이 인가되는 동안 어드레스 전극에 정극성 전압을 인가하는 단계를 포함하며, 정극성 전압의 최고치는 상기 어드레스 전극에 인가되는 데이터 펄스 전압 크기의 1 배 이상 1.5 배 이하인 것을 특징으로 한다.In addition, a plasma display device driving method according to the present invention includes a scan electrode and a sustain electrode formed on two transparent electrodes spaced apart from 90 μm to 200 μm and an address electrode formed in a direction crossing the electrodes. Applying a setup voltage including a rising ramp voltage to the scan electrode of the panel and applying a positive voltage to the address electrode while the setup voltage is applied to the scan electrode, wherein the maximum value of the positive voltage is 1 to 1.5 times the magnitude of the data pulse voltage applied to the address electrode.
정극성 전압의 최고치는 어드레스 전극에 인가되는 데이터 펄스 전압 크기의 1 배 이상 1.5 배 이하인 것을 특징으로 한다. The maximum value of the positive voltage is characterized by being at least 1 and at most 1.5 times the magnitude of the data pulse voltage applied to the address electrode.
정극성 전압은 구형 펄스 전압 또는 램프 펄스 전압인 것을 특징으로 한다.The positive voltage may be a spherical pulse voltage or a ramp pulse voltage.
정극성 전압은 셋 업 전압보다 먼저 인가되는 것을 특징으로 한다.The positive voltage may be applied before the setup voltage.
정극성 전압은 셋 업 전압과 동기 되어 인가되는 것을 특징으로 한다.The positive voltage may be applied in synchronization with the setup voltage.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention;
도 6은 본 발명의 일 실시 예에 따른 플라즈마 표시장치를 나타낸 도이다.6 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.
도 6에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 플라즈마 표시장치는 90 ㎛ 이상 200 ㎛ 이하로 이격된 두 개의 투명 전극 상에 형성된 스캔 전극과 서스테인 전극 및 상기 전극들과 교차하는 방향으로 형성된 어드레스 전극을 포함하는 플라즈마 디스플레이 패널(600)과, 스캔 전극들(Y1 내지 Yn)에 상승 램프 전압을 포함하는 셋업 전압을 인가하는 제 1 구동부(63A)를 포함하는 스캔 구동부(63)와, 스캔 전극들(Y1 내지 Yn)에 셋업 전압이 인가되는 동안 어드레스 전극들(X1 내지 Xm)에 정 극성 전압을 인가하는 제 2 구동부(62A)를 포함하는 데이터 구동부(62)와, 공통 전극인 서스테인 전극(Z)을 구동하는 서스테인 구동부(64)와, 각 구동부(62,63,64)를 제어하는 타이밍 콘트롤러(61)와, 각 구동부(62,63,64)에 구동 전압을 공급하는 구동 전압 발생부(65)를 포함한다.As shown in FIG. 6, a plasma display device according to an exemplary embodiment of the present invention has a scan electrode, a sustain electrode, and a direction intersecting the electrodes and the scan electrode formed on two transparent electrodes spaced from 90 μm to 200 μm. A
플라즈마 디스플레이 패널(600)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 전면 패널에는 다수의 전극들 예를 들어, 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)이 쌍을 이뤄 형성되고, 후면 패널에는 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)과 교차되게 어드레스 전극들(X1 내지 Xm)이 형성된다.The
한편 스캔 전극의 투명 전극과 서스테인 전극의 투명 전극 간의 이격 거리는 면 스캔 전극과 서스테인 전극에 전압을 인가하여 화상 표시를 위한 면방전을 발생시키는 과정에서 양 광주 영역(positive column)을 적극적으로 활용하여 발광효율 을 높이기 위하여 90 ㎛ 이상 200 ㎛ 이하로 넓게 설정한다.On the other hand, the separation distance between the transparent electrode of the scan electrode and the transparent electrode of the scan electrode is a light emission by actively using both positive column in the process of applying a voltage to the surface scan electrode and the sustain electrode to generate a surface discharge for image display In order to increase efficiency, it is set to 90 m or more and 200 m or less.
이와 같이 스캔 전극과 서스테인 전극 간의 이격 거리를 확대한 결과, 스캔 전극과 어드레스 전극 간의 이격 거리 및 서스테인 전극과 어드레스 전극 간의 이격 거리에 비하여 상대적으로 스캔 전극과 서스테인 전극 간의 이격 거리가 대폭 확대되고 방전을 위하여 각 전극들에 인가되는 전압들도 후술하는 바와 같이 조정된다.As a result of enlarging the separation distance between the scan electrode and the sustain electrode, the separation distance between the scan electrode and the sustain electrode is considerably enlarged and discharge is relatively larger than the separation distance between the scan electrode and the address electrode and the separation distance between the sustain electrode and the address electrode. The voltages applied to the respective electrodes are also adjusted as described below.
스캔 구동부(63)는 타이밍 콘트롤러(61)의 제어 하에 리셋 기간 동안 전 화면을 초기화하기 위해 스캔 전극들(Y1 내지 Yn)에 점진적으로 상승하는 상승 램프 전압을 포함하는 셋 업 전압을 인가하는 제 1 구동부(63A)를 포함한다.The
또한 스캔 구동부(63)는 셋 업 전압이 인가된 후, 점진적으로 하강하는 하강램프 전압을 스캔 전극에 인가한다.In addition, after the setup voltage is applied, the
또한 스캔 구동부(63)는 리셋 파형이 스캔 전극들(Y1 내지 Yn)에 공급된 후 어드레스 기간 동안, 스캔 라인을 선택하기 위하여 스캔 전극(Y1 내지 Yn)에 스캔 기준 전압(-Vsc)과 스캔 펄스(-Vy)를 공급한다.In addition, the
또한 스캔 구동부(63)는 서스테인 기간 동안 어드레스 기간에서 선택된 셀에서 서스테인 방전이 일어날 수 있게 하는 서스테인 펄스를 스캔 전극들(Y1 내지 Yn)에 공급한다.In addition, the
데이터 구동부(62)는 도시하지 않은 역 감마 보정회로, 오차확산회로 등에 의해 역 감마 보정 및 오차확산 된 후, 서브 필드 맵핑 회로에 의해 미리 설정된 서브 필드 패턴에 맵핑된 데이터가 공급된다. 이 데이터 구동부(62)는 타이밍 콘트롤러(61)의 제어 하에 데이터를 샘플링하고 래치한 다음, 그 데이터를 어드레스 전극들(X1 내지 Xm)에 공급한다.The
한편, 데이터 구동부(62)는 스캔 전극에 셋 업 전압이 인가되는 동안 어드레스 전극에 정 극성 전압을 인가하는 제 2 구동부(62A)를 포함한다.The
서스테인 구동부(64)는 타이밍 콘트롤러(61)의 제어 하에 어드레스 기간 동안 정 극성의 Z-바이어스 전압(Vzb)을 서스테인 전극(Z)에 공급한 후, 서스테인 기간 동안 스캔 구동부(63)와 교대로 동작하여 서스테인 펄스를 서스테인 전극(Z)에 공급한다.The sustain
타이밍 콘트롤러(61)는 수직/수평 동기신호를 입력받고 각 구동부에 필요한 타이밍 제어신호(CTRX,CTRY,CTRZ)를 발생하고 그 타이밍 제어신호(CTRX,CTRY,CTRZ)를 해당 구동부(62,63,64)에 공급함으로써 각 구동부(62,63,64)를 제어한다. 데이터 구동부(62)에 인가되는 타이밍 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링 클럭, 래치 제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다. 스캔 구동부(63)에 인가되는 타이밍 제어신호(CTRY)에는 스캔 구동부(63) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다. 서스테인 구동부 (64)에 인가되는 타이밍 제어신호(CTRZ)에는 서스테인 구동부(64) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다.The
구동전압 발생부(65)는 서스테인 전압(Vs), Z-바이어스 전압(Vzb), 데이터 전압(Va), 스캔 전압(-Vy), 스캔 기준 전압(-Vsc) 및 리셋 기간 동안 어드레스 전극에 인가되는 정 극성 전압(Vx)등을 포함하는 각 구동부(62,63,64)에서 필요로 하는 각종 구동 전압들을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다.The driving
이하에서는 본 발명의 일 실시 예에 따른 플라즈마 표시장치의 구체적인 구동과정을 구동 파형을 나타낸 도 7과 셋 업 기간 동안의 셀 전압의 변화과정을 나타낸 도 15를 참조하여 상세히 설명한다.Hereinafter, a detailed driving process of the plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 7 showing a driving waveform and FIG. 15 showing a process of changing a cell voltage during a set-up period.
도 7은 본 발명의 일 실시 예에 따른 플라즈마 표시장치의 구동 파형을 나타낸 도이다.7 illustrates a driving waveform of the plasma display device according to an exemplary embodiment.
도 7에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 플라즈마 표시장치는 모든 셀 들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다.As shown in FIG. 7, a plasma display device according to an exemplary embodiment includes a reset period for initializing all cells, an address period for selecting a cell to be discharged, and a sustain period for maintaining discharge of the selected cell. Driven separately.
먼저 리셋 기간에 있어서,First in the reset period,
셋 업 기간에는 모든 스캔 전극들에 상승 램프 전압을 포함하는 셋 업 전압이 동시에 인가된다. 이 셋 업 전압에 의해 전 화면의 방전 셀 들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋 업 방전에 의해 어드레스 전극과 서스테인 전극 상에는 정 극성 벽 전하가 쌓이게 되며, 스캔 전극 상에는 부 극성의 벽 전하가 쌓이게 된다.In the setup period, a setup voltage including a rising ramp voltage is simultaneously applied to all scan electrodes. This setup voltage causes a weak dark discharge in the discharge cells of the entire screen. By this setup discharge, positive wall charges accumulate on the address electrode and the sustain electrode, and negative wall charges accumulate on the scan electrode.
이 과정을 보다 상세히 설명하면 다음과 같다. 즉, 셋 업 기간 동안 모든 스캔 전극에는 제 1 전압(Vs)에서 시작하여 제 2 전압(Vs+Vst)으로 소정의 기울기를 갖고 상승한 후 일정 시간 평형을 유지하다가 제 1 전압(Vs)으로 수직 하강하는 상승 램프 전압을 포함하는 셋 업 전압이 인가되고, 서스테인 전극은 그라운드를 유지하며, 어드레스 전극에는 정 극성 구형 펄스 전압(Vx)이 인가된다.This process is described in more detail as follows. That is, during the set-up period, all the scan electrodes start at the first voltage Vs and ascend to the second voltage Vs + Vst with a predetermined slope, maintain equilibrium for a predetermined time, and then fall vertically to the first voltage Vs. The setup voltage including the rising ramp voltage is applied, the sustain electrode maintains the ground, and the positive polarity square pulse voltage Vx is applied to the address electrode.
이와 같이 셋 업 기간 동안 어드레스 전극에 정 극성 구형 펄스 전압(Vx)을 인가하는 이유는 스캔 전극과 어드레스 전극 간의 이격 거리가 스캔 전극과 서스테인 전극 간의 이격 거리보다 상대적으로 짧은 점을 고려한 것이다.The reason why the positive polarity square pulse voltage Vx is applied to the address electrode during the set-up period is that the separation distance between the scan electrode and the address electrode is relatively shorter than the separation distance between the scan electrode and the sustain electrode.
다시 말해 스캔 전극과 서스테인 전극 간의 이격 거리가 대폭 확대된 롱 갭(long gap)구조의 본 발명에 있어서는 스캔 전극과 서스테인 전극 간에 방전을 발생시키기 위한 외부 인가 전압 또한 상승하게되고, 이에 따라 셋 업 기간 동안 스캔 전극과 어드레스 전극간의 오방전의 위험이 증가하는 것이다.In other words, in the present invention having a long gap structure in which the separation distance between the scan electrode and the sustain electrode is greatly expanded, an externally applied voltage for generating a discharge between the scan electrode and the sustain electrode is also increased, and thus, a setup period. The risk of erroneous discharge between the scan electrode and the address electrode is increased.
따라서 셋 업 기간 동안 스캔 전극에 정극성의 상승 램프 전압이 인가되는 동안 어드레스 전극에도 정극성의 구형 펄스 전압(Vx)을 인가함으로써 스캔 전극과 서스테인 전극 간의 전위차를 줄여 오 방전을 방지하는 것이다.Therefore, while the positive rising ramp voltage is applied to the scan electrode during the set-up period, the positive rectangular pulse voltage Vx is also applied to the address electrode to reduce the potential difference between the scan electrode and the sustain electrode to prevent mis-discharge.
이와 같이, 리셋 기간 중 셋 업 기간 동안 어드레스 전극을 방전과정에 적극적으로 참여시킴으로써 즉, 어드레스 전극에 정 극성의 구형 펄스 전압을 인가함으로써 오 방전을 방지하여 플라즈마 표시장치의 휘도를 향상시키는 한편, 구동효율을 향상시킨다.In this way, by actively participating in the discharge process during the set-up period during the reset period, that is, by applying a square pulse voltage having a positive polarity to the address electrode, the false discharge is prevented, thereby improving the brightness of the plasma display device and driving. Improve the efficiency.
이러한 플라즈마 표시장치의 방전과정을 셀 전압의 변화과정을 도시한 도 15를 참조하여 보다 상세히 살펴본다.The discharge process of the plasma display device will be described in more detail with reference to FIG. 15, which illustrates a process of changing the cell voltage.
도 15는 셋 업 기간 동안의 셀 전압의 변화과정을 나타낸 도이다.15 is a diagram illustrating a process of changing a cell voltage during a set up period.
도 15에서 A1 지점은 서스테인 전극에 마지막 서스테인 펄스가 인가된 직후의 벽전압의 상태를 나타낸다.In Fig. 15, the A1 point indicates the state of the wall voltage immediately after the last sustain pulse is applied to the sustain electrode.
이후 셋 업 기간에는 스캔 전극(Y)에 정 극성의 상승 램프 파형을 포함하는 셋업 전압이 인가되는데, 이때 어드레스 전극에 구형 펄스 전압 등과 같은 정 극성 전압을 인가하면, 셀 전압은 점 A2로 이동한다.Subsequently, during the setup period, a setup voltage including a rising ramp waveform of positive polarity is applied to the scan electrode Y. When a positive polarity voltage such as a square pulse voltage is applied to the address electrode, the cell voltage moves to the point A2. .
즉, 점 A1에서의 벽 전압과 어드레스 전극에 인가되는 정 극성의 외부 인가 전압(Vx)을 더하여 점 A2로 이동하는 것이다.That is, the wall voltage at point A1 and the externally applied voltage Vx of positive polarity applied to the address electrode are added to move to point A2.
이후 스캔 전극에 상승 램프 파형을 포함하는 셋 업 전압이 인가되면 셀 전압은 도시된 실선 화살표의 방향을 따라 이동한다.Subsequently, when a setup voltage including a rising ramp waveform is applied to the scan electrode, the cell voltage moves along the direction of the solid arrow shown.
점 A2에서의 벽 전압(Vw)과 외부에서 인가되는 셋 업 전압(Vs+Vst)의 합이 방전개시전압(Vw+V2')을 초과하는 순간 즉, 도 15의 A22 지점에서 스캔 전극과 서스테인 전극 간의 면 방전 형태의 셋 업 방전이 안정적으로 발생한다.At the moment when the sum of the wall voltage Vw at the point A2 and the setup voltage Vs + Vst applied from the outside exceeds the discharge start voltage Vw + V 2 ′, that is, at the point A22 of FIG. The setup discharge in the form of surface discharge between the sustain electrodes occurs stably.
만약 셋 업 기간 동안 어드레스 전극이 그라운드 상태로 유지된다면, 스캔 전극에 상승 램프 파형을 포함하는 셋 업 전압이 인가될 때 셀 전압은 도시된 점선 화살표의 방향을 따라 이동한다.If the address electrode remains grounded during the setup period, the cell voltage moves along the direction of the dotted line arrow when the setup voltage including the rising ramp waveform is applied to the scan electrode.
A1 지점에서의 벽 전압(Vw)과 외부에서 인가되는 셋 업 전압(Vs+Vst)의 합이 방전개시전압(Vw+V2)을 초과하는 순간 즉, 도 15의 A11 지점에서 스캔 전극과 서스테인 전극 간의 면 방전이 발생한다.The scan electrode and the sustain at the moment when the sum of the wall voltage Vw at the point A1 and the setup voltage Vs + Vst applied from the outside exceeds the discharge start voltage Vw + V 2 , that is, at the point A11 of FIG. 15. Surface discharge between the electrodes occurs.
그런데 A11 지점은 도 15에 도시된 바와 같이, 대향 방전 영역에 인접해 있기 때문에 셋 업 과정 중에 스캔 전극과 어드레스 전극 간의 의도하지 않은 대향 방전이 발생할 확률이 높은 지역이다.However, as shown in FIG. 15, the A11 point is adjacent to the counter discharge region, and thus, an area in which an unintentional counter discharge between the scan electrode and the address electrode is unintentionally generated during the setup process is high.
일반적으로 대향 방전이 발광 량이 높은 강 방전의 성질을 띠고 있는 점을 고려하면 이러한 의도하지 않은 대향 방전의 발생은 플라즈마 표시장치의 휘도를 저하시키는 주요한 요인으로 작용하는 것이다.In general, considering that the opposite discharge has the characteristics of a strong discharge having a high light emission amount, the unintentional generation of the undesired opposite discharge serves as a major factor for lowering the luminance of the plasma display device.
따라서 본 발명에 따른 플라즈마 표시장치의 구동과정에 있어서는 앞서 설명한 바와 같이 셋 업 전압이 인가되기 전에 어드레스 전극에 정 극성 구형 펄스 전압(Vx)을 인가함으로써 셋 업 과정 중의 스캔 전극과 어드레스 전극 간의 의도하지 않은 대향 방전의 발생을 방지한다.Therefore, in the driving process of the plasma display device according to the present invention, the positive polarity square pulse voltage Vx is applied to the address electrode before the setup voltage is applied, so that the scan electrode and the address electrode during the setup process are not intended. To prevent the occurrence of unopposed discharges.
즉, 스캔 전극과 서스테인 전극 간의 면 방전 발생 지점을 A11 지점에서 A22 지점으로 이동시킴으로써, 스캔 전극과 어드레스 전극 간의 의도하지 않은 대향 방전의 발생을 방지하는 것이다.That is, the surface discharge generation point between the scan electrode and the sustain electrode is moved from the point A11 to the point A22 to prevent the occurrence of unintentional counter discharge between the scan electrode and the address electrode.
또한 도 15에 도시된 바와 같이, 스캔 전극과 서스테인 전극 간의 면 방전 발생 지점을 A11 지점에서 A22 지점으로 이동시킴으로써 셋 업 방전을 발생시키기 위해 스캔 전극에 인가되는 셋 업 전압의 크기를 감소시킬 수 있다.In addition, as shown in FIG. 15, the size of the setup voltage applied to the scan electrode may be reduced by moving the surface discharge occurrence point between the scan electrode and the sustain electrode from the point A11 to the point A22. .
이를 수학 식으로 표현하면 다음 수학 식 2와 같다.This may be expressed as
V2 는 A11 지점에서 셋 업 방전을 위해 스캔 전극에 요구되는 셋 업 전압의 최소치, V2'는 A22 지점에서 셋 업 방전을 위해 스캔 전극에 요구되는 셋 업 전압의 최소치 전압이다.V 2 Is the minimum value of the setup voltage required for the scan electrode for setup discharge at point A11, and V 2 ′ is the minimum voltage of the setup voltage required for the scan electrode for setup discharge at point A22.
수학 식 2 및 도 15를 통하여 알 수 있는 바와 같이, 셋 업 전압이 인가되기 전에 어드레스 전극에 정 극성 구형 펄스 전압(Vx)을 인가하여 스캔 전극과 서스테인 전극 간의 면 방전 발생 지점을 A11 지점에서 A22 지점으로 이동시킴으로써 셋 업 방전을 발생시키기 위해 스캔 전극에 요구되는 셋 업 전압의 최소 치를 △V2 만큼 낮출 수 있다.As can be seen from
이러한 구형 펄스 전압의 크기(Vx)는 어드레스 기간 동안 어드레스 전극에 인가되는 데이터 펄스 전압 크기(Va)의 1 배 이상 1.5 배 이하로 하는 것이 바람직 하다.The magnitude Vx of the rectangular pulse voltage is preferably 1 or more and 1.5 times or less than the data pulse voltage magnitude Va applied to the address electrode during the address period.
이와 같이 셋 업 기간 중 어드레스 전극에 인가되는 정 극성 구형 펄스 전압의 크기(Vx)를 조절함으로써 보다 효율적으로 플라즈마 표시장치의 오 방전을 방지하는 한편, 구동효율을 향상시킨다.In this way, by controlling the magnitude (Vx) of the positive-polarity spherical pulse voltage applied to the address electrode during the setup period, the mis-discharge of the plasma display device can be prevented more efficiently, and the driving efficiency is improved.
이어서 하강 램프 전압이 인가되는 셋 다운 기간 동안,Then during the set down period when the falling ramp voltage is applied,
스캔 전극에 하강 램프 전압이 인가되고 서스테인 전극과 어드레스 전극은 그라운드 상태를 유지하면, 어드레스 전극의 정 극성 벽 전하는 그대로 유지하되 서스테인 전극과 스캔 전극간의 방전을 통해 서스테인 전극의 정 극성 벽 전하를 소거하며, 스캔 전극에 쌓여 있던 다량의 부 극성 전하를 서스테인 전극과 스캔 전극이 나누어 가진다.When the falling ramp voltage is applied to the scan electrode and the sustain electrode and the address electrode maintain the ground state, the positive polarity wall charge of the address electrode is maintained, but the positive polarity wall charge of the sustain electrode is erased through the discharge between the sustain electrode and the scan electrode. The sustain electrode and the scan electrode divide a large amount of negative polarity charges accumulated on the scan electrode.
이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀 들 내에 균일하게 잔류한다.By this set-down discharge, wall charges such that the address discharge can stably occur remain uniformly in the cells.
다음으로 어드레스 기간에서,Next in the address period,
어드레스 전극에 정 극성의 데이터 펄스 전압(Va), 스캔 전극에 부 극성의 스캔 펄스 전압(-Vy)이 동기 되어 인가되면, 어드레스 전극과 스캔 전극 간의 전압차(Va+Vy)와, 리셋 기간 동안 형성된 벽 전하에 의한 어드레스 전극과 스캔 전극 간의 벽 전압(Vw)이 더해지면서 어드레스 방전이 안정적으로 발생하여 표시장치의 구동마진을 확보하게 된다.When the data pulse voltage Va of positive polarity is applied to the address electrode and the scan pulse voltage of negative polarity (-Vy) is applied to the scan electrode in synchronization, the voltage difference Va + Vy between the address electrode and the scan electrode and during the reset period As the wall voltage Vw between the address electrode and the scan electrode due to the formed wall charge is added, the address discharge is stably generated to secure the driving margin of the display device.
한편, 서스테인 전극에는 어드레스 기간 동안 스캔 전극과의 전압 차를 줄여 스캔 전극과의 오 방전이 일어나지 않도록 정 극성 전압(Vzb)이 공급된다.On the other hand, the positive polarity voltage Vzb is supplied to the sustain electrode such that the voltage difference with the scan electrode is reduced during the address period so that no misdischarge occurs with the scan electrode.
다음으로 서스테인 기간에는,Next, in the sustain period,
스캔 전극과 서스테인 전극들에 교번적으로 서스테인 신호가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가 더해지면서 매 서스테인 신호가 인가될 때마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.The sustain signal is alternately applied to the scan electrode and the sustain electrodes. In the cell selected by the address discharge, as the wall voltage and the sustain signal in the cell are added, a sustain discharge, that is, a display discharge occurs between the scan electrode and the sustain electrode every time the sustain signal is applied.
한편 도 8에 도시한 바와 같이, 본 발명에 따른 플라즈마 표시장치의 구동과정에 있어서 셋 업 기간 동안 어드레스 전극에 인가하는 정 극성 구형 펄스 전압은 스캔 전극에 인가되는 셋 업 전압의 인가 시점과 동기시켜 인가하는 방안도 강구할 수 있다. As shown in FIG. 8, in the driving process of the plasma display device according to the present invention, the positive polarity square pulse voltage applied to the address electrode during the set-up period is synchronized with the application timing of the setup voltage applied to the scan electrode. Appropriate measures can also be taken.
이와 같이 스캔 전극에 그라운드에서 제 1 전압(Vs)으로 수직 상승하는 셋 업 전압이 인가되는 시점과 동기시켜 어드레스 전극에도 정 극성의 구형 펄스 전압을 인가함으로써 스캔 전극과 어드레스 전극 간의 전위차를 감소시키고 이에 따라 스캔 전극과 어드레스 전극 간의 오 방전 즉, 셋 업 기간 동안 스캔 전극과 어드레스 전극 간의 의도하지 않은 대향 방전의 발생을 저지하는 것이다.In this manner, by applying a square pulse voltage of positive polarity to the address electrode in synchronization with the time when the setup voltage rising vertically from the ground to the first voltage Vs is applied to the scan electrode, the potential difference between the scan electrode and the address electrode is reduced and thus As a result, an incorrect discharge between the scan electrode and the address electrode, that is, an unintended counter discharge between the scan electrode and the address electrode during the set up period is prevented.
또한 도 9 및 도 10에 도시한 바와 같이, 셋 업 기간 동안 어드레스 전극에 정 극성의 램프 펄스 전압을 인가하는 방안도 강구할 수 있다.In addition, as shown in FIGS. 9 and 10, a method of applying a ramp pulse voltage having a positive polarity to the address electrode during the set up period may also be devised.
셋 업 기간 동안 스캔 전극에 상승 램프 펄스 전압이 인가되는 점을 고려하여 어드레스 전극에도 스캔 전극에 인가되는 램프 전압의 기울기에 상응하는 기울기를 가진 램프 펄스 전압을 인가함으로써 스캔 전극과 어드레스 전극간의 대향 방전을 보다 효율적으로 방지하는 것이다.In consideration of the fact that the rising ramp pulse voltage is applied to the scan electrode during the set-up period, a counter pulse between the scan electrode and the address electrode is applied to the address electrode by applying a ramp pulse voltage having a slope corresponding to the slope of the ramp voltage applied to the scan electrode. To prevent them more efficiently.
또한 도 11 내지 도 14에 도시된 바와 같이, 스캔 전극에 하강 램프 전압이 인가되는 셋 다운 기간 동안 서스테인 전극에 정극성의 바이어스 전압(Vzb)을 인가하는 방안도 강구할 수 있다.11 to 14, a method of applying a positive bias voltage Vzb to the sustain electrode during the set down period during which the falling ramp voltage is applied to the scan electrode may be devised.
이와 같이 셋 다운 기간동안 서스테인 전극에 정극성의 바이어스 전압(Vzb)을 인가함으로써 스캔 전극과 서스테인 전극과의 과도한 전위차를 줄여 플라즈마 표시장치의 휘도를 향상시키는 한편, 이 후의 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하를 셀 내에 형성하는 것이다.By applying the positive bias voltage Vzb to the sustain electrode during the set-down period as described above, it is possible to reduce the excessive potential difference between the scan electrode and the sustain electrode to improve the luminance of the plasma display device and to stably generate a subsequent address discharge. The degree of wall charge is formed in the cell.
이와 같이 함으로써 하나의 서브 필드에서의 본 발명에 따른 플라즈마 표시장치의 구동과정이 완성된다.In this way, the driving process of the plasma display device according to the present invention in one subfield is completed.
이상에서 상세히 설명한 바와 같이, 본 발명은 발광효율의 향상을 위하여 투명 전극 간의 거리가 넓게 예컨데, 90 ㎛ 이상 200 ㎛ 이하로 이격된 플라즈마 디스플레이 패널을 포함하는 플라즈마 표시장치의 구동과정에 있어서, 어드레스 전극 을 셋 업 방전에 적극적으로 참여시킴으로써, 휘점 발생 등의 오 방전을 방지하여 발광효율을 향상시키는 한편, 소모전력을 절감함으로써 구동효율을 향상시키는 플라즈마 표시장치를 제공한다.As described above in detail, the present invention has a wide distance between transparent electrodes in order to improve luminous efficiency. For example, in the driving process of a plasma display device including a plasma display panel spaced apart from 90 μm to 200 μm, the address electrode By actively participating in the setup discharge, it is possible to prevent the erroneous discharge such as bright spots to improve the luminous efficiency, while reducing the power consumption to provide a plasma display device that improves the driving efficiency.
이하에서는 도 7 내지 도 15를 참조하여 본 발명에 따른 플라즈마 표시장치의 구동방법을 상세히 설명한다.Hereinafter, a driving method of the plasma display device according to the present invention will be described in detail with reference to FIGS. 7 to 15.
도 7은 본 발명의 일 실시 예에 따른 플라즈마 표시장치의 구동방법에서의 구동 파형을 나타낸 도이다.7 illustrates a driving waveform in a method of driving a plasma display device according to an exemplary embodiment of the present invention.
도 7에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 플라즈마 표시장치의 구동방법에 있어서는 모든 셀 들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다.As shown in FIG. 7, in the method of driving a plasma display device according to an exemplary embodiment, a reset period for initializing all cells, an address period for selecting a cell to be discharged, and maintaining a discharge of the selected cell are maintained. It is divided into sustain periods for driving.
먼저 리셋 기간에 있어서,First in the reset period,
셋 업 기간에는 모든 스캔 전극들에 상승 램프 전압을 포함하는 셋 업 전압이 동시에 인가된다. 이 셋 업 전압에 의해 전 화면의 방전 셀 들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋 업 방전에 의해 어드레스 전극과 서스테인 전극 상에는 정 극성 벽 전하가 쌓이게 되며, 스캔 전극 상에는 부 극성의 벽 전하가 쌓이게 된다.In the setup period, a setup voltage including a rising ramp voltage is simultaneously applied to all scan electrodes. This setup voltage causes a weak dark discharge in the discharge cells of the entire screen. By this setup discharge, positive wall charges accumulate on the address electrode and the sustain electrode, and negative wall charges accumulate on the scan electrode.
이 과정을 보다 상세히 설명하면 다음과 같다. 즉, 셋 업 기간 동안 모든 스캔 전극에는 제 1 전압(Vs)에서 시작하여 제 2 전압(Vs+Vst)으로 소정의 기울기를 갖고 상승한 후 일정 시간 평형을 유지하다가 제 1 전압(Vs)으로 수직 하강하는 상승 램프 전압을 포함하는 셋 업 전압이 인가되고, 서스테인 전극은 그라운드를 유지하며, 어드레스 전극에는 정 극성 구형 펄스 전압(Vx)이 인가된다.This process is described in more detail as follows. That is, during the set-up period, all the scan electrodes start at the first voltage Vs and ascend to the second voltage Vs + Vst with a predetermined slope, maintain equilibrium for a predetermined time, and then fall vertically to the first voltage Vs. The setup voltage including the rising ramp voltage is applied, the sustain electrode maintains the ground, and the positive polarity square pulse voltage Vx is applied to the address electrode.
이와 같이 셋 업 기간 동안 어드레스 전극에 정 극성 구형 펄스 전압(Vx)을 인가하는 이유는 스캔 전극과 어드레스 전극 간의 이격 거리가 스캔 전극과 서스테인 전극 간의 이격 거리보다 상대적으로 짧은 점을 고려한 것이다.The reason why the positive polarity square pulse voltage Vx is applied to the address electrode during the set-up period is that the separation distance between the scan electrode and the address electrode is relatively shorter than the separation distance between the scan electrode and the sustain electrode.
다시 말해 스캔 전극과 서스테인 전극 간의 이격 거리가 대폭 확대된 롱 갭(long gap)구조의 본 발명에 있어서는 스캔 전극과 서스테인 전극 간에 방전을 발생시키기 위한 외부 인가 전압 또한 상승하게되고, 이에 따라 셋 업 기간 동안 스캔 전극과 어드레스 전극간의 오방전의 위험이 증가하는 것이다.In other words, in the present invention having a long gap structure in which the separation distance between the scan electrode and the sustain electrode is greatly expanded, an externally applied voltage for generating a discharge between the scan electrode and the sustain electrode is also increased, and thus, a setup period. The risk of erroneous discharge between the scan electrode and the address electrode is increased.
따라서 셋 업 기간 동안 스캔 전극에 정극성의 상승 램프 전압이 인가되는 동안 어드레스 전극에도 정극성의 구형 펄스 전압(Vx)을 인가함으로써 스캔 전극과 서스테인 전극 간의 전위차를 줄여 오 방전을 방지하는 것이다.Therefore, while the positive rising ramp voltage is applied to the scan electrode during the set-up period, the positive rectangular pulse voltage Vx is also applied to the address electrode to reduce the potential difference between the scan electrode and the sustain electrode to prevent mis-discharge.
이와 같이, 리셋 기간 중 셋 업 기간 동안 어드레스 전극을 방전과정에 적극적으로 참여시킴으로써 즉, 어드레스 전극에 정 극성의 구형 펄스 전압을 인가함으로써 오 방전을 방지하여 플라즈마 표시장치의 휘도를 향상시키는 한편, 구동효율을 향상시킨다.In this way, by actively participating in the discharge process during the set-up period during the reset period, that is, by applying a square pulse voltage having a positive polarity to the address electrode, the false discharge is prevented, thereby improving the brightness of the plasma display device and driving. Improve the efficiency.
이러한 본 발명에 따른 플라즈마 표시장치의 구동 방법에 따른 방전과정을 셀 전압의 변화과정을 도시한 도 15를 참조하여 보다 상세히 살펴본다.The discharge process according to the driving method of the plasma display device according to the present invention will be described in more detail with reference to FIG. 15.
도 15는 셋 업 기간 동안의 셀 전압의 변화과정을 나타낸 도이다.15 is a diagram illustrating a process of changing a cell voltage during a set up period.
도 15에서 A1 지점은 서스테인 전극에 마지막 서스테인 펄스가 인가된 직후의 벽전압의 상태를 나타낸다.In Fig. 15, the A1 point indicates the state of the wall voltage immediately after the last sustain pulse is applied to the sustain electrode.
이후 셋 업 기간에는 스캔 전극(Y)에 정 극성의 상승 램프 파형을 포함하는 셋업 전압이 인가되는데, 이때 어드레스 전극에 구형 펄스 전압 등과 같은 정 극성 전압을 인가하면, 셀 전압은 점 A2로 이동한다.Subsequently, during the setup period, a setup voltage including a rising ramp waveform of positive polarity is applied to the scan electrode Y. When a positive polarity voltage such as a square pulse voltage is applied to the address electrode, the cell voltage moves to the point A2. .
즉, 점 A1에서의 벽 전압과 어드레스 전극에 인가되는 정 극성의 외부 인가 전압(Vx)을 더하여 점 A2로 이동하는 것이다.That is, the wall voltage at point A1 and the externally applied voltage Vx of positive polarity applied to the address electrode are added to move to point A2.
이후 스캔 전극에 상승 램프 파형을 포함하는 셋 업 전압이 인가되면 셀 전압은 도시된 실선 화살표의 방향을 따라 이동한다.Subsequently, when a setup voltage including a rising ramp waveform is applied to the scan electrode, the cell voltage moves along the direction of the solid arrow shown.
점 A2에서의 벽 전압(Vw)과 외부에서 인가되는 셋 업 전압(Vs+Vst)의 합이 방전개시전압(Vw+V2')을 초과하는 순간 즉, 도 15의 A22 지점에서 스캔 전극과 서스테인 전극 간의 면 방전 형태의 셋 업 방전이 안정적으로 발생한다.At the moment when the sum of the wall voltage Vw at the point A2 and the setup voltage Vs + Vst applied from the outside exceeds the discharge start voltage Vw + V 2 ′, that is, at the point A22 of FIG. The setup discharge in the form of surface discharge between the sustain electrodes occurs stably.
만약 셋 업 기간 동안 어드레스 전극이 그라운드 상태로 유지된다면, 스캔 전극에 상승 램프 파형을 포함하는 셋 업 전압이 인가될 때 셀 전압은 도시된 점선 화살표의 방향을 따라 이동한다.If the address electrode remains grounded during the setup period, the cell voltage moves along the direction of the dotted line arrow when the setup voltage including the rising ramp waveform is applied to the scan electrode.
A1 지점에서의 벽 전압(Vw)과 외부에서 인가되는 셋 업 전압(Vs+Vst)의 합이 방전개시전압(Vw+V2)을 초과하는 순간 즉, 도 15의 A11 지점에서 스캔 전극과 서스테인 전극 간의 면 방전이 발생한다.The scan electrode and the sustain at the moment when the sum of the wall voltage Vw at the point A1 and the setup voltage Vs + Vst applied from the outside exceeds the discharge start voltage Vw + V 2 , that is, at the point A11 of FIG. 15. Surface discharge between the electrodes occurs.
그런데 A11 지점은 도 15에 도시된 바와 같이, 대향 방전 영역에 인접해 있기 때문에 셋 업 과정 중에 스캔 전극과 어드레스 전극 간의 의도하지 않은 대향 방전이 발생할 확률이 높은 지역이다.However, as shown in FIG. 15, the A11 point is adjacent to the counter discharge region, and thus, an area in which an unintentional counter discharge between the scan electrode and the address electrode is unintentionally generated during the setup process is high.
일반적으로 대향 방전이 발광 량이 높은 강 방전의 성질을 띠고 있는 점을 고려하면 이러한 의도하지 않은 대향 방전의 발생은 플라즈마 표시장치의 휘도를 저하시키는 주요한 요인으로 작용하는 것이다.In general, considering that the opposite discharge has the characteristics of a strong discharge having a high light emission amount, the unintentional generation of the undesired opposite discharge serves as a major factor for lowering the luminance of the plasma display device.
따라서 본 발명에 따른 플라즈마 표시장치의 구동방법에 있어서는 앞서 설명한 바와 같이 셋 업 전압이 인가되기 전에 어드레스 전극에 정 극성 구형 펄스 전압(Vx)을 인가함으로써 셋 업 과정 중의 스캔 전극과 어드레스 전극 간의 의도하지 않은 대향 방전의 발생을 방지한다.Therefore, in the method of driving the plasma display device according to the present invention, as described above, the positive polarity square pulse voltage Vx is applied to the address electrode before the setup voltage is applied. To prevent the occurrence of unopposed discharges.
즉, 스캔 전극과 서스테인 전극 간의 면 방전 발생 지점을 A11 지점에서 A22 지점으로 이동시킴으로써, 스캔 전극과 어드레스 전극 간의 의도하지 않은 대향 방전의 발생을 방지하는 것이다.That is, the surface discharge generation point between the scan electrode and the sustain electrode is moved from the point A11 to the point A22 to prevent the occurrence of unintentional counter discharge between the scan electrode and the address electrode.
또한 도 15에 도시된 바와 같이, 스캔 전극과 서스테인 전극 간의 면 방전 발생 지점을 A11 지점에서 A22 지점으로 이동시킴으로써 셋 업 방전을 발생시키기 위해 스캔 전극에 인가되는 셋 업 전압의 크기를 감소시킬 수 있다.In addition, as shown in FIG. 15, the size of the setup voltage applied to the scan electrode may be reduced by moving the surface discharge occurrence point between the scan electrode and the sustain electrode from the point A11 to the point A22. .
이를 수학 식으로 표현하면 다음 수학 식 3과 같다.This may be expressed as Equation 3 below.
V2 는 A11 지점에서 셋 업 방전을 위해 스캔 전극에 요구되는 셋 업 전압의 최소치, V2'는 A22 지점에서 셋 업 방전을 위해 스캔 전극에 요구되는 셋 업 전압의 최소치 전압이다.V 2 is the minimum value of the setup voltage required for the scan electrode for setup discharge at point A11, and V 2 ′ is the minimum voltage of the setup voltage required for the scan electrode for setup discharge at point A22.
수학 식 3 및 도 15를 통하여 알 수 있는 바와 같이, 셋 업 전압이 인가되기 전에 어드레스 전극에 정 극성 구형 펄스 전압(Vx)을 인가하여 스캔 전극과 서스테인 전극 간의 면 방전 발생 지점을 A11 지점에서 A22 지점으로 이동시킴으로써 셋 업 방전을 발생시키기 위해 스캔 전극에 요구되는 셋 업 전압의 최소 치를 △V2 만큼 낮출 수 있다.As can be seen from Equation 3 and FIG. 15, the surface discharge occurrence point between the scan electrode and the sustain electrode is applied at the point A11 at the point A22 by applying a positive polarity square pulse voltage Vx to the address electrode before the setup voltage is applied. By moving to the point, the minimum value of the setup voltage required for the scan electrode to generate the setup discharge can be lowered by ΔV 2 .
이러한 구형 펄스 전압의 크기(Vx)는 어드레스 기간 동안 어드레스 전극에 인가되는 데이터 펄스 전압 크기(Va)의 1 배 이상 1.5 배 이하로 하는 것이 바람직하다.It is preferable that the magnitude Vx of the rectangular pulse voltage is one or more and 1.5 times or less than the data pulse voltage magnitude Va applied to the address electrode during the address period.
이와 같이 셋 업 기간 중 어드레스 전극에 인가되는 정 극성 구형 펄스 전압의 크기(Vx)를 조절함으로써 보다 효율적으로 플라즈마 표시장치의 오 방전을 방지하는 한편, 구동효율을 향상시킨다.In this way, by controlling the magnitude (Vx) of the positive-polarity spherical pulse voltage applied to the address electrode during the setup period, the mis-discharge of the plasma display device can be prevented more efficiently, and the driving efficiency is improved.
이어서 하강 램프 전압이 인가되는 셋 다운 기간 동안,Then during the set down period when the falling ramp voltage is applied,
스캔 전극에 하강 램프 전압이 인가되고 서스테인 전극과 어드레스 전극은 그라운드 상태를 유지하면, 어드레스 전극의 정 극성 벽 전하는 그대로 유지하되 서스테인 전극과 스캔 전극간의 방전을 통해 서스테인 전극의 정 극성 벽 전하를 소거하며, 스캔 전극에 쌓여 있던 다량의 부 극성 전하를 서스테인 전극과 스캔 전극이 나누어 가진다.When the falling ramp voltage is applied to the scan electrode and the sustain electrode and the address electrode maintain the ground state, the positive polarity wall charge of the address electrode is maintained, but the positive polarity wall charge of the sustain electrode is erased through the discharge between the sustain electrode and the scan electrode. The sustain electrode and the scan electrode divide a large amount of negative polarity charges accumulated on the scan electrode.
이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀 들 내에 균일하게 잔류한다.By this set-down discharge, wall charges such that the address discharge can stably occur remain uniformly in the cells.
다음으로 어드레스 기간에서,Next in the address period,
어드레스 전극에 정 극성의 데이터 펄스 전압(Va), 스캔 전극에 부 극성의 스캔 펄스 전압(-Vy)이 동기 되어 인가되면, 어드레스 전극과 스캔 전극 간의 전압차(Va+Vy)와, 리셋 기간 동안 형성된 벽 전하에 의한 어드레스 전극과 스캔 전극 간의 벽 전압(Vw)이 더해지면서 어드레스 방전이 안정적으로 발생하여 표시장치의 구동마진을 확보하게 된다.When the data pulse voltage Va of positive polarity is applied to the address electrode and the scan pulse voltage of negative polarity (-Vy) is applied to the scan electrode in synchronization, the voltage difference Va + Vy between the address electrode and the scan electrode and during the reset period As the wall voltage Vw between the address electrode and the scan electrode due to the formed wall charge is added, the address discharge is stably generated to secure the driving margin of the display device.
한편, 서스테인 전극에는 어드레스 기간 동안 스캔 전극과의 전압 차를 줄여 스캔 전극과의 오 방전이 일어나지 않도록 정 극성 전압(Vzb)이 공급된다.On the other hand, the positive polarity voltage Vzb is supplied to the sustain electrode such that the voltage difference with the scan electrode is reduced during the address period so that no misdischarge occurs with the scan electrode.
다음으로 서스테인 기간에는,Next, in the sustain period,
스캔 전극과 서스테인 전극들에 교번적으로 서스테인 신호가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가 더해지면서 매 서스테인 신호가 인가될 때마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.The sustain signal is alternately applied to the scan electrode and the sustain electrodes. In the cell selected by the address discharge, as the wall voltage and the sustain signal in the cell are added, a sustain discharge, that is, a display discharge occurs between the scan electrode and the sustain electrode every time the sustain signal is applied.
한편 도 8에 도시한 바와 같이, 본 발명에 따른 플라즈마 표시장치의 구동방법에 있어서 셋 업 기간 동안 어드레스 전극에 인가하는 정 극성 구형 펄스 전압은 스캔 전극에 인가되는 셋 업 전압의 인가 시점과 동기시켜 인가하는 방안도 강구할 수 있다. As shown in FIG. 8, in the driving method of the plasma display device according to the present invention, the positive polarity square pulse voltage applied to the address electrode during the set up period is synchronized with the application timing of the setup voltage applied to the scan electrode. Appropriate measures can also be taken.
이와 같이 스캔 전극에 그라운드에서 제 1 전압(Vs)으로 수직 상승하는 셋 업 전압이 인가되는 시점과 동기시켜 어드레스 전극에도 정 극성의 구형 펄스 전압을 인가함으로써 스캔 전극과 어드레스 전극 간의 전위차를 감소시키고 이에 따라 스캔 전극과 어드레스 전극 간의 오 방전 즉, 셋 업 기간 동안 스캔 전극과 어드레스 전극 간의 의도하지 않은 대향 방전의 발생을 저지하는 것이다.In this manner, by applying a square pulse voltage of positive polarity to the address electrode in synchronization with the time when the setup voltage rising vertically from the ground to the first voltage Vs is applied to the scan electrode, the potential difference between the scan electrode and the address electrode is reduced and thus As a result, an incorrect discharge between the scan electrode and the address electrode, that is, an unintended counter discharge between the scan electrode and the address electrode during the set up period is prevented.
또한 도 9 및 도 10에 도시한 바와 같이, 셋 업 기간 동안 어드레스 전극에 정 극성의 램프 펄스 전압을 인가하는 방안도 강구할 수 있다.In addition, as shown in FIGS. 9 and 10, a method of applying a ramp pulse voltage having a positive polarity to the address electrode during the set up period may also be devised.
셋 업 기간 동안 스캔 전극에 상승 램프 펄스 전압이 인가되는 점을 고려하여 어드레스 전극에도 스캔 전극에 인가되는 램프 전압의 기울기에 상응하는 기울기를 가진 램프 펄스 전압을 인가함으로써 스캔 전극과 어드레스 전극간의 대향 방전을 보다 효율적으로 방지하는 것이다.In consideration of the fact that the rising ramp pulse voltage is applied to the scan electrode during the set-up period, a counter pulse between the scan electrode and the address electrode is applied to the address electrode by applying a ramp pulse voltage having a slope corresponding to the slope of the ramp voltage applied to the scan electrode. To prevent them more efficiently.
또한 도 11 내지 도 14에 도시된 바와 같이, 스캔 전극에 하강 램프 전압이 인가되는 셋 다운 기간 동안 서스테인 전극에 정극성의 바이어스 전압(Vzb)을 인가하는 방안도 강구할 수 있다.11 to 14, a method of applying a positive bias voltage Vzb to the sustain electrode during the set down period during which the falling ramp voltage is applied to the scan electrode may be devised.
이와 같이 셋 다운 기간동안 서스테인 전극에 정극성의 바이어스 전압(Vzb)을 인가함으로써 스캔 전극과 서스테인 전극과의 과도한 전위차를 줄여 플라즈마 표시장치의 휘도를 향상시키는 한편, 이 후의 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하를 셀 내에 형성하는 것이다.By applying the positive bias voltage Vzb to the sustain electrode during the set-down period as described above, it is possible to reduce the excessive potential difference between the scan electrode and the sustain electrode to improve the luminance of the plasma display device and to stably generate a subsequent address discharge. The degree of wall charge is formed in the cell.
이와 같이 함으로써 하나의 서브 필드에서의 본 발명에 따른 플라즈마 표시장치의 구동방법에 의한 구동과정이 완성된다.In this way, the driving process by the driving method of the plasma display device according to the present invention in one subfield is completed.
이상에서 상세히 설명한 바와 같이, 본 발명은 발광효율의 향상을 위하여 투명 전극 간의 거리가 넓게 예컨데, 90 ㎛ 이상 200 ㎛ 이하로 이격된 플라즈마 디스플레이 패널을 포함하는 플라즈마 표시장치의 구동방법에 있어서, 어드레스 전극을 셋 업 방전에 적극적으로 참여시킴으로써, 휘점 발생 등의 오 방전을 방지하여 발광효율을 향상시키는 한편, 소모전력을 절감함으로써 구동효율을 향상시키는 플라즈마 표시장치의 구동방법을 제공한다.As described in detail above, the present invention provides a method of driving a plasma display device including a plasma display panel having a wide distance between transparent electrodes, for example, 90 μm or more and 200 μm or less, for improving luminous efficiency. By actively participating in the setup discharge, it is possible to prevent the erroneous discharge, such as bright spots to improve the luminous efficiency, while reducing the power consumption to provide a driving method of the plasma display device.
이상에서 보는 바와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지않 고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. As described above, the technical configuration of the present invention described above will be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention. .
그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the following claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.
이상에서 상세히 설명한 바와 같이, 본 발명은 어드레스 전극을 셋 업 방전에 적극적으로 참여시킴으로써, 롱 갭(long gap) 구조를 갖는 플라즈마 디스플레이 패널 구동시의 오 방전을 방지하여 발광효율을 향상시키는 한편, 소모전력을 절감함으로써 구동효율을 향상시키는 플라즈마 표시장치를 제공한다.As described in detail above, the present invention actively participates in the addressing discharge, thereby preventing erroneous discharge when driving the plasma display panel having a long gap structure, thereby improving luminous efficiency and consuming. A plasma display device for improving driving efficiency by reducing power is provided.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050033292A KR100667361B1 (en) | 2005-04-21 | 2005-04-21 | Plasma display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050033292A KR100667361B1 (en) | 2005-04-21 | 2005-04-21 | Plasma display apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100667361B1 true KR100667361B1 (en) | 2007-01-12 |
Family
ID=37867673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050033292A KR100667361B1 (en) | 2005-04-21 | 2005-04-21 | Plasma display apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100667361B1 (en) |
-
2005
- 2005-04-21 KR KR1020050033292A patent/KR100667361B1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1734499A2 (en) | Plasma display apparatus and driving method thereof | |
JP2006189847A (en) | Plasma display apparatus and driving method thereof | |
KR100747168B1 (en) | Driving Apparatus and Method for Plasma Display Panel | |
KR100667570B1 (en) | Plasma Display Panel, Apparatus, Driving Apparatus and Method thereof | |
JP2006113592A (en) | Method of driving plasma display panel | |
JP2006235574A (en) | Plasma display apparatus, driving method of the same, plasma display panel and driving gear of plasma display panel | |
KR100645783B1 (en) | Plasma display apparatus and driving method thereof | |
KR100774943B1 (en) | Plasma Display Apparatus and Driving Method thereof | |
KR100508251B1 (en) | Method and apparatus for driving plasma display panel | |
KR100747169B1 (en) | Plasma Display Apparatus and Driving Method for Plasma Display Apparatus | |
KR100793063B1 (en) | Apparatus for Plasma Display and Driving Method for Plasma Display Apparatus | |
KR20040092297A (en) | Driving method and apparatus of plasma display panel | |
KR100667361B1 (en) | Plasma display apparatus | |
EP1669973A2 (en) | Plasma display apparatus | |
KR100645792B1 (en) | Driving Apparatus of Plasma Display Panel | |
KR20070087743A (en) | Plasma display apparatus and driving method thereof | |
KR20060080825A (en) | Driving method and apparatus for plasma display panel | |
KR100705810B1 (en) | Plasma Display Apparatus | |
KR100692868B1 (en) | Plasma display Apparatus and driving method thereof | |
KR100681018B1 (en) | Plasma display apparatus and driving method thereof | |
KR100747206B1 (en) | Plasma Display Apparatus and Driving Method thereof | |
KR100727296B1 (en) | Plasma display apparatus and driving method thereof | |
KR100658343B1 (en) | Plasma display apparatus and driving method thereof | |
KR100646319B1 (en) | Plasma Display Apparatus and Driving Method thereof | |
KR100705280B1 (en) | Plasma Display Apparatus and Driving Method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101223 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |