KR100705280B1 - Plasma Display Apparatus and Driving Method thereof - Google Patents

Plasma Display Apparatus and Driving Method thereof Download PDF

Info

Publication number
KR100705280B1
KR100705280B1 KR1020050059421A KR20050059421A KR100705280B1 KR 100705280 B1 KR100705280 B1 KR 100705280B1 KR 1020050059421 A KR1020050059421 A KR 1020050059421A KR 20050059421 A KR20050059421 A KR 20050059421A KR 100705280 B1 KR100705280 B1 KR 100705280B1
Authority
KR
South Korea
Prior art keywords
sustain
pulse
electrode
period
plasma display
Prior art date
Application number
KR1020050059421A
Other languages
Korean (ko)
Other versions
KR20070003439A (en
Inventor
정진희
백동기
최성천
김우태
임종래
김태헌
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050059421A priority Critical patent/KR100705280B1/en
Publication of KR20070003439A publication Critical patent/KR20070003439A/en
Application granted granted Critical
Publication of KR100705280B1 publication Critical patent/KR100705280B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2942Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge with special waveforms to increase luminous efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 장치 및 그의 구동방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof.

이와 같은 본 발명은 서스테인 기간에 부극성 서스테인 펄스가 서로 교번적으로 인가되는 스캔전극 및 서스테인 전극과 어드레스 기간에 데이터 펄스가 인가되는 어드레스 전극이 형성된 플라즈마 디스플레이 패널, 상기 전극들에 신호를 인가하여 상기 플라즈마 디스플레이 패널을 구동시키기 위한 각각의 구동부, 및 상기 구동부를 제어하여, 상기 서스테인 기간의 마지막에 상기 부극성 서스테인 펄스보다 폭이 작은 세폭 펄스를 상기 스캔전극 또는 서스테인 전극 중 어느 한 전극에 공급하는 펄스 제어부를 포함한다.As described above, the present invention provides a plasma display panel in which a scan electrode and a sustain electrode to which negative polarity pulses are alternately applied in a sustain period and an address electrode to which a data pulse is applied in an address period are formed, and a signal is applied to the electrodes. Each driving unit for driving the plasma display panel and the driving unit are controlled to supply a narrow pulse having a width smaller than that of the negative sustain pulse to the scan electrode or the sustain electrode at the end of the sustain period. It includes a control unit.

네거티브 서스테인, 소거 펄스, 벽전하, 서스테인 전극 Negative sustain, erase pulse, wall charge, sustain electrode

Description

플라즈마 디스플레이 장치 및 그의 구동방법{Plasma Display Apparatus and Driving Method thereof}Plasma display device and driving method thereof {Plasma Display Apparatus and Driving Method}

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도.1 is a diagram showing the structure of a typical plasma display panel.

도 2는 일반적인 플라즈마 디스플이레이 패널의 화상 계조를 구현하는 방법을 나타낸 도.FIG. 2 is a diagram illustrating a method of implementing image gradation of a typical plasma display panel. FIG.

도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도.3 is a view illustrating a driving waveform according to a driving method of a conventional plasma display panel.

도 4는 종래 플라즈마 디스플레이 패널의 네거티브 서스테인 구동 방법에 따른 구동파형을 나타낸 도.4 is a view illustrating a driving waveform according to a negative sustain driving method of a conventional plasma display panel.

도 5는 본 발명에 따른 플라즈마 디스플레이 장치를 개략적으로 나타낸 도.5 schematically illustrates a plasma display device according to the present invention;

도 6은 본 발명에 따른 플라즈마 디스플레이 장치의 구동방법을 설명하기 위한 도.6 is a view for explaining a method of driving a plasma display device according to the present invention;

본 발명은 플라즈마 디스플레이 장치 및 그의 구동방법에 관한 것으로, 더욱 자세하게는 네거티브 서스테인 펄스를 사용하는 플라즈마 디스플레이 패널의 구동 시, 서스테인 기간에 인가되는 구동펄스를 개선하여 구동 특성을 향상 시킬 수 있는 플라즈마 디스플레이 장치 및 그의 구동방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof, and more particularly, to a plasma display device which can improve driving characteristics by improving driving pulses applied during a sustain period when driving a plasma display panel using a negative sustain pulse. And a driving method thereof.

일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel: 이하, PDP라 함.)은 각 전극들에 방전셀을 초기화 시키기 위한 리셋 펄스와, 방전될 셀을 선택하기 위한 어드레스 펄스, 및 방전셀의 방전을 유지시키기 위한 서스테인 펄스를 각 서브필드의 계조값에 따라 소정 횟수 인가하고, 이에 따라 발생하는 가스 방전에 의해 형광체를 발광을 이용한다. 이러한, PDP는 상술한 바와 같은 리셋, 어드레싱, 및 서스테인을, 프레임을 구성하는 각 서브필드마다, 반복하게 되는데 PDP 구동특성을 향상시키기 위해서는 상기 각 서브필드가 시작되기 전에 각 전극 측에 잔존하는 벽전하를 제거하기 위한 소거 펄스를 인가하는 것이 필요하다.In general, a plasma display panel (hereinafter referred to as a PDP) has a reset pulse for initializing a discharge cell, an address pulse for selecting a cell to be discharged, and a discharge cell for maintaining a discharge cell. Sustain pulses are applied a predetermined number of times according to the gray level values of the respective subfields, and the phosphors emit light by the gas discharge generated. The PDP repeats the above-described reset, addressing, and sustain for each subfield constituting the frame. However, in order to improve the PDP driving characteristics, a wall remaining on each electrode side before the start of each subfield is started. It is necessary to apply an erase pulse to remove the charge.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.1 illustrates a structure of a general plasma display panel.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면 패널(100)과, 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.As shown in FIG. 1, a plasma display panel includes a front panel in which a plurality of sustain electrode pairs formed by pairing a scan electrode 102 and a sustain electrode 103 are arranged on a front glass 101 that is a display surface on which an image is displayed. 100 and the rear panel 110 on which the plurality of address electrodes 113 are arranged so as to intersect the plurality of sustain electrode pairs on the rear glass 111 forming the rear surface are coupled in parallel with a predetermined distance therebetween. do.

전면 패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방 전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The front panel 100 is made of a scan electrode 102 and a sustain electrode 103, that is, a transparent electrode (a) formed of a transparent ITO material and a metal material to mutually discharge and maintain light emission of the cells in one discharge cell. The scan electrode 102 and the sustain electrode 103 provided as the bus electrode b are included in pairs. Scan electrode 102 and sustain electrode 103 are covered by one or more upper dielectric layers 104 that limit discharge current and insulate between electrode pairs, and facilitate discharge conditions on top of upper dielectric layer 104. For this purpose, a protective layer 105 on which magnesium oxide (MgO) is deposited is formed.

후면 패널(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면 패널(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.The rear panel 110 is arranged such that a plurality of discharge spaces, that is, barrier ribs 112 of a stripe type (or well type) for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 113 which perform address discharge to generate vacuum ultraviolet rays are arranged in parallel with the partition wall 112. On the upper side of the rear panel 110, R, G, and B phosphors 114 which emit visible light for image display during address discharge are coated. A lower dielectric layer 115 is formed between the address electrode 113 and the phosphor 114 to protect the address electrode 113.

이와 같은 플라즈마 디스플레이 패널에서 화상 계조를 구현하는 방법은 다음의 도 2와 같다.A method of implementing image gradation in such a plasma display panel is shown in FIG. 2.

도 2는 일반적인 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다.2 is a diagram illustrating a method of implementing image grayscale of a general plasma display panel.

도 2에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고, 각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋 기간(RPD), 방전될 셀을 선택하기 위한 어드레스 기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내 지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.As shown in FIG. 2, in the conventional method of expressing a gray level of a plasma display panel, a frame is divided into several subfields having different number of emission times, and each subfield is a reset period (RPD) for initializing all cells again. ) Is divided into an address period APD for selecting a cell to be discharged and a sustain period SPD for implementing gradation according to the number of discharges. For example, when displaying an image with 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8 as shown in FIG. Each of the fields SF1 to SF8 is divided into a reset period, an address period, and a sustain period.

각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다. 이러한 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 살펴보면 다음 도 3과 같다.The reset period and the address period of each subfield are the same for each subfield. The address discharge for selecting the cell to be discharged is caused by the voltage difference between the address electrode and the transparent electrode which is the scan electrode. The sustain period is increased at a rate of 2 n ( where n = 0, 1, 2, 3, 4, 5, 6, 7) in each subfield. In this way, since the sustain period is different in each subfield, the gray scale of the image is expressed by adjusting the sustain period of each subfield, that is, the number of sustain discharges. The driving waveforms according to the driving method of the plasma display panel are shown in FIG. 3.

도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도이다. 3 is a diagram illustrating a driving waveform according to a driving method of a conventional plasma display panel.

도 3에 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀들을 초기화 시키기 위한 리셋 기간, 방전시킬 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다.As shown in FIG. 3, the plasma display panel is driven by being divided into a reset period for initializing all cells, an address period for selecting a cell to be discharged, and a sustain period for maintaining discharge of the selected cell.

리셋 기간에 있어서, 셋업 기간(SU) 동안에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 방전이 일어난다. 이 셋업 방전에 의해 어드레스전극(X)과 서스테인전극(Z)상에는 정극성 벽전하가 쌓이게 되며, 스캔전극(Y)상에는 부극성의 벽전하가 쌓이게 된다. 셋 다운기간(SD)에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크 전압보다 낮은 정극성 전압에서부터 떨어지기 시작하여 기저전압(GND) 또는 부극성의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 인가된다. 이로인해 방전셀들 내에 미약한 소거방전이 발생되어 과도하게 형성된 벽 전하가 일부 소거되며, 이 셋 다운방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 방전셀들 내에 균일하게 잔류된다.In the reset period, the rising ramp waveform Ramp-up is simultaneously applied to all the scan electrodes Y during the setup period SU. Due to this rising ramp waveform, discharge occurs in the discharge cells of the full screen. By this setup discharge, positive wall charges are accumulated on the address electrode X and the sustain electrode Z, and negative wall charges are accumulated on the scan electrode Y. During the set down period SD, after the rising ramp waveform is supplied, the ramp ramp starts to fall from the positive voltage lower than the peak voltage of the rising ramp waveform and then falls to the base voltage GND or a specific voltage level of the negative ramp. -down) is applied. As a result, a weak erase discharge is generated in the discharge cells, so that the excessively formed wall charge is partially erased, and the wall charge enough to cause the address discharge to be stably caused by the set down discharge remains uniformly in the discharge cells. .

어드레스기간에는 부극성 스캔 펄스(Scan)가 스캔 전극들(Y)에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 초기화기간에 생성된 상기 벽 전하에 의한 벽 전압이 더해지면서 데이터펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 방전셀들 내에는 서스테인 전압이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 이때, 서스테인 전극(Z)에는 셋다운 기간과 어드레스기간 동안에 스캔 전극(Y)과의 전압차를 줄여 스캔 전극(Y)과의 오방전이 일어나지 않도록 하기 위한 정극성 직류전압(Zdc)이 공급된다.In the address period, the negative scan pulse Scan is sequentially applied to the scan electrodes Y, and the positive data pulse data is applied to the address electrodes X in synchronization with the scan pulse. An address discharge is generated in the discharge cell to which the data pulse is applied while the voltage difference between the scan pulse and the data pulse and the wall voltage caused by the wall charge generated in the initialization period are added. In the discharge cells selected by the address discharge, wall charges such that a discharge can occur when a sustain voltage is applied are formed. At this time, the positive electrode DC voltage Zdc is supplied to the sustain electrode Z to reduce the voltage difference between the scan electrode Y during the set-down period and the address period so as to prevent erroneous discharge from the scan electrode Y.

서스테인 기간에는 스캔 전극들(Y)과 서스테인 전극들(Z)에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스방전에 의해 선택된 방전셀은 방전셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극(Y)과 서스테인 전극(Z)사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.In the sustain period, a sustain pulse Su is applied to the scan electrodes Y and the sustain electrodes Z alternately. In the discharge cell selected by the address discharge, the sustain voltage, that is, the display discharge, is generated between the scan electrode Y and the sustain electrode Z every time the sustain pulse is applied as the wall voltage and the sustain pulse in the discharge cell are added.

서스테인 방전이 완료된 후에는 펄스폭과 전압레벨이 작은 램프파형(Ramp-ers)이 서스테인 전극(Z)에 공급되어 전화면의 방전셀들 내에 잔류하는 벽 전하를 소거시키게 된다.After the sustain discharge is completed, a ramp waveform (Ramp-ers) having a small pulse width and a low voltage level is supplied to the sustain electrode Z to erase the wall charge remaining in the discharge cells of the full screen.

한편, 상술한 바와 같은 플라즈마 디스플레이 장치는 서스테인 기간동안 스캔 전극(Y) 측과 서스테인 전극(Z) 측에 정극성(+)의 서스테인 펄스(sus)를 교번적으로 인가함에 따라 상대적으로 전위차가 낮은 어드레스 전극(X) 측에 양이온들이 쌓이게 된다. 이 때 전자(electron)들보다 상대적으로 무거운 양이온들이 상술한 어드레스 전극(X)이 형성된 후면 패널의 형광층(도 1의114)에 충격(ion bombardment)을 가하게 되어 플라즈마 디스플레이 장치의 수명을 단축시키는 원인이 되었다.On the other hand, the plasma display device as described above has a relatively low potential difference as the positive sustain pulse su is alternately applied to the scan electrode Y side and the sustain electrode Z side during the sustain period. Cations are accumulated on the address electrode X side. At this time, the cations, which are heavier than the electrons, exert an ion bombardment on the fluorescent layer (114 in FIG. 1) of the rear panel on which the above-described address electrode X is formed, which shortens the lifespan of the plasma display apparatus. Caused it.

이에, 최근에는 다음의 도 4에 도시된 바와 같이 상술한 서스테인 펄스(sus)를 부극성(-)의 전압 레벨을 갖도록 하여 상기 스캔 전극(Y)과 서스테인 전극(Z)이 형성된 후면 패널에 전자들이 쌓이도록 하는 네거티브 서스테인 방식의 구동이 이루어지고 있다.Recently, as shown in FIG. 4, the sustain pulse su is described above to have a negative voltage level, and electrons are formed on the rear panel on which the scan electrode Y and the sustain electrode Z are formed. Negative sustain is driven to accumulate.

도 4는 종래 플라즈마 디스플레이 패널의 네거티브 서스테인 구동 방법에 따른 구동파형을 나타낸 도이다.4 is a diagram illustrating a driving waveform according to a negative sustain driving method of a conventional plasma display panel.

도 4에 도시된 바와 같이, 서스테인 기간 동안 스캔 전극(Y)과 서스테인 전극(Z)에는 부극성의 네거티브 서스테인 펄스(-sus)가 서로 교번적으로 인가된다.  As shown in FIG. 4, a negative negative sustain pulse (-sus) is alternately applied to the scan electrode (Y) and the sustain electrode (Z) during the sustain period.

이에 따르면, 상술한 바와 같이 형광층(114)이 형성된 후면 패널(110)에는 상술한 네거티브 서스테인 펄스(-sus)에 의해 상대적으로 전자들이 쌓이게 된다. 따라서, 형광층(114)에 가해지는 충격이 감소된다. 반면, 전면 패널(100)에는 양이온이 쌓이는 과정에서, 상기 전면 패널(100) 상에 형성된 산화마그네슘(MgO) 층 (105)에 이온 충격량을 증가시켜 2차 전자(secondary electorn) 발생률을 향상시키게 된다.Accordingly, as described above, electrons are accumulated in the rear panel 110 having the fluorescent layer 114 formed by the negative sustain pulse (-sus) described above. Thus, the impact on the fluorescent layer 114 is reduced. On the other hand, in the process of accumulating cations in the front panel 100, an ion bombardment amount is increased in the magnesium oxide (MgO) layer 105 formed on the front panel 100 to improve the secondary electoral generation rate. .

즉, 형광층(114)의 손실은 방지하면서도 2차 전자 발생량을 증가시켜 플라즈마 디스플레이 장치의 수명은 증가시키고 방전 개시 전압은 낮출 수 있다는 장점이 있었다.That is, while preventing the loss of the fluorescent layer 114, the secondary electron generation amount is increased to increase the lifetime of the plasma display device and to lower the discharge start voltage.

이때, 방전 셀들의 발광을 유도 및 유지하기 위한 상술한 서스테인 기간을 거친 후 상기 각 전극(Y, Z, X) 측에 잔류하는 벽전하들을 제거하는 것이 중요하다. 상기 잔류 벽전하들을 모두 제거하여야 후속 서브프레임에서의 리셋 기간, 어드레스 기간, 및 서스테인 기간에서의 구동 마진을 향상 시킬 수 있기 때문이다.At this time, it is important to remove the wall charges remaining on each electrode (Y, Z, X) after the aforementioned sustain period for inducing and maintaining light emission of the discharge cells. This is because all the residual wall charges must be removed to improve the driving margin in the reset period, the address period, and the sustain period in the subsequent subframe.

그러나, 상술한 바와 같은 네거티브 서스테인 방식의 플라즈마 디스플레이의 구동에 있어서, 종래에는 상기 잔류 벽전하를 제거하기 위한 소거 방법이 제시되고 있지 않고 있다. 이러한 잔류 벽전하는 다음 후속 서브프레임의 리셋 기간 및 어드레스 기간에 방전특성을 저하시켜 구동 마진을 떨어뜨리는 문제점이 있었다.However, in the driving of the negative sustain type plasma display as described above, there is no conventionally proposed an erasing method for removing the residual wall charges. This residual wall charge has a problem of lowering the driving margin by lowering the discharge characteristics in the reset period and the address period of the next subsequent subframe.

따라서 본 발명은 네거티브 서스테인 방식의 플라즈마 디스플레이 패널 구동 시, 서스테인 방전 후 셀 내에 존재하는 벽전하를 원활하게 소거 시켜 다음 서브필드의 리셋 및 어드레스기간에 안정된 방전이 이루어 질 수 있는 플라즈마 디스플레이 장치 및 그의 구동방법을 제공하는데 그 목적이 있다.Accordingly, the present invention provides a plasma display device and a drive thereof capable of smoothly erasing wall charges present in a cell after sustain discharge when a negative sustain type plasma display panel is driven, and stable discharge in the next subfield reset and address period. The purpose is to provide a method.

상술한 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 장치는 서스테인 기간에 부극성 서스테인 펄스가 서로 교번적으로 인가되는 스캔전극 및 서스테인 전극과 어드레스 기간에 데이터 펄스가 인가되는 어드레스 전극이 형성된 플라즈마 디스플레이 패널, 상기 전극들에 신호를 인가하여 상기 플라즈마 디스플레이 패널을 구동시키기 위한 각각의 구동부, 및 상기 구동부를 제어하여, 상기 서스테인 기간의 마지막에 상기 부극성 서스테인 펄스보다 폭이 작은 세폭 펄스를 상기 스캔전극 또는 서스테인 전극 중 어느 한 전극에 공급하는 펄스 제어부를 포함한다.In the plasma display apparatus according to the present invention for achieving the above object, a plasma display panel having a scan electrode and a sustain electrode to which the negative sustain pulses are alternately applied to each other in the sustain period and an address electrode to which the data pulse is applied to the address period are formed. And a driving unit for driving the plasma display panel by applying a signal to the electrodes, and controlling the driving unit so that at the end of the sustain period, a narrow pulse having a width smaller than that of the negative sustain pulse is generated. And a pulse controller for supplying any one of the sustain electrodes.

상기 세폭 펄스는 상기 서스테인 기간에 스캔전극 및 서스테인 전극에 인가되는 부극성 서스테인 펄스와 동일 극성을 갖는 것을 특징으로 한다.The narrow pulse has the same polarity as the negative sustain pulse applied to the scan electrode and the sustain electrode in the sustain period.

상기 펄스 제어부는 상기 세폭 펄스의 폭을 상기 스캔 전극과 서스테인 전극 간의 갭에 비례하여 조절하는 것을 특징으로 한다.The pulse controller may adjust the width of the narrow pulse in proportion to a gap between the scan electrode and the sustain electrode.

상기 펄스 제어부는 상기 세폭 펄스의 폭을 500㎱이하로 조절하는 것을 특징으로 한다.The pulse controller is characterized in that for adjusting the width of the narrow pulse to 500 kHz or less.

상기 펄스 제어부는 상기 세폭 펄스의 전압을 상기 서스테인 기간에 스캔전극 및 서스테인 전극에 인가되는 부극성 서스테인 펄스의 전압과 동일하거나 더 크게 하는 것을 특징으로 한다.The pulse controller is characterized in that the voltage of the narrow pulse is greater than or equal to the voltage of the negative sustain pulse applied to the scan electrode and the sustain electrode in the sustain period.

본 발명에 따른 플라즈마 디스플레이 장치의 구동방법은 서스테인 기간에 스캔전극과 서스테인 전극에 교번적으로 부극성 서스테인 펄스를 인가하고, 상기 서스테인 기간의 마지막에 상기 부극성 서스테인 펄스보다 폭이 작은 세폭 펄스를 상기 스캔전극 또는 서스테인 전극 중 어느 한 전극에 공급하는 것을 특징으로 한다.In the method of driving a plasma display device according to the present invention, a negative sustain pulse is alternately applied to a scan electrode and a sustain electrode in a sustain period, and a narrow pulse having a width smaller than that of the negative sustain pulse is applied at the end of the sustain period. It is characterized in that the supply to any one of the scan electrode or the sustain electrode.

상기 세폭 펄스는 상기 서스테인 기간에 스캔전극 및 서스테인 전극에 인가되는 부극성 서스테인 펄스와 동일 극성을 갖는 것을 특징으로 한다.The narrow pulse has the same polarity as the negative sustain pulse applied to the scan electrode and the sustain electrode in the sustain period.

상기 세폭 펄스의 폭은 상기 스캔 전극과 서스테인 전극 간의 갭에 비례하여 조절되는 것을 특징으로 한다.The width of the narrow pulse is adjusted in proportion to the gap between the scan electrode and the sustain electrode.

상기 세폭 펄스의 폭은 500㎱이하로 조절되는 것을 특징으로 한다.The width of the narrow pulse is characterized in that it is adjusted to less than 500㎱.

상기 세폭 펄스의 전압은 상기 서스테인 기간에 스캔전극 및 서스테인 전극에 인가되는 부극성 서스테인 펄스의 전압과 동일하거나 더 크게 공급되는 것을 특징으로 한다.The voltage of the narrow pulse may be supplied equal to or greater than the voltage of the negative sustain pulse applied to the scan electrode and the sustain electrode in the sustain period.

이하 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치 및 그의 구동방법에 대해 상세히 설명하도록 한다.Hereinafter, a plasma display device and a driving method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도면이다.5 is a view for explaining a plasma display device of the present invention.

도 5에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치는 전술한 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X1 내지 Xm), 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)에 구동 펄스가 인가되고 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널(500)과, 플라즈마 디스플레이 패널(500)에 형성된 어드레스 전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(502)와, 스캔 전극들(Y1 내지 Yn)을 구동하기 위한 스캔 구동부(503)와, 공통전극인 서스테인 전극들(Z)을 구동하기 위한 서스테인 구동부(504)와, 플라즈마 디스플레이 패널(500) 구동 시 전술한 스캔 구동부(503) 및 서스테인 구동부(504)를 제어하여 리셋 기간에서의 리셋 펄스의 공급을 조절하고, 어드레스 기간에서의 스캔 펄스의 공급을 조절하며, 서스테인 기간의 마지막에 세폭 펄스를 공급하도록 하는 펄스 제어부(501), 및 각각의 구동부(502, 503, 504)에 필요한 구동전압을 공급하기 위한 구동전압 발생부(505)를 포함하여 이루어진다.As shown in Fig. 5, the plasma display apparatus of the present invention drives driving pulses to the address electrodes X1 to Xm, the scan electrodes Y1 to Yn, and the sustain electrode Z in the above-described reset period, address period and sustain period. Is applied and data for supplying data to the plasma display panel 500 representing an image made of a frame by the combination of at least one subfield and the address electrodes X1 to Xm formed in the plasma display panel 500. The driver 502, the scan driver 503 for driving the scan electrodes Y1 to Yn, the sustain driver 504 for driving the sustain electrodes Z serving as a common electrode, and the plasma display panel 500. In driving, the scan driver 503 and the sustain driver 504 described above are controlled to adjust the supply of the reset pulse in the reset period. A pulse control section 501 for adjusting the supply of scan pulses of the scan pulses and supplying narrow pulses at the end of the sustain period, and a driving voltage generation section for supplying driving voltages required for the respective driving sections 502, 503, and 504 ( 505).

데이터 구동부(502)에는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 서브필드 맵핑회로에 의해 각 서브필드에 맵핑된 데이터가 공급된다. 이러한 데이터 구동부(502)는 타이밍 컨트롤부(미도시)로부터의 데이터 타이밍 제어신호(CTRX)에 응답하여 데이터를 샘플링하고 래치(latch)한 다음, 그 데이터를 어드레스 전극들(X1 내지 Xm)에 공급하게 된다. 또한, 소거 기간동안 소거 펄스를 어드레스 전극(X1 내지 Xm)들에 공급한다.The data driver 502 is subjected to inverse gamma correction and error diffusion by an inverse gamma correction circuit, an error diffusion circuit, and the like not shown, and then data mapped to each subfield is supplied by the subfield mapping circuit. The data driver 502 samples and latches data in response to a data timing control signal CTRX from a timing controller (not shown), and then supplies the data to the address electrodes X1 to Xm. Done. In addition, an erase pulse is supplied to the address electrodes X1 to Xm during the erase period.

스캔 구동부(503)는 펄스 제어부(501)의 제어 하에 리셋 기간동안 리셋 펄스를 스캔 전극들(Y1 내지 Yn)에 공급하고, 어드레스 기간동안 스캔 펄스를 스캔 전극들(Y1 내지 Yn)에 공급하고, 서스테인펄스 제어부의 제어하에 서스테인 기간 동안 네거티브 서스테인 펄스를 스캔 전극들(Y1 내지 Yn)에 공급하며, 서스테인 기간 마지막에는 네거티브 서스테인 펄스의 폭보다 작은 세폭 펄스를 스캔 전극들(Y1 내지 Yn)에 공급한다.The scan driver 503 supplies the reset pulses to the scan electrodes Y1 to Yn during the reset period under the control of the pulse controller 501, and supplies the scan pulses to the scan electrodes Y1 to Yn during the address period. The negative sustain pulse is supplied to the scan electrodes Y1 to Yn during the sustain period under the control of the sustain pulse controller, and the narrow pulse smaller than the width of the negative sustain pulse is supplied to the scan electrodes Y1 to Yn at the end of the sustain period. .

서스테인 구동부(504)는 펄스 제어부의 제어 하에 어드레스 기간 동안 소정 크기의 바이어스전압을 서스테인 전극들(Z)에 공급하고, 서스테인 기간 동안 상술한 스캔 구동부(503)와 교대로 동작하여 네거티브 서스테인 펄스(-sus)를 서스테인 전극들(Z)에 공급하고 스캔구동부와 마찬가지로 서스테인 기간 마지막에는 네거티 브 서스테인 펄스의 폭보다 작은 세폭 펄스를 스캔 전극들(Y1 내지 Yn)에 공급한다.The sustain driver 504 supplies a bias voltage having a predetermined magnitude to the sustain electrodes Z during the address period under the control of the pulse controller, and alternately operates with the scan driver 503 described above during the sustain period, thereby performing a negative sustain pulse (−). sus) is supplied to the sustain electrodes Z, and like the scan driver, a narrow pulse smaller than the width of the negative sustain pulse is supplied to the scan electrodes Y1 to Yn at the end of the sustain period.

한편, 서스테인 기간의 마지막에 스캔구동부 또는 서스테인 구동부에 의해 공급되는 세폭 펄스는 스캔전극 또는 서스테인 전극 어느 한 전극에만 공급될 수 있고, 스캔전극 및 서스테인 전극 모두에 공급될 수 있다. Meanwhile, the narrow pulse supplied by the scan driver or the sustain driver at the end of the sustain period may be supplied to only one electrode of the scan electrode or the sustain electrode, and may be supplied to both the scan electrode and the sustain electrode.

펄스 제어부(501)는 리셋 기간과, 어드레스 기간과, 서스테인 기간 및 소거 기간에서 스캔 구동부(503)와, 서스테인 구동부(504), 및 데이터 구동부(502)의 동작 타이밍과 동기화를 제어하기 위한 소정의 제어신호를 상기 각 구동부(502, 503, 504)에 공급한다. 특히, 종래 기술과 차별적으로 본 발명의 펄스 제어부(501)는 네거티브 서스테인 펄스(-sus)가 인가되는 플라즈마 디스플레이 패널의 구동 특성을 향상시키기 위해, 서스테인 기간의 마지막에 부극성 서스테인 펄스와 동일 극성의 세폭 펄스를 스캔 전극(Y) 또는 서스테인 전극(Z0에 공급할 수 있도록 스캔 구동부(503) 및 서스테인 구동부(504)를 제어한다. The pulse controller 501 is configured to control operation timing and synchronization of the scan driver 503, the sustain driver 504, and the data driver 502 in the reset period, the address period, the sustain period, and the erase period. The control signal is supplied to each of the driving units 502, 503, 504. In particular, in order to improve driving characteristics of the plasma display panel to which the negative sustain pulse (-sus) is applied, the pulse control unit 501 of the present invention is different from the prior art and has the same polarity as the negative sustain pulse at the end of the sustain period. The scan driver 503 and the sustain driver 504 are controlled to supply the narrow pulse to the scan electrode Y or the sustain electrode Z0.

이러한 펄스 제어부(501)는 스캔 구동부(503) 및 서스테인 구동부(504) 내부에 구비될 수 있다.The pulse controller 501 may be provided inside the scan driver 503 and the sustain driver 504.

한편, 전술한 데이터 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 스캔 제어신호(CTRY)에는 스캔 구동부(503) 내의 에너지 회수회로(미도시)와 구동 스위치소자(미도시)의 온/오프타임을 제어하기 위한 스위치제어신호가 포함되고, 서스테인 제어신호(CTRZ)에는 서스테인 구동 부(504) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다.The data control signal CTRX described above includes a sampling clock for latching data, a latch control signal, a switch control signal for controlling the on / off time of the energy recovery circuit and the driving switch element. The scan control signal CTRY includes a switch control signal for controlling on / off time of an energy recovery circuit (not shown) and a driving switch element (not shown) in the scan driver 503, and a sustain control signal CTRZ. Includes a switch control signal for controlling the on / off time of the energy recovery circuit and the driving switch element in the sustain driver 504.

구동전압 발생부(505)는 셋업전압(Vsetup), 스캔 공통전압(Vscan-com), 스캔전압(-Vy), 서스테인전압(Vs), 데이터전압(Vd) 등을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다.The driving voltage generator 505 generates a setup voltage Vsetup, a scan common voltage Vscan-com, a scan voltage -Vy, a sustain voltage Vs, a data voltage Vd, and the like. These driving voltages may vary depending on the composition of the discharge gas or the structure of the discharge cell.

도 6은 본 발명에 따른 플라즈마 디스플레이 장치의 구동방법을 설명하기 위한 도이다. 6 is a view for explaining a method of driving a plasma display device according to the present invention.

도 6에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 장치의 구동방법은 플라즈마 디스플레이 패널의 전 화면을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다.As shown in FIG. 6, the method of driving the plasma display apparatus according to the present invention includes a reset period for initializing all screens of the plasma display panel, an address period for selecting cells, and a sustain period for maintaining discharge of the selected cells. Driven by dividing into.

먼저, 리셋구간의 셋업기간에는 모든 스캔 전극(Y)에 셋업 전압(Vset-up)까지 상승하는 정극성 램프펄스를 동시에 인가하고, 서스테인 전극(Z)에는 부극성 펄스를 인가한다. 이 때, 부극성 펄스의 전압은 이후 서스테인 기간에 공급되는 네거티브 서스테인 펄스의 전압과 동일한 전압레벨이다. 이로 인해 스캔전극과 서스테인 전극간의 전위차로 인한 전 화면의 방전셀 내에서 미약한 방전을 일으키며 벽전하를 쌓는다. First, during the setup period of the reset section, the positive ramp pulse rising up to the setup voltage Vset-up is simultaneously applied to all the scan electrodes Y, and the negative pulse is applied to the sustain electrode Z. At this time, the voltage of the negative pulse is the same voltage level as that of the negative sustain pulse supplied in the subsequent sustain period. This causes a weak discharge in the discharge cells of the entire screen due to the potential difference between the scan electrode and the sustain electrode to accumulate wall charges.

이후, 셋 다운 기간에 셋업기간에 방전셀에 과도하게 쌓인 벽전하를 소거시켜 전체 방전셀의 벽전하가 균일화 될 수 있도록 모든 스캔전극(Y)에 그라운드 레벨에서 시작하여 소정의 전압(-Vy)까지 하강하는 부극성 램프펄스를 인가하고, 동 시에 서스테인 전극에는 그라운드 레벨을 유지시킨다. 여기서 그라운드 레벨 이하 소정의 전압의 크기를 플라즈마 디스플레이 패널 특성에 따라 조절할 수 있다. 즉 셋업기간시 방전 셀내에 벽전하가 과다하게 쌓였을 경우 하강 램프의 절대치 전압을 더 크게하여 과다하게 쌓인 벽전하를 소거시키고, 벽전하가 방전 셀내에 작게 쌓일 경우 이후 어드레스 기간에 어드레스 방전이 원활히 이루어질 수 있도록 하강램프의 절대치 전압을 작게하여 가능하면 벽전하를 소거 시키지 않도록 한다.Thereafter, in the set-down period, the wall charges accumulated in the discharge cells are erased in the set-up period so that the wall charges of all the discharge cells can be uniformed, starting at the ground level on all the scan electrodes Y at a predetermined voltage (-Vy). A negative ramp pulse descending until is applied, and at the same time, the ground electrode is maintained at the sustain electrode. Here, the magnitude of the predetermined voltage below the ground level may be adjusted according to the characteristics of the plasma display panel. In other words, if the wall charges are excessively accumulated in the discharge cell during the setup period, the absolute voltage of the falling lamp is increased to eliminate the wall charges that are excessively accumulated. If the wall charges are accumulated in the discharge cell, the address discharge is smoothly performed in the address period afterwards. In order to reduce the absolute voltage of the falling lamp, do not eliminate the wall charge if possible.

어드레스 기간에는 스캔전극(Y)에 그라운드 전압 레벨보다 낮고 이후 서스테인 기간에 인가되는 부극성 서스테인 펄스의 전압(-Vs)보다 높은 스캔바이어스 전압(Vscan)을 유지하면서 부극성 스캔 펄스(-Vsp)를 공급한다. 이때, 서스테인 전극에는 그라운드 레벨로 유지된다. 또한, 어드레스 전극(X)은 스캔전극에 인가된 부극성 스캔 펄스(-Vsp)와 동기되게 데이터 펄스를 공급한다. 이에 따라 부극성 스캔펄스와 데이터 펄스의 전압 차와 리셋기간에 생성된 벽 전압이 더해지면서 데이터 펄스가 인가되는 셀 내에는 어드레스 방전이 발생된다. In the address period, the negative scan pulse (-Vsp) is applied to the scan electrode (Y) while maintaining the scan bias voltage (Vscan) lower than the ground voltage level and higher than the voltage (-Vs) of the negative sustain pulse applied in the sustain period. Supply. At this time, the sustain electrode is maintained at the ground level. In addition, the address electrode X supplies a data pulse in synchronization with the negative scan pulse -Vsp applied to the scan electrode. As a result, the voltage difference between the negative scan pulse and the data pulse and the wall voltage generated during the reset period are added, and an address discharge is generated in the cell to which the data pulse is applied.

서스테인 기간에는 스캔 전극 및 서스테인 전극에 교번적으로 부극성 서스테인 펄스(sus)가 인가한다. 이러한 부극성 서스테인 펄스는 어드레스 기간에 선택된 셀내의 벽전압에 더하여 매 부극성 서스테인 펄스가 인가될 때 마다 스캔 전극 및 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다. 이때, 어드레스 전극에는 그라운드 레벨로 유지된다.In the sustain period, a negative sustain pulse sus is alternately applied to the scan electrode and the sustain electrode. Such a negative sustain pulse causes a sustain discharge, that is, a display discharge, between the scan electrode and the sustain electrode every time a negative sustain pulse is applied in addition to the wall voltage in the cell selected in the address period. At this time, the address electrode is held at the ground level.

한편, 서스테인 기간의 마지막에는 서스테인 기간동안 인가되는 부극성 서스테인 펄스의 폭(w1)보다 좁은 세폭(w2)을 갖는 펄스가 스캔전극(Y)에 공급된다. 이 때 세폭 펄스는 도시 되어 있지 않지만 서스테인 전극(Z)에도 공급될 수 있다.On the other hand, at the end of the sustain period, a pulse having a narrow width w2 that is narrower than the width w1 of the negative sustain pulse applied during the sustain period is supplied to the scan electrode Y. In this case, the narrow pulse may be supplied to the sustain electrode Z although not shown.

이 때, 세폭 펄스의 폭은 부극성 서스테인 펄스의 1/2배 이하를 갖도록 한다. 즉, 세폭 펄스의 폭을 수치로 한정하면 500㎱이하로 하여 벽전하를 소거시킬 수 있도록 한다. 이는 세폭 펄스의 폭이 500㎱초과로 공급될 경우 세폭 펄스에 의한 방전으로 벽전하가 소거만 되지 않고 방전 후 펄스가 유지되어 셀내에 벽전하가 형성되기 때문이다.At this time, the width of the narrow pulse should be 1/2 or less of the negative sustain pulse. That is, if the width of the narrow pulse is limited to a numerical value, the wall charge can be erased to 500 mW or less. This is because when the width of the narrow pulse is more than 500 mV, the wall charge is not erased by the discharge by the narrow pulse but the pulse is maintained after the discharge to form the wall charge in the cell.

또한, 세폭 펄스의 전압은 부극성 서스테인 펄스의 전압과 동일하게 하거나 절대치 전압을 더 크게 하도록 한다. 이 때, 세폭 펄스의 전압을 부극성 서스테인 펄스의 전압보다 더 크게 하면, 세폭 펄스의 폭을 앞서 설명한 세폭 펄스의 수치한정치 중 상한치를 500㎱인 폭보다 더 좁게할 수 있다. 이는 높은 전압의 펄스를 인가하게 되면 쉽게 방전이 일어나 셀내의 벽전하를 소거 할 수 있기 때문이다. In addition, the voltage of the narrow pulse is equal to the voltage of the negative sustain pulse or the absolute voltage is made larger. At this time, if the voltage of the narrow pulse is made larger than the voltage of the negative sustain pulse, the width of the narrow pulse can be made narrower than the upper limit of the numerical limits of the narrow pulse as described above. This is because when a high voltage pulse is applied, discharge can easily occur to erase wall charges in the cell.

이와 같이 서스테인 기간의 마지막에 인가되는 세폭 펄스의 폭이나 전압은 스캔전극(Y)과 서스테인전극(Z)간의 거리에 따라 조절가능하다. 즉, 스캔전극(Y)과 서스테인 전극(Z)간의 거리가 멀어지면 멀어질수록 세폭 펄스의 폭이나 전압 역시 크게 함이 바람직하다. As such, the width or voltage of the narrow pulse applied at the end of the sustain period can be adjusted according to the distance between the scan electrode Y and the sustain electrode Z. That is, as the distance between the scan electrode (Y) and the sustain electrode (Z) increases, the width or voltage of the narrow pulse is also increased.

또한, 세폭 펄스는 서스테인 펄스의 극성과 반대 극성인 정극성으로 공급될 수 있지만 공급되는 전압원을 고려할 때 서스테인 펄스와 동일 극성으로 스캔전극 및 서스테인 전극에 공급됨이 바람직하다. Further, the narrow pulse may be supplied with a positive polarity opposite to that of the sustain pulse, but is preferably supplied to the scan electrode and the sustain electrode with the same polarity as the sustain pulse in consideration of the voltage source.

한편, 도 6에는 도시되어 있지 않지만 본 발명에 따른 플라즈마 디스플레이 장치의 구동방법은 서스테인 기간 이후 소거 기간을 두어 세폭 펄스에 의해 소거 되지 않은 벽전하를 완전히 소거할 수 있도록 램프 파형을 포함하는 소거 펄스를 공급할 수 도 있다. On the other hand, although not shown in Fig. 6, the driving method of the plasma display apparatus according to the present invention includes an erase pulse including a ramp waveform so as to completely erase the wall charges not erased by the narrow pulse by providing an erase period after the sustain period. You can also supply.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이와 같은, 본 발명의 플라즈마 디스플레이 장치 및 그의 구동방법에 의하면, 네거티브 서스테인 펄스를 이용하여 플라즈마 디스플레이 패널의 구동시 서스테인 기간 이후 셀 내에 쌓여 있는 벽전하를 효과적으로 소거하여 구동 마진 특성을 향상 시킬 수 있는 효과가 있다.As described above, according to the plasma display device and the driving method thereof, a negative sustain pulse is used to effectively erase the wall charges accumulated in the cell after the sustain period during driving of the plasma display panel, thereby improving driving margin characteristics. There is.

Claims (10)

서스테인 기간에 부극성 서스테인 펄스가 서로 교번적으로 인가되는 스캔전극 및 서스테인 전극과 어드레스 기간에 데이터 펄스가 인가되는 어드레스 전극이 형성된 플라즈마 디스플레이 패널;A plasma display panel including a scan electrode and a sustain electrode to which the negative sustain pulses are alternately applied in the sustain period, and an address electrode to which the data pulse is applied in the address period; 상기 전극들에 신호를 인가하여 상기 플라즈마 디스플레이 패널을 구동시키기 위한 각각의 구동부; 및 Respective driving units for driving the plasma display panel by applying a signal to the electrodes; And 상기 구동부를 제어하여, 상기 서스테인 기간의 마지막에 상기 부극성 서스테인 펄스의 폭보다 0.5 배 이하의 폭을 갖고, 상기 부극성 서스테인 펄스의 전압 보다 큰 전압을 갖는 세폭 펄스를 상기 스캔전극 또는 서스테인 전극 중 어느 한 전극에 공급하는 펄스 제어부By controlling the driving unit, at the end of the sustain period, a narrow pulse having a width less than or equal to 0.5 times the width of the negative sustain pulse and having a voltage larger than the voltage of the negative sustain pulse is selected from among the scan electrode or the sustain electrode. Pulse control unit to supply to either electrode 를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device comprising a. 제 1항에 있어서,The method of claim 1, 상기 세폭 펄스는 상기 서스테인 기간에 스캔전극 및 서스테인 전극에 인가되는 부극성 서스테인 펄스와 동일 극성을 갖는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the narrow pulse has the same polarity as that of the negative sustain pulse applied to the scan electrode and the sustain electrode in the sustain period. 제 1항에 있어서,The method of claim 1, 상기 펄스 제어부는 The pulse controller 상기 세폭 펄스의 폭을 상기 스캔 전극과 서스테인 전극 간의 갭에 비례하여 조절하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And controlling the width of the narrow pulse in proportion to a gap between the scan electrode and the sustain electrode. 제 1항 또는 제 3항에 있어서,The method according to claim 1 or 3, 상기 펄스 제어부는 상기 세폭 펄스의 폭을 500㎱이하로 조절하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the pulse controller controls the width of the narrow pulse to 500 mW or less. 삭제delete 서스테인 기간에 스캔전극과 서스테인 전극에 교번적으로 부극성 서스테인 펄스를 인가하는 플라즈마 디스플레이 장치의 구동방법에 있어서,In the driving method of the plasma display apparatus for applying a negative sustain pulse alternately to the scan electrode and the sustain electrode in the sustain period, 상기 서스테인 기간의 마지막에 상기 부극성 서스테인 펄스의 폭보다 0.5 배 이하의 폭을 갖고, 상기 부극성 서스테인 펄스의 전압 보다 큰 전압을 갖는 세폭 펄스를 상기 스캔전극 또는 서스테인 전극 중 어느 한 전극에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.At the end of the sustain period, a narrow pulse having a width less than or equal to 0.5 times the width of the negative sustain pulse and having a voltage greater than the voltage of the negative sustain pulse is supplied to any one of the scan electrode and the sustain electrode. A driving method of a plasma display device, characterized in that. 제 6항에 있어서,The method of claim 6, 상기 세폭 펄스는 상기 서스테인 기간에 스캔전극 및 서스테인 전극에 인가 되는 부극성 서스테인 펄스와 동일 극성을 갖는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.And the narrow pulse has the same polarity as that of the negative sustain pulse applied to the scan electrode and the sustain electrode in the sustain period. 제 6항에 있어서,The method of claim 6, 상기 세폭 펄스의 폭은 상기 스캔 전극과 서스테인 전극 간의 갭에 비례하여 조절되는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.And the width of the narrow pulse is adjusted in proportion to the gap between the scan electrode and the sustain electrode. 제 6항 또는 제 8항에 있어서,The method according to claim 6 or 8, 상기 세폭 펄스의 폭은 500㎱이하로 조절되는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.And the width of the narrow pulse is controlled to 500 mW or less. 삭제delete
KR1020050059421A 2005-07-01 2005-07-01 Plasma Display Apparatus and Driving Method thereof KR100705280B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050059421A KR100705280B1 (en) 2005-07-01 2005-07-01 Plasma Display Apparatus and Driving Method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050059421A KR100705280B1 (en) 2005-07-01 2005-07-01 Plasma Display Apparatus and Driving Method thereof

Publications (2)

Publication Number Publication Date
KR20070003439A KR20070003439A (en) 2007-01-05
KR100705280B1 true KR100705280B1 (en) 2007-04-12

Family

ID=37870294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050059421A KR100705280B1 (en) 2005-07-01 2005-07-01 Plasma Display Apparatus and Driving Method thereof

Country Status (1)

Country Link
KR (1) KR100705280B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003295814A (en) * 2002-03-29 2003-10-15 Nec Corp Method of driving ac type plasma display panel
KR100441694B1 (en) * 2000-02-28 2004-07-27 미쓰비시덴키 가부시키가이샤 Plasma display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441694B1 (en) * 2000-02-28 2004-07-27 미쓰비시덴키 가부시키가이샤 Plasma display device
JP2003295814A (en) * 2002-03-29 2003-10-15 Nec Corp Method of driving ac type plasma display panel

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1004416940000 *
15295814 *

Also Published As

Publication number Publication date
KR20070003439A (en) 2007-01-05

Similar Documents

Publication Publication Date Title
JP2006268044A (en) Plasma display device and method of driving the same
KR101108475B1 (en) Plasma Display Apparatus
KR100747168B1 (en) Driving Apparatus and Method for Plasma Display Panel
KR100784543B1 (en) Plasma Display Apparatus and Driving Method thereof
JP2006011459A5 (en)
JP2006011459A (en) Plasma display apparatus and driving method thereof
JP5046655B2 (en) Plasma display device
KR100774943B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100793063B1 (en) Apparatus for Plasma Display and Driving Method for Plasma Display Apparatus
KR100747269B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100705280B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100658395B1 (en) Plasma display apparatus and driving method thereof
KR100658343B1 (en) Plasma display apparatus and driving method thereof
KR100738222B1 (en) Apparatus and method of driving plasma display panel
KR100658357B1 (en) Plasma display apparatus and driving method thereof
KR20060080825A (en) Driving method and apparatus for plasma display panel
KR20070087743A (en) Plasma display apparatus and driving method thereof
KR20070004391A (en) Plasma display apparatus and driving method thereof
EP1939843A1 (en) Plasma display apparatus and driving method thereof
KR100681018B1 (en) Plasma display apparatus and driving method thereof
KR100727298B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100589245B1 (en) Method and apparatus for driving plasma display panel
KR100656710B1 (en) Plasma display apparatus and driving method thereof
KR100757546B1 (en) Plasma Display Apparatus and Driving Method of the Same
KR100667234B1 (en) Plasma display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee