KR100666354B1 - Semiconductor apparatus performing a photo lithographic process - Google Patents

Semiconductor apparatus performing a photo lithographic process Download PDF

Info

Publication number
KR100666354B1
KR100666354B1 KR1020050054533A KR20050054533A KR100666354B1 KR 100666354 B1 KR100666354 B1 KR 100666354B1 KR 1020050054533 A KR1020050054533 A KR 1020050054533A KR 20050054533 A KR20050054533 A KR 20050054533A KR 100666354 B1 KR100666354 B1 KR 100666354B1
Authority
KR
South Korea
Prior art keywords
substrate
processing unit
processing
buffer
semiconductor manufacturing
Prior art date
Application number
KR1020050054533A
Other languages
Korean (ko)
Other versions
KR20060134656A (en
Inventor
박광신
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020050054533A priority Critical patent/KR100666354B1/en
Publication of KR20060134656A publication Critical patent/KR20060134656A/en
Application granted granted Critical
Publication of KR100666354B1 publication Critical patent/KR100666354B1/en

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/708Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70975Assembly, maintenance, transport or storage of apparatus
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/162Coating on a rotating support, e.g. using a whirler or a spinner
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2022Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • G03F7/2028Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/30Imagewise removal using liquid means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/6715Apparatus for applying a liquid, a resin, an ink or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers

Abstract

본 발명은 반도체 제조 공정 중에서 도포 공정과 현상 공정을 갖는 포토리소그라피 공정을 위한 반도체 제조장치에 관한 것으로, 본 발명의 반도체 제조 장치는 공정 진행방향으로부터 웨이퍼가 로딩 및 언로딩되는 인덱서(IND;Index), 제1멀티버퍼부, 스핀 코터 처리부, 제2멀티버퍼부, 스핀 디벨로퍼 처리부, 제 3 멀티버퍼부, 에지노광 처리부, 노광 유닛으로 이루어지며, 각각의 처리부 중심에는 반송로봇(TR1,TR2,IFR)이 배치되어 있다. 제 1-3 멀티버퍼부 각각은 2개가 나란히 배치된 버퍼유닛을 포함하며, 이들 한 쌍의 버퍼유닛은 기판이 처리부들 각각으로 진입하기 위한 기판 인수 인계 과정에서 기판에 대한 소정의 열처리가 이루어질 수 있도록 구성될 수 있다BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus for a photolithography process having a coating process and a developing process in a semiconductor manufacturing process. The semiconductor manufacturing apparatus of the present invention includes an indexer (IND; Index) in which a wafer is loaded and unloaded from a process progress direction. And a first multi-buffer part, a spin coater processing part, a second multi-buffer part, a spin developer processing part, a third multi-buffer part, an edge exposure processing part, and an exposure unit. ) Is arranged. Each of the first to third multi-buffer units includes two buffer units arranged side by side, and the pair of buffer units may be subjected to a predetermined heat treatment on the substrate during the substrate takeover process for entering the substrates into the processing units. Can be configured to

Description

포토리소그라피 공정을 위한 반도체 제조장치{Semiconductor apparatus performing a photo lithographic process}Semiconductor apparatus performing a photo lithographic process

도 1은 본 발명의 실시예에 따른 포토리소그라피 공정을 위한 반도체 제조장치를 보여주는 평면 구성도;1 is a plan view showing a semiconductor manufacturing apparatus for a photolithography process according to an embodiment of the present invention;

도 2는 도 1에서 각 처리부의 프로세스 유닛들을이적층 배치된 예를 보여주는 반도체 제조장치의 평면 구성도;FIG. 2 is a planar configuration diagram of a semiconductor manufacturing apparatus showing an example in which process units of each processing unit are stacked in FIG. 1; FIG.

도 3은 도 1에 도시된 포토리소그라피 공정을 위한 반도체 제조장치의 측면 구성도;3 is a side configuration diagram of a semiconductor manufacturing apparatus for the photolithography process shown in FIG.

도 4는 버퍼 유닛의 평면 구성도;4 is a plan view of the buffer unit;

도 5 내지 도 7은 각 처리부들의 배치를 다양하게 변경한 포토리소그라피 공정을 위한 반도체 제조장치의 평면 구성도들이다. 5 to 7 are planar configuration diagrams of a semiconductor manufacturing apparatus for a photolithography process in which the arrangement of each processing unit is variously changed.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

110 : 인덱서110: indexer

112 : 스핀 코터 처리부112: spin coater processing unit

114 : 스핀 디베롤퍼 처리부114: spin developer processing unit

116 : 에지 노광 처리부116: edge exposure processing unit

120 : 멀티버퍼부120: multi-buffer portion

122 : 버퍼 유닛 122: buffer unit

본 반도체 제조장치에 관한 것으로, 좀 더 구체적으로는 반도체 제조 공정 중에서 도포 공정과 현상 공정을 갖는 포토리소그라피 공정을 위한 반도체 제조장치에 관한 것이다. The present invention relates to a semiconductor manufacturing apparatus, and more particularly, to a semiconductor manufacturing apparatus for a photolithography process having a coating step and a developing step in a semiconductor manufacturing step.

반도체 제조 공정은 다양한 방법이 적용되는 공정들을 사용하여 반도체 기판(semiconductor substrate), 유리 기판(glass substrate) 또는 액정 패널(liquid crystal panel) 등과 같은 기판(substrate) 상에 원하는 전자 회로를 형성한다. 반도체 제조공정에서 포토리소그라피 공정(photolithography)은 크게 감광액 도포 공정, 노광 공정 그리고 현상 공정으로 이루어진다. The semiconductor manufacturing process uses processes to which various methods are applied to form a desired electronic circuit on a substrate such as a semiconductor substrate, a glass substrate, or a liquid crystal panel. In the semiconductor manufacturing process, photolithography is largely composed of a photoresist coating process, an exposure process, and a developing process.

기존의 포토리소그라피 공정을 위한 반도체 제조 단계 중에 약간의 단계는 기판 등의 반도체 기판 재료를 베이킹 하는 단계와, 계속적으로 이를 냉각시키는 단계를 필요로 한다. Some of the semiconductor manufacturing steps for existing photolithography processes require baking semiconductor substrate materials, such as substrates, and subsequently cooling them.

예를 들어, 반도체 제조의 포토리소그라피 처리 공정은 베이킹 및 냉각, 또는 열 사이클링을 필요로 한다. 본 발명에 따른 일체식 회로 분야에 적합한 고 품질의 기판을 생성하기 위해서는, 열 사이클링 중에 기판의 온도는 베이크 및 냉각 주기의 일시적인 온도 프로파일, 및 기판을 가로지른 온도의 균일도에 대해 정확하게 제어되어져야 한다. For example, photolithographic processing processes in semiconductor manufacturing require baking and cooling, or thermal cycling. In order to produce a high quality substrate suitable for the field of integrated circuits according to the invention, the temperature of the substrate during thermal cycling must be precisely controlled with respect to the temporal temperature profile of the bake and cooling cycles and the uniformity of the temperature across the substrate. .

일반적으로 포토리소그라피 처리 공정에서 기판을 베이킹하고 냉각하기 위한 방법은 먼저 30 초 내지 90초 사이의 시간동안 70도 내지 250도 사이의 온도에서 기판을 베이킹한다. 기판을 베이킹 한 후에, 기판은 0도 내지 30도 사이의 온도로 냉각되는 냉각 플레이트로 반송로봇에 의해 이동된다. In general, a method for baking and cooling a substrate in a photolithography process first bakes the substrate at a temperature between 70 degrees and 250 degrees for a time between 30 seconds and 90 seconds. After baking the substrate, the substrate is moved by the carrier robot to a cooling plate cooled to a temperature between 0 degrees and 30 degrees.

그러나, 전술한 설비에는 몇 가지 단점을 갖는다. However, the above mentioned installation has some disadvantages.

첫째, 포토리소그라피 처리 설비에서의 가열과 냉각 처리를 개별로 행하는 베이크 유닛(HP(히팅 플레이트), CP(쿨링 플레이트))들은 공정 진행 조건에 따라 상하로 배치되고, 각 유닛에 대한 기판 반입 및 반출은 이송통로에 설치된 반송로봇에 의해 행하여진다. 그러다 보니, 반송로봇에 많은 부하가 걸림으로써 처리시간(tact time) 관리가 어렵고 또한 로봇의 스피드를 올리는데도 한계점에 도달되어 공정 처리량이 떨어지는 현상이 발생되고 있다. First, baking units (HP (heating plate), CP (cooling plate)) which individually perform heating and cooling treatments in the photolithography processing facility are arranged up and down according to the process progress conditions, and the substrate loading and unloading for each unit is carried out. Is carried out by a transport robot installed in the transport passage. Therefore, it is difficult to manage the tact time due to the heavy load on the transport robot, and the process throughput is lowered because the limit is reached even when the speed of the robot is increased.

둘째, 포토리소그라피 처리 설비에서는 반송로봇들간의 기판 인계가 버퍼 플레이트를 통해 이루어지기 때문에, 반송로봇이 버퍼 플레이트로부터 기판을 인수 또는 인계하는 작업이 추가되어 반송로봇의 이송 부하를 줄이는데 전혀 도움이 되지 못하고 있다. Second, in the photolithography processing facility, since the transfer of the substrate between the transfer robots is performed through the buffer plate, the transfer robot takes over or takes over the substrate from the buffer plate, which does not help to reduce the transfer load of the transfer robot. have.

셋째, 히팅 플레이트에서 가열처리된 기판은 신속하게 냉각되는 것이 바람직하다. 하지만, 히팅 플레이트와 가열 플레이트가 개별 유닛으로 설치되어 있으므로, 기판을 히팅 플레이트로부터 반출하여 냉각 플레이트로 반입하는데 시간이 걸린다. 패턴의 미세화가 진행되는 지금은, 종래에서는 문제가 되지 않았던 유닛사이의 이동시간도 패턴변형이나 재현성의 악화 등을 초래할 염려가 있고, 이 점에 관 해서도 개선할 필요성이 있는 것이다. Third, the substrate heated in the heating plate is preferably cooled quickly. However, since the heating plate and the heating plate are provided as separate units, it takes time to take out the substrate from the heating plate and carry it into the cooling plate. As the pattern is further refined, the movement time between units, which has not been a problem in the past, may cause pattern deformation, deterioration of reproducibility, etc., and there is a need for improvement in this regard as well.

넷째, 또 다른 문제는 반송로봇이 고온의 기판을 반송한 직후에 상온의 기판을 반송하는 경우, 이 상온의 기판에 불균일한 온도 변화를 유발시키게 된다.Fourth, another problem is that when the transport robot transports the substrate at room temperature immediately after transporting the substrate at a high temperature, a nonuniform temperature change is caused to the substrate at this temperature.

본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 그 목적은 기판이 처리부들 각각으로 진입하기 위한 기판 인수 인계 과정에서 기판에 대한 가열과 쿨링이 이루어질 수 있는 새로운 형태의 포토리소그라피 공정을 위한 반도체 제조장치를 제공하는데 있다. SUMMARY OF THE INVENTION The present invention has been made to solve such a conventional problem, and an object thereof is a semiconductor for a new type photolithography process in which heating and cooling of a substrate may be performed during a substrate takeover process for entering a substrate into each of the processing units. It is to provide a manufacturing apparatus.

본 발명의 또 다른 목적은 공정 시간을 단축시키고, 공정의 안정화를 꾀하도록 하는 새로운 형태의 포토리소그라피 공정을 위한 반도체 제조장치를 제공하는데 있다. Another object of the present invention is to provide a semiconductor manufacturing apparatus for a new type of photolithography process to shorten the process time and to stabilize the process.

본 발명의 또 다른 목적은 반송로봇에 의해 이송되는 기판의 온도변화를 최소화시킬 수 있는 새로운 형태의 포토리소그라피 공정을 위한 반도체 제조장치를 제공하는데 있다. It is still another object of the present invention to provide a semiconductor manufacturing apparatus for a new type photolithography process that can minimize the temperature change of the substrate transferred by the transport robot.

상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 포토리소그라피 공정을 위한 반도체 제조장치는 웨이퍼가 로딩 및 언로딩되는 인덱서 및; 상기 인덱서 일측으로부터 공정 진행방향으로 웨이퍼를 각 프로세스 유닛으로 이송하게 설치되는 복수의 반송 로봇들과; 상기 반송 로봇을 중심으로 그 양측에는 동일한 공정을 처리하는 프로세스 유닛들이 종적으로 적층된 각각의 처리부들과; 상기 처리부 들 사이에 위치되며 상기 처리부들 각각에 배치된 반송 로봇들간의 기판 인수 인계를 위한 멀티버퍼부를 포함할 수 있다.According to a feature of the present invention for achieving the above object, a semiconductor manufacturing apparatus for a photolithography process, the indexer is loaded and unloaded wafer; A plurality of transfer robots installed to transfer wafers to each process unit from one side of the indexer in a process advancing direction; Respective processing units vertically stacked with process units processing the same process on both sides of the transport robot; Located between the processing units and may include a multi-buffer for taking over the substrate between the transfer robot disposed in each of the processing units.

본 발명의 일 실시예에 따르면, 상기 처리부들은 스핀코터처리부, 스핀 디벨로퍼처리부 그리고 엣지노광처리부로 구분되고, 상기 멀티버퍼부에서는 기판이 상기 처리부들 각각으로 진입하기 위한 기판 인수 인계 과정에서 기판에 대한 열처리가 이루어질 수 있다.According to an embodiment of the present invention, the processing units are divided into a spin coater processing unit, a spin developer processing unit, and an edge exposure processing unit. In the multi-buffer unit, a substrate is transferred to each of the processing units in the process of taking over the substrate. Heat treatment can be made.

본 발명의 일 실시예에 따르면, 상기 멀티버퍼부는 기판이 반입/반출되는 기판 출입구들을 갖으며, 상기 기판 출입구들을 통해 반입/반출되는 기판이 놓여지는 제1,2플레이트와, 상기 제1,2플레이트 사이에서 기판을 반송하는 반송 메카니즘을 포함하는 버퍼유닛들을 구비할 수 있다.According to an embodiment of the present invention, the multi-buffer unit has a substrate entrance and exit through which the substrate is loaded / exported, and the first and second plates on which the substrate is loaded / exported through the substrate entrance and the first and second plates are placed. It may be provided with a buffer unit including a transport mechanism for transporting the substrate between the plates.

본 발명의 일 실시예에 따르면, 상기 제1플레이트와 상기 제2플레이트는 각각 기판을 가열하는 가열 플레이트와 기판을 냉각하는 쿨링 플레이트일 수 있다.According to one embodiment of the invention, the first plate and the second plate may be a heating plate for heating the substrate and a cooling plate for cooling the substrate, respectively.

본 발명의 일 실시예에 따르면, 상기 제1플레이트는 기판이 반입되는 기판 출입구에 인접하게 배치되고, 상기 제2플레이트는 기판이 반출되는 기판 출입구에 인접하게 배치될 수 있다.According to an embodiment of the present invention, the first plate may be disposed adjacent to the substrate entrance through which the substrate is carried in, and the second plate may be disposed adjacent to the substrate entrance through which the substrate is taken out.

본 발명의 일 실시예에 따르면, 상기 멀티버퍼부는 상기 버퍼유닛들이 종방향으로 적층되어 배치될 수 있다.According to an embodiment of the present invention, the multi-buffer portion may be disposed in the buffer unit is stacked in the longitudinal direction.

본 발명의 일 실시예에 따르면, 상기 멀티버퍼부는 2개의 상기 버퍼유닛이 횡방향으로 나란히 배치될 수 있다.According to an embodiment of the present invention, the multi-buffer unit may be two side by side the buffer unit in the transverse direction.

상술한 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 포토리소그라 피 공정을 위한 반도체 제조장치는 웨이퍼가 로딩 및 언로딩되는 인덱서 및; 상기 인덱서 일측으로부터 공정 진행방향으로 웨이퍼를 각 프로세스 유닛으로 이송하게 설치되는 제1,2,3 반송 로봇들과; 상기 제1반송 로봇을 중심으로 그 양측에는 스핀 코터 공정을 처리하는 프로세스 유닛들이 종적으로 적층된 스핀코터 처리부; 상기 제2반송 로봇을 중심으로 그 양측에는 스핀 디벨로퍼 공정을 처리하는 프로세스 유닛들이 종적으로 적층된 스핀 디벨로퍼 처리부; 상기 제3반송 로봇을 중심으로 그 양측에는 엣지노광 공정을 처리하는 프로세스 유닛들이 종적으로 적층된 엣지 노광처리부; 상기 인덱서와 상기 스핀코터 처리부 사이에서의 기판 인계를 위한 제1멀티버퍼부; 상기 스핀코터 처리부와 상기 스핀 디벨로퍼 처리부 사이에서의 기판 인계를 위한 제2멀티버퍼부; 상기 스핀코터 처리부와 상기 엣지 노광처리부 사이에서의 기판 인계를 위한 제3멀티버퍼부를 포함할 수 있다.According to another aspect of the present invention for achieving the above object, a semiconductor manufacturing apparatus for a photolithography process, the indexer is loaded and unloaded wafer; First, second and third transfer robots installed to transfer the wafer to each process unit in a direction of processing from one side of the indexer; A spin coater processing unit having vertically stacked process units processing a spin coater process on both sides of the first transport robot; A spin developer processing unit in which process units for processing a spin developer process are vertically stacked on both sides of the second transport robot; An edge exposure processing unit having vertically stacked process units for processing an edge exposure process on both sides of the third transfer robot; A first multi-buffer portion for substrate takeover between the indexer and the spin coater processing portion; A second multi-buffer portion for taking over the substrate between the spin coater processor and the spin developer processor; It may include a third multi-buffer for taking over the substrate between the spin coater and the edge exposure processing.

본 발명의 일 실시예에 따르면, 상기 제1,2,3멀티버퍼부 각각은 반입되는 기판을 가열하는 제1플레이트와, 반출되는 기판을 쿨링하는 제2플레이트와, 상기 제1,2플레이트 사이에서 기판을 반송하는 반송 메카니즘을 포함하는 버퍼유닛들로 이루어질 수 있다.According to an embodiment of the present invention, each of the first, second and third multi-buffer portions may include a first plate for heating the loaded substrate, a second plate for cooling the taken-out substrate, and the first and second plates. And buffer units including a transport mechanism for transporting the substrate.

상술한 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 포토리소그라피 공정을 위한 반도체 제조장치는 웨이퍼가 로딩 및 언로딩되는 인덱서 및; 상기 인덱서 일측에 연결되는 그리고 제1반송 로봇을 중심으로 그 양측에는 스핀 코터 공정을 처리하는 프로세스 유닛들이 종적으로 적층된 스핀코터 처리부; 상기 인덱서 일측에 연결되는 그리고 상기 스핀코터 처리부 아래에 배치되며, 제2반송 로봇 을 중심으로 그 양측에는 스핀 디벨로퍼 공정을 처리하는 프로세스 유닛들이 종적으로 적층된 스핀 디벨로퍼 처리부; 상기 스핀 디벨로퍼 처리부 일측에 연결되는 그리고 제3반송 로봇을 중심으로 그 양측에는 엣지노광 공정을 처리하는 프로세스 유닛들이 종적으로 적층된 엣지 노광처리부; 및 상기 인덱서와 상기 스핀코터 처리부, 상기 스핀코터 처리부와 상기 엣지 노광 처리부, 상기 엣지 노광처리부와 상기 스핀 디벨로퍼 처리부 그리고 상기 스핀 디벨로퍼 처리부와 상기 인덱서 사이에 설치되어 상호간의 기판 인수인계를 위한 멀티버퍼부를 포함할 수 있다.According to another aspect of the present invention for achieving the above object, a semiconductor manufacturing apparatus for a photolithography process, the indexer is loaded and unloaded wafer; A spin coater processing unit connected to one side of the indexer and vertically stacked with process units for processing a spin coater process on both sides of a first transport robot; A spin developer processing unit connected to one side of the indexer and disposed below the spin coater processing unit, and vertically stacked with process units for processing a spin developer process on both sides of a second transport robot; An edge exposure processing unit connected to one side of the spin developer processing unit and vertically stacked with process units for processing an edge exposure process on both sides of a third transport robot; And a multibuffer unit disposed between the indexer and the spin coater processing unit, the spin coater processing unit and the edge exposure processing unit, the edge exposure processing unit and the spin developer processing unit, and the spin developer processing unit and the indexer. It may include.

본 발명의 실시예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어 지는 것으로 해석되어져서는 안 된다. 본 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다. The embodiments of the present invention may be modified in various forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. These examples are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shape of the elements in the drawings and the like are exaggerated to emphasize a clearer description.

이하, 본 발명의 실시예를 첨부도면 도 1 내지 도 7에 의거하여 상세히 설명한다. 또, 상기 도면들에서 동일한 기능을 수행하는 구성요소에 대해서는 동일한 참조번호를 병기한다. Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 1 to 7. In addition, in the drawings, the same reference numerals are denoted together for components that perform the same function.

도 1은 본 발명의 실시예에 따른 포토리소그라피 공정을 위한 반도체 제조장치를 보여주는 평면 구성도이다. 도면들에 표시된 화살표는 웨이퍼 처리 및 진행 방향을 개략적으로 표시한 것이다. 1 is a plan view showing a semiconductor manufacturing apparatus for a photolithography process according to an embodiment of the present invention. Arrows shown in the figures schematically indicate wafer processing and travel directions.

도 1을 참조하면, 본 발명의 반도체 제조장치(100)는 반송 로봇(TR1,TR2,IFR)들을 중심으로 그 양측에 동일한 공정을 처리하는 동일 프로세스 유 닛들을 종적으로 적층되게 배치하고, 그 반송 로봇(TR1,TR2,IFR)들 사이에는 기판 인수인계를 위한 멀티버퍼부가 배치된 구조적인 특징을 갖는 것이다.Referring to FIG. 1, the semiconductor manufacturing apparatus 100 of the present invention vertically arranges the same process units that process the same process on both sides of the transfer robots TR1, TR2, and IFR, and transfers the same. The robots TR1, TR2 and IFR have a structural feature in which a multi-buffer portion for substrate takeover is disposed.

본 발명의 반도체 제조장치(100)의 구성을 살펴보면 공정 진행방향으로부터웨이퍼가 로딩 및 언로딩되는 인덱서(IND;Index)(110), 제1멀티버퍼부(120a), 스핀 코터 처리부(112), 제2멀티버퍼부(120b), 스핀 디벨로퍼 처리부(114), 제 3 멀티버퍼부(120c), 에지노광 처리부(116), 노광 유닛(118)으로 이루어지며, 각각의 처리부 중심에는 반송로봇(TR1,TR2,IFR)이 배치되어 있다. 참고로, C1-C4는 기판들이 롯(lot)단위로 수납되어 있는 카세트를 뜻한다. Looking at the configuration of the semiconductor manufacturing apparatus 100 of the present invention, the wafer is loaded and unloaded (IND; Index) (110), the first multi-buffer portion (120a), spin coater processing unit 112, The second multi-buffer unit 120b, the spin developer unit 114, the third multi-buffer unit 120c, the edge exposure unit 116, and the exposure unit 118 are formed, and the transfer robot TR1 is located at the center of each unit. , TR2, IFR) are arranged. For reference, C1-C4 means a cassette in which the substrates are stored in units of lots.

도 1을 참조하여 각각의 처리부들을 좀 더 구체적으로 설명하면, 스핀 코터 처리부(112)는 웨이퍼 표면에 감광액을 도포하는 스핀 코터 유닛(Spin Coater)들(SC1-SC4)이 좌/우에 2개씩 나란히 구성된다. 스핀 디벨로퍼 처리부(114)는 노광된 웨이퍼를 현상해주는 스핀 디벨로퍼 유닛(SD;Spin Develop)들(SD1-SD4)이 좌/우에 2개씩 나란히 구성된다. 에지노광 처리부(116)는 웨이퍼의 원주부위에 도포된 불필요한 감광액을 노광시키는 에지노광유닛(WEE;Wafer Edge Expose)(WEE1,2)이 일측에 2개가 나란히 구성된다. 에지노광 처리부(116)에는 노광 유닛(118)이 연결 배치된다.Referring to FIG. 1, each of the processing units will be described in more detail. In the spin coater processing unit 112, spin coater units SC1-SC4 for applying a photoresist to the surface of the wafer are arranged side by side at two right and left sides. It is composed. The spin developer processing unit 114 includes two spin developer units SD1 to SD4 for developing the exposed wafer, each side by side. The edge exposure processing unit 116 has two edge exposure units (WEE; WEE1, 2) for exposing an unnecessary photoresist applied on the circumferential portion of the wafer, on one side. The exposure unit 118 is connected to the edge exposure processing unit 116.

예컨대, 스핀 코터 처리부(112), 스핀 디벨로퍼 처리부(114) 그리고 에지노광 처리부(116)의 프로세스 유닛들(스핀 코터 유닛(SC1-4),스핀 디벨로퍼 유닛(DE1-4), 에지노광유닛(WEE1-2))은 도 2에서와 같이 2단 형태로 적층되게 구성될 수 있다. For example, the process units of the spin coater processing unit 112, the spin developer processing unit 114, and the edge exposure processing unit 116 (spin coater unit SC1-4, spin developer unit DE1-4, and edge exposure unit WEE1). -2)) may be configured to be stacked in a two-stage form as shown in FIG.

제 1-3 멀티버퍼부(120a,120b,120c) 각각은 2개가 나란히 배치된 버퍼유닛(122)을 포함하며, 도 3에서와 같이, 이들 한 쌍의 버퍼유닛(122)은 다단 형태로 적층되게 구성될 수 있다. Each of the first to third multi-buffer parts 120a, 120b, and 120c includes two buffer units 122 arranged side by side, and as shown in FIG. 3, the pair of buffer units 122 are stacked in a multi-stage fashion. Can be configured.

버퍼유닛(122)은 기판이 처리부들 각각으로 진입하기 위한 기판 인수 인계 과정에서 기판에 대한 소정의 열처리가 이루어질 수 있도록 구성될 수 있다. 도 3 및 도 4를 참조하면, 버퍼 유닛(122)은 기판이 반입/반출되는 기판 출입구(124)들을 갖으며, 기판 출입구(124)들을 통해 반입/반출되는 기판이 놓여지는 제1,2플레이트(126,128) 그리고 제1,2플레이트 사이에서 기판을 반송하는 반송 메카니즘(130)을 포함한다. The buffer unit 122 may be configured to perform a predetermined heat treatment on the substrate in the process of taking over the substrate for entering the substrate into each of the processing units. Referring to FIGS. 3 and 4, the buffer unit 122 has substrate entrances 124 through which substrates are loaded / exported, and first and second plates on which substrates loaded / exported through the substrate entrances 124 are placed. (126,128) and a transport mechanism 130 for transporting the substrate between the first and second plates.

제1플레이트(126)는 웨이퍼를 균일한 상태로 180도에서 250도로 가열처리하는 핫 플레이트 유닛(HP; Hot temp Plate)일 수 있고, 제2플레이트(128)는 가열처리된 웨이퍼를 21도에서 25도로 냉각처리하는 쿨 플레이트 유닛(CP;Cooler Plate)일 수 있으며, 이렇게 제1,2플레이트(126,128)가 구비된 버퍼 유닛(122)은 2개씩 적층되게 구성될 수 있다. 물론, 공정 순서에 따라 열처리가 필요 없이 다음 처리부로 이송되어야 경우에는 핫 플레이트 기능의 제1플레이트(126)와 쿨 플레이트 기능의 제2플레이트(128) 대신 일반적인 버퍼 플레이트(BF)가 배치될 수 있다. 예를 들어, 스핀 디벨로퍼 처리부(114)에서 에지노광 처리부(116)로 이송되는 경로로 사용되는 제3버퍼부(120c)의 버퍼 유닛(122a) 경우와, 스핀 디벨로퍼 처리부(114)에서 스핀 코터 처리부(112)로 이송되는 경로로 사용되는 제2버퍼부(120b)의 버퍼 유닛(122a) 경우가 그것에 해당될 수 있다. The first plate 126 may be a hot plate unit (HP) that heat-processes the wafer at 180 degrees to 250 degrees in a uniform state, and the second plate 128 may process the heated wafer at 21 degrees. It may be a cool plate unit (CP; Cooler Plate) to be cooled to 25 degrees, and thus the buffer unit 122 having the first and second plates 126 and 128 may be configured to be stacked two by two. Of course, when the heat treatment is not required to be transferred to the next processing unit according to the process sequence, a general buffer plate BF may be disposed instead of the first plate 126 having the hot plate function and the second plate 128 having the cool plate function. . For example, in the case of the buffer unit 122a of the third buffer unit 120c used as a path transferred from the spin developer processing unit 114 to the edge exposure processing unit 116, and the spin coater processing unit in the spin developer processing unit 114. The case of the buffer unit 122a of the second buffer unit 120b used as the path to be transferred to 112 may correspond to it.

도 4를 참조하면, 반송 메카니즘(130)은 제1플레이트(126)에 위치한 기판을 제2플레이트로(128;또는 그 반대로) 이동시키기 위한 것이다. 반송 메카니즘(130)은 아암(132)과 이동부(134)를 포함하며, 이 이동부(134)는 기판의 이송을 위해 아암(132)의 회전 및 상하 이동만을 제공하기 때문에 그 구성이 간단하다. 한편, 제1플레이트(126)와 제2플레이트(128)에는 3개의 관통공(129)이 형성되어 있다. 각 관통공(129)에는 기판의 이면을 지지하는 리프트핀(129a)이 각각 삽입되어 있다. 이들 3개의 리프트핀(129a)은 승강기구(미도시됨)에 의해 상하 이동된다. 기판(w)은 리프트핀들에 의해 업/다운된다. Referring to FIG. 4, the transport mechanism 130 is for moving the substrate located on the first plate 126 to the second plate 128 (or vice versa). The conveying mechanism 130 includes an arm 132 and a moving part 134. The moving part 134 is simple in its construction because it only provides rotation and vertical movement of the arm 132 for transporting the substrate. . Meanwhile, three through holes 129 are formed in the first plate 126 and the second plate 128. Lift pins 129a supporting the rear surface of the substrate are inserted into the through holes 129, respectively. These three lift pins 129a are moved up and down by a lifting mechanism (not shown). The substrate w is up / down by the lift pins.

본 발명에서는 기존의 반송로봇들 간의 기판 인수 인계 용도로 사용되던 버퍼 공간을 기판을 가열하고 쿨링하는 공간 및 기판 인수인계 공간 겸용으로 사용함으로써, 설비의 사용효율을 최대한 높일 수 있다. 특히, 본 발명은 멀티버퍼부(120)의 버퍼 유닛(122)이 핫 플레이트 기능의 제1플레이트(126)와 쿨링 플레이트 기능의 제2플레이트(128)를 공유하게 함으로써, 별도의 버퍼 공간에 대한 웨이퍼 티칭 작업 감소, 설비의 유지보수 효율성 증가 그리고 설비 면적 증가 요인을 줄일 수 있는 이점이 있다. In the present invention, by using the buffer space used for the substrate takeover between the transfer robots as a space for heating and cooling the substrate and the substrate takeover space, it is possible to maximize the use efficiency of the equipment. In particular, the present invention allows the buffer unit 122 of the multi-buffer unit 120 to share the first plate 126 with the hot plate function and the second plate 128 with the cooling plate function, thereby providing a separate buffer space. The benefits include reduced wafer teaching, increased facility maintenance efficiency and reduced facility footprint.

이처럼, 본 발명의 반도체 제조장치(100)는 기존에 프로세스 유닛들(스핀 코터 유닛(SC),스핀 디벨로퍼 유닛(DE), 에지노광유닛(WEE;Wafer Edge Expose))상단 또는 하단에 다단으로 배치되었던 핫 플레이트 유닛과 쿨링 플레이트 유닛을 버퍼공간으로 사용되는 멀티버퍼부(120)에 하나로 통합하여 배치함으로써, 좌우 방향뿐만 아니라 상하 방향으로의 여유공간이 발생되어 프로세스 유닛의 증설이 가능해짐 으로 종래보다 점유 면적을 절약할 수 있다. As such, the semiconductor manufacturing apparatus 100 of the present invention is conventionally disposed in multiple stages above or below process units (spin coater unit SC, spin developer unit DE, and wafer exposure unit (WEE)). By integrating and disposing the hot plate unit and the cooling plate unit into the multi-buffer unit 120 used as the buffer space, the free space is generated not only in the left and right directions but also in the up and down directions so that the expansion of the process unit is possible. It can save the occupied area.

도 1에 화살표로 표시한 바와 같이, 제1-3멀티버퍼부(120a-120c)의 버퍼유닛(122)들은 인덱서(110) 방향에서 노광유닛(118) 방향으로 반송될 기판들을 위한 통로용과, 노광유닛(118) 방향에서 인덱서(110) 방향으로 반송될 기판들을 위한 통로용으로 구분된다. 이렇게 기판의 입출입 통로를 별도로 구분함으로써 작업동선을 효율적으로 운영할 수 있도록 하였다. As indicated by arrows in FIG. 1, the buffer units 122 of the first to third multi-buffer portions 120a to 120c are used for passages for the substrates to be conveyed in the direction of the exposure unit 118 in the indexer 110 direction. It is divided for passage for substrates to be conveyed in the direction of the indexer 110 in the direction of the exposure unit 118. In this way, the entry and exit passages of the substrate are separated to enable efficient operation of the working line.

도 5는 본 발명의 반도체 제조장치(100)의 변형예로써, 그 구성을 살펴보면 기판의 공정 진행 방향은 인덱서(110)에서 상부의 제1멀티버퍼부(120a), 스핀코터 처리부(112), 제2멀티버퍼부(120b)를 거쳐 아래층에 배치된 에지노광 처리부(116)로 바로 넘어가서 노광유닛(118)에서 노광처리후 에지노광 처리부(116)에서 에지노광을 마친 후, 제3멀티버퍼부(120c)와 스핀 디벨로퍼 처리부(114) 그리고 제4멀티버퍼부(120d)를 거쳐 인덱서(110)로 되돌아오는 루프 형태의 공정 처리 경로를 갖는다. 한편, 각각의 처리부 중심에는 반송로봇(TR1,TR2,IFR)이 배치되어 있다. 5 is a modified example of the semiconductor manufacturing apparatus 100 of the present invention. Looking at the configuration, the process progress direction of the substrate is the first multi-buffer portion 120a, the spin coater 112, and the upper portion of the indexer 110. After passing through the second multi-buffer portion 120b to the edge exposure processing unit 116 disposed on the lower layer, the edge exposure processing unit 116 finishes the edge exposure after the exposure unit 118 is exposed to the third multi-buffer. It has a loop processing process path that returns to the indexer 110 through the portion 120c, the spin developer portion 114 and the fourth multi-buffer portion 120d. Meanwhile, the transfer robots TR1, TR2 and IFR are disposed at the center of each processing unit.

도 5에 도시된 반도체 제조 장치(100a)는 스핀코터 처리부(112)를 스핀 디벨로퍼 처리부(114) 상부에 배치시켜 기판이 스핀 코터 처리부(112)에서 스핀 디벨로퍼 처리부(114)를 거치지 않고 곧바로 에지노광 처리부(116)를 통해 노광유닛(118)으로 이송되도록 하여, 스핀 디벨로퍼 처리부(114)에 배치된 반송로봇의 불필요한 작업(기판을 스핀 코터 처리부에서 에지노광 처리부로 넘겨주는 일)을 생략할 수 있게 되었다.In the semiconductor manufacturing apparatus 100a illustrated in FIG. 5, the spin coater processing unit 112 is disposed on the spin developer processing unit 114 so that the substrate is exposed to the edge immediately without passing the spin developer processing unit 114 from the spin coater processing unit 112. It is transferred to the exposure unit 118 through the processing unit 116, so that unnecessary work (transferring the substrate from the spin coater processing unit to the edge exposure processing unit) of the transport robot disposed in the spin developer processing unit 114 can be omitted. It became.

도 6에 도시된 반도체 제조 장치(100b)는 인덱서(110)와 인접한 제1멀티버퍼 부(120a)와 제4멀티버퍼부(120d)의 버퍼유닛의 방향을 옆으로 변경한 것으로, 도 5에서 사용하지 못했던 공간(A)을 활용함으로써 그 폭만큼 설비 면적을 줄일 수 있는 이점이 있다. The semiconductor manufacturing apparatus 100b illustrated in FIG. 6 changes the directions of the buffer units of the first multi-buffer portion 120a and the fourth multi-buffer portion 120d adjacent to the indexer 110 sideways. By utilizing the space (A) that was not used, there is an advantage that can reduce the installation area by the width.

도 7은 도시된 반도체 제조 장치(100c)는 제1-4멀티버퍼부의 버퍼 유닛(122)을 한 층에 하나씩 배치한 것이 그 구조적인 특징이다. 도 7에서와 같이, 기판은 그 이송 방향이 루프형태로 일방향으로만 이루어지기 때문에 굳이 도 1에서와 같이, 버퍼유닛(122)들을 인덱서(110) 방향에서 노광유닛(118) 방향으로 반송될 기판들을 위한 통로용과, 노광유닛(118) 방향에서 인덱서(110) 방향으로 반송될 기판들을 위한 통로용으로 구분하지 않아도 되기 때문에 설비의 폭을 줄일 수 있는 있다.FIG. 7 is a structural feature of the semiconductor manufacturing apparatus 100c in which the buffer units 122 of the first to fourth multi-buffer units are arranged one by one. As shown in FIG. 7, since the substrate has only one direction in the form of a loop, the substrate to be conveyed toward the exposure unit 118 from the indexer 110 in the direction of the indexer 110 as shown in FIG. 1. It is possible to reduce the width of the installation because it does not need to be divided for the passage for the substrate and the passage for the substrates to be conveyed in the direction of the indexer 110 in the exposure unit 118 direction.

이와 같이 본 발명은 하나의 반송 로봇이 처리해야할 유닛의 수량이 종래와 대비하면 상당히 감소되었음을 알 수 있다. 따라서, 반송 로봇(170)의 처리 유닛 감소로 로봇의 운동부하 및 동작 시간을 절감하게 되고, 간단한 알고리즘, 시퀀스 구조로 불필요한 유지보수가 거의 불필요하다. 또한, 반송 로봇의 스피드가 계속 향상되어야 하는 문제를 로드 감소로 스피드 향상, 기술적 한계성을 대체할 수 있는 것이다.As such, the present invention can be seen that the number of units to be processed by one carrier robot is significantly reduced compared to the conventional. Therefore, the movement unit and the operation time of the robot are reduced by reducing the processing unit of the transfer robot 170, and unnecessary maintenance is almost unnecessary with a simple algorithm and a sequence structure. In addition, the problem that the speed of the transfer robot should be continuously improved can be replaced by reducing the load to improve the speed, technical limitations.

뿐만 아니라, 반송 로봇들은 버퍼유닛에서 냉각처리된 기판만을 이송(처리)함으로써, 웨이퍼 핸들링시 발생하는 민감한 온도편차 변화를 예방할 수 있다. 또한, 기존에는 모든 반송 로봇의 핸들링 부분을 고온에 견디는 내열성 재질(단가가 높다)로 제작 사용하였으나, 본 발명에서는 반송 로봇의 핸들링 부분을 열에 강하지 않은 재질(단가가 상대적으로 낮다)로 사용이 가능함으로써 그에 따른 비용 절 감을 도모할 수 있다. In addition, the transfer robots transfer (process) only the substrate cooled in the buffer unit, thereby preventing a change in sensitive temperature deviation that occurs during wafer handling. In addition, in the past, the handling parts of all the transport robots were made of a heat-resistant material (high cost) to withstand high temperatures, but in the present invention, the handling parts of the transport robots can be used as materials that are not resistant to heat (the unit cost is relatively low). By doing so, the cost can be reduced.

상기한 실시예는, 반도체 디바이스 제조의 포토리소그래피공정에 사용되는 반도체 장치에 관계된 것이었는데, 본 발명은 다른 처리 시스템에도 적용가능하며, 피처리체도 반도체 웨이퍼에 한정하지 않고, LCD 기판, 글라스기판, CD 기판, 포토마스크, 프린트기판, 세라믹 기판 등에 적용할 수가 있다.The above embodiment relates to a semiconductor device used in a photolithography process of semiconductor device manufacture, but the present invention is applicable to other processing systems, and the object to be processed is not limited to a semiconductor wafer, but an LCD substrate, a glass substrate, It can be applied to CD substrates, photomasks, printed substrates, ceramic substrates and the like.

이상에서, 본 발명에 따른 장치의 구성 및 작용을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.In the above, the configuration and operation of the apparatus according to the present invention is shown in accordance with the above description and drawings, but this is merely an example, and various changes and modifications are possible without departing from the spirit of the present invention. .

이와 같은 본 발명은 다음과 같은 각별한 효과를 갖는다.Such a present invention has the following special effects.

첫째, 기판이 처리부들 각각으로 진입하기 위한 기판 인수 인계 과정에서 기판에 대한 가열과 쿨링이 이루어지기 때문에, 공정 시간을 단축시키고, 공정의 안정화를 꾀할 수 있다.First, since heating and cooling of the substrate are performed in the process of taking over the substrate for entering the processing units, the process time can be shortened and the process can be stabilized.

둘째, 각 처리부에 설치된 반송로봇은 쿨링된 기판만을 이송하기 때문에 이송되는 기판의 온도변화를 최소화시킬 수 있다.Second, since the transfer robot installed in each processing unit transfers only the cooled substrate, the temperature change of the transferred substrate can be minimized.

셋째, 반송 통로에 설치된 반송로봇의 기판 이송작업이 기존 대비 절반으로 줄어들고, 그에 따른 처리시간(tact time) 관리가 쉬워지고, 또한 공정 처리량도 향상시킬 수 있는 것이다. Third, the substrate transfer operation of the transfer robot installed in the transfer passage is reduced by half compared to the existing one, and accordingly, the tact time management is easy and the process throughput can be improved.

Claims (10)

포토리소그라피 공정을 위한 반도체 제조장치에 있어서:In a semiconductor manufacturing apparatus for a photolithography process: 웨이퍼가 로딩 및 언로딩되는 인덱서 및; An indexer into which the wafer is loaded and unloaded; 상기 인덱서 일측으로부터 공정 진행방향으로 웨이퍼를 각 프로세스 유닛으로 이송하게 설치되는 복수의 반송 로봇들과; A plurality of transfer robots installed to transfer wafers to each process unit from one side of the indexer in a process advancing direction; 상기 반송 로봇을 중심으로 그 양측에는 동일한 공정을 처리하는 프로세스 유닛들이 종적으로 적층된 각각의 처리부들과;Respective processing units vertically stacked with process units processing the same process on both sides of the transport robot; 상기 처리부들 사이에 위치되며 상기 처리부들 각각에 배치된 반송 로봇들간의 기판 인수 인계를 위한 멀티버퍼부를 포함하되;A multi-buffer unit positioned between the processing units and configured to take over a substrate between transfer robots disposed in each of the processing units; 상기 처리부들은 스핀코터처리부, 스핀 디벨로퍼처리부 그리고 엣지노광처리부로 구분되고, The processing unit is divided into a spin coater processing unit, a spin developer processing unit and an edge exposure processing unit, 상기 멀티버퍼부에서는 기판이 상기 처리부들 각각으로 진입하기 위한 기판 인수 인계 과정에서 기판에 대한 열처리가 이루어지는 것을 특징으로 하는 포토리소그라피 공정을 위한 반도체 제조장치.In the multi-buffer portion, the semiconductor manufacturing apparatus for a photolithography process characterized in that the substrate is heat-treated in the process of taking over the substrate for entering each of the processing units. 제1항에 있어서,The method of claim 1, 상기 멀티버퍼부는 The multi-buffer portion 기판이 반입/반출되는 기판 출입구들을 갖으며, 상기 기판 출입구들을 통해 반입/반출되는 기판이 놓여지는 제1,2플레이트와, 상기 제1,2플레이트 사이에서 기 판을 반송하는 반송 메카니즘을 포함하는 버퍼유닛들을 구비하는 것을 특징으로 하는 포토리소그라피 공정을 위한 반도체 제조장치. A substrate having entrances to and from the substrate, the first and second plates on which the substrates to be carried in and out of the substrate are placed, and a transfer mechanism for transferring the substrates between the first and second plates. A semiconductor manufacturing apparatus for a photolithography process comprising a buffer unit. 제2항에 있어서,The method of claim 2, 상기 제1플레이트와 상기 제2플레이트는 각각 기판을 가열하는 가열 플레이트와 기판을 냉각하는 쿨링 플레이트인 것을 특징으로 하는 포토리소그라피 공정을 위한 반도체 제조장치. The first plate and the second plate is a semiconductor manufacturing apparatus for a photolithography process, characterized in that each of the heating plate for heating the substrate and the cooling plate for cooling the substrate. 제2항에 있어서,The method of claim 2, 상기 제1플레이트는 기판이 반입되는 기판 출입구에 인접하게 배치되고, 상기 제2플레이트는 기판이 반출되는 기판 출입구에 인접하게 배치되어, 기판은 제1플레이트로 반입되어 가열된 후, 제2플레이트로 옮겨져서 쿨링된 상태에서 반출되는 것을 특징으로 하는 포토리소그라피 공정을 위한 반도체 제조장치. The first plate is disposed adjacent to the substrate entrance through which the substrate is carried in, and the second plate is disposed adjacent to the substrate entrance through which the substrate is carried out, so that the substrate is loaded into the first plate and heated, and then to the second plate. The semiconductor manufacturing apparatus for the photolithography process characterized by being carried out and carried out in a cooled state. 제1항에 있어서,The method of claim 1, 상기 멀티버퍼부는 The multi-buffer portion 상기 버퍼유닛들이 종방향으로 적층되어 배치되는 것을 특징으로 하는 포토리소그라피 공정을 위한 반도체 제조장치. The semiconductor manufacturing apparatus for the photolithography process, characterized in that the buffer units are stacked in the longitudinal direction. 제1항에 있어서,The method of claim 1, 상기 멀티버퍼부는 The multi-buffer portion 2개의 상기 버퍼유닛이 횡방향으로 나란히 배치되는 것을 특징으로 하는 포토리소그라피 공정을 위한 반도체 제조장치. A semiconductor manufacturing apparatus for a photolithography process, characterized in that the two buffer units are arranged side by side in the lateral direction. 포토리소그라피 공정을 위한 반도체 제조장치에 있어서:In a semiconductor manufacturing apparatus for a photolithography process: 웨이퍼가 로딩 및 언로딩되는 인덱서 및; An indexer into which the wafer is loaded and unloaded; 상기 인덱서 일측으로부터 공정 진행방향으로 웨이퍼를 각 프로세스 유닛으로 이송하게 설치되는 제1,2,3 반송 로봇들과; First, second and third transfer robots installed to transfer the wafer to each process unit in a direction of processing from one side of the indexer; 상기 제1반송 로봇을 중심으로 그 양측에는 스핀 코터 공정을 처리하는 프로세스 유닛들이 종적으로 적층된 스핀코터 처리부;A spin coater processing unit having vertically stacked process units processing a spin coater process on both sides of the first transport robot; 상기 제2반송 로봇을 중심으로 그 양측에는 스핀 디벨로퍼 공정을 처리하는 프로세스 유닛들이 종적으로 적층된 스핀 디벨로퍼 처리부;A spin developer processing unit in which process units for processing a spin developer process are vertically stacked on both sides of the second transport robot; 상기 제3반송 로봇을 중심으로 그 양측에는 엣지노광 공정을 처리하는 프로세스 유닛들이 종적으로 적층된 엣지 노광처리부;An edge exposure processing unit having vertically stacked process units for processing an edge exposure process on both sides of the third transfer robot; 상기 인덱서와 상기 스핀코터 처리부 사이에서의 기판 인계를 위한 제1멀티버퍼부;A first multi-buffer portion for substrate takeover between the indexer and the spin coater processing portion; 상기 스핀코터 처리부와 상기 스핀 디벨로퍼 처리부 사이에서의 기판 인계를 위한 제2멀티버퍼부;A second multi-buffer portion for taking over the substrate between the spin coater processor and the spin developer processor; 상기 스핀코터 처리부와 상기 엣지 노광처리부 사이에서의 기판 인계를 위한 제3멀티버퍼부를 포함하는 것을 특징으로 하는 포토리소그라피 공정을 위한 반도체 제조장치. And a third multi-buffer portion for taking over the substrate between the spin coater processing unit and the edge exposure processing unit. 제7항에 있어서,The method of claim 7, wherein 상기 제1,2,3멀티버퍼부 각각은 Each of the first, second, and third buffer portions 반입되는 기판을 가열하는 제1플레이트와, 반출되는 기판을 쿨링하는 제2플레이트와, 상기 제1,2플레이트 사이에서 기판을 반송하는 반송 메카니즘을 포함하는 버퍼유닛들로 이루어지는 것을 특징으로 하는 포토리소그라피 공정을 위한 반도체 제조장치. A photolithography comprising a first plate for heating a substrate to be loaded, a second plate for cooling the substrate to be transported, and a transport mechanism for transporting the substrate between the first and second plates. Semiconductor manufacturing apparatus for the process. 포토리소그라피 공정을 위한 반도체 제조장치에 있어서:In a semiconductor manufacturing apparatus for a photolithography process: 웨이퍼가 로딩 및 언로딩되는 인덱서 및; An indexer into which the wafer is loaded and unloaded; 상기 인덱서 일측에 연결되는 그리고 제1반송 로봇을 중심으로 그 양측에는 스핀 코터 공정을 처리하는 프로세스 유닛들이 종적으로 적층된 스핀코터 처리부;A spin coater processing unit connected to one side of the indexer and vertically stacked with process units for processing a spin coater process on both sides of a first transport robot; 상기 인덱서 일측에 연결되는 그리고 상기 스핀코터 처리부 아래에 배치되며, 제2반송 로봇을 중심으로 그 양측에는 스핀 디벨로퍼 공정을 처리하는 프로세스 유닛들이 종적으로 적층된 스핀 디벨로퍼 처리부;A spin developer processing unit connected to one side of the indexer and disposed below the spin coater processing unit, and vertically stacked with process units for processing a spin developer process on both sides of a second transport robot; 상기 스핀 디벨로퍼 처리부 일측에 연결되는 그리고 제3반송 로봇을 중심으로 그 양측에는 엣지노광 공정을 처리하는 프로세스 유닛들이 종적으로 적층된 엣지 노광처리부; 및An edge exposure processing unit connected to one side of the spin developer processing unit and vertically stacked with process units for processing an edge exposure process on both sides of a third transport robot; And 상기 인덱서와 상기 스핀코터 처리부, 상기 스핀코터 처리부와 상기 엣지 노 광 처리부, 상기 엣지 노광처리부와 상기 스핀 디벨로퍼 처리부 그리고 상기 스핀 디벨로퍼 처리부와 상기 인덱서 사이에 설치되어 상호간의 기판 인수인계를 위한 멀티버퍼부를 포함하는 것을 특징으로 하는 포토리소그라피 공정을 위한 반도체 제조장치. The indexer and the spin coater processing unit, the spin coater processing unit and the edge furnace light processing unit, the edge exposure processing unit and the spin developer processing unit and the multi-buffer unit for the substrate takeover mutually installed between the index developer and the indexer Semiconductor manufacturing apparatus for a photolithography process comprising a. 제9항에 있어서,The method of claim 9, 상기 멀티버퍼부는 The multi-buffer portion 반입되는 기판을 가열하는 제1플레이트와, 반출되는 기판을 쿨링하는 제2플레이트와, 상기 제1,2플레이트 사이에서 기판을 반송하는 반송 메카니즘을 포함하는 버퍼유닛들로 이루어지는 것을 특징으로 하는 포토리소그라피 공정을 위한 반도체 제조장치. A photolithography comprising a first plate for heating a substrate to be loaded, a second plate for cooling the substrate to be transported, and a transport mechanism for transporting the substrate between the first and second plates. Semiconductor manufacturing apparatus for the process.
KR1020050054533A 2005-06-23 2005-06-23 Semiconductor apparatus performing a photo lithographic process KR100666354B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050054533A KR100666354B1 (en) 2005-06-23 2005-06-23 Semiconductor apparatus performing a photo lithographic process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050054533A KR100666354B1 (en) 2005-06-23 2005-06-23 Semiconductor apparatus performing a photo lithographic process

Publications (2)

Publication Number Publication Date
KR20060134656A KR20060134656A (en) 2006-12-28
KR100666354B1 true KR100666354B1 (en) 2007-01-11

Family

ID=37812996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050054533A KR100666354B1 (en) 2005-06-23 2005-06-23 Semiconductor apparatus performing a photo lithographic process

Country Status (1)

Country Link
KR (1) KR100666354B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900751B1 (en) * 2007-11-20 2009-06-02 세메스 주식회사 Apparatus for substrate transaction
KR101273615B1 (en) * 2013-04-30 2013-06-13 마이다스시스템주식회사 Mini lab for semiconductor fabrication that are used in the photolithography process

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010020972A (en) * 1999-06-09 2001-03-15 히가시 데쓰로 Substrate processing apparatus
KR20010100313A (en) * 2000-04-17 2001-11-14 이시다아키라 Substrate processing apparatus
KR20020089616A (en) * 2001-05-23 2002-11-30 한국디엔에스 주식회사 A spinner system in use the process of fabricating semiconductor device
JP2004207750A (en) 2004-02-12 2004-07-22 Dainippon Screen Mfg Co Ltd Substrate treating apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010020972A (en) * 1999-06-09 2001-03-15 히가시 데쓰로 Substrate processing apparatus
KR20010100313A (en) * 2000-04-17 2001-11-14 이시다아키라 Substrate processing apparatus
KR20020089616A (en) * 2001-05-23 2002-11-30 한국디엔에스 주식회사 A spinner system in use the process of fabricating semiconductor device
JP2004207750A (en) 2004-02-12 2004-07-22 Dainippon Screen Mfg Co Ltd Substrate treating apparatus

Also Published As

Publication number Publication date
KR20060134656A (en) 2006-12-28

Similar Documents

Publication Publication Date Title
KR100348938B1 (en) Semiconductor manufacturing apparatus for photolithography process
KR101018512B1 (en) Substrate recovery method and substrate processing apparatus
KR101114787B1 (en) Substrate processing system and substrate transfer method
CN107658237B (en) Heat treatment apparatus, substrate processing apparatus, and heat treatment method
US20100199911A1 (en) Substrate processing apparatus
JPH1084029A (en) Treatment system
KR20010020971A (en) Substrate processing apparatus
KR100822372B1 (en) Bake process apparatus and method
KR100480668B1 (en) Substrate processing apparatus and substrate processing method
KR101087463B1 (en) Substrate processing system, substrate conveyance method, and computer readable storage medium
KR100704749B1 (en) Substrate processing apparatus and substrate processing method
JP4515331B2 (en) Substrate processing system
US6287025B1 (en) Substrate processing apparatus
KR100935971B1 (en) Processing method and processing apparatus
KR100387418B1 (en) A spinner system in use the process of fabricating semiconductor device
KR100666354B1 (en) Semiconductor apparatus performing a photo lithographic process
JP2001077014A (en) Substrate transfer device and sustem for coating- development process
KR100348939B1 (en) Semiconductor manufacturing apparatus for photolithography process
KR100856532B1 (en) Processing apparatus
JP2000058438A (en) Treating apparatus
JP2000091218A (en) Heating method and apparatus
JPH07171478A (en) Substrate treating device
JP4402011B2 (en) Substrate processing system and substrate processing method
KR20040106045A (en) Method and apparatus for wafer bake apparatus
KR20200042255A (en) Method for cooling hot plate, Apparatus and Method for treating substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 14