KR100387418B1 - A spinner system in use the process of fabricating semiconductor device - Google Patents
A spinner system in use the process of fabricating semiconductor device Download PDFInfo
- Publication number
- KR100387418B1 KR100387418B1 KR10-2001-0028388A KR20010028388A KR100387418B1 KR 100387418 B1 KR100387418 B1 KR 100387418B1 KR 20010028388 A KR20010028388 A KR 20010028388A KR 100387418 B1 KR100387418 B1 KR 100387418B1
- Authority
- KR
- South Korea
- Prior art keywords
- area
- wafer
- bake
- indexer
- station
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
- H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
- H01L21/67742—Mechanical parts of transfer devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Robotics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 설비의 구조를 개선하여 하나의 로봇이 처리해야할 프로세스 유닛수량을 줄일 수 있고, 증설 면적을 최소화할 수 있는 생산성 향상이 가능한 반도체 제조용 스피너 설비에 관한 것으로, 반도체 제조용 스피너 설비는 웨이퍼가 로딩 및 언로딩되는 인덱서 및 인덱서 일측으로부터 공정 진행방향으로 웨이퍼를 각 프로세스 유닛으로 이송하게 설치되는 복수의 반송 로봇들을 갖는다. 여기서 반송 로봇을 중심으로 그 양측에는 동일한 공정을 처리하는 동일 프로세스 유닛들을 종적으로 적층되게 배치한다.The present invention relates to a spinner facility for semiconductor manufacturing that can improve the structure of a facility to reduce the number of process units to be processed by a robot and to minimize productivity, and the spinner facility for semiconductor manufacturing is a wafer loaded. And an unloaded indexer and a plurality of transfer robots installed to transfer the wafer to each process unit in a process progressing direction from one side of the indexer. Here, the same process units which process the same process are arrange | positioned longitudinally on both sides about a conveyance robot.
Description
본 발명은 반도체 제조용 스피너 설비에 관한 것으로, 보다 상세하게는 설비의 구조를 개선하여 한 로봇이 처리해야할 프로세스 유닛수량을 줄일 수 있고, 증설 면적을 최소화할 수 있는 생산성 향상이 가능한 반도체 제조용 스피너 설비에 관한 것이다.The present invention relates to a spinner facility for semiconductor manufacturing, and more particularly, to a spinner facility for semiconductor manufacturing capable of improving productivity by improving the structure of a facility, thereby reducing the number of process units to be processed by a robot and minimizing the area of expansion. It is about.
일반적으로, 반도체 제조의 핵심적인 공정인 사진평판(Photo-Lithigraphy)공정은 웨이퍼의 감광액 도포와 베이크(Bake)및 현상 등을 수행하는 소위 종합 도포 및 현상설비로 구성된 것으로, 별도의 노광장치(Stepper)와 인-라인(In-Line)으로연결되어 반도체 미세 패턴의 형성에 주요한 설비이다.In general, the photo-lithigraphy process, which is a core process of semiconductor manufacturing, consists of a so-called general coating and developing facility that performs photosensitive liquid coating, baking, and developing of a wafer. ) Is the main equipment for the formation of semiconductor fine patterns by being connected in-line.
이러한 중요성에 비추어 초직접화를 위하여 많은 신기법이 개발 및 발전되고 있는 추세이며, 이와 더불어 더 많은 설비를 필요로 하고 있다.In light of this importance, many new techniques are being developed and developed for the super-direction, and more equipment is needed.
도 1은 종래 스피너 설비(10)의 일 예를 나타낸 것으로서, 웨이퍼의 로딩 및 언로딩 동작을 수행하는 인덱서(1)와, 로딩된 웨이퍼를 각각의 프로세스 유니트(Process Unit)에 반송하여주는 반송 로봇(2)과, 웨이퍼의 표면에 감광액을 도포하는 스핀 코터(Spin Coater)(3)와, 노광된 웨이퍼를 현상해 주는 스핀 디밸로퍼(Spin Developer)(4)와, 감광액의 도포 또는 현상전후에 웨이퍼를 가열 및 냉각되게 핫 플레이트(Hot Plate)와 쿨 플레이트(Cool Plate)를 갖춘 베이커(5)와, 웨이퍼의 에지부위에 도포된 불필요한 감광액을 노광시키는 WEE(Wide Expose Edge)(6)와, 별도의 노광장치(SCANNER)(8) 등으로 구성되어 있다.FIG. 1 illustrates an example of a conventional spinner apparatus 10, and an indexer 1 that performs loading and unloading operations of a wafer, and a transfer robot that transfers the loaded wafer to each process unit. (2), a spin coater (3) for applying a photoresist on the surface of the wafer, a spin developer (4) for developing the exposed wafer, and before or after application or development of the photoresist. A baker 5 having a hot plate and a cool plate to heat and cool the wafer, a WEE (Wide Expose Edge) 6 for exposing an unnecessary photoresist applied to the edge of the wafer, It consists of a separate exposure apparatus (SCANNER) 8, etc.
상기와 같은 종래의 스피너 설비(10)는 1개의 반송 로봇(2) 좌우측으로 다단으로 배치된 다수의 처리실(3,4,5)에 웨이퍼를 반입 또는 반출시키는 과정에서 반송 로봇(2)에 과부하가 걸리게 되면서 설비의 효율저하와 함께 생산성이 떨어지게 되었고, 초집적 반도체제품을 생산하기 위해 많은 종류의 장비를 설치할 때 공간의 제약으로 인하여 다양한 공정과 유닛 구성의 대응이 매우 제한되는 등의 문제점이 있었다. 다시 말해, 종래 설비(10)는 면적증가에 따른 비용상승, 설비 효율성이 떨어지는 구조로 이루어져 있다. 뿐만 아니라, 반송 로봇(20)의 처리 유닛이 최대 20개이므로 웨이퍼 처리 알고리즘의 복잡화 및 불필요한 유지 보수가 요구된다.The conventional spinner facility 10 as described above overloads the transfer robot 2 in the process of loading or unloading wafers into a plurality of processing chambers 3, 4, 5 arranged in multiple stages on the left and right sides of one transfer robot 2. As a result of this problem, productivity decreased with the efficiency of the facility, and there were problems such as the limitation of space and the process of unit configuration due to the limitation of space when installing many kinds of equipment to produce super integrated semiconductor products. . In other words, the conventional equipment 10 is made of a structure in which the cost increase, the equipment efficiency is lowered according to the increase in area. In addition, since there are a maximum of 20 processing units of the transfer robot 20, complicated and unnecessary maintenance of the wafer processing algorithm is required.
또한, 종래의 스피너 설비(10)는 베이커 유닛 상단에 체적이 큰 스핀 유닛(코터,디벨로퍼)(4,5)이 설치된 구조로 되어 있다. 따라서, 스핀 유닛의 증설시 설비의 종적인 방향으로는 증설이 불가능하고(스핀 유닛으로 높이가 제한됨으로서 무한정 설비 높이를 높일 수 없다.) 설비의 횡적인 방향(전,후 방향)으로만 증설이 가능하기 때문에 필연적으로 설비(10)의 점유면적이 증가되는 단점이 있다.In addition, the conventional spinner installation 10 has a structure in which the spin unit (cotter, developer) 4 and 5 with a large volume are provided in the upper end of a baker unit. Therefore, it is impossible to expand in the longitudinal direction of the equipment during the expansion of the spin unit (increasing the height of the equipment indefinitely because the height is limited by the spin unit), and it can be expanded only in the horizontal direction (front and rear) of the equipment. Therefore, there is a disadvantage in that the occupied area of the installation 10 is inevitably increased.
종래의 스피너 설비는 반송 로봇(2)들간의 웨이퍼 인계를 위해 웨이퍼를 임시 저장하는 버퍼(9)를 설치하였기에, 설비 면적이 증가되고, 버퍼(9)에서도 웨이퍼 티칭작업이 필요함으로써, 설비의 유지보수 효율성이 감소하는 요인으로 작용한다.In the conventional spinner facility, since the buffer 9 for temporarily storing the wafer is installed for the wafer transfer between the transfer robots 2, the facility area is increased, and the wafer teaching operation is required in the buffer 9, thereby maintaining the facility. It is a factor that reduces the maintenance efficiency.
두 개의 반송 로봇 영역에 동일 유닛타입이 존재하면(예; 로봇 1영역은 스핀코터 2유닛, 로봇 2영역에는 스핀 코터, 스핀 디벨로퍼 각 1유닛) 처리 스케줄러는 복잡한 알고리즘으로 계산해야하며 보조 영역 유닛(홀수 유닛존재 영역)은 처리 수량이 적어 생산성 효율이 저하된다.If the same unit type exists in the two carrier robot areas (e.g., robot 1 area is 2 spin coaters, robot 2 area is spin coater, spin developer each 1 unit), the processing scheduler must be calculated by a complex algorithm and the auxiliary area unit ( The odd unit presence region) has a low number of treatments, resulting in low productivity.
따라서, 본 발명의 목적은 반송 로봇이 처리하는 스케줄 알고리즘을 단순화하여 생산성을 높일 수 있고, 프로세스 유닛 증설시 종적인 방향으로의 증설이 가능하게 하여 설비 점유 면적 증가 요인을 최소화할 수 있는 새로운 형태의 반도체 제조용 스피너 설비를 제공하는데 있다. 본 발명의 다른 특징은 설비 면적을 종래 사용 설비 면적내에서 필요한 유닛을 종래보다 절반이상 용이하게 증설 가능하게 하여 사용자에게 더 많은 생산성과 비용 감소의 효율성을 제공할 수 있는 새로운 형태의 반도체 제조용 스피너 설비를 제공하는데 있다.Accordingly, an object of the present invention is to improve productivity by simplifying the scheduling algorithm handled by the transport robot, and to expand the process unit in the longitudinal direction, thereby minimizing the factor of facility increase. It is to provide a spinner facility for manufacturing a semiconductor. Another feature of the present invention is a new type of spinner equipment for manufacturing semiconductors, which enables the equipment area to be easily expanded by more than half of the required units within the conventional use equipment area, thereby providing the user with more productivity and efficiency of cost reduction. To provide.
도 1은 종래 스피너 설비의 구조를 개략적으로 보여주는 도면;1 schematically shows the structure of a conventional spinner installation;
도 2는 본 발명의 실시예에 따른 스피너 시스템을 보여주는 도면;2 shows a spinner system according to an embodiment of the invention;
도 3은 본 발명의 실시예에 따른 스피너 시스템의 평면구성도;3 is a plan view of a spinner system according to an embodiment of the present invention;
도 4는 본 발명의 실시예에 따른 스피너 시스템에서의 웨이퍼 처리 및 진행 방향을 개략적으로 보여주는 도면이다.4 is a view schematically showing a wafer processing and advancing direction in a spinner system according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명** Explanation of symbols for the main parts of the drawings *
110 : 인덱서 120a : 제 1 베이크 스테이션110: indexer 120a: first bake station
120b : 제 2 베이크 스테이션 120c : 제 3 베이크 스테이션120b: second bake station 120c: third bake station
122 : 핫 플레이트 유닛 124 : 쿨 플레이트 유닛122: hot plate unit 124: cool plate unit
130 : 스핀 코터 스테이션 132 : 스핀 코터 유닛130: spin coater station 132: spin coater unit
140 : 스핀 디벨로퍼 스테이션 142 : 스핀 디벨로퍼 유닛140: spin developer station 142: spin developer unit
150 : 에지노광 스테이션 160 : 노광 유닛150: edge exposure station 160: exposure unit
170 : 반송 로봇170: carrier robot
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 제조용 스피너 설비는 웨이퍼가 로딩 및 언로딩되는 인덱서 및; 상기 인덱서 일측으로부터 공정 진행방향으로 웨이퍼를 각 프로세스 유닛으로 이송하게 설치되는 복수의 반송 로봇들을 포함하되; 상기 반송 로봇을 중심으로 그 양측에는 동일한 공정을 처리하는 동일 프로세스 유닛들을 종적으로 적층되게 배치한다. 이와 같은 본 발명에서 상기 복수의 반송 로봇들 각각에 배치되는 동일 프로세스 유닛들은 공정 진행방향으로부터 제 1 베이크영역과, 스핀 코터영역과, 제 2 베이크영역, 스핀 디벨로퍼 영역, 제 3 베이크영역, 그리고 엣지노광 영역으로 구분될 수 있다. 여기서 상기 제 1 내지 제 3 베이크 영역 각각은 웨이퍼를 가열 처리하는 복수의 핫 플레이트 유닛과, 웨이퍼를 냉각 처리하는 복수의 쿨링 플레이트 유닛이 종적으로 적층되게 설치될 수 있다. 여기서 쿨링 플레이트 유닛은 반송 로봇들간의 웨이퍼 인계시 사용되는 버퍼공간으로 사용될 수 있다. 이와 같은 본 발명에서 상기 인덱서와 제 1 베이크 영역 사이에는 인덱서에서 베이크 영역으로 반송될 웨이퍼를 위한 업 버퍼와, 베이크 영역에서 인덱서로 반송될 웨이퍼를 위한 다운 버퍼가 구비될 수 있다. 이와 같은 본 발명에서 상기 베이크 영역의 반송 로봇은 고온에서도 견딜 수 있는 재질로 이루어지며, 상기 스핀 코터영역과, 스핀 디벨로퍼 영역, 그리고 엣지노광 영역의 반송 로봇은 상온에서 사용 가능한 재질로 이루어질 수 있다.According to a feature of the present invention for achieving the above object, a spinner apparatus for manufacturing a semiconductor comprises: an indexer on which a wafer is loaded and unloaded; A plurality of transfer robots installed to transfer wafers to each process unit in a process progressing direction from one side of the indexer; The same process units for processing the same process are vertically arranged on both sides of the transfer robot. In the present invention, the same process units disposed in each of the plurality of carrier robots have a first bake area, a spin coater area, a second bake area, a spin developer area, a third bake area, and an edge from a process advancing direction. It may be divided into an exposure area. Here, each of the first to third baking regions may be provided such that a plurality of hot plate units for heating the wafer and a plurality of cooling plate units for cooling the wafer are vertically stacked. Here, the cooling plate unit may be used as a buffer space used when the wafers are transferred between the robots. In the present invention, an up buffer for the wafer to be transferred from the indexer to the bake area and a down buffer for the wafer to be transferred from the bake area to the indexer may be provided between the indexer and the first bake area. In the present invention, the transfer robot of the bake area is made of a material that can withstand high temperatures, and the spin coater area, the spin developer area, and the edge exposure area of the transfer robot may be made of a material that can be used at room temperature.
본 발명의 다른 특징에 의하면, 반도체 제조용 스피너 설비는 웨이퍼가 로딩 및 언로딩되는 인덱서 및; 상기 인덱서 일측으로부터 순차적으로 배치되는 그리고 동일한 공정을 처리하는 동일 프로세스 유닛들끼리 1열 또는 2열로 적층되게 종적으로 모듈화하고 그 중앙에 하나의 반송 수단을 배치한 스테이션들을 포함하되; 상기 스테이션들은 제 1 베이크 스테이션, 스핀 코터 스테이션, 제 2 베이크 스테이션, 스핀 디벨로퍼 스테이션, 제 3 베이크 스테이션 그리고 엣지노광 스테이션순으로 구성될 수 있다. 이와 같은 본 발명에서 상기 엣지노광 스테이션의 일측에는 노광장치가 설치될 수 있다. 그리고 상기 제 1 베이크 스테이션과 상기 인덱서 사이에는 인덱서로부터 인출/인입되는 웨이퍼를 위한 업 버퍼와 다운 버퍼가 구비될 수 있다.According to another aspect of the invention, a spinner apparatus for manufacturing a semiconductor comprises: an indexer on which a wafer is loaded and unloaded; Including stations arranged sequentially from one side of the indexer and vertically modularized so that the same process units processing the same process are stacked in one or two rows and having one conveying means in the center thereof; The stations may be configured in order of a first bake station, a spin coater station, a second bake station, a spin developer station, a third bake station, and an edge exposure station. In the present invention as described above, one side of the edge exposure station may be provided with an exposure apparatus. In addition, an up buffer and a down buffer may be provided between the first bake station and the indexer for the wafer to be extracted / fetched from the indexer.
예컨대, 본 발명의 실시예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어 지는 것으로 해석되어져서는 안 된다. 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다.For example, embodiments of the present invention may be modified in various forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. This embodiment is provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape of the elements in the drawings and the like are exaggerated to emphasize a clearer description.
이하, 본 발명의 실시예를 첨부된 도면 도 2 및 도 4를 참조하면서 보다 상세히 설명한다. 상기 도면들에 있어서 동일한 기능을 수행하는 구성요소에 대해서는 동일한 참조번호가 병기되어 있다.Hereinafter, embodiments of the present invention will be described in more detail with reference to FIGS. 2 and 4. In the drawings, the same reference numerals are given to components that perform the same function.
도 2는 본 발명의 실시예에 따른 스피너 시스템을 보여주는 도면이다. 도 3은 본 발명의 실시예에 따른 스피너 시스템의 평면구성도이다. 도 4는 본 발명의 실시예에 따른 스피너 시스템에서의 웨이퍼 처리 및 진행 방향을 개략적으로 보여주는 도면이다.2 is a view showing a spinner system according to an embodiment of the present invention. Figure 3 is a plan view of the spinner system according to an embodiment of the present invention. 4 is a view schematically showing a wafer processing and advancing direction in a spinner system according to an embodiment of the present invention.
도 2 및 도 4를 참조하면, 본 발명의 스피너 시스템(100)은 반송 로봇을 중심으로 그 양측에 동일한 공정을 처리하는 동일 프로세스 유닛들을 종적으로 적층되게 배치한 구조적인 특징을 갖는 것으로서, 그 구성을 살펴보면 공정 진행방향으로부터웨이퍼가 로딩 및 언로딩되는 인덱서(IND;Index)(110), 제 1 베이크 스테이션(120a), 스핀 코터 스테이션(130), 제 2 베이크 스테이션(120b), 스핀 디벨로퍼 스테이션(140), 제 3 베이크 스테이션(120c), 에지노광 스테이션(150) 그리고 노광 유닛(160)으로 이루어지며, 각각의 스테이션 중심에는 반송 로봇(170)이 배치되어 있다.2 and 4, the spinner system 100 of the present invention has a structural feature in which the same process units for processing the same processes are vertically stacked on both sides of the transfer robot, and have a structure. The indexer (IND; Index) 110, the first baking station (120a), the spin coater station 130, the second bake station (120b), the spin developer station that the wafer is loaded and unloaded from the process progress direction 140, a third bake station 120c, an edge exposure station 150, and an exposure unit 160, and a transfer robot 170 is disposed at each center of the station.
도 2 및 도 3을 참조하여 각각의 상기 스테이션들을 좀 더 구체적으로 설명하면, 상기 제 1 내지 제 3 베이크 스테이션(120a,120b,120c)은 웨이퍼를 균일한 상태로 180도에서 250도로 가열처리하는 핫 플레이트 유닛(HP; Hot temp Plate)(122)과, 가열처리된 웨이퍼를 21도에서 25도로 냉각처리하는 쿨 플레이트유닛(CP;Cooler Plate)(124)이 좌/우에 각각 6개씩 적층되게 구성된다.2 and 3, each of the stations is described in more detail. The first to third bake stations 120a, 120b, and 120c may heat the wafer to 180 ° to 250 ° in a uniform state. A hot plate unit (HP) 122 and six cooler plates (CP) 124 for cooling the heated wafer to 21 degrees to 25 degrees are stacked on the left and right sides, respectively. do.
본 발명에서는 기존의 버퍼 공간을 제거하고, 그 대신에 상기 쿨 플레이트 유닛(124)을 반송 로봇(170)들간의 웨이퍼 인계시 사용되는 버퍼 공간으로 겸용하여 사용함으로써 설비의 사용효율을 최대한 높일 수 있다. 그리고, 본 발명은 버퍼 공간을 쿨링 플레이트 유닛과 공유함으로써, 별도의 버퍼 공간에 대한 웨이퍼 티칭 작업 감소, 설비의 유지보수 효율성 증가 그리고 설비 면적 증가 요인을 없앨 수 있는 이점이 있다.In the present invention, the existing buffer space is removed, and instead, the cool plate unit 124 can be used as a buffer space used when the wafers are transferred between the transfer robots 170, thereby maximizing the use efficiency of the equipment. . In addition, the present invention is advantageous in that the buffer space is shared with the cooling plate unit, thereby reducing the wafer teaching work for the separate buffer space, increasing the maintenance efficiency of the equipment, and increasing the equipment area.
상기 스핀 코터 스테이션(130)은 웨이퍼 표면에 감광액을 도포하는 스핀 코터 유닛(SCW;Spin Coater Wafer)(132)이 좌우에 2단 형태로 적층되게 구성된다.The spin coater station 130 is configured such that a spin coater unit (SCW) 132 for applying a photoresist on the wafer surface is stacked in two stages on the left and right sides.
상기 스핀 디벨로퍼 스테이션(140)은 노광된 웨이퍼를 현상해주는 스핀 디벨로퍼 유닛(DEW;Spin Develop Wafer)(142)가 좌/우에 2단 형태로 적층되게 구성된다.The spin developer station 140 is configured such that a spin develop wafer (DEW) 142 for developing an exposed wafer is stacked in two stages on the left and right sides.
이처럼, 본 발명의 스피너 시스템(100)은 기존에 베이크 유닛 상단에 배치되었던 체적이 큰 스핀 코터 유닛(또는 스핀 디벨로퍼 유닛)들을 별도의 스테이션에 배치함으로써, 좌우 방향뿐만 아니라 상하 방향으로의 프로세스 유닛의 증설이 가능해짐으로 종래보다 점유 면적을 절약할 수 있다.As such, the spinner system 100 of the present invention arranges a large volume spin coater unit (or spin developer unit), which was previously disposed on the top of the baking unit, in a separate station, thereby providing the process unit in the vertical direction as well as in the left and right directions. Since the expansion is possible, the occupied area can be saved.
상기 에지노광 스테이션(150)은 웨이퍼의 원주부위에 도포된 불필요한 감광액을 노광시키는 에지노광유닛(EEW;Edge Expose Wafer)(152)이 일측에 2단 형태로 적층되게 구성된다.The edge exposure station 150 is configured such that an edge exposure unit (EEW) 152 for exposing an unnecessary photoresist applied to the circumferential portion of the wafer is stacked in two stages on one side.
한편, 상기 제 1 베이크 스테이션(120a)과 상기 인덱서(110) 사이에는 업 버퍼(112)와 다운 버퍼(114)가 구비되어 있다. 상기 업 버퍼(112)는 상기 제 1 베이크 스테이션(120a)으로 반송될 웨이퍼를 위한 공간이며, 상기 다운 버퍼(114)는 상기 제 1 베이크 스테이션(120a)에서 인덱서(110)로 반송될 웨이퍼를 위한 공간으로, 이렇게 인덱서(110)로부터 인출/인입되는 웨이퍼의 입출입 통로를 별도로 구분하여 작업동선을 효율적으로 운영할 수 있도록 하였다.Meanwhile, an up buffer 112 and a down buffer 114 are provided between the first bake station 120a and the indexer 110. The up buffer 112 is a space for the wafer to be conveyed to the first bake station 120a and the down buffer 114 is for the wafer to be conveyed to the indexer 110 at the first bake station 120a. As a space, the entry / exit passages of the wafers to be withdrawn / drawn from the indexer 110 were separated to allow efficient operation of the working lines.
이와 같이 본 발명은 하나의 반송 로봇(170)이 처리해야할 유닛의 수량을 제 1 베이크 스테이션(120a,120b,120c)에서 최대 20개, 그리고 스핀 코터 스테이션(130)에서 최소 8개로, 종래와 대비하면 2/3 감소되었음을 알 수 있다. 따라서, 반송 로봇(170)의 처리 유닛 감소로 로봇의 운동부하 및 동작 시간을 절감하게 되고, 간단한 알고리즘, 시퀀스 구조로 불필요한 유지보수가 거의 불필요하다. 또한, 반송 로봇의 스피드가 계속 향상되어야 하는 문제를 로드 감소로 스피드 향상, 기술적 한계성을 대체할 수 있는 것이다.As described above, the present invention provides a maximum number of units to be processed by one transport robot 170 at the first bake stations 120a, 120b, and 120c and at least eight at the spin coater station 130. You can see that it is reduced by 2/3. Therefore, the movement unit and the operation time of the robot are reduced by reducing the processing unit of the transfer robot 170, and unnecessary maintenance is almost unnecessary with a simple algorithm and a sequence structure. In addition, the problem that the speed of the transfer robot should be continuously improved can be replaced by reducing the load to improve the speed, technical limitations.
뿐만 아니라, 베이크 스테이션의 반송 로봇(170)은 해당 스테이션만의 웨이퍼를 처리함으로써, 베이크 유닛(122)에서 웨이퍼 핸들링시 발생하는 민감한 온도편차 변화를 예방할 수 있다. 또한, 기존에는 모든 반송 로봇의 핸들링 부분을 베이크열에 견디는 내열성 재질(단가가 높다)로 제작 사용하였으나, 본 발명에서는 제한적으로 베이크 스테이션에 배치되는 반송 로봇의 핸들링 부분만 열에 강한 내열성 재질로 사용함으로써 그에 따른 비용 절감을 도모할 수 있다.In addition, the transfer robot 170 of the bake station processes the wafer of only the station, thereby preventing the change in the sensitive temperature deviation that occurs during the wafer handling in the bake unit 122. In addition, in the past, the handling parts of all the transfer robots were made of a heat-resistant material (high cost) to withstand baking heat, but in the present invention, only the handling parts of the transfer robot disposed at the baking station are used as heat-resistant heat-resistant materials. The cost can be reduced.
상기한 실시예는, 반도체 디바이스제조의 포토리소그래피공정에 사용되는 스피너 시스템에 관계된 것이었는데, 본 발명은 다른 처리 시스템에도 적용가능하며,피처리체도 반도체 웨이퍼에 한정하지 않고, LCD 기판, 글라스기판, CD 기판, 포토마스크, 프린트기판, 세라믹 기판 등에 적용할 수가 있다.The above embodiment relates to a spinner system used in a photolithography process of semiconductor device manufacturing, and the present invention is applicable to other processing systems, and the object to be processed is not limited to a semiconductor wafer, but an LCD substrate, a glass substrate, It can be applied to CD substrates, photomasks, printed substrates, ceramic substrates and the like.
이상에서, 본 발명에 따른 스피너 시스템의 구성 및 작용을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.In the above, the configuration and operation of the spinner system according to the present invention has been shown in accordance with the above description and drawings, but this is only an example, and various changes and modifications are possible without departing from the technical spirit of the present invention. to be.
이와 같은 본 발명을 적용하면, 좌우 방향뿐만 아니라 상하 방향으로의 프로세스 유닛의 증설이 가능함으로써 설비의 점유면적을 최소화하여 그에 따른 원가 절감과 더불어 생산성 향상 효과를 얻을 수 있다. 그리고 반송 로봇의 처리 유닛 감소로 로봇이 처리하는 스케줄 알고리즘을 단수화하여 운동부하 및 동작 시간을 절감하였다. 또한, 기존의 버퍼 공간을 제거하고, 그 대신에 상기 쿨 플레이트 유닛을 반송 로봇들간의 웨이퍼 인계시 사용되는 버퍼 공간으로 겸용하여 사용함으로써 설비의 사용효율을 최대한 높일 수 있는 이점이 있다.By applying the present invention, it is possible to increase the process unit in the vertical direction as well as the left and right directions, thereby minimizing the occupied area of the equipment, thereby achieving a cost reduction and productivity improvement effect. In addition, by reducing the number of processing units of the carrier robot, the robot reduces the number of schedule algorithms and reduces the exercise load and operation time. In addition, the existing buffer space is removed, and instead, the cool plate unit may be used as a buffer space used when the wafers are transferred between the robots.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0028388A KR100387418B1 (en) | 2001-05-23 | 2001-05-23 | A spinner system in use the process of fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0028388A KR100387418B1 (en) | 2001-05-23 | 2001-05-23 | A spinner system in use the process of fabricating semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020089616A KR20020089616A (en) | 2002-11-30 |
| KR100387418B1 true KR100387418B1 (en) | 2003-06-18 |
Family
ID=27706126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0028388A KR100387418B1 (en) | 2001-05-23 | 2001-05-23 | A spinner system in use the process of fabricating semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100387418B1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101001511B1 (en) * | 2007-06-29 | 2010-12-14 | 가부시키가이샤 소쿠도 | Substrate treating apparatus |
| US8545118B2 (en) | 2007-11-30 | 2013-10-01 | Sokudo Co., Ltd. | Substrate treating apparatus with inter-unit buffers |
| US9184071B2 (en) | 2007-11-30 | 2015-11-10 | Screen Semiconductor Solutions Co., Ltd. | Multi-story substrate treating apparatus with flexible transport mechanisms and vertically divided treating units |
| US9299596B2 (en) | 2007-12-28 | 2016-03-29 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus with parallel substrate treatment lines simultaneously treating a plurality of substrates |
| US9368383B2 (en) | 2007-12-28 | 2016-06-14 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus with substrate reordering |
| US10160001B2 (en) | 2015-10-29 | 2018-12-25 | Semes Co., Ltd. | Substrate treating apparatus |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4642543B2 (en) * | 2005-05-09 | 2011-03-02 | 東京エレクトロン株式会社 | Edge exposure apparatus, coating and developing apparatus, and edge exposure method |
| KR100666354B1 (en) * | 2005-06-23 | 2007-01-11 | 세메스 주식회사 | Semiconductor apparatus performing a photo lithographic process |
| KR102175077B1 (en) * | 2018-09-03 | 2020-11-05 | 세메스 주식회사 | Transfer robot and Apparatus for treating substrate with the robot |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990024864A (en) * | 1997-09-09 | 1999-04-06 | 김광교 | Compact system for photoresist coating and developing equipment for semiconductor wafers |
| KR19990045297A (en) * | 1997-11-14 | 1999-06-25 | 이시다 아키라 | Substrate Processing Equipment |
| JP2000012443A (en) * | 1998-06-24 | 2000-01-14 | Tokyo Electron Ltd | Multi-stage spin-type treatment system for substrate |
| KR20000018615A (en) * | 1998-09-03 | 2000-04-06 | 윤종용 | Fabrication apparatus of semiconductor device |
| KR20000027246A (en) * | 1998-10-27 | 2000-05-15 | 윤종용 | Apparatus for semiconductor manufacturing |
-
2001
- 2001-05-23 KR KR10-2001-0028388A patent/KR100387418B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990024864A (en) * | 1997-09-09 | 1999-04-06 | 김광교 | Compact system for photoresist coating and developing equipment for semiconductor wafers |
| KR19990045297A (en) * | 1997-11-14 | 1999-06-25 | 이시다 아키라 | Substrate Processing Equipment |
| JP2000012443A (en) * | 1998-06-24 | 2000-01-14 | Tokyo Electron Ltd | Multi-stage spin-type treatment system for substrate |
| KR20000018615A (en) * | 1998-09-03 | 2000-04-06 | 윤종용 | Fabrication apparatus of semiconductor device |
| KR20000027246A (en) * | 1998-10-27 | 2000-05-15 | 윤종용 | Apparatus for semiconductor manufacturing |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101001511B1 (en) * | 2007-06-29 | 2010-12-14 | 가부시키가이샤 소쿠도 | Substrate treating apparatus |
| US10290521B2 (en) | 2007-06-29 | 2019-05-14 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus with parallel gas supply pipes and a gas exhaust pipe |
| US9230834B2 (en) | 2007-06-29 | 2016-01-05 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus |
| US8851008B2 (en) | 2007-06-29 | 2014-10-07 | Sokudo Co., Ltd. | Parallel substrate treatment for a plurality of substrate treatment lines |
| US9165807B2 (en) | 2007-06-29 | 2015-10-20 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus with vertical treatment arrangement including vertical blowout and exhaust units |
| US9174235B2 (en) | 2007-06-29 | 2015-11-03 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus using horizontal treatment cell arrangements with parallel treatment lines |
| US9184071B2 (en) | 2007-11-30 | 2015-11-10 | Screen Semiconductor Solutions Co., Ltd. | Multi-story substrate treating apparatus with flexible transport mechanisms and vertically divided treating units |
| US8708587B2 (en) | 2007-11-30 | 2014-04-29 | Sokudo Co., Ltd. | Substrate treating apparatus with inter-unit buffers |
| US9687874B2 (en) | 2007-11-30 | 2017-06-27 | Screen Semiconductor Solutions Co., Ltd. | Multi-story substrate treating apparatus with flexible transport mechanisms and vertically divided treating units |
| US8545118B2 (en) | 2007-11-30 | 2013-10-01 | Sokudo Co., Ltd. | Substrate treating apparatus with inter-unit buffers |
| US9299596B2 (en) | 2007-12-28 | 2016-03-29 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus with parallel substrate treatment lines simultaneously treating a plurality of substrates |
| US9368383B2 (en) | 2007-12-28 | 2016-06-14 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus with substrate reordering |
| US10160001B2 (en) | 2015-10-29 | 2018-12-25 | Semes Co., Ltd. | Substrate treating apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020089616A (en) | 2002-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100348938B1 (en) | Semiconductor manufacturing apparatus for photolithography process | |
| US5970717A (en) | Cooling method, cooling apparatus and treatment apparatus | |
| JP4823012B2 (en) | Wafer processing equipment | |
| CN101467242B (en) | Substrate processing system and substrate transfer method | |
| JP4908304B2 (en) | Substrate processing method, substrate processing system, and computer-readable storage medium | |
| JPH08222616A (en) | Substrate processor | |
| KR20060127795A (en) | Substrate processing system and substrate processing method | |
| KR100387418B1 (en) | A spinner system in use the process of fabricating semiconductor device | |
| CN101473416B (en) | Substrate processing system and substrate conveyance method | |
| US6287025B1 (en) | Substrate processing apparatus | |
| KR100693563B1 (en) | Heat processing apparatus | |
| JP4515331B2 (en) | Substrate processing system | |
| JPH10135302A (en) | Semiconductor device manufacturing line | |
| KR100666354B1 (en) | Semiconductor apparatus performing a photo lithographic process | |
| KR101010157B1 (en) | Substrate processing system and substrate processing method | |
| KR20010054262A (en) | Semiconductor manufacturing apparatus for photolithography process | |
| KR100374505B1 (en) | Compact system of photoresist solution coating and developing equipment for semiconductor wafer | |
| JP4402011B2 (en) | Substrate processing system and substrate processing method | |
| KR102666544B1 (en) | Process Block for Photolithography Instruments and Photolithography Instruments using therof | |
| KR102619709B1 (en) | Process Block for Photolithography Instruments and Photolithography Instruments using therof | |
| KR0168522B1 (en) | Spinner for semiconductor fabrication | |
| JP4410152B2 (en) | Substrate processing system | |
| JP4127391B2 (en) | Processing unit storage shelf and substrate processing apparatus | |
| KR20230059871A (en) | Process Block for Photolithography Instruments and Photolithography Instruments using therof | |
| JP2013247197A (en) | Substrate processing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| O035 | Opposition [patent]: request for opposition | ||
| O132 | Decision on opposition [patent] | ||
| O074 | Maintenance of registration after opposition [patent]: final registration of opposition | ||
| FPAY | Annual fee payment |
Payment date: 20060602 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |