KR100665250B1 - 플라즈마 디스플레이 패널을 위한 구동회로 및 전원장치 - Google Patents

플라즈마 디스플레이 패널을 위한 구동회로 및 전원장치 Download PDF

Info

Publication number
KR100665250B1
KR100665250B1 KR1020050063430A KR20050063430A KR100665250B1 KR 100665250 B1 KR100665250 B1 KR 100665250B1 KR 1020050063430 A KR1020050063430 A KR 1020050063430A KR 20050063430 A KR20050063430 A KR 20050063430A KR 100665250 B1 KR100665250 B1 KR 100665250B1
Authority
KR
South Korea
Prior art keywords
voltage
panel
electrode
power switch
capacitor
Prior art date
Application number
KR1020050063430A
Other languages
English (en)
Other versions
KR20050077292A (ko
Inventor
문건우
Original Assignee
주식회사 아이디코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이디코리아 filed Critical 주식회사 아이디코리아
Priority to KR1020050063430A priority Critical patent/KR100665250B1/ko
Publication of KR20050077292A publication Critical patent/KR20050077292A/ko
Application granted granted Critical
Publication of KR100665250B1 publication Critical patent/KR100665250B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/3353—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having at least two simultaneously operating switches on the input side, e.g. "double forward" or "double (switched) flyback" converter
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 디스플레이 패널(PDP)을 위한 유지구간 및 전구간 구동회로, 및 전원장치 회로가 제공된다. 본 발명의 일실시예에 따른 풀 브리지형 인버터 구동방식의 전류형 유지 구간 구동 회로는, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서, 패널의 X 전극 및 Y 전극과 유지 전압 전원간에 각각 접속되는 제1 및 제2 전력 스위치 다이오드, 패널의 X 전극 및 Y 전극과 접지간에 각각 접속되는 제3 및 제4 전력 스위치 다이오드, 패널의 X 전극 및 Y 전극에 각각 접속되어 패널 커패시턴스를 충전 및 방전시키기 위한 제1 및 제2 인덕터, 제1 및 제2 인덕터의 타단에 각각 접속되어 일정 기간 동안 제1 및 제2 인덕터의 타단간에 일정 전압을 인가하기 위한 제1 및 제4 전력 스위치, 및 제1 및 제2 인덕터의 타단에 각각 접속되어 일정 기간 동안 제1 및 제2 인덕터의 타단간에 일정 전압을 인가하기 위한 제2 및 제3 전력 스위치를 포함한다.
또한, 본 발명의 다른 실시예에서는 하프 브리지형 인버터 구동 방식의 유지 구간 구동 회로, 하프 브리지형 에너지 회수 방식의 유지 구간 구동 회로, 하프 브리지형 에너지 회수 방식의 유지 구간 구동 회로의 변형예, 하프 브리지형 에너지 주입 방식이 유지 구간 구동 회로, 하프 브리지형 유지 구간 구동 회로에 전압 조정기를 추가한 실시예가 개시되며, 상기의 전압 조정기를 결합한 하프 브리지형 유지구간 구동 회로의 전구간 적용을 위한 구동 방식이 개시된다.
나아가, 본 발명의 또 다른 실시예에서는, 능동형 직렬 보상 방식의 전원 장 치 회로 및 제어기, 전류원 PDP 구동 회로 및 공진형 PDP 공진 회로가 개시된다.
플라즈마 디스플레이 패널(PDP), 구동회로, 전원장치, 드라이브 회로, 인버터

Description

플라즈마 디스플레이 패널을 위한 구동회로 및 전원장치{Driver Circuit and Power Supply for Plasma Display Penel(PDP)}
도 1은 기존의 웨버(Weber)형 유지 구간 구동 회로도.
도 2는 기존의 웨버형 유지 구간 구동 회로의 동작 설명을 위한 파형도.
도 3은 본 발명에 따른 풀 브리지형 인버터 구동방식의 전류형 유지 구간 구동 회로도.
도 4는 본 발명에 따른 풀 브리지형 인버터 구동방식의 전류형 유지 구간 구동 회로의 동작 설명을 위한 파형도.
도 5는 본 발명에 따른 하프 브리지형 인버터 구동방식의 전류형 유지 구간 구동 회로도.
도 6는 본 발명에 따른 하프 브리지형 인버터 구동방식의 전류형 유지 구간 구동 회로의 동작 설명을 위한 파형도.
도 7는 본 발명에 따른 하프 브리지형 에너지 회수 방식의 유지 구간 구동 회로도.
도 8은 본 발명에 따른 하프 브리지형 에너지 회수 방식의 유지 구간 구동 회로의 동작 설명을 위한 파형도.
도 9는 본 발명에 따른 하프 브리지형 에너지 회수 방식 유지 구간 구동 회 로의 보조 스위치를 양방향 스위치를 적용한 회로도.
도 10은 본 발명에 따른 하프 브리지형 에너지 회수 방식의 유지 구간 구동 회로의 양방향 보조 스위치의 실시 예.
도 11은 본 발명에 따른 하프 브리지형 에너지 주입 방식의 유지 구간 구동 회로도.
도 12는 본 발명에 따른 하프 브리지형 에너지 주입 방식의 유지 구간 구동 회로의 동작 설명을 위한 파형도.
도 13은 본 발명에 따른 하프 브리지형 에너지 주입 방식의 유지 구간 구동 회로의 링크 전압 동작 설명을 위한 파형도.
도 14는 본 발명에 따른 하프 브리지형 유지 구간 구동 회로에 전압 조정 회로를 추가한 회로도.
도 15는 본 발명에 따른 하프 브리지형 유지 구간 구동 회로에 적용한 전압 조정 회로의 동작 설명을 위한 파형도.
도 16은 기존 구동 회로와 전원장치를 이용한 전구간 전압 파형의 실시 예.
도 17은 본 발명에 따른 하프 브리지형 유지 구간 구동 회로를 이용한 전구간 전압 파형의 실시 예.
도 18은 본 발명에 따른 하프 브리지형 유지 구간 구동 회로에 적용한 전압 조정 회로의 제어 방식의 설명을 위한 제어기의 실시 예.
도 19는 본 발명에 따른 하프 브리지형 인버터 구동방식의 전류형 유지 구간 구동 회로에 전압 조정 회로를 추가한 회로도.
도 20은 본 발명에 따른 하프 브리지형 에너지 회수 방식의 유지 구간 구동 회로에 전압 조정 회로를 추가한 회로도.
도 21은 본 발명에 따른 하프 브리지형 에너지 회수 방식 유지 구간 구동 회로의 보조 스위치를 양방향 스위치로 적용한 회로에 전압 조정 회로를 추가한 회로도.
도 22는 본 발명에 따른 하프 브리지형 에너지 주입 방식 유지 구간 구동 회로에 전압 조정 회로를 추가한 회로도.
도 23은 본 발명에 따른 능동형 직렬 보상 방식의 전원장치의 회로도 및 제어기의 설명도.
도 24는 본 발명에 따른 능동형 직렬 보상 방식의 전원장치의 회로 설명을 위한 주요 파형.
도 25는 본 발명에 따른 2개의 2차 권선을 갖는 능동형 클램프 방식의 포워드 컨버터의 회로도.
도 26은 본 발명에 따른 2개의 2차 권선을 갖는 능동형 클램프 방식의 포워드 컨버터의 회로의 동작 설명을 위한 파형도.
도 27은 본 발명의 일실시예에 따른 전류원 PDP 구동 회로를 도시한 회로도.
도 28은 본 발명의 일실시예에 따른 전류원 PDP 구동 회로의 동작을 설명하기 위한 파형도.
도 29는 본 발명의 일실시예에 따른 공진형 PDP 구동 회로를 도시한 회로도.
도 30은 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 동작을 설명하기 위한 파형도.
도 31은 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 모드 별 동작을 설명하기 위한 회로도.
도 32는 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 모드 별 동작을 설명하기 위한 회로도.
도 33은 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 모드 별 동작을 설명하기 위한 회로도.
도 34는 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 모드 별 동작을 설명하기 위한 회로도.
도 35는 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 모드 별 동작을 설명하기 위한 회로도.
도 36은 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 모드 별 동작을 설명하기 위한 회로도.
도 37은 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 모드 별 동작을 설명하기 위한 회로도.
도 38은 본 발명의 일실시예에 따른 공진형 PDP 구동 회로의 모드 별 동작을 설명하기 위한 회로도.
도 39는 본 발명의 다른 실시예에 따른 전류원 PDP 구동 회로를 도시한 회로도.
도 40은 본 발명의 다른 실시예에 따른 전류원 PDP 구동 회로의 동작을 설명하기 위한 파형도.
<도면의 주요한 부분에 대한 부호의 설명>
201: 입력 단자
202: 접지 단자
203: 제1 전력 스위치
204: 제1 전력 스위치 병렬 다이오드
205: 제1 전력 스위치 병렬 커패시터
206: 제2 전력 스위치
207: 제2 전력 스위치 병렬 다이오드
208: 제2 전력 스위치 병렬 커패시터
209: 제3 전력 스위치
210: 제3 전력 스위치 병렬 다이오드
211: 제3 전력 스위치 병렬 커패시터
212: 제4 전력 스위치
213: 제4 전력 스위치 병렬 다이오드
214: 제4 전력 스위치 병렬 커패시터
215: 제1 환류 다이오드
216: 제2 환류 다이오드
217: 제3 환류 다이오드
218: 제4 환류 다이오드
219: 제1 인덕터
220: 제2 인덕터
221: PDP 패널 커패시턴스
본 발명은 일반적으로 플라즈마 디스플레이 패널(PDP)과, 플라즈마 디스플레이 패널의 어드레스 구동 회로 및 서스테인 구동 회로의 개량에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널은 한 쌍의 기판을 포함한 구조를 갖는다. 기판 상에는 각각 행 및 열 전극이 지지 형성되고, 행 및 열 전극은 각각 유전체 층에 의해 도포된다. 행 및 열 전극은 또한 간극을 사이에 두고 서로 평행하게 배치되며, 양 전극간의 간극에 이온화 기체가 주입된다.
행 및 열 전극은 서로 수직으로 배치되며, 행 및 열 전극의 교차점에 방전 셀이 형성된다. 이러한 방전셀을 선택적으로 방전함으로써 기록 또는 표시 기능을 실현할 수 있다.
플라즈마 디스플레이 패널의 구동은 AC 전압의 인가에 의해 달성된다. 전통적으로, AC 전압의 인가에 의한 구동은 방전과 서스테인의 두 단계를 거친다. 즉, 행 및 열의 어드레싱에 의해 선택된 희망하는 방전셀에 방전 전압을 초과하는 전압을 인가하여 방전시킨다. 본 명세서에서는 이를 방전구간 이라 칭한다 이어서, 교 류 서스테인 전압을 연속적으로 방전셀에 인가한다. 본 명세서에서는 이를 서스테인 구간 이라 칭한다. 교류 서스테인 전압은 방전을 일으킬 정도에는 이르지 못하지만 방전 상태를 유지할 수 있는 정도의 크기를 갖는다.
방전 구간에는 초기 방전을 일으키기 위한 방전 전압을 인가한다. 방전 전압으로는, 통상적으로 사용되는 He-Xe, Ne-Xe의 혼합 기체의 경우, 240V-280V의 전위가 사용된다. 일반적인 경우 제 3전극을 도입하기도 한다. 제3 전극을 도입함으로써, 면 방전 형태에서의 유지전극과 유전체에 의한 기생 커패시터에 의해 야기되는 고전류를 감소시키며, 어드레스 동작과 유지동작을 분리시키는 구동 방식을 채용할 수 있다.
유지 구간에는 기체 방전의 기억 기능 특성을 이용하여 방전 전압보다 낮은 전압의 교류 서스테인 펄스에 의해 방전이 유지되도록 한다. 일반적으로 벽전하에 의한 기억기능 효과를 이용한다.
플라즈마 디스플레이 패널을 사용하여 계조를 표시하기 위해서는, 유지 방전의 횟수에 따라 화면의 각 픽셀들의 밝기를 결정한다. 따라서, 높은 주파수의 유지 펄스가 필요하다. 예를 들어, PDP를 초당 60개의 프레임을 256 gray scale을 가지도록 할 때 1 단위 레벨의 빛을 4회의 유지펄스로 나타낼 때 총 61140회의 서스테인 펄스가 인가된다. 이하에서는 서스테인 펄스를 생성하여 인가하기 위한 회로를 서스테인 구동부 라 칭하기로 한다.
통상적으로 서스테인 구동부는 플라즈마 패널을 구성하는 모든 픽셀을 일시에 구동한다. 따라서, 서스테인 구동부로부터 본 플라즈마 패널의 커패시턴스는 매 우 큰 값을 갖는 것이 일반적이다. 예를 들면, 512 x 512의 패널은, 대략 5 nF의 값을 갖는 커패시턴스로 등가적으로 표현될 수 있다.
이러한 높은 커패시턴스값을 갖는 패널을 구동하기 위해서는 많은 전력이 소비될 수 밖에 없다. 특히, 플라즈마 디스플레이 패널의 계조 표현을 위한 서스테인 펄스를 인가하기 위해서는 더욱 많은 전력이 소모된다. 이러한 전력소비를 줄이기 위한 방책으로서 서스테인 구동부로써 에너지 회수형 구동 회로를 사용하기도 한다.
서스테인 구동부용 에너지 회수형 구동 회로로서 가장 널리 사용되고 있는 회로로써 소위 웨버 회로라 칭하는 회로가 있다. 이러한 웨버 회로는 동일인이 발명자로 등록된 미합중국특허제5,081,400호에 잘 기술되어 있다. 도 1은 전형적인 웨버 회로를 도시한 회로도이다.
도 1에 도시된 바에 따르면, 패널(112)은 커패시턴스 Cp로 등가적으로 표현된다. 웨버 회로는, 패널(112)의 양 유지 전극, 즉 X 및 Y 전극에 마련된다. X 전극측 구성을 살펴보면, 패널의 X 전극과 유지 전압 전원(Vs)간에 접속되는 제1 전력 스위치 M1(102)과, 패널의 X 전극과 접지간에 접속되는 제3 전력 스위치 M3(104)를 포함한다. 또한, 패널의 X 전극과 접속된 인덕터 L1(111)과, 인덕터 L1(111)의 타단과 접지간에 접속된 보조 회로를 포함한다. 보조 회로는 직렬로 접속된 제1 보조 스위치 Ma1, 제1 다이오드 Da1, 제2 다이오드 Da2, 및 제2 보조 스위치 Ma2를 포함한다. 제1 다이오드 Da1 및 제2 다이오드 Da2간에 인덕터 L1(111)의 타단이 접속된다. 또한, 제1 보조 스위치 Ma1 및 제2 보조 스위치 Ma2의 직렬 접속단의 타단은 서로 접속되어 보조 커패시터 C1과 접속되고, 보조 커패시터 C1의 타단은 접지된다.
패널(112)의 Y 단에는 X 단과 동일한 회로가 마련된다.
이하에서는, 웨버 회로의 동작을 설명한다. 도 2는 도 1에 도시된 회로의 동작을 설명하기 위한 파형도이다.
이상적으로는, 커패시터 C1, C2의 용량은 패널의 등가 커패시터 Cp에 비해 매우 커서 투입과 회수시 C1, C2의 전압 변동률이 작다. 따라서, C1과 C2는 투입과 회수를 같은 비율로 이루어지게 하면 Vs/2로 일정한 전압을 항상 유지한다.
제1 모드(Mode 1):
제4 전력 스위치 M4(105)는 턴온된 상태이고, X 전극측 제1 보조 스위치 Ma1(106)을 턴온한다. 커패시터 C1(110)의 전압 Vs/2이 L1, Cp로 구성된 공진회로에 인가된다. 반주기 공진 후 패널전압 Vcp는 유지전압 Vs에 도달한다. 그러나, 실제 회로에서는 회로의 기생 저항성분에서의 에너지 소비가 발생하므로 패널전압 Vcp는 유지전압 Vs보다 약간 작은 전압에 도달한다.
제2 모드(Mode 2):
제4 전력 스위치 M4(105)는 턴온된 상태이고, X 전극측 제1 보조 스위치 Ma1(106)을 턴오프하고 제1 전력 스위치 M1(102)을 턴온한다. 패널(112) 양단의 전압 Vcp는 유지 전원 전압 Vs까지 상승한다. 즉, 패널(112) 양단 전압 Vcp는 유지 전원 전압 Vs보다 약간 작은 전압을 갖고 있던 상태에서, 제1 전력 스위치 M1을 턴온하는 순간 입력 단자로부터 과전류가 패널 등가 커패시터 Cp로 흐르며 패널 전압 Vcp는 순간적으로 Vs에 도달한다. 패널전압 Vcp가 유지 전원 전압 Vs로 되면 패널은 방전을 시작한다. 이 방전 전류는 스위치 M1, M2 를 통하여 흐른다.
제3 모드(Mode 3):
제4 전력 스위치 M4(105)는 턴온된 상태이고, 제1 전력 스위치 M1(102)을 턴오프하고 X 전극측 제2 보조 스위치 Ma2(109)를 턴온한다. 패널 커패시터 Cp의 전압 Vcp가 패널 커패시터 Cp, 인덕터 L1(111), 커패시터 C1(110)로 구성된 공진회로에 인가된다. 반주기 공진 후, 패널 커패시터 전압은 Vs로부터 제로값으로 감소된다.
제4 모드(Mode 4):
제4 전력 스위치 M4(105)는 턴온된 상태이고, 제3 전력 스위치 M3(104)를 턴온하면 패널 커패시터 전압 Vcp는 영으로 클램프된 상태에서 영전압을 유지한다.
제5 모드(Mode 5) 내지 제8 모드(Mode 8)는 상술한 바와 같은 제1 모드(Mode 1) 내지 제4 모드(Mode 4)와 대칭적인 동작을 한다.
상술한 바와 같은 웨버 회로는 제1 및 제2 보조 스위치 등으로 구성된 에너지 회수를 위한 보조 회로를 필요로 함으로써, 다수의 구동 회로를 구성할 때 그 각각이 독립적인 스위칭 소자들과 다이오드를 사용함으로써, 구동 회로가 복잡해지고 부피를 많이 차지하는 문제가 있었다.
또한, 플라즈마 디스플레이 패널을 구동시키기 위해서는 많은 전력이 소비되며, 입력 전압으로부터 원하는 출력 전압을 얻기 위하여 다양한 형태이 전력 컨버터가 개발되어 왔다. 이러한 전력 컨버터 중에서도 최근에는 스위칭 방식에 의한 전력 컨버터가 많이 사용된다.
이러한 스위칭 방식에 의한 전력 컨버터를 개발하는데 있어서, 가장 핵심적인 요소는 소형화와 고효휼화이다. 스위칭 방식에 의한 전력 컨버터를 소형화하기 위한 방법으로서, 스위칭 주파수를 증가시키는 방법이 있다. 스위칭 주파수를 증가시킴으로써, 필터 및 변압기의 크기를 감소시킬 수 있고, 결국 전력 컨버터의 부피를 감소시킬 수 있다. 그러나, 스위칭 주파수가 증가됨에 따라, 스위칭 손실이 더욱 많이 발생하게 되고, 더욱 부피가 큰 방열 기구가 필요하게 된다.
높은 스위칭 주파수로 동작하면서도, 스위칭 손실이 비교적 적은 전력 컨버터로서, 소프트 스위칭 방식에 의한 전력 컨버터가 있다. 이러한 소프트 스위칭 방식에 있어서도, 특히 능동형 클램프(Activel clamp) 방식 회로가 가장 광범위하게 쓰이고 있다. 능동형 클램프 방식의 소프트 스위칭 전력 컨버터의 예로서, 발명의 명칭이 "스위칭 전원 장치"인 대한민국 특허 제10-19837호가 있다.
능동형 클램프 방식은 주 스위치와 보조 스위치를 구비하고, 주 스위치의 소호 기간 동안 보조 스위치를 이용하여 변압기의 누설 및 자화 인덕턴스 전류를 환류시키도록 되어 있다. 능동현 클램프 방식에서는 주 스위치가 영전압 스위칭 하기 때문에, 스위칭 손실이 저감되어 효율이 높다. 그러나, 입력 전압의 약 2배의 전압이 주 스위치와 보조 스위치에 전압 스트레스로서 인가된다. 따라서, 높은 내압의 주 스위치와 보조 스위치를 사용해야 한다. 높은 내압의 스위치는 전류 용량이 작으며, 가격 또한 고가라는 단점이 있다.
본 발명의 목적은 웨버 회로와는 달리 외부 보조 회로가 없이도 에너지 회수 동작을 할 수 있는 서스테인 구동부용 회로를 제공하는 것이다.
본 발명의 다른 목적은 구동 회로에 포함된 모든 전력 스위치가 실질적으로 영 전압 스위칭 하도록 할 수 있는 서스테인 구동부용 회로를 제공하는 것이다.
본 발명의 또 다른 목적은 입력전원에서의 과전류 문제가 해소된 서스테인 구동부용 회로를 제공하는 것이다.
본 발명의 또 다른 목적은 높은 효율, 높은 전력 밀도를 가지며, 낮은 전압 스트레스를 갖는 스위칭 전력 컨버터 회로를 제공하는 것이다.
본 발명의 또 다른 목적은 입력전압과 출력전압의 차이가 작은 경우 일반적인 전력 컨버터를 사용하는 방법을 대치하여 소 용량의 전력 컨버터로 원하는 출려 전압을 얻는 전원 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 패널 구동 회로는, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서, 패널은 패널 커패시턴스를 포함하고, 패널 구동 회로는 패널의 X 전극 및 Y 전극과 유지 전압 전원간에 각각 접속되는 제1 및 제2 환류 다이오드, 패널의 X 전극 및 Y 전극과 접지간에 각각 접속되는 제3 및 제4 환류 다이오드, 패널의 X 전극 및 Y 전극에 각각 접속되어 패널 커패시턴스를 충전 및 방전시키기 위한 제1 및 제2 인덕터, 제1 및 제2 인덕터의 타단에 각각 접속되어 일정 기간 동안 제1 및 제2 인덕터의 타단간에 일정 전압을 인가하기 위한 제1 및 제4 전력 스위치, 및 제1 및 제2 인덕터의 타단에 각각 접속되어 일정 기간 동안 제1 및 제2 인덕터의 타단간에 일정 전압을 인가하기 위한 제2 및 제3 전력 스위치를 포함한다.
본 발명의 다른 실시예에 따른 패널 구동 회로는, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서, 패널은 패널 커패시턴스를 포함하고, 패널 구동 회로는 패널의 X 전극 및 Y 전극 중 일 전극 및 유지 전압 전원간에 접속되는 제1 환류 다이오드, 패널의 일 전극 및 접지간에 접속되는 제2 환류 다이오드, 패널의 일 전극에 접속되어 패널 커패시턴스를 충전 및 방전시키기 위한 인덕터, 인덕터의 타단에 접속되어 인덕터의 타단에 일정 전압을 인가하기 위한 제1 전력 스위치, 인덕터의 타단에 접속되어 인덕터의 타단에 일정 전압을 인가하기 위한 제2 전력 스위치, 패널의 타 전극 및 유지 전압 전원간에 접속되는 제1 커패시터, 및 패널의 타 전극 및 접지간에 접속되는 제2 커패시터를 포함한다.
본 발명의 다른 실시예에 따른 패널 구동 회로는, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서, 패널은 패널 커패시턴스를 포함하고, 패널 구동 회로는 패널의 X 전극 및 Y 전극 중 일 전극 및 유지 전압 전원간에 접속되는 제1 전력 스위치, 패널의 일 전극 및 접지간에 접속되는 제2 전력 스위치, 패널의 타 전극 및 유지 전압 전원간에 접속되는 제1 커패시터, 패널의 타 전극 및 접지간에 접속되는 제2 커패시터, 패널의 타 전극에 접속되는 인덕터, 및 인덕터의 타단과 패널의 일 전극간에 접속되어, 패널 커패시턴스에 충전된 전하를 회수하거나 주입시키기 위한 보조 회로를 포함한다.
본 발명의 다른 실시예에 따른 패널 구동 회로는, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서,상기 패널은 패널 커패시턴스를 포함하고, 패널의 X 전극 및 Y 전극 중 일 전극 및 유지 전압 전원간에 접속되어 패널의 양 전극간의 전압이 제1 전압으로 일정하게 유지시키기 위한 제1 전력 스위치, 패널의 일 전극 및 접지간에 접속되어 패널의 양 전극간의 전압을 제2 전압으로 일정하게 유지시키기 위한 제2 전력 스위치, 패널의 타 전극 및 유지 전압 전원간에 접속되는 제1 커패시터, 패널의 타 전극 및 접지간에 접속되는 제2 커패시터, 패널의 일 전극에 접속되어 패널 커패시턴스를 충전 및 방전시키기 위한 인덕터, 및 인덕터의 타 전극 및 유지 전압 전원간에 접속되어, 패널 커패시턴스에 저장된 에너지를 회수함으로써, 패널 커패시턴스의 양 전극간의 전압이 제1 전압이 되도독 하기 위한 제1 보조 스위치, 인덕터의 타단 및 접지간에 접속되어, 패널 커패시턴스에 에너지를 주입시킴으로써, 패널 커패시턴스의 양 전극간의 전압이 제2 전압이 되도록 하기 위한 제2 보조 스위치를 포함한다.
본 발명의 다른 실시예에 따른 패널 구동 회로는, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서, 패널은 패널 커패시턴스를 포함하고, 구동 회로는 패널의 X 전극 및 Y 전극 중 일 전극과 유지 전압 전원 및 접지간에 각각 접속되는 제1 및 제2 전력 스위치, 패널의 타 전극과 유지 전압 전원 및 접지간에는 각각 접속된 제1 및 제2 커패시터, 패널의 타 전극에 접속되어, 제1 및 제2 커패시터에 흐르는 충방전 전류와 실질적으로 동일한 양의 보상 전류를 제1 및 제2 커패시터에 흐르게 함으로써, 제1 및 제2 커패시터의 전압이 항상 일정하게 유지되도록 하는 전압 조정기를 포함한다.
본 발명의 일실시예에 따른 전원 장치에 있어서, 서로 병렬 접속된 입력 및 출력 커패시터를 포함하고, 출력 커패시터에 병렬 접속된 부하에 전원을 공급하기 위하여, 입력 커패시터 양단에 출력 전압을 인가하는 제1 전원 장치, 입력 커패시터 및 출력 커패시터간에 직렬 접속되어, 직렬 보상 전압을 부하에 인가함으로써, 부하에 원하는 일정 전압을 인가하기 위한 직렬 보상기를 포함한다.
본 발명의 다른 실시예에 따른 전원 장치에 있어서, 제1 및 제2 입력 단자 간에 인가되는 직류 입력 전압의 전력을 변환하여 제1 및 제2 출력 단자를 통해 출력하는 전력 컨버터에 있어서, 제1 및 제2 입력 단자간에 접속된 입력단 충전부, 제1 입력 단자에 서로 직렬 접속된 제2 커패시터 및 제1 스위치와, 제1 스위치의 타단과 접지 간에 접속된 제2 스위치, 제1 입력 단자 및 제1 스위치 및 제2 스위치의 접속점 사이에 접속된 1차 권선 및 1차 권선과 절연되고, 서로 직렬 접속된 2차측 제1 권선 및 제2 권선을 구비하는 변압기, 2 차측 제1 권선 및 제2 권선의 접속점 및 제1 출력 단자간에 접속된 인덕터, 및 2 차측 제1 권선 및 제2 권선의 타측과 제2 출력 단자간에 각각 접속된 제1 및 제2 정류기를 포함한다.
본 발명의 일실시예에 따른 패널 구동 회로에 있어서, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서, 패널은 패널 커패시턴스를 포함하고, 구동 회로는 X 전극 및 Y 전극에 각각 접속되어 일정 기간 동안 패널의 X 전극 및 Y 전극간에 제1 전압이 인가되도록 하기 위한 제1 및 제2 전력 스위치, X 전극 및 Y 전극에 각각 접속되어 일정 기간 동안 패널의 X 전극 및 Y 전극간에 제2 전압이 인가되도록 하기 위한 제3 및 제4 전력 스위치, 패널의 X 전극 및 Y 전극에 각각 접속되어, 패널 커패시턴스를 충전 및 방전시키는 제1 및 제2 인덕터, 제1 및 제2 인덕터의 타단에 접속되어, 패널의 X 전극 및 Y 전극 간의 전압이 제1 전압이 되도록 제1 및 제2 인덕터의 타단에 각각 일정 전압을 인가하는 제5 및 제6 전력 스위치, 및 제1 및 제2 인덕터의 타단에 접속되어, 패널의 X 전극 및 Y 전극 간의 전압이 제2 전압이 되도록 제1 및 제2 인덕터의 타단에 각각 일정 전압을 인가하는 제7 및 제8 전력 스위치를 포함한다.
본 발명의 일실시예에 따른 패널 구동 회로에 있어서, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서, 패널은 패널 커패시턴스를 포함하고, 패널의 X 전극 및 Y 전극과 유지 전압 전원간에 각각 접속되는 제1 및 제4 전력 스위치, 패널의 X 전극 및 Y 전극과 접지간에 각각 접속되는 제3 및 제2 전력 스위치, 패널의 X 전극 유지 전압 전원간에 직렬 접속된 제 5 전력 스위치, 제1 인덕터, 및 제1 커패시터, 및 Y 전극 및 유지 전압 전원간에 직렬 접속된 제6 전력 스위치, 제2 인덕터, 및 제2 커패시터를 포함한다.
본 발명의 일실시예에 따른 패널 구동 회로에 있어서, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동되는 패널 구동 회로에 있어서, 패널은 패널 커패시턴스를 포함하고, 패널의 X 전극 및 Y 전극간에 일정 기간 동안 제1 전압이 인가되도록 하는 제1 및 제2 전력 스위치, 패널의 X 전극 및 Y 전극간에 일정기간 동안 제2 전압이 인가되도록 하는 제3 및 제4 전력 스위치, 패널의 X 전극 및 Y 전극에 각각 접속되어, 패널 커패시턴스에 저장된 에너지를 회수 또는 투입시키기 위한 제1 및 제2 인덕터, 제1 인덕터의 타단과 유지 전압 전원 및 접지간에 각각 접속되는 제1 및 제3 커패시터, 및 제2 인덕터의 타단과 유지 전압 전원 및 접 지간에 각각 접속되는 제 4 및 제2 커패시터를 포함한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
1. 풀 브리지형 구동 회로
(1) 풀 브리지형 인버터 회로를 이용한 구동 회로
도 3은 본 발명에 따른 서스테인 구동부용 회로 중 풀 브리지(full bridge)형 인버터 회로를 이용한 유지 구간 구동 회로를 도시한 회로도이다. 도 3에 도시된 회로는 풀 브리지형 인버터 회로를 사용하여 구동 회로를 제어한다.
패널(221)은 패널 커패시턴스 Cp를 포함하고, X 전극 및 Y 전극간에 접속되어 X 전극 및 Y 전극으로부터 구동된다. 이하에서는 패널 양단 전압 Vcp는 패널(221)의 X 전극 및 Y 전극간의 전압을 의미한다. 본 발명에 따른 구동 회로는, 패널(221)의 양 유지 전극단, 즉 X 전극단 및 Y 전극단에 마련된다. X 전극단 및 Y 전극단에는 실질적으로 동일한 구조의 구동 회로가 제공 된다.
본 발명의 일실시예에 따른 구동 회로는 상기 패널의 X 전극 및 Y 전극과 유지 전압 전원(Vs)간에 각각 접속되는 제1 및 제2 환류 다이오드 Df1(215), Df2(216), 상기 패널의 X 전극 및 Y 전극과 접지간에 각각 접속되는 제3 및 제4 환류 다이오드 Df3(217), Df4(218), 상기 패널의 X 전극 및 Y 전극에 각각 접속되어 패널 커패시턴스를 충전 및 방전 시키기 위한 제1 및 제2 인덕터 L1(219), L2(220), 상기 제1 및 제2 인덕터 L1(219), L2(220)의 타단간에 각각 접속되어, 일정 기간 동안 제1 및 제2 인덕터 L1(219), L2(220)의 타단간에 제1 유지 전압(Vs)을 인가하기 위한 제1 및 제4 전력 스위치 M1(203), M4(212), 및 상기 제1 및 제2 인덕터 L1(219), L2(220)의 타단간에 각각 접속되어, 일정 기간 동안 제1 및 제2 인덕터 L1(219), L2(220)의 타단간에 제2 유지 전압(-Vs)을 인가하기 위한 제2 및 제3 전력 스위치 M2(206), M3(209)를 포함한다.
본 발명의 일실시예에 따른 구동 회로에 있어서, 제1 내지 제4 전력 스위치 는 각각 스위치에 병렬 접속된 다이오드 및 커패시터에 의해 등가적으로 표현될 수 있다.
도 3에 도시된 바와 같이, 위와 같이 구성된 본 발명에 따른 풀 브리지형 인버터 회로를 이용한 구동 회로는 유지 전압 전원(Vs)과 접지간에 제1 전력 스위치 M1(203) 및 제3 전력 스위치 M3(209)와, 제2 전력 스위치 M2(206) 및 제4 전력 스위치 M4(212)가 각각 직렬 접속됨으로써, 소위 풀브리지형 인버터 회로의 구조를 취한다.
도 4는 도 3에 도시된 회로의 동작을 설명하기 위한 파형도이다. 이하에서는 도 3 및 도 4를 참조하여 본 발명에 따른 서스테인 구동부용 회로의 동작을 설명한다.
제1 모드(Mode 1):
제1 모드는 패널(221) 양단 전압 Vcp가 -Vs에서 +Vs로 반전되는 구간이다.
패널 양단 전압 Vcp은 -Vs의 초기값을 갖는다. 제1 전력 스위치 M1(203) 및 제4 전력 스위치 M4(212)가 실질적으로 동시에 턴온된다. 제1 전력 스위치 M1(203)의 병렬 다이오드 D1(204)과 제4 전력 스위치 M4(212)의 병렬 다이오드 D4(213)가 도통된다.
이 때, 인덕터 L1 및 L2에 흐르던 전류(IL1 및 IL2)의 경로는 다음과 같다.
인덕터 L1(219)에 흐르던 전류 IL1의 경로:
L1 -> D1 -> Vs -> GND -> Df3 -> L1
인덕터 L2(220)에 흐르던 전류 IL2의 경로:
L2 -> Df2 -> Vs -> GND -> D4 -> L1
위와 같이 병렬 다이오드 D1, D4가 도통된 상황 하에서 인덕터 전류 IL1 및 IL2가 극성이 반전되면 영전압 상황하에 스위치 M1, M4가 도통하게 된다.
이에 따라, 인덕터 L1(219) 및 L2(220)는 패널 커패시터 Cp와 공진한다. 인덕터 전류 IL1, IL2는 패널 커패시터 Cp와의 공진에 의해 증가하고 패널 전압 Vcp는 LC 공진 동작에 의해 +Vs 까지 증가한다.
제2 모드(Mode 2):
제2 모드에서는 패널 양단 전압 Vcp가 제1 유지 전압인 +Vs로 유지되는 구간이다.
제1 전력 스위치 M1(203)과 제4 전력 스위치 M4(212)는 턴온된 상태를 유지한다. 제2 모드에서는, 제1 전력 스위치 M1(203)과, 제4 전력 스위치 M4(212)가 턴오프되기 전까지 패널 양단 전압 Vcp가 +Vs로 유지된다.
이 때, 인덕터 L1(219) 및 L2(220)에 흐르던 전류(IL1 및 IL2)는 환류하게 되며, 그 경로는 다음과 같다.
인덕터 L1(219)에 흐르던 전류 IL1의 경로:
M1 -> L1 -> Df1
인덕터 L2(220)에 흐르던 전류 IL2의 경로:
M4 -> Df4 -> L2
패널 양단전압 Vcp가 +Vs로 되면 인덕터 L1(219) 및 L2(220)에 흐르던 전류는 각각 제1 및 제4 환류 다이오드 Df1(215), Df4(218)를 통하여 환류한다.
패널 양단전압 Vcp가 +Vs로 됨에 따라, 패널에서는 방전 전류가 흐른다. 이 방전 전류는 유지 전압 전원 Vs로부터 에너지가 공급된 것이다. 또한, 인덕터 L1(219) 및 L2(220)에 흐르던 전류도 유지 전압 전원 Vs로부터 에너지가 공급된 것이다.
제3 모드(Mode 3):
제3 모드는 제1 내지 제4 전력 스위치 M1(203)~M4(212)가 모두 턴오프되는 구간이다.
제1 전력 스위치 M1(203) 및 제4 전력 스위치 M4(212)가 턴오프되면, 제1 및 제4 전력 스위치 M1(203), M4(212)에 흐르던 전류는 영으로 감소한다. 이에 따라, 제1 및 제4 전력 스위치 M1(203), M4(212)의 양단 전압은 Vs로 증가한다.
제4 모드(Mode 4):
제 4 모드는 패널 양단 전압 Vcp가 +Vs에서 -Vs로 반전되는 구간이다.
패널 양단 전압 Vcp는 +Vs의 초기값을 갖는다. 제3 전력 스위치 M3(209) 및 제2 전력 스위치 M2(206)가 실질적으로 동시에 턴온된다.
제3 전력 스위치 M3(209)의 병렬 다이오드 D3(210)과 제2 전력 스위치 M2(206)의 병렬 다이오드 D2(207)가 도통된다. 이 때, 인덕터 L1(219) 및 L2(220) 에 흐르던 전류(IL1 및 IL2)의 경로는 다음과 같다.
인덕터 L1(219)에 흐르던 전류 IL1의 경로:
L1 -> Df1 -> Vs -> GND -> D3 -> L1
인덕터 L2(220)에 흐르던 전류 IL2의 경로:
L2 -> D2 -> Vs -> GND -> Df4 -> L1
위와 같이 병렬 다이오드 D2(207), D3(210)가 도통된 상황 하에서 인덕터 전류 IL1 및 IL2가 극성이 반전되면 영전압 상황하에 제2 및 제3 전력 스위치 M2(206), M3(209)가 도통하게 된다.
이에 따라, 인덕터 L1(219) 및 L2(220)는 패널 커패시터 Cp와 공진한다. 인덕터 전류 IL1, IL2는 패널 커패시터 Cp와의 공진에 의해 감소하고 패널 전압 Vcp는 LC 공진 동작에 의해 -Vs 까지 감소한다.
제5 모드(Mode 5):
제5 모드는 패널 양단 전압 Vcp가 제2 유지 전압인 -Vs로 유지되는 구간이다.
제3 전력 스위치 M3(209)과 제2 전력 스위치 M2(206)는 턴온된 상태를 유지한다. 제2 모드에서는, 제3 전력 스위치 M3(209)과, 제2 전력 스위치 M2(206)가 턴오프되기 전까지 패널 양단전압 Vcp가 -Vs로 유지된다.
이 때, 인덕터 L1(219) 및 L2(220)에 흐르던 전류(IL1 및 IL2)는 환류하게 되며, 그 경로는 다음과 같다.
인덕터 L1(219)에 흐르던 전류 IL1의 경로:
M2 -> L2 -> Df2
인덕터 L2(220)에 흐르던 전류 IL2의 경로:
M3 -> Df3 -> L1
패널 양단전압 Vcp가 -Vs로 되면 인덕터 L1, L2에 흐르던 전류는 각각 제2 및 제3 환류 다이오드 Df2(216), Df3(217)를 통하여 환류한다.
패널 양단전압 Vcp가 -Vs로 됨에 따라, 패널에서는 방전 전류가 흐른다. 이 방전 전류는 유지 전압 전원 Vs로부터 에너지가 공급된 것이다. 또한, 인덕터 L1(219) 및 L2(220)에 흐르던 전류도 유지 전압 전원 Vs로부터 에너지가 공급된 것이다.
제6 모드(Mode 6):
제6 모드는 제1 내지 제4 전력 스위치M1(203)~M4(212)가 모두 턴오프되는 구간이다.
제3 전력 스위치 M3(209) 및 제2 전력 스위치 M2(206)가 턴오프되면, 제2 및 제3 전력 스위치 M2(206), M3(209)에 흐르던 전류는 영으로 감소한다. 이에 따라, 제2 및 제3 전력 스위치 M2(206), M3(209)의 양단 전압은 Vs로 증가한다.
2. 하프 브리지형 구동 회로
(1) 하프 브리지형 인버터 회로를 이용한 구동 회로
도 5은 본 발명에 따른 서스테인 구동부용 회로 중 하프 브리지(half bridge)형 인버터 회로를 이용한 구동 회로를 도시한 회로도이다. 도 5에 도시된 회로는 하프 브리지형 인버터 회로를 사용하여 구동 회로를 제어한다.
본 발명은 상술한 바와 같은 풀 브리지형 인버터 회로를 이용한 구동 회로를 하프 브리지 형태로 변환한 것이다.
본 발명에 따른 하프 브리지형 인버터 회로를 이용한 구동 회로는 패널(314)의 X 전극 또는 Y 전극 중 일 전극은 도 3에 도시된 바와 같은 본 발명에 따른 풀 브리지형 인버터 회로를 이용한 구동 회로와 동일한 구성을 취한다. X 전극 또는 Y 전극 중 타 전극은 당해 전극과 유지 전압 전원(Vs) 및 접지간에 각각 접속된 제1 커패시터 Cs1(312) 및 제2 커패시터 Cs2(313)를 포함한다. 이하의 설명에서는 Y 전극측 구성이 상술한 바와 같은 풀 브리지형 인버터 회로를 이용한 구동 회로의 Y 전극측 구성과 동일한 경우를 도 5를 참조하여 설명한다.
도 5에 도시된 회로는 본 발명에 따른 하프 브리지형 인버터 회로를 이용한 구동 회로의 일실시예를 도시한 것으로서, X 전극측에는 X 전극과 유지 전압 전원(Vs) 및 접지간에 각각 접속된 제1 커패시터 Cs1(312) 및 제2 커패시터 Cs2(313)를 포함한다.
또한, Y 전극측에는 패널의 Y 전극과 유지 전압 전원(Vs)간에 접속되는 제1 환류 다이오드 Df1(309)와, 패널의 Y 전극과 접지간에 접속되는 제2 환류 다이오드 Df2(310)을 포함한다. 또한, 패널의 Y 전극에는 상기 패널 커패시턴스를 충전 및 방전시키기 위한 인덕터 L1(311)가 접속되고, 인덕터 L1(311)의 타단에는 상기 인덕터 L1(311)의 타단에 제1 입력 전압(Vh) 및 제2 입력 전압(GND) 인가하기 위한 제1 전력 스위치 M1(303) 및 제2 전력 스위치 M2(306)가 각각 접속된다.
본 발명의 일실시예에 따른 패널 구동 회로에 있어서는 상기 제1 및 제2 전 력 스위치 M1(303), M2(306)의 타단은 각각 유지 전압 전원(Vh) 및 접지에 접속된다. 또한, 제1 전력 스위치 M1(303) 및 제2 전력 스위치 M2(306)는 각각 스위치(M1 및 M2)에 병렬 접속된 다이오드(D1 및 D2) 및 커패시터(C1 및 C2)에 의해 등가적으로 표현될 수 있다.
도 5에 도시된 바와 같이, 본 발명에 따른 하프 브리지형 인버터 회로를 이용한 구동 회로는 유지 전압 전원(Vh)과 접지간에 제1 전력 스위치 M1(303) 및 제2 전력 스위치 M2(306)과, 제1 커패시터 Cs1(312) 및 제2 커패시터 Cs2(313)가 각각 직렬 접속됨으로써, 소위 하프 브리지형 인버터 회로의 구조를 취한다.
도 6은 도 5에 도시된 회로의 동작을 설명하기 위한 파형도이다. 이하에서는 도 5 및 도 6을 참조하여 본 발명에 따른 서스테인 구동부용 회로의 동작을 설명한다.
제1 모드(Mode1):
제1 모드는 패널 양단 전압 Vcp가 -Vs에서 +Vs로 반전되는 구간이다.
패널 양단 전압 Vcp는 -Vs의 초기값을 갖는다. 제2 전력 스위치 M2(306)가 턴온된다. 제2 전력 스위치 M2(306)의 병렬 다이오드 D2(307)가 도통된다. 이 때, 인덕터 L1(311)에 흐르던 전류(IL1)의 경로는 다음과 같다.
L1 -> Df1 -> Vh -> GND -> D2 -> L1
위와 같이 병렬 다이오드 D2가 도통된 상황하에서 인덕터 전류 IL1이 극성이 반전되면 영전압 상황하에 제2 전력 스위치 M2(306)가 도통하게 된다.
이에 따라, 인덕터 L1(311)은 패널 커패시터 Cp와 공진한다. 인덕터 전류 IL1은 패널 커패시터 Cp와의 공진에 의해 증가하고 패널 전압 Vcp는 LC 공진 동작에 의해 +Vs 까지 증가한다.
제2 모드(Mode 2):
제2 모드에서는 패널 양단 전압 Vcp가 +Vs로 유지되는 구간이다.
제2 전력 스위치 M2(306)는 턴온된 상태를 유지한다. 제2 모드에서는, 제2 전력 스위치 M2(306)가 턴오프되기 전까지 패널 양단 전압 Vcp가 +Vs로 유지된다.
이 때, 인덕터 L1(311)에 흐르던 전류(IL1)는 환류하며, 그 경로는 다음과 같다.
M2 -> L1 -> Df2
패널 양단전압 Vcp가 +Vs로 되면 인덕터 L1(311)에 흐르던 전류는 제2 환류 다이오드 Df2(310)를 통하여 환류한다.
패널 양단전압 Vcp가 +Vs로 됨에 따라, 패널에서는 방전 전류가 흐른다. 이 방전 전류는 유지 전압 전원 Vh로부터 에너지가 공급된 것이다. 또한, 인덕터 L1(311)에 흐르던 전류도 유지 전압 전원 Vh로부터 에너지가 공급된 것이다.
제3 모드(Mode 3):
제3 모드는 모든 스위치가 턴오프되는 구간이다.
제2 전력 스위치 M2(306)가 턴오프되면, 제2 전력 스위치 M2(306)에 흐르던 전류는 영으로 감소한다. 이에 따라, 제2 전력 스위치 M2(306)의 양단 전압은 2Vs로 증가한다.
하프 브리지 회로를 이용한 구동 회로는 도 3에 도시된 바와 같은 풀 브리지 회로를 이용한 구동 회로에 비하여 스위치의 갯수가 반으로 감소하지만, 스위치의 전압 스트레스는 풀 브리지 회로를 이용한 구동 회로에 비하여 2배가 가해진다. 따라서, 바람직하기로는 하프 브리지 회로를 이용한 구동 회로의 경우에는, 전력 스위치로서 풀 브리지 회로에 사용되는 것보다 내압이 2배인 스위치를 사용할 것이 요망된다.
제4 모드(Mode 4):
제 4 모드는 패널 양단 전압 Vcp가 +Vs에서 -Vs로 반전되는 구간이다.
패널 양단 전압 Vcp는 +Vs의 초기값을 갖는다. 제1 전력 스위치 M1(303)이 턴온된다.
제1 전력 스위치 M1(303)의 병렬 다이오드 D1(304)이 도통된다. 이 때, 인덕터 L1(311)에 흐르던 전류(IL1)의 경로는 다음과 같다.
L1 -> D1 -> Vh -> GND -> Df2 -> L1
위와 같이 병렬 다이오드 D1(304)이 도통된 상황 하에서 인덕터 전류 IL1이 극성이 반전되면 영전압 상황하에 제1 전력 스위치 M1(303)이 도통하게 된다.
이에 따라, 인덕터 L1(311)은 패널 커패시터 Cp와 공진한다. 인덕터 전류 IL1은 패널 커패시터 Cp와의 공진에 의해 감소하고 패널 전압 Vcp는 LC 공진 동작에 의해 -Vs 까지 감소한다.
제5 모드(Mode 5):
제5 모드는 패널 양단 전압 Vcp가 -Vs로 유지되는 구간이다.
제1 전력 스위치 M1(303)은 턴온된 상태를 유지한다. 제5 모드에서는, Y 제1 전력 스위치 M1(303)가 턴오프되기 전까지 패널 양단전압 Vcp가 -Vs로 유지된다.
이 때, 인덕터 L1(311)에 흐르던 전류(IL1)는 환류하며, 그 경로는 다음과 같다.
M1 -> L1 -> Df1
패널 양단전압 Vcp가 -Vs로 되면 인덕터 L1(311)에 흐르던 전류는 제1 환류 다이오드 Df1(309)을 통하여 환류한다.
패널 양단전압 Vcp가 -Vs로 됨에 따라, 패널에서는 방전 전류가 흐른다. 이 방전 전류는 유지 전압 전원 Vs로부터 에너지가 공급된 것이다. 또한, 인덕터 L1(311)에 흐르던 전류도 유지 전압 전원 Vs로부터 에너지가 공급된 것이다.
제6 모드(Mode 6):
제6 모드는 모든 스위치가 턴오프되는 구간이다.
제1 전력 스위치 M1(303)이 턴오프되면, 제1 전력 스위치 M1(303)에 흐르던 전류는 영으로 감소한다. 이에 따라, 제1 전력 스위치 M1(303)의 양단 전압은 2Vs로 증가한다.
본 발명에 따른 하프 브리지형 인버터 회로를 이용한 구동 회로는 앞서 설명한 풀 브리지형 인버터 회로를 이용한 구동 회로에 관한 실시예에서 누릴 수 있는 제 효과를 동일하게 누릴 수 있다.
(2) 하프 브리지형 에너지 회수 방식의 구동 회로
도 7은 본 발명에 따른 서스테인 구동부용 회로 중 하프 브리지(half bridge)형 에너지 회수 방식의 구동 회로를 도시한 회로도이다. 도 7에 도시된 회 로는 하프 브리지형 회로를 사용하여 에너지 회수 방식으로 구동 회로를 제어한다.
본 발명에 따른 하프 브리지형 회로를 이용한 에너지 회수 방식의 구동 회로는 패널(412)의 X 전극 또는 Y 전극 중 일 전극과 유지 전압 전원(Vh) 및 접지간에 각각 접속된 제1 전력 스위치 M1(405) 및 제2 전력 스위치 M2(406)를 포함하고, 타단측과 유지 전압 전원(Vh) 및 접지간에 각각 접속된 제1 커패시터 Cs1(403) 및 제2 커패시터 Cs2(404)를 포함한다. 이하의 설명에서는 Y 전극측에 제1 전력 스위치 M1(405) 및 제2 전력 스위치 M2(406)가 접속된 경우를 도 7을 참조하여 설명한다.
도 7에 도시된 바와 같이, 본 발명에 따른 구동 회로는 패널(412)의 X 전극에는 X 전극과 유지 전압 전원(Vh) 및 접지간에 각각 접속된 제1 전력 스위치 M1(405) 및 제2 전력 스위치 M2(406)를 포함한다. 또한, 본 발명에 따른 구동 회로는 Y 전극측에 패널(412)의 Y 전극과 유지 전압 전원(Vh)간에 접속되는 제1 전력 스위치 M1(405)과, 패널(412)의 Y 전극과 접지간에 접속되는 제2 전력 스위치 M2(406)를 포함한다.
또한, 본 발명에 따른 구동 회로는 X 전극과 그 일단이 접속된 인덕터 L1(411)과, 인덕터 L1(411)의 타단과 Y 전극간에 접속된 보조 회로를 포함한다. 보조 회로는 인덕터 L1(411)의 타단과 Y 전극간에 직렬 접속된 제1 보조 스위치 Ma1(407) 및 제1 보조 다이오드 Da1(408)과, 역시 인덕터 L1(411)의 타단과 Y 전극간에 직렬 접속된 제2 보조 스위치 Ma2(410) 및 제2 보조 다이오드 Da2(409)를 포함한다.
제1 전력 스위치 M1(405) 및 제2 전력 스위치 M2(406)는 각각 스위치(M1 및 M2)에 병렬 접속된 다이오드(D1 및 D2)에 의해 등가적으로 표현될 수 있다. 또한, 제1 보조 스위치 Ma1(407) 및 제2 보조 스위치 Ma2(410) 역시 각각 스위치(Ma1 및 Ma2)에 병렬 접속된 다이오드(Da1 및 Da2)에 의해 등가적으로 표현될 수 있다.
도 7에 도시된 바와 같이, 본 발명에 따른 하프 브리지 회로를 이용한 에너지 회수 방식의 구동 회로는 유지 전압 전원(Vs)과 접지간에 제1 전력 스위치 M1(405) 및 제2 전력 스위치 M2(406)과, 제1 커패시터 Cs1(403) 및 제2 커패시터 Cs2(404)가 각각 직렬 접속됨으로써, 소위 하프 브리지형 인버터 회로의 구조를 취한다.
도 8는 도 7에 도시된 회로의 동작을 설명하기 위한 파형도이다. 이하에서는 도 7 및 도 8을 참조하여 본 발명에 따른 서스테인 구동부용 회로의 동작을 설명한다.
제1 모드(Mode 1):
제1 모드는 패널 양단 전압 Vcp가 -Vs에서 +Vs로 반전되는 구간이다.
패널 양단 전압 Vcp는 -Vsd1 (= -Vs)의 초기값을 갖는다. 제2 보조 스위치 Ma2(410)가 턴온된다. 제2 보조 다이오드 Da2(409)가 도통된다. 이 때, 인덕터 L1(411)에 흐르던 전류(IL1)의 경로는 다음과 같다.
Cp -> Da2 -> Ma2 -> L1 -> Cp
보조 회로의 제2 보조 스위치 Ma2(410)를 턴온함에 따라서, 패널 커패시터는 인덕터 L1(411)과 LC 공진을 한다. LC 공진에 의해서, 인덕터 전류 IL1은 증가하다가 다시 0으로 감소한다. 한편, 패널 커패시터 Cp의 양단 전압은 -Vs로 클램프되어 있던 상태로부터, 점진적으로 증가하다가 인덕터 전류 IL1이 실질적으로 0으로 되는 때에 최대의 전압 값을 갖는다.
인덕터 전류 IL1이 실질적으로 0값이 되면 보조 회로의 제2 보조 스위치 Ma2(410)는 영전류 턴오프된다.
제2 모드(Mode 2):
제2 모드에서는 패널 양단 전압 Vcp가 +Vs로 유지되는 구간이다.
보조 회로의 제2 보조 스위치 Ma2(410)가 턴오프 되는 것과 실질적으로 동시에 제2 전력 스위치 M2(406)는 턴온된다. 제2 전력 스위치 M2(406)가 턴온됨에 따라 패널 양단에는 +Vsd2 (= +Vs)의 전압이 걸린다. 제2 전력 스위치 M2(406)가 턴오프되기 전까지 패널 양단 전압 Vcp는 +Vsd2 (=+Vs)로 유지된다.
이 때, 인덕터 L1에 흐르던 전류(IL1)의 경로는 다음과 같다.
Cs2 -> Cp -> M2
패널 양단 전압 Vcp가 +Vs로 되면, 패널에는 방전 전류가 흐른다. 이 방전 전류는 제2 커패시터 Cs2(404) 양단에 걸려 있던 링크 커패시터 전압원 Vs2로부터 에너지가 공급된 것이다.
이에 따라, 제2 커패시터 Cs2(404) 양단의 전압 Vs2는 Vsu2에서 Vsd2로 감소하고, 제1 커패시터 Cs1 양단의 전압 Vs1은 Vsd1에서 Vsu1으로 증가한다.
제3 모드(Mode 3):
제3 모드는 패널 양단의 전압이 +Vsd2 (= +Vs)로 유지되는 구간이다.
제2 전력 스위치 M2(406)는 턴온된 상태로 유지된다.
이 때, 인덕터 L1(411)에 흐르던 전류(IL1)의 경로는 다음과 같다.
Cs2 -> Cp -> M2
패널 커패시터 Cp의 방전 전류가 실질적으로 0으로 된 후, 제2 커패시터 Cs2(404)에 있던 링크 커패시터 전압 Vsd2가 패널 양단에 인가된다. 링크 커패시터 전압 Vsd2에 의해서, 제2 전력 스위치 M2(406)가 턴오프되기 전까지 패널 양단 전압 Vcp는 +Vsd2 (= +Vs)로 유지된다.
제4 모드(Mode 4):
제4 모드는 패널 양단 전압 Vcp가 +Vsd2 (= +Vs)에서 -Vsd1 (= -Vs)로 반전되는 구간이다.
제2 전력 스위치 M2(406)는 턴오프되고, 이와 실질적으로 동시에 제1 보조 스위치 Ma1(407)은 턴온된다. 이 때, 인덕터 L1(411)에 흐르던 전류(IL1)의 경로는 다음과 같다.
Cp -> L1 -> Ma1 -> Da1 -> Cp
보조 회로의 제1 보조 스위치 Ma1(407)를 턴온함에 따라서, 패널 커패시터 Cp는 인덕터 L1(411)과 LC 공진을 한다. LC 공진에 의해서, 인덕터 전류 IL1은 공진형태로 증가하다가 다시 0으로 감소한다. 한편, 패널 커패시터 Cp의 양단 전압은 +Vs로 클램프되어 있던 상태로부터, 점진적으로 감소하다가 인덕터 전류 IL1이 실질적으로 0으로 되는 때에 최소의 전압 값을 갖는다.
인덕터 전류 IL1이 실질적으로 0값이 되면 보조 회로의 제1 보조 스위치 Ma1(407)은 영전류 턴오프된다.
제5 모드(Mode 5):
제5 모드에서는 패널 양단 전압 Vcp가 -Vsd1(=-Vs)로 유지되는 구간이다.
보조 회로의 제1 보조 스위치 Ma1(407)이 턴오프되는 것과 실질적으로 동시에 제1 전력 스위치 M1(405)은 턴온된다. 제1 전력 스위치 M1(405)가 턴온됨에 따라 패널 양단에는 -Vsd1 (= -Vs)의 전압이 걸린다. 제1 전력 스위치 M1(407)가 턴오프되기 전까지 패널 양단 전압 Vcp는 -Vsd1 (=-Vs)로 유지된다.
이 때, 인덕터 L1에 흐르던 전류(IL1)의 경로는 다음과 같다.
Cs1 -> M1 -> Cp
패널 양단전압 Vcp가 -Vs로 되면, 패널에서는 방전 전류가 흐른다. 이 방전 전류는 제1 커패시터 Cs1 양단에 걸려 있던 링크 커패시터 전압원 Vs1으로부터 에너지가 공급된 것이다.
이에 따라, 제1 커패시터 Cs1(403) 양단의 전압 Vs1는 Vsu1에서 Vsd1로 감소하고, 제2 커패시터 Cs2(404) 양단의 전압 Vs2은 Vsd2에서 Vsu2로 증가한다.
제6 모드(Mode 6):
제6 모드는 패널 양단의 전압이 -Vsd1 (= -Vs)로 유지되는 구간이다.
제1 전력 스위치 M1(405)은 턴온된 상태로 유지된다.
이 때, 인덕터 L1(411)에 흐르던 전류(IL1)의 경로는 다음과 같다.
Cs1 -> M1 -> Cp
패널 커패시터 Cp의 방전 전류가 실질적으로 0으로 된 후, 제1 커패시터 Cs1(403)에 있던 링크 커패시터 전압 Vsd1이 패널 양단에 인가된다. 링크 커패시터 전압 Vsd1에 의해서, 제1 전력 스위치 M1(405)이 턴오프되기 전까지 패널 양단 전압 Vcp는 -Vsd1 (= -Vs)로 유지된다.
본 실시예에 따르면, 하프 브리지 형태의 제1 및 제2 전력 스위치 M1 및 M2를 이용하여 패널 양단 전압을 일정하게 유지시키는 것과 함께, 보조 회로의 제1 및 제2 보조 스위치 Ma1 및 Ma2를 이용하여 패널의 에너지를 회수하거나 또는 주입할 수 있도록 한다.
(3) 하프 브리지형 에너지 회수 방식의 구동 회로의 변형된 실시예
도 9는 본 발명에 따른 하프 브리지형 에너지 회수 방식의 구동 회로의 변형된 실시예를 도시한 회로도이다. 도 10은 도 9의 도시된 회로 중 보조 회로로 사용되는 양방향 스위치 소자를 개념적으로 도시한 회로도이다.
본 변형된 실시예는 상술한 바와 같은 하프 브리지형 에너지 회수 방식의 구동 회로에 있어서, 보조 회로로서 도 10에 도시된 바와 같은 양방향 스위치를 사용한다.
본 변형된 실시예에 따른 구동 회로는, 보조 회로 부분을 제외하고는 상술한 바와 같은 하프 브리지형 에너지 회수 방식의 구동 회로와 실질적으로 동일한 구성을 취하는 것이 바람직하다.
다만, 변형된 실시예에 따른 구동 회로는 패널(429) Y 전극과 인덕터 L1(427)의 X 전극측 접속 단자가 아닌 타단간에 접속된 보조 회로를 포함한다. 또한, 보조 회로는 서로 직렬 접속된 제1 보조 스위치 및 제2 보조 스위치를 포함한다.
변형된 실시예에 따른 구동 회로의 동작은 앞서 기술한 하프 브리지형 에너지 회수 방식의 구동 회로의 동작과 거의 동일하므로 상세한 설명은 생략하기로 한다.
도 10에 도시된 바와 같이 양방향 스위치를 이용하여 보조 회로를 구성함으로써, 웨버 회로 및 도 7에 도시된 실시예에서 사용된 것과 같은 보조 다이오드 Da1(408) 및 Da2(409)를 생략하는 것이 가능하다.
또한, 도 10에 도시된 보조 회로에서 제1 스위치 Ma1 및 제2 스위치 Ma2를 1개의 게이트 구동 회로를 이용하여 구동할 수도 있다.
(4) 하프 브리지형 에너지 주입 방식의 구동 회로
도 11은 본 발명에 따른 서스테인 구동부용 회로 중 하프 브리지(half bridge)형 에너지 주입 방식의 구동 회로를 도시한 회로도이다. 도 11에 도시된 회로는 하프 브리지형 회로를 사용하여 에너지 주입 방식으로 구동 회로를 제어한다.
본 발명에 따른 하프 브리지형 회로를 이용한 에너지 주입 방식의 구동 회로는 패널(460)의 X 전극 또는 Y 전극 중 일 전극과 유지 전압 전원간에 접속되어 상기 패널(460)의 양 전극간의 전압이 제1 유지 전압(-Vs)으로 유지되도록 하기 위한 제1 전력 스위치 M1(455), 및 상기 패널(460)의 상기 일 전극과 접지간에 접속되어 패널(460)의 양 전극간의 전압이 제2 유지 전압(Vs)으로 유지되도록 하기 위한 제2 전력 스위치 M2(456)를 포함한다. 또한, 본 발명의 일실시예에 따른 구동 회로는, 패널(460)의 타전극과 유지 전압 전원(Vh) 및 접지간에 각각 접속된 제1 커패시터 Cs1(453) 및 제2 커패시터 Cs2(454)를 포함한다. 이하의 설명에서는 Y 전극측에 제1 스위치 M1(455) 및 제2 스위치 M2(456)가 접속된 경우를 도 11을 참조하여 설명한다.
도 11에 도시된 바와 같이, 본 발명에 따른 구동 회로는 패널(460)의 X 전극측에는 X 전극과 유지 전압 전원(Vh) 및 접지간에 각각 접속된 제1 커패시터 Cs1(453) 및 제2 커패시터 Cs2(454)를 포함한다. 또한, 본 발명에 따른 구동 회로는 Y 전극측에 패널의 Y 전극과 유지 전압 전원(Vh)간에 접속되는 제1 전력 스위치 M1(455)과, 패널의 Y 전극과 접지간에 접속되는 제2 전력 스위치 M2(456)를 포함한다.
또한, 본 발명에 따른 구동 회로는 패널의 Y 전극과 접속되어, 패널 커패시턴스 Cp를 충전 및 방전시키기 위한 인덕터 L1(459)와, 인덕터 L1(459)의 타단과 유지 전압 전원(Vh)간에 접속되어, 상기 패널 커패시턴스 Cp에 저장된 에너지를 회수함으로써, 상기 패널 커패시턴스 Cp의 양 전극간의 전압이 상기 제1 유지 전압(-Vs)이 되도록 하기 위한 제1 보조 스위치 Ma1(457), 및 인덕터 L1(459)의 타단과 접지간에 접속되어, 상기 패널 커패시턴스 Cp에 에너지를 주입시킴으로써, 상기 패널 커패시턴스 Cp의 양 전극간의 전압이 상기 제2 유지 전압(Vs)이 되도록 하기 위한 제2 보조 스위치 Ma2(458)가 접속된다.
본 발명의 일실시예에 따른 구동 회로에 있어서, 제1 전력 스위치 M1(455) 및 제2 전력 스위치 M2(456)는 각각 스위치(M1 및 M2)에 병렬 접속된 다이오드(D1 및 D2)에 의해 등가적으로 표현될 수 있다. 또한, 제1 보조 스위치 Ma1(457) 및 제 2 보조 스위치 Ma2(458) 역시 각각 스위치(Ma1 및 Ma2)에 병렬 접속된 다이오드(Da1 및 Da2)에 의해 등가적으로 표현될 수 있다.
도 11에 도시된 바와 같이, 본 발명에 따른 하프 브리지 회로를 이용한 에너지 주입 방식의 구동 회로는 유지 전압 전원(Vh)과 접지간에 Y 전극측 제1 스위치 M1(455) 및 제2 스위치 M2(456)과, X 전극측 제1 커패시터 Cs1(453) 및 제2 커패시터 Cs2(454)가 각각 직렬 접속됨으로써, 소위 하프 브리지형 인버터 회로의 구조를 취한다.
도 12는 도 11에 도시된 회로의 동작을 설명하기 위한 파형도이다. 이하에서는 도 11 및 도 12를 참조하여 본 발명에 따른 서스테인 구동부용 회로의 동작을 설명한다.
제1 모드(Mode 1):
제1 모드는 제2 보조 스위치 Ma2(458)가 턴온되는 구간으로서, 패널 양단 전압 Vcp가 Vsd1 (= -Vs)에서 +Vsd2 (= +Vs)로 반전된다.
패널 양단 전압 Vcp는 Vsd1 (= -Vs)의 초기값을 갖고, 제2 보조 스위치 Ma2(458)가 턴온되면, 인덕터 L1 에 흐르던 전류(IL1)의 경로는 다음과 같다.
Cp -> L1 -> Ma2 -> Cs2 -> Cp
본 발명의 일실시예에 따른 구동 회로는, 제1 모드에서, 보조 회로의 제2 보조 스위치 Ma2(458)를 턴온함에 따라서, 패널 커패시터 Cp는 인덕터 L1(459)과 LC 공진을 한다. LC 공진에 의해서, 인덕터 전류 IL1은 증가하며, 패널(460) 양단 전압은 -Vsd1 (= -Vs)로부터 +Vsd2 (= +Vs)까지 증가한다. 패널 양단 전압이 +Vs값이 되면 보조 회로의 제2 보조 스위치 Ma2를 턴오프한다. 이 때, 제2 스위치 M2의 양단 전압 VM2는 0으로 된다.
제2 모드(Mode 2):
제2 모드는 제2 전력 스위치 M2(456)가 턴온되는 구간으로서, 패널 양단 전압 Vcp가 +Vs로 유지된다.
보조 회로의 제2 보조 스위치 Ma2(458)이 턴오프되고, Y 전극의 제2 전력 스위치 M2(456)는 턴온되면, 패널 양단에는 +Vsd2 (= +Vs)의 전압이 인가된다.
이 때, 인덕터 L1에 흐르던 전류(IL1)의 경로는 다음과 같다.
Cs2 -> Cp -> M2
패널(460) 양단 전압 Vcp가 +Vs로 되면, 패널(460)에는 방전 전류가 흐른다. 이 방전 전류는 제2 커패시터 Cs2(454) 양단에 걸려 있던 링크 커패시터 전압원 Vs2로부터 에너지가 공급된 것이다.
이에 따라, 제2 커패시터 Cs2(454) 양단의 전압 Vs2는 초기 전압 Vsu2에서 Vsd2로 감소하고, 제1 커패시터 Cs1(453) 양단의 전압 Vs1은 Vsd1에서 Vsu1으로 증가한다.
또한, 이 때 인덕터 L1에 흐르던 전류 IL1은 다음과 같은 경로를 따라 흐르게 된다.
L1 -> Ma1의 병렬 다이오드 -> Vh -> GND -> M2의 병렬 다이오드
따라서, 제2 전력 스위치 M2(456)에 흐르는 전류에는 방전 전류 성분과 인덕 터 전류 IL1 성분이 포함되어 있는 것이다.
이 때, 제2 모드의 시작 시점에서 인덕터 L1의 전류 성분이 방전 전류 성분보다 우세하므로, 제2 전력 스위치 M2(456)의 병렬 다이오드를 도통한 후에 제2 전력 스위치 M2(456)가 도통된다. 따라서, 제2 전력 스위치 M2(456)는 영전압 턴온 스위칭을 하게 된다.
또한, 제2 전력 스위치 M2(456)에는 방전 전류 성분과 인덕터 전류 성분의 차이 만큼의 전류가 흐르므로 모든 방전 전류가 흐르지 않고 일부만 흐르는 셈이 된다. 따라서, 도전 손실이 급격하게 감소된다.
제3 모드(Mode 3):
제3 모드는 제2 전력 스위치 M2(456)가 턴온된 상태로 유지되는 기간으로서, 패널 양단의 전압이 +Vsd2 (= +Vs)로 유지되고 인덕터 전류가 0으로 된다.
이 때, 인덕터 L1(459)에 흐르던 전류(IL1)의 경로는 다음과 같다.
Cs2 -> Cp -> M2
패널 커패시터 Cp의 방전 전류가 실질적으로 0으로된 후 제2 커패시터 Cs2(454)에 있던 링크 커패시터 전압 Vsd2가 패널 양단에 인가된다. 링크 커패시터 전압 Vsd2에 의해서, 제2 전력 스위치 M2(456)가 턴오프되기 전까지 패널 양단 전압 Vcp는 +Vsd2 (=+Vs)로 유지된다.
또한, 제2 모드(Mode 2)에 흐르던 인덕터 전류 IL1은 실질적으로 0값이 될 때까지 다음과 같은 전류 경로로 계속해서 흐른다.
L1 -> Ma1의 병렬 다이오드 -> Vh -> GND -> M2의 병렬 다이오드
제3 모드(Mode 3)는 인덕터 전류 IL1이 0이 되는 구간으로써, 인덕터 전류 IL1은 제2 전력 스위치 M2(456)의 병렬 다이오드를 통하여 흐른 후, 0 값이 된다.
제4 모드(Mode 4):
제4 모드는 패널 양단 전압 +Vsd2 (= +Vs)로 유지되는 구간이다.
패널 커패시터의 방전 전류가 실질적으로 0으로 된 후, 제2 커패시터에 있던 링크 커패시터 전압 Vsd2가 패널 양단에 인가된다. 링크 커패시터 전압 Vsd2에 의해서, 제2 전력 스위치 M2(456)가 턴오프되기 전까지 패널 양단 전압 Vcp는 +Vsd2 (= +Vs)로 유지된다.
제4 모드(Mode 4)는 제2 전력 스위치 M2(456)가 턴오프되면 종료된다.
제2 전력 스위치 M2(456)의 턴오프는 전류가 0인 상태에서 0값이 되면서 이루어지므로 영전류 스위칭이 가능하다. 그러므로 제2 전력 스위치 M2(456)는 영전압 턴온 및 영전류 턴오프가 가능하다. 따라서, 본 실시예에 따르면 스위칭 손실이 거의 발생하지 않는다.
제5 모드(Mode 5):
제5 모드는 제1 보조 스위치 Ma1(457)가 턴온되는 구간으로서, 패널 양단 전압 Vcp가 +Vsd2 (= +Vs)에서 -Vsd1 (= -Vs)으로 반전된다.
제2 전력 스위치 M2(456)는 턴오프되고, 이와 실질적으로 동시에 제1 보조 스위치 Ma1(457)은 턴온된다. 이 때, 인덕터 L1에 흐르던 전류 IL1의 경로는 다음과 같다.
Cp -> Cs1 -> Ma1 -> L1 -> Cp
보조 회로의 제1 보조 스위치 Ma1(457)을 턴온함에 따라서, 패널 커패시터 Cp는 인덕터 L1(459)과 LC 공진을 한다. LC 공진에 사용되는 에너지는 +Vs로 클램프되어 있던 링크 커패시터의 전압 Vs1로부터 비롯된 것이다. LC 공진에 의해서, 인덕터 전류 IL1은 공진 형태로 감소한다. 한편, 패널 커패시터의 양단 전압은 +Vsd2 (= +Vs)로부터 -Vsd1 (= -Vs)으로 감소된다.
패널 양단 전압이 -Vs로 되면 보조 회로의 제2 보조 스위치 Ma2(458)는 턴오프된다. 이때, 제1 전력 스위치 M1(455)의 양단 전압 VM1은 실질적으로 0값으로 된다.
제6 모드(Mode 6):
제6 모드는 제1 전력 스위치 M1(455)가 턴온되는 구간으로서, 패널 양단 전압 Vcp이 -Vs로 유지된다.
보조 회로의 제1 보조 스위치 Ma1(457)이 턴오프되는 것과 실질적으로 동시에 제1 전력 스위치 M1(455)은 턴온된다. 제1 전력 스위치M1(455)가 턴온됨에 따라 패널 양단에는 -Vsd1 (= -Vs)의 전압이 걸린다.
이 때, 인덕터 L1에 흐르던 전류 IL1의 경로는 다음과 같다.
Cs1 -> M1 -> Cp
패널 양단 전압 Vcp가 -Vs값으로 되면, 패널에는 방전 전류가 흐른다. 이 방전 전류는 제1 커패시터 Cs1(453) 양단에 걸려 있던 링크 커패시터 전압원 Vs1으로부터 에너지가 공급된 것이다.
이에 따라, 제1 커패시터 Cs1(453) 양단의 전압은 Vsu1에서 Vsd1로 감소하고, 제2 커패시터 Cs2(454) 양단의 전압 Vs2는 Vsd2에서 Vsu2로 증가한다.
또한, 제5 모드(Mode 5)에서 흐르던 인덕터 전류 IL1은 다음과 같은 전류 경로로 흐른다.
L1 -> M1의 병렬 다이오드-> Vh -> GND -> Ma2의 병렬 다이오드
따라서, 제1 전력 스위치 M1(455)에 흐르는 전류는 방전 전류 성분과 인덕터 전류 성분 IL1을 포함한다.
이 때, 제 6모드(Mode 6)의 개시 시점에서 인덕터 전류 성분 IL1이 방전 전류 성분보다 우세하므로 제1 전력 스위치 M1(455)의 병렬 다이오드가 도통된 후 제1 전력 스위치 M1(455)가 도통된다.
따라서, 제1 전력 스위치 M1(455)는 영전압 턴온 스위칭을 하게 된다. 또한, 제1 전력 스위치 M1(455)에 흐르는 전류는 방전 전류 성분과 인덕터 전류 성분의 차이 만큼의 전류가 흐른다. 즉, 제1 전력 스위치 M1(455)에는 방전 전류 성분 전체가 흐르지 않고 일부만 흐르므로 도전 손실이 급격히 감소될 수 있다.
제7 모드(Mode 7):
제7 모드는 제1 전력 스위치 M1(455)가 턴온된 상태로 유지되는 구간으로서, 패널 양단 전압 Vcp가 -Vsd1 (= -Vs)로 유지되고, 인덕터 전류가 0으로 되는 모드이다. 제7 모드는 인덕터 전류 IL1가 실질적으로 0값으로 되는 구간으로써, 제1 스위치 M1(455)의 병렬 다이오드를 통하여 흐르다가 0값으로 된다.
이 때, 인덕터 L1(459)에 흐르는 전류 IL1의 경로는 다음과 같다.
Cs1 -> M1 -> Cp
패널 커패시터 Cp의 방전 전류 성분이 실질적으로 0으로 된 후, 제1 커패시터 Cs1(453)에 있던 링크 커패시터 전압 Vsd1이 패널 양단에 인가된다. 링크 커패시터 전압에 의해서, 제1 전력 스위치 M1(455)가 턴오프되기 전까지 패널 양단 전압 Vcp는 -Vsd1 (= -Vs)로 유지된다.
또한, 제6 모드(Mode 6)에서 흐르던 인덕터 전류 IL1은 0값이 될 때 까지 다음과 같은 전류 경로로 계속해서 흐른다.
L1 -> M1의 병렬 다이오드-> Vh -> GND -> Ma2의 병렬 다이오드
제8 모드(Mode 8):
제8 모드는 패널 양단 전압 Vcp가 -Vsd1 (= -Vs)로 유지되는 모드이다.
제1 전력 스위치 M1(455)은 턴온된 상태로 유지된다.
이 때, 인덕터에 흐르던 전류의 경로는 다음과 같다.
Cs1 -> M1 -> Cp
방전 전류가 0값으로 된 후, 제1 커패시터 Cs1(453)에 있던 링크 커패시터 전압 Vsd1이 패널에 인가된다. 링크 커패시터 전압에 의해서, 제1 전력 스위치 M1(455)이 턴오프되기 전까지 패널 양단 전압 Vcp는 -Vsd1 (= -Vs)로 유지된다.
제8 모드(Mode 8)은 제1 전력 스위치 M1(455)을 턴오프하면 종료된다.
제1 전력 스위치 M1(455)의 턴오프는 전류가 0인 상태에서 이루어지므로, 영전류 스위칭이 가능하다. 그러므로, 제1 전력 스위치 M1(455)은 영전압 턴온 및 영전류 턴오프가 가능하여, 따라서 본 실시예에 따르면 스위칭 손실이 거의 발생하지 않는다.
본 실시예에 따르면, 하프 브리지 형태의 제1 및 제2 전력 스위치 M1 및 M2를 이용하여 패널(460) 양단 전압을 일정하게 유지시키는 것과 함께, 보조 회로의 제1 및 제2 보조 스위치 Ma1 및 Ma2를 이용하여 패널의 에너지를 회수하거나 또는 주입할 수 있도록 한다.
(5) 하프 브리지형 구동 회로에 전압 조정 회로를 추가한 실시예
도 13은 상술한 바와 같은 하프 브리지형 에너지 주입 방식의 구동 회로의 동작 파형을 도시한 파형도이다. 도 13에서 알 수 있듯이, 보조 회로로부터의 에너지 주입으로 패널 양단의 전압을 전환한다.
그리고, 패널에서는 방전 전류가 흐르며, 이 에너지는 링크 커패시터로부터 공급된 것이다. 이 때, 에너지를 공급하는 링크 커패시터의 전압은 감소하고, 다른 링크 커패시터의 전압은 증가하여, 항상 두 개의 링크 커패시터 전압의 합은 Vs1+Vs2=Vh로 일정하다. 따라서 유지 구간 동안 패널 양단에 일정한 전압 Vs를 공급하는 것이 가능하다.
즉, 종래의 웨버 회로와는 달리, 본 발명에 따른 하프 브리지형 유지 구간 구동 회로는 패널 양단 전압의 유지를 위하여 전원 전압이 아닌 링크 커패시터 전압을 인가한다. 본 발명에서는 유지 구간에서 패널 양단 전압을 일정하게 유지하기 위한 2가지 방법을 제시한다.
첫번째, 도 13에 도시된 바와 같이, 패널 양단 전압을 일정하게 유지하는 구 간에서는 Vsd1 또는 Vsd2를 인가한다. 이 때, Vsd1 및 Vsd2의 값은 패널 양단 전압으로 요구되는 유지 전압 Vs 값과 실질적으로 동일하다. 따라서, 본 발명에 따른 구동 회로에 사용되는 전원 전압은 다음과 같은 식을 만족시킨다.
Vh = Vsd1+Vsu2 = Vs+Vsu2 > 2Vs
Vh = Vsu1+Vsd2 = Vsu1+Vs > 2Vs
여기서 Vsu1 및 Vsu2는 Vs보다 큰 전압이므로 Vh는 2Vs보다 큰 전압이다. 물론 2Vs보다 큰 Vh전압 때문에 제1 및 제2 전력 스위치 M1 및 M2의 전압 스트레스는 증가하나 증가하는 정도가 작으므로 전압 스트레스의 부담은 작다.
두 번째 방법은 도 14에서 보듯이 전압 조정기 전력단(479)을 이용하는 방법이다. 도 13에서 패널 양단전압을 -Vs(=-Vsd2)에서 +Vs(=+Vsd1)으로의 전환 및 패널의 방전 전류에 의하여 링크 커패시터 전류 Ics1은 방전을 하여 전압이 감소하며 Ics2는 Ics1은 같은 전류의 크기로 충전을 하여 전압이 상승한다. 그로 인해서 상기의 첫 번째 방법에서와 같이 2Vs보다 큰 전원전압 Vh가 필요한 것이다. 전압 조정기는 이러한 충방전 전류와 크기가 같은 전류로 보상 전류를 링크 커패시터에 흐르게 하여 링크 커패시터 전압의 변동을 막고 항상 일전하게 유지시키는 방법이다.
도 15에서 보듯이 제1 모드 및 제2 모드에서 Ics1은 방전을 하며 그 방전 전류의 합을 "A"라고 하면 전압 조정기의 제2 전력 스위치 Ms2(482)를 이용하여 제1 모드와 제2 모드에서 전류의 크기가 "A"이고 Ics1과 전류방향이 반대인 전류를 링 크 커패시터 Cs1(473)에 주입하여 Vs1의 변동이 없도록 한다. 즉 Ics1+IQSa=0 가 되므로 링크 커패시터 Cs1(473)에 충전하거나 방전하는 실제의 전류가 없으므로 Vs1을 일정하게 유지시킨다.
또한 제1 모드 및 제2 모드에서 Ics2는 충전을 하며 그 방전 전류의 합을 "A"라고 하면 전압 조정기의 제2 스위치 Ms2(482)를 이용하여 제1 모드 및 제2 모드에서 전류의 크기가 "A"이고 Ics2와 전류방향이 반대인 전류를 링크 커패시터 Cs2(474)에 주입하여 Vs2의 변동이 없도록 한다. 즉 Ics2+IQSb=0 가 되므로 링크 커패시터 Cs2(474)에 충전하거나 방전하는 실제의 전류가 없으므로 Vs2을 일정하게 유지시킨다.
제5 모드 및 제6 모드에서도 전류의 방향만 반대이고 이와 같은 방법으로 전압 조정기의 제1 스위치 Ms1(480)을 제어하여 Vs1과 Vs2의 전압을 항상 일정하게 Vsrk 되도록 제어한다.
이와 같이 전압 조정기를 이용하면 2Vs보다 큰 Vh(>2Vs) 전원전압이 아닌 크기가 2Vs인 전원전압 Vh(=2Vs)만으로 유지구간에서 요구되어지는 구동회로의 특성을 얻을 수 있다. 이러한 전압 조정기는 도 5(하프 브리지형 인버터 구동방식의 전류형 유지 구간 구동회로), 도 7(하프 브리지형 에너지 회수 방식의 유지 구간 구동회로), 도 9(하프 브리지형 에너지 회수 방식 유지 구간 구동 회로의 보조 스위치를 양방향 스위치를 적용한 회로) 및 도 11(하프 브리지형 에너지 주입 방식의 유지 구간 구동회로)과 같이 하프 브리지형 유지구간 구동회로 적용하여 링크 커패시터 전압을 Vs로 일정하게 유지시키는 기능을 한다.
(6) 전압 조정기를 결합한 하프 브리지형 유지구간 구동회로의 전구간 적용을 위한 새로운 구동 방식
도 16은 PDP의 전구간 동작을 위하여 일반적으로 요구되는 패널의 X전극과 Y전극 및 YX 전극 전압의 예를 그린 것이다. 유지 구간(Sustain Period)은 지금까지 설명한 구간으로 패널의 YX전극에 +Vs와 -Vs의 크기를 갖는 고주파 전압 펄스를 만들어 준다. 그리고 리셋 및 어드레스 구간에서는 도 16에서 보듯이 +Vs와 -Vs외에 몇 개의 전압이나 선형적으로 증가하거나 감소하는 전압원이 필요하다. 종래의 방법은 이러한 몇 가지의 전압(Vset, Ve 등등)을 전원장치에서 공급을 받으며 이 몇가지 전압을 부가적인 전력 스위치를 이용하여 패널의 X 또는 Y 전극에 연결시켜 원하는 전압을 패널에 인가하는 방식이다. 이러한 방법은 Vs가 아닌 다른 전압을 패널에 인가하기 위해서는 기존의 유지구간 구동회로를 분리시켜주는 전력 스위치가 필요하며 또한 연결 시켜주는 전력 스위치가 부가적으로 필요하다. 이러한 부가적인 전력 스위치는 유지구간 구동회로의 전력 스위치보다 많은 스위치가 요구되어지는 경우가 일반적이며 이러한 부가적인 스위치의 제어 회로 및 손실로 인한 열 발생 등으로 전구간 구동회로의 부피와 가격을 증가시킨다.
도 17은 본 발명에 따른 하프 브리지형 유지구간 구동 회로를 이용한 전구간 전압 파형의 실시 예를 보인 것으로 패널의 YX전극 전압을 종례의 방법과 같은 전압을 생성하기 위해서는 유지구간 구동회로의 전력 스위치 M1 및 M2의 제어를 같이하면 그 때 링크 커패시터 전압 Vs1과 Vs2에 요구되는 전압은 도 17의 Vs1ref 및 Vs2ref 이다. 유지구간 구동회로의 제1 및 제2 전력 스위치 M1 및 M2의 제어는 A구간 및 C구간에서는 제2 전력 스위치 M2를 도통시키며 B구간 및 D구간에서는 제1 전력 스위치 M1를 도통시킨다. 그리고 Vs2 전압을 영으로 하는 구간에서는 전압 조정기의 제2 스위치 Ms2를 도통시킨다.
도 15 설명시 전압 조정기는 링크 커패시터 전압 Vs1 및 Vs2를 Vs로 일정하게 유지시키는 역할을 한다고 했다. 여기서는 Vs1 및 Vs2를 직류값인 Vs가 되도록 제어하는 경우이나 만약에 전압 기준(reference)를 임의의 전압으로 하면 임의의 전압이 되도록 Vs1 또는 Vs2를 제어하는 것도 가능하다.
따라서 도 17과 같이 Vs1 및 Vs2를 각각 Vs1ref 및 Vs2ref가 되도록 전압 조정기 제1 및 제2 스위치 Ms1 및 Ms2를 제어하면 원하는 패널의 YX전극 전압을 생성하는 것이 가능하다.
다음은 전압 조정기의 리셋 및 어드레스 구간에서의 동작원리를 도 17로 구간별로 설명한다.
A 구간 : 제2 전력 스위치 M2(476)가 온 상태이므로 Vcp=Vs2이다.(Vs2전압이 패널 양단에 인가된다.) 또한 (T0-T1)구간에서는 전압 조정기의 제2 스위치 Ms2(482)를 계속 턴온시키므로 Vs2는 영전압을 유지한다. (T1-T2)구간에서는 Vs1만 Vs1ref를 추종하도록 제어한다. 전압조정기는 Vs1만 제어하면 Vs2는 Vs1+Vs2=Vh를 항상 만족시키므로 Vs2도 자동적으로 Vs2ref를 추종하게 된다. Vs1ref는 (T1-T2)구간에서 Vh에서 Vh-Ve로 하강하고 Vh-Ve로 유지한다. 따라서 Vs1의 전압을 방전시켜야 하므로 전압조정기 제1 스위치 Ms1(480)만을 펄스폭변조 방법으로 Vs1이 Vs1ref 를 추종하도록 한다.
B 구간 : 제1 전력 스위치 M1(475)가 온 상태이므로 Vcp=-Vs1이다.
B구간에서는 Vs2만 Vs2ref를 추종하도록 제어한다. 전압조정기는 Vs2만 제어하면 Vs1은 Vs1+Vs2=Vh를 항상 만족시키므로 Vs1도 자동적으로 Vs1ref를 추종하게 된다. Vs2ref는 (T2-T3)구간에서 Vs로 일정하게 유지하며, (T3-T4)구간에서는 Vs에서 Vh-Vset로 하강하며, (T4-T5)구간에서는 Vh-Vset로 일정하게 유지한다. 따라서 Vs2의 전압을 방전시켜야 하므로 전압조정기의 제2 스위치 Ms2(482)만을 펄스폭변조 방법으로 Vs2가 Vs2ref를 추종하도록 한다. 또한 (T5-T6)구간에서는 Vs2ref가 영전압이므로 전압 조정기의 제2 스위치 Ms2(482)를 도통시켜 Vs2를 영전압으로 클램프시킨다.
C 구간 : 제2 전력 스위치 M2(476)가 온 상태이므로 Vcp=Vs2이다.
T6에서 Vs1ref는 Vh에서 Vh-Va로 전압이 강하되며 (T6-T7)구간에서는 Vs1ref는 Vh-Va에서 Vh-Ve로 선형적으로 감소하다 (T7-T8)구간에서는 Vh-Ve값을 유지한다. C구간에서는 Vs1만 Vs1ref를 추종하도록 제어한다. 전압조정기는 Vs1만 제어하면 Vs2는 Vs1+Vs2=Vh를 항상 만족시키므로 Vs2도 자동적으로 Vs2ref를 추종하게 된다. C구간에서 Vs1ref는 전압을 일정하게 유지하거나 감소하는 구간이므로 Vs1의 전압을 방전시켜야 하므로 전압조정기 스위치 Ms1만을 펄스폭변조 방법으로 Vs1이 Vs1ref를 추종하도록 한다.
D구간 : 제1 전력 스위치 M1(475)가 온 상태이므로 Vcp=-Vs1이다.
또한 D구간에서 전압 조정기의 제2 스위치 Ms2(482)도 턴온시키므로 Vs2전압 을 영으로 유지시킨다.
그리고 D구간의 끝 부분에서 Vs1값을 Vh에서 Vh-Vs 순간적으로 하강하도록 Cs1을 전압 조정기의 제1 스위치 Ms1(480)을 이용하여 방전시킨다. 그리고 유지모드로 들어간다.
구간별로 펄스폭변조(PWM) 방법으로 제어하는 스위치는 다음과 같다.
A구간 : Vs1 PWM 제어
B구간 : Vs2 PWM 제어
C구간 : Vs1 PWM 제어
D구간 : Vs2 PWM 제어
이러한 리셋 및 어드레스 구간에서의 전압 조정기의 제어알고리즘을 설명하기 위하여 도 18을 도시하였다. 상부는 Vs1의 PWM 제어기이고 하부는 Vs2의 PWM 제어기이다.
상부설명 : Vs1-Vs1ref가 조정기(controller)의 입력이 되며 PWM을 한다. PWM의 출력은 로직회로에 의하여 VM2 신호가 있는 구간, 즉 A 및 C 구간에서의 PWM 출력만이 Ms1을 구동한다.
하부설명 : Vs2-Vs2ref가 조정기(controller)의 입력이 되며 PWM을 한다. PWM의 출력은 로직회로에 의하여 VM1 신호가 있는 구간, 즉 B 및 D 구간에서의 PWM 출력만이 VMs2와 OR 게이트(gate)에 의하여 합한 상태로 Ms2를 구동한다.
도 19 내지 도 22는 앞에서 기술한 하프 브리지 형태의 유지구간 구동회로를 전압조정기를 결합하여 유지구간 뿐만 아니라 전구간에서 원하는 패널 양단 전압을 생성하는 방식의 회로들이다.
즉, 도 19에서는 하프 브리지형 인버터 구동방식의 전류형 유지구간 구동 회로에 전압 조정 회로를 추가한 회로를 도시하고 있으며, 도 20은 하프 브리지형 에너지 회수 방식의 유지구간 구동 회로에 전압 조정 회로를 추가한 것을 도시한 회로도이다. 도 21은 하프 브리지형 에너지 회수 방식 유지구간 구동 회로의 보조 스위치를 양방향 스위치로 적용한 회로에 전압 조정 회로를 추가한 것을 도시하고 있으며, 도 22는 하프 브리지형 에너지 주입 방식 유지구간 구동 회로에 전압 조정 회로를 추가한 것을 도시한 회로도이다.
도 19 내지 도 22에 도시된 하프 브리지 형태의 유지 구간 구동 회로에 대해서는 도 5 내지 도 13에서 설명한 바와 같고, 전압 조정기를 추가함으로서, 유지 구간 구동 회로의 전구간 적용 방법에 대해서는 도 14 내지 도 18에서 설명한 바와 같으므로, 여기서는 도 19 내지 도 22에 도시된 회로에 대한 동작 설명을 생략하기로 한다.
3. 전원 공급형 구동 회로
(1) 전원 장치 회로(Power Supply)
본 발명의 일실시예에 따른 전원 장치는 입력전압과 출력전압의 차이가 작은 경우 일반적인 전력 컨버터를 사용하는 방법을 대치하는 방법으로서 소용량의 전력 컨버터로 원하는 출려 전압을 얻는 방식이다.
1) 능동형 직렬 보상 방식의 전원 장치의 회로 및 제어기
도 23(a) 내지 도 24는 본 발명의 일실시예에 따른 능동형 직렬 보상 방식의 전원 장치 회로 및 제어기를 설명하기 위한 설명도이다.
도 23(a)에서 입력과 출력 사이에 직렬형태로 직렬보상전압을 인가하는 직렬 보상기(Power Converter #2: 807)의 커패시터 Css(804)를 연결하였다. 여기서 직렬 보상기(807)는 일반적인 플라이백 컨버터(flyback converter) 또는 벅-부스터 컨버터(Buck-boost converter)를 사용한다. 컨버터의 출력은 입력 Vin으로 하거나 제3의 전압원에 출력하여도 된다.
도 23(b)는 도 23(a)에 도시된 직렬 보상기(807)의 스위칭 소자(808)를 제어하기 위한 제어 신호 Q를 PWM 방식에 의하여 생성하는 회로를 도시한 것이다.
도 23(b)에 도시된 바와 같이, 원하는 출력 전압(Vsref)에서 입력 Vin을 뺀 값이 기준 보상 전압 Vcref 값이 되며, 커패시터 Css(804) 양단 전압인 보상 전압 Vc과 기준 보상 전압 Vcref의 차를 제어기(controller)에 입력하여 PWM 방식으로서 제어 신호 Q를 생성한다.
즉, 본 발명의 일실시예에 따른 전원 장치 회로는 직렬 보상기(807)를 더 포함하고, 상기 직렬 보상기(807)의 스위칭 소자(808)를 PWM 방식으로 제어함으로써, 커패시터 Css(804)에 인가되는 보상 전압 Vc+를 제어한다.
더욱 구체적으로는, 도 24에서 도시된 바와 같이, 입력전압 Vin과 출력전압 Vs과의 차이가 작으며 입력전압 Vin에 저주파 맥동 성분이 있는 경우 직렬 보상기(807)는 원하는 출력전압(Vsref) 이상의 전압을 없애주는 역할을 한다. 즉 직렬보상기(807)의 출력전압을 도 23(a) 및 도 23(b)에 도시된 바와 같이, PWM 제어 방식에 의하여 Vc를 만들면 출력전압은 원하는 조정된 DC 출력전압(Vs)을 얻는 것이 가 능하다. 수식으로 표현하면 다음과 같다.
Vs=Vin-Vc
본 발명의 일실시예에 따른 전원 장치 회로 및 제어기는 출력전압의 크기가 큰 고전압 전원장치에 적당한 것으로 기존 방식과 달리 직렬 보상하는 전력(Vc Io)만을 다루므로 전력 컨버터의 용량이 작아서 스위칭 주파수를 증가시키는 것이 가능하고 필터의 부피도 작다. 또한 직렬 보상기 가격이 저가이기 때문에 고전압 전원장치의 전원장치로 적용시 적은 출력전압 리플, 적은 부피, 저가가 가능하다.
응용은 출력전압이 300VDC 이상인 전원장치 및 PDP의 전구간 전원장치에 적합하다.
2) 2개의 2차 권선을 갖는 능동형 클램프 방식의 포워드 컨버터
도 25는 본 발명의 일실시예에 따른 능동형 클램프 방식의 포워드 컨버터를 도시한 회로도이다.
도 25에 도시된 바와 같이, 본 발명의 일실시예에 따른 능동형 클램프 방식의 포워드 컨버터는 양 입력 단간에 입력 전압 Vin이 인가되고, 양 입력 단 간에는 제1 커패시터 Cin1(851)가 접속되어 있다.
또한, 양 입력단 간에는 서로 직렬 접속된 제2 커패시터 C2(852) 및 클럼프 스위치 Sc(853)와 주 스위치 S1(856)가 접속되어 있다. 본 발명의 일실시예에 따른 컨버터 회로에 있어서, 상기 클럼프 스위치 Sc(853)은 스위치 Sc(853)에 병렬 접속된 다이오드 Dc(854)에 의해 등가적으로 표현될 수 있으며, 상기 주 스위치 S1(856)는 스위치 S1(856)에 병렬 접속된 다이오드 D1(857) 및 커패시터 C1(858)에 의해 등가적으로 표현될 수 있다.
본 발명에 따른 능동형 클램프 방식의 포워드 컨버터는 또한, 2차측 권선이 2개 마련된 변압기 TR(855)를 포함한다. 변압기 TR(855)의 1차측 권선의 도트측 단자는 + 입력단에 접속되고, 비도트측 단자는 클럼프 스위치 Sc(853)의 일단 및 주 스위치 S1(856)의 일단의 접속점에 접속된다. 변압기 TR(855)의 2차측 권선의 제1 권선의 도트측 단자및 제2 권선의 비도트측 단자에는 각각 제1 및 제2 정류 다이오드 Rec1, Rec2(860, 861)의 캐소우드가 접속된다. 또한, 2차측 권선의 제1 권선의 비도트측 단자는 제2 권선의 도트측 단자와 접속되어, 제1 인덕터 L1(862)의 일단과 접속된다.
제1 인덕터 L1(862)의 타단은 출력단의 양극(+) 단자에 접속되고, 제1 및 제2 정류 다이오드 Rec1, Rec2(860, 861)의 애노드는 서로 접속되어 출력단의 음극(-) 단자에 접속된다. 한편, 출력단의 양극(+) 단자와 음극(-) 단자간에는 평활 커패시터 Cs(863)가 접속된다. 이어서, 출력단의 양극(+) 단자와 음극(-) 단자간에는 부하 Road(864)가 접속된다.
본 발명의 일실시예에 따른 능동형 클램프 방식의 포워드 컨버터에 있어서, 양 입력단 중 일측은 접지될 수 있다. 마찬가지로, 출력단의 음극(-) 단자는 접지될 수 있다.
이하, 도 26에 도시된 바와 같은 능동형 클램프 방식의 포워드 컨버터의 동작을 도 26의 파형도를 참조하여 설명한다.
클램프 스위치 Sc(853) 및 주 스위치 S1(856)는 스위칭 제어 신호에 의하여 제어된다. 예컨데, 클램프 스위치 Sc(853) 및 주 스위치 S1(856)가 MOSFET 트랜지스터 소자로 구현되는 경우, 각 트랜지스터의 게이트 및 소스 간에 공급되는 전압을 제어함으로써, 스위치의 온-오프를 제어할 수 있다.
도 26에 도시된 바와 같이, 클램프 스위치 Sc(853) 및 주 스위치 S1(856)는 소정의 데드 시간을 가지고 서로 교번하는 펄스 신호이다. 이하에서는 변압기(855)의 1차측 권선 및 2차측 제1 권선의 권선비를 Np/Ns1이라고 하고, 1차측 권선 및 2차측 제2 권선의 권선비를 Np/Ns2 라고 한다.
본 발명의 일실시예에 따른 능동형 클램프 방식의 포워드 컨버터의 동작은 크게, 클램프 스위치 Sc(853) 및 주 스위치 S1(856)이 온-오프 상태에 따라서 제1 모드 및 제6 모드로 구분되며, 이하에서는 능동형 클램프 방식의 포워드 컨버터의 동작을 각 모드별로 설명하기로 한다.
제1 모드:
제1 모드는 주 스위치 S1(856)이 턴오프 되고, 클램프 스위치 Sc(853)가 도통되기 전의 구간으로서, 1차측 누설 및 자화 인덕턴스의 전류 경로 및 2차측 인덕터 전류 IL1 경로는 다음과 같다.
o 1차측 누설 및 자화 인덕턴스 전류 경로: Np -> Dc -> C2 -> Np
o 2차측 인덕터 전류 IL1 경로: L1 -> Cs // Rload -> (Rec1 -> Ns1)//(Rec2 -> Ns2) -> L1 *freewheeling
즉, 주 스위치 S1(856)가 턴오프되는 순간 변압기 TR(855)의 1차측 자화 인덕턴스 및 누설 인덕턴스 전류가 클램프 스위치의 병렬 다이오드 Dc(854)를 통하여 클램프 커패시터 C2(852)를 통하여 감소하며 흐른다. 누설 인덕턴스 전류가 자화 인덕턴스 전류와 같아지는 순간 제1 모드는 종료된다.
이 구간 동안 변압기의 1차측 전압 Vprim은 영전압으로 2차측 전압도 영전압이되어 2차측 인덕터 전류 IL1은 환류하며 감소한다.
제2 모드:
제2 모드는 클램프 스위치 Sc(853)가 도통되고, 다시 오프되기 전의 구간으로서, 1차측 누설 및 자화 인덕턴스 전류 경로 및 2차측 인덕터 전류 IL1는 다음과 같다.
o 1차측 누설 및 자화 인덕턴스 전류 경로 (Iprim >0): Np -> Dc -> C2 -> Np 이며, 누설 인덕턴스 전류는 제2 모드 시작 후 바로 영으로 된다.
o 1차측 자화 인덕턴스 전류 경로 (Iprim <0): Np -> C2 -> Sc -> Np
o 2차측 인덕터 전류 IL1 : L1 -> Cs 및 Rload -> Rec1 -> Ns1 -> L1
즉, 누설 인덕턴스 전류가 자화 인덕턴스 전류와 같아지는 순간에 변압기의 1차측 전압 Vprim는 클램프 커패시터 전압이 인가되어 -Vc가 된다. 그리고 정류된 2차측 전압 Vsec이 (Ns2/Np)Vc가 되어 2차측 인덕터 전류 IL2는 선형적으로 증가한다. 제2 모드에서는 초기에 자화 인덕턴스 전류가 클램프 스위치 병렬 다이오드 Dc(854)를 통하여 흐르다 전류의 극성이 반전되면 이미 게이트 신호가 인가되어 있는 클램프 스위치 Sc(853)를 통하여 선형적으로 증가하는 역방향 전류가 흐른다.
제3 모드 :
제3 모드에서 클램프 스위치 Sc(853)가 턴 오프되며, 역방향으로 흐르던 자 화 인덕턴스전류는 주 스위치의 병렬 커패시터에 Vin+Vc로 충전된 전하를 방전시키며 입력 Vin으로 흐른다. 1차측 자화 인덕턴스 전류 경로 및 2차측 인덕터 전류 IL1 경로는 다음과 같다.
o 1차측 자화 인덕턴스 전류 경로 (Iprim <0): Np -> Cin1 -> C1 -> Np1
o 2차측 인덕터 전류 IL1 경로: L1 -> Cs 및 Rload -> (Rec1 -> Ns1) 및 (Rec2 -> Ns2) -> L1 (환류)
제4 모드:
제4 모드는 0 전압 스위칭 구간으로서, 1차측 자화 인덕턴스 전류 Iprim의 경로 및 2차측 전류 IL1의 경로는 다음과 같다.
o 1차측 자화 인덕턴스 전류 경로 (Iprim <0): Np1 -> Cin1 -> D1 -> Np1
o 2차측 인덕터 전류 IL1 경로: L1 -> Cs // Rload -> (Rec1 -> Ns1)//(Rec2 -> Ns2) -> L1 (환류)
즉, 주 스위치의 양단전압이 영으로 되면 주 스위치 병렬 다이오드 D1(857)을 통하여 흐르며 주 스위치 S1(856)의 양단전압은 영전압을 유지한다. 즉 주 스위치 S1(856)가 도통하기 전에 주 스위치 S1(856) 양단 전압이 영이 되는 영전압 스위칭이 가능한 것이다.
제5 모드:
제5 모드는 주 스위치 S1(856)의 도통되기 시작하는 구간으로서, 1차측 전류가 급격히 선형적으로 증가하다가 1차측으로 반영된 출력 전류가 크기가 같아지는 순간까지의 구간이다. 1차측 전류 경로 및 2차측 인덕터 전류 IL1의 경로는 다음과 같다.
o 1차측 전류 경로 (Iprim >0): Np -> S1 -> Cin1 -> Np
o 2차측 인덕터 전류 IL1 경로: L1 -> Cs // Rload -> (Rec1 -> Ns1)//(Rec2 -> Ns2) -> L1 (환류)
제6 모드:
제6 모드는 도통된 주 스위치 S1(856)이 턴 오프 되기 전까지의 구간으로서, 2차측 인덕터 전류 IL1이 선형적으로 증가한다.
o 1차측 전류 경로 (Iprim >0): Np1 -> S1 -> Cin1 -> Np1
o 2차측 인덕터 전류 IL1 경로: L1 -> Cs // Rload -> Rec2 -> Ns12-> L1
Iprim이 급격하게 선형적으로 증가하다 1차측으로 반영된 출력 전류와 크기가 같아 지는 순간 이후부터 변압기 2차측에 Vsec=(Ns2/Np1)Vin을 인가되어 IL1을 선형적으로 증가시킨다.
(2) 전류원 PDP 구동 회로 (Current-fed Driving Ciruit for PDP )
도 27은 본 발명의 일실시예에 따른 전류원 패널 구동 회로를 도시한 회로도이다.
이하, 도 27을 참조하여 본 발명의 일실시예에 따른 패널 구동 회로의 구성 및 접속 관계를 설명한다.
도 27에 도시된 바와 같이, 본 발명의 일실시예에 따른 패널 구동 회로에 있어서, 패널(920)은 패널 커패시턴스 Cp를 포함하고, X 전극 및 Y 전극 간에 접속되 어 X 전극 및 Y 전극으로부터 구동된다.
본 발명의 일실시예에 따른 패널 구동 회로는, X 전극 및 Y 전극에 각각 접속되어 일정 기간 동안 패널(920)의 X 전극 및 Y 전극간에 제1 유지 전압이 인가되도록 하기 위한 제1 및 제2 전력 스위치 M1(104), M2(107), X 전극 및 Y 전극에 각각 접속되어 일정 기간 동안 패널(920)의 X 전극 및 Y 전극간에 제2 유지 전압이 인가되도록 하기 위한 제3 및 제4 전력 스위치 M3(905), M4(906)를 포함한다.
또한, 본 발명의 일실시예에 따른 패널 구동 회로는, 패널(920)의 X 전극 및 Y 전극에 각각 접속되어, 패널 커패시턴스 Cp를 충전 및 방전시키는 제1 및 제2 인덕터 L1(918), L2(919)를 포함하며, 제1 및 제2 인덕터 L1(918), L2(919)의 타단에 접속되어, 상기 패널(920)의 X 전극 및 Y 전극 간의 전압이 상기 제1 유지 전압이 되도록 상기 제1 및 제2 인덕터 L1(918), L2(919)의 타단에 각각 일정 전압을 인가하는 제5 및 제6 전력 스위치 M5(902), M6(909), 및 제1 및 제2 인덕터 L1(918), L2(919)의 타단에 접속되어, 상기 패널(920)의 X 전극 및 Y 전극 간의 전압이 상기 제2 유지 전압이 되도록 상기 제1 및 제2 인덕터 L1(918), L2(919)의 타단에 각각 일정 전압을 인가하는 제7 및 제8 전력 스위치 M7(903), M8(908)을 포함한다.
나아가, 본 발명의 일실시예에 따른 패널 구동 회로는, 제1 및 제2 인덕터 L1(918), L2(919)의 타단 및 상기 제5 내지 제8 전력 스위치 M5~M8 간에 각각 접속된 제1 내지 제4 정류부 Da(911), Db(913), De(914), Dh(916), 상기 1 정류부 Da(911) 및 상기 제5 전력 스위치 M5(902)의 접속점 및 접지간에 접속된 제5 정류부 Dc(910), 상기 제2 정류부 Db(913) 및 상기 제6 전력 스위치 M6(909)의 접속점 및 유지 전압 전원간에 접속된 제6 정류부 Dd(912), 상기 제3 정류부 De(914) 및 상기 제7 전력 스위치 M7(903)의 접속점 및 유지 전압 전원간에 접속된 제7 정류부 Dg(115), 및 상기 제4 정류부 Dh(916) 및 상기 제8 전력 스위치 M8(908)의 접속점 및 접지간에 접속된 제8 정류부 Df(917)를 더 포함한다.
본 발명의 일실시예에 따른 패널 구동 회로에 있어서, 상기 제1 및 제4 전력 스위치 M1(904), M4(906)의 타단은 유지 전압 전원에 접속되고, 상기 제2 및 제3 전력 스위치 M3(905), M4(906)의 타단은 접지되며, 상기 제5 및 제8 전력 스위치 M5(902), M8(908)의 타단은 유지 전압 전원에 접속되고, 상기 제6 및 제7 전력 스위치 M6(909), M7(103)의 타단은 접지된다.
한편 도 27에 도시된 바와 같이 모든 전력 스위치(제1 전력 스위치에서 제8 전력 스위치)에는 정류 다이오드가 병렬로 접속 되어 있는데 전력 스위치 내부에 바디 다이오드가 내장 되어 있을 경우 그 것을 이용하거나 별도의 정류 다이오드를 병렬로 접속할 수도 있다. 전력 스위치(제1 전력 스위치에서 제8 전력 스위치)의 드레인과 소오스(또는 컬렉터와 에미터) 사이에는 고유의 캐패시턴스를 갖는 기생 캐패시터가 존재 한다. 도 27에서는 제1 전력 스위치 M1(904), 제2 전력 스위치 M2(907), 제3 전력 스위치 M3(905), 제4 전력 스위치 M4(906)의 기생 캐패시터로서 제1 전력 스위치 출력 캐패시터(929), 제2 전력 스위치 출력 캐패시터(932), 제3 전력 스위치 출력 캐패시터(931), 제4 전력 스위치 출력 캐패시터(930)만을 도시 하였다.
이하 도 27에 도시된 바와 같은 패널 구동회로의 동작을 도 28의 파형도를 참조하여 설명한다.
모드 0 (~t0)은 패널 전압 유지 기간으로서, 제3 전력 스위치 M3(905)와 제4 전력 스위치 M4(906)가 온(on) 되어져 있는 상태로서 패널 전압이 -Vs로 유지되고 있는 구간이다.
모드 1 (t0~t1)은 인덕터 전류 확립 기간으로서 스위치 제3 전력 스위치 M3 (905)와 제4 전력 스위치 M4(906)가 도통 되어 있는 상태에서 스위치 제5 전력 스위치 M5(902)와 제6 전력 스위치 M6(909)를 턴 온(turn on) 하게 되면, 제1 인덕터 L1(918)와 제2 인덕터 L2(919)에 입력 전압 Vs가 인가 되어, 인덕터 전류는 선형적으로 증가하게 된다. 이때의 제1 인덕터 L1(918)와 제2 인덕터 L2(919)의 전류는 수학식 3로 표현된다.
Figure 112005037977518-pat00001
모드 2 (t1~t2)는 패널의 에너지 회수 및 투입 기간으로서 제5 전력 스위치 M5(902)와 제6 전력 스위치 M6(909)가 도통 되어져 있는 상태에서 제3 전력 스위치 M3(105)와 제4 전력 스위치 M4(106)을 턴 오프(turn off) 시키게 되면, PDP(120) 패널 전압은 모드 1에서 제1 인덕터 L1(918)와 제2 인덕터 L2(919)에 확립된 전류에 의해 충전되어 -Vs에서 Vs로 반전 된다. 물론 전류원에 의해 패널 캐패시턴스 Cp가 충전되는 것이므로 PDP(920) 패널 전압은 선형적인 상승을 보인다. 이때, 제1 전력 스위치 M1 출력 캐패시터(929)와 제2 전력 스위치 M2 출력 캐패시터(932)에는 아래에서 위로 전류가 흘러 그 전압은 Vs에서 영 전압으로 떨어지고, 제3 전력 스위치 M3 출력 캐패시터(931)와 제4 전력 스위치 M4 출력 캐패시터(930)에는 위에서 아래로 전류가 흐르므로 그 전압은 영 전압에서 Vs로 상승하게 된다. 여기서 제1 인덕터 L1(918)과 제2 인덕터 L2(919)의 전류를 일정하다고 가정하면 PDP(920) 패널 전압은 근사적으로 아래와 같은 식으로 표현된다.
Figure 112005037977518-pat00002
모드 3 (t2~t3)은 제1 인덕터 L1(918)와 제2 인덕터 L2(919)의 전류가 환류하는 기간으로서 모드 2에서 PDP(920) 패널 양단 전압이 Vs에 도달 하고 제1 전력 스위치 M1 출력 캐패시터(929)와 제2 전력 스위치 M2 출력 캐패시터(932)가 영 전압으로 떨어지게 되면, 제1 인덕터 L1(918) 전류는 제1 정류 다이오드(923)를 통해, 그리고 제2 인덕터 L2(919) 전류는 제2 정류 다이오드(926) 통해 환류하게 된다. 따라서 제1 전력 스위치 M1(904)와 제2 전력 스위치 M2(907)의 양단 전압은 영전압을 유지 하게 되어 다음 모드에서의 제1 전력 스위치 M1(904)와 제2 전력 스위치 M2(907)의 영 전압 스위칭을 가능하게 한다.
모드 4 (t3~t4)는 제1 인덕터 L1(918)와 제2 인덕터 L2(919)에 저장되어 있던 에너지가 전원단인 입력단자(901)로 회생되며 동시에 제1 전력 스위치 M1(904)와 제2 전력 스위치 M2(907)의 영 전압 스위칭이 일어나는 기간이다. 제1 전력 스위치 M1(904)와 제2 전력 스위치 M2(907)를 턴 온(turn on) 시키고 동시에 제5 전력 스위치 M5(902)와 제6 전력 스위치 M6(909)를 턴 오프(turn off) 시키게 되면, PDP(920)패널 양단 전압은 Vs로 유지되고 제1 인덕터 L1(918)에 저장되어 있던 에너지는 제1 정류 다이오드(923), 제10 정류 다이오드(911), 제9 정류 다이오드(910)의 직렬 경로를 따라 전원측인 입력단자(901)로 회생되고, 제2 인덕터 L2(919)에 저장되어 있던 에너지는 제2 정류 다이오드(926), 제15 정류 다이오드(916), 제16 정류 다이오드(917)의 직렬 경로를 따라 전원측인 입력단자(901)로 회생되어 제1 인덕터 L1(918)와 제2 인덕터 L2(919)의 전류는 0으로 떨어진다.
모드 5 (t4~t5)는 PDP(920) 패널 전압을 입력 전압 Vs로 유지하는 기간으로서 제1 전력 스위치 M1(904)와 제2 전력 스위치 M2(907)가 도통하고 있으므로 PDP(120) 패널 양단 전압은 Vs로 계속 유지 된다.
이후의 동작은 스위치 제3 전력 스위치 M3(905), 제4 전력 스위치 M4(906), 제7 전력 스위치 M7(903), 제8 전력 스위치 M8(908)에 의해 모드 1에서 모드 5까지와 동일한 동작을 반복 하게 된다.
(3) 공진형 PDP 구동 회로 (Resonant type Driving Ciruit for PDP )
도 29는 본 발명의 일실시예에 따른 PDP 패널 구동 회로를 도시한 회로도이 다.
도 29에 도시된 바와 같이, PDP 패널(964)은 패널 커패시턴스 Cp를 포함하고, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동된다. 상기 패널(964)의 X 전극 및 Y 전극과 유지 전압 전원간에는 각각 제1 및 제4 전력 스위치 M1(102), M4(105)가 접속되고, 패널(964)의 X 전극 및 Y 전극과 접지간에는 각각 제3 및 제2 전력 스위치 M3(904), M2(943)이 접속된다. 또한, 패널(964)의 X 전극 유지 전압 전원간에는 제 5 전력 스위치 M5(906), 제1 인덕터 L1(962), 및 제1 커패시터 C1(960)가 직렬 접속되며, Y 전극 및 유지 전압 전원간에는 제6 전력 스위치 M6(907), 제2 인덕터 L2(963), 및 제2 커패시터 C2(961)가 접속된다.
본 발명의 일실시예에 따른 패널 구동 회로에 있어서, 제1 인덕터 L1(962) 및 상기 제1 커패시터 C1(960)는 상기 제2 및 제5 전력 스위치 M2(943), M5(906)가 단락되고, 나머지 전력 스위치가 개방된 경우, 서로 공진함으로써, 상기 패널 커패시턴스 Cp에 에너지를 투입하거나, 상기 패널 거패시턴스 Cp에 저장된 에너지를 회수하고, 제2 인덕터 L2(963) 및 상기 제2 커패시터 C2(961)는 상기 제3 및 제6 전력 스위치 M3(904), M6(907)가 단락되고, 나머지 전력 스위치가 개방된 경우 서로 공진함으로써, 상기 패널 커패시턴스 Cp에 에너지를 투입하거나, 상기 패널 커패시턴스 Cp에 저장된 에너지를 회수한다.
한편 도 29에 도시된 바와 같이 모든 전력 스위치(제1 전력 스위치에서 제6 전력 스위치)에는 정류 다이오드가 병렬로 접속 되어 있는데 전력 스위치 내부에 바디 다이오드가 내장 되어 있을 경우 그 것을 이용하거나 별도의 정류 다이오드를 병렬로 접속할 수도 있다. 전력 스위치(제1 전력 스위치에서 제6 전력 스위치)의 드레인과 소오스(또는 컬렉터와 에미터) 사이에는 고유의 캐패시턴스를 갖는 기생 캐패시터가 존재 한다. 도 29에서는 제1 전력 스위치 M1(942), 제2 전력 스위치 M2(943), 제3 전력 스위치 M3(944), 제4 전력 스위치 M4(945)의 기생 캐패시터로서 제1 전력 스위치 출력 캐패시터(956), 제2 전력 스위치 출력 캐패시터(957), 제3 전력 스위치 출력 캐패시터(958), 제4 전력 스위치 출력 캐패시터(959)만을 도시 하였다. 그리고, 본 발명의 일실시예에 따른 패널 구동 회로에 있어서, 제1 및 제2 커패시터 C1(960), C2(961)는 각각의 커패시터에 병렬 접속된 정류 다이오드가 접속될 수 있다.
이하 도 29에 도시된 바와 같은 PDP 구동회로의 동작을 도 30의 파형도와 도 31 내지 도 38을 참조하여 구동 회로의 각 모드별 동작을 설명 한다.
도 29에 도시한 바와 같이 Cp는 PDP(964)패널의 등가 캐패시터, 제1 인덕터 L1(962)와 제2 인덕터 L2(963)은 에너지 회수 및 투입동작을 위해 부가 되었고 제1 캐패시터 C1(960)과 제2 캐패시터 C2(961)는 제1 인덕터 L1(962)와 제2 인덕터 L2(963)와의 공진으로 인덕터 전류 방향의 반전을 위해 부가 되었다. 여기서 제1 인덕터 L1(962)와 제2 인덕터 L2(963) 전류의 반전은 패널의 에너지 회수를 위함이다.
모드 1 (t0~t1)은 제1 인덕터 L1(962)의 전류 확립 기간으로서 도 31에 도시된 바와 같이 제3 전력 스위치 M3(944)가 도통 되어져 있어 PDP(964)패널 양단 전압은 영 전압으로 유지되고 있고, 이러한 상태에서 제 5 전력 스위치 M5(946)를 턴 온(turn on)시키면 입력단자(941) 전압 Vs로 바이어스된 제1 인덕터 L1(962), 제1 캐패시터 C1(960)로 이루어진 공진 회로를 형성 하며, 제1 인덕터 L1(962) 전류와 제1 캐패시터 C1(960) 전압은 모두 상승한다. 이때 제1 캐패시터 C1(960)의 전압과 제1 인덕터 L1(962) 전류는 아래와 같은 수학식 5로 표현된다.
Figure 112005037977518-pat00003
모드 2 (t1~t2)는 모드 1에서 제1 인덕터 L1(962)에 확립된 전류를 이용하여 PDP(964)패널에 에너지를 투입하는 기간으로서 도 32에 도시된 바와 같이 모드 1에서 제1 인덕터 L1(962) 전류가 어느 수준으로 확립되면 제3 전력 스위치 M3(944)를 턴 오프(turn off) 시켜 PDP(964) 패널을 충전하게 된다. 이때 제1 인덕터 L1(962) 전류는 다소 큰 인덕턴스와 이 기간이 시간적으로 수백 nsec 정도로 짧기 때문에 거의 일정한 것으로 가정 할 수 있으며, 제1 캐패시터 C1(960)는 패널 캐패시턴스보다 훨씬 크므로 제1 캐패시터 C1(960)의 전압도 거의 일정하다고 가정 할 수 있 다. 따라서 PDP(964) 패널 전압, 제1 인덕터 L1(962) 전류 및 제1 캐패시터 C1(960) 전압은 아래와 같은 수학식 6로 나타낼 수 있다.
Figure 112005037977518-pat00004
모드 3 (t2~t3)은 영전압 스위칭 및 제1 인덕터 L1(962) 전류의 방향이 반전 하는 기간으로서 PDP(964) 패널 양단 전압이 입력 단자(941) 전압 Vs에 도달하면 제1 인덕터 L1(962)에 흐르던 전류는 도 33에 도시된 바와 같이 제1 전력 스위치 출력 캐패시터(956)로 흘러가 제1 전력 스위치 출력 캐패시터(956)에 저장되어 있던 전하를 빼내게 된다. 제1 전력 스위치 출력 캐패시터(956)에 저장 되어 있던 전하가 모두 빠지면 도 34에 도시된 바와 같이 제1 정류 다이오드(948)가 턴 온(turn on)되어 PDP(964) 패널 양단 전압은 Vs로 클램핑(Clamping)되고 제1 캐패시터 C1(960)와 제1 인덕터 L1(962)로 이루어진 공진 회로를 형성하여 제1 캐패시터 C1(960)와 제1 인덕터 L1(962)의 초기치에 의해 LC공진을 하게 된다. 이때 제1 정류 다이오드(948)가 턴 온(turn on) 되어 제1 전력 스위치 M1(942)의 양단 전압은 영 전압을 유지하게 되므로 영 전압 스위칭이 가능하게 된다. 단 제1 인덕터 L1(962)의 전류 방향이 반전되기 전에 제1 전력 스위치 M1(942)를 턴 온(turn on) 시켜야 한다. 제1 전력 스위치 M1(942)가 턴 온(turn on)되면 도 35에 도시한 바와 같이 PDP(964) 패널 양단 전압은 입력 단자(941) 전압 Vs로 유지되고 LC 공진 동작은 계속되어 제1 인덕터(962)의 전류 방향은 반전된다. 모드 3에서 각부 전압과 전류는 아래와 같이 수학식 7으로 표현된다.
Figure 112005037977518-pat00005
모드 4 (t3~t4)는 Vc1이 영 전압으로 떨어지면 제7 정류 다이오드(954)는 턴 온(turn on) 하므로 제1 인덕터 L1(962)의 전류는 제7 정류 다이오드(954), 제1 전력 스위치 M(942), 제5 전력 스위치 M5(946)을 통해 도 36에 도시한 바와 같이 환류하게 된다. 제1 인덕터 L1(962) 전류가 환류하는 기간으로서 모드 3에서의 LC 공진에 의해 제1 캐패시터 C1(960) 전압은 실질적으로 0이 된다.
이때 각부 전압과 전류는 아래와 같이 수학식 8로 표현된다.
Figure 112005037977518-pat00006
모드 5 (t4~t5)는 PDP(964) 패널의 저장되어 있던 에너지를 회수 하는 기간으로서 PDP(964) 패널의 에너지를 회수하여 Vs에서 영 전압으로 떨어 뜨리기 위해 제1 전력 스위치 M1(942)를 턴 오프(turn off) 하게 되면 도 37에서 도시한 바와 같은 도통 경로를 형서하여 PDP(964) 패널 전압과 제3 전력 스위치 출력 캐패시터(958) 전압은 Vs에서 영 전압으로 떨어지고, 제1 전력 스위치 M1(942)의 전압은 영 전압에서 Vs로 상승하게 되어 제1 전력 스위치 M1(942)는 오픈(open) 된다.
이때 각부 전압 및 전류는 아래와 같이 수학식 9로 표현된다.
Figure 112005037977518-pat00007
모드 6 (t5~t6)은 모드 5에서 제3 전력 스위치 출력 캐패시터(958)의 전하가 모두 빠져 나가 영 전압이 되면 제7 정류 다이오드(954)와 제5 정류 다이오드(952), 제3 정류 다이오드(950)을 통해 제1 인덕터 L1(962)의 에너지는 입력 단자(941)측으로 회생하게 되는데 이때 제3 정류 다이오드(950)의 턴 온(turn on)으로 인해 제3 전력 스위치 M3(944)의 양단 전압은 영 전압으로 유지 된다. 따라서 이때 제3 전력 스위치 M3(944)를 턴 온(turn on) 하게 되면 영 전압 스위칭이 가능해 진다. 한편 제6 전력 스위치 M6(947)을 턴 온(turn on)하여 제2 인덕터 L2(953)에 전류를 확립시킴으로서 모드 1에서의 동작과 같이 다음 투입 동작을 위한 준비를 하게 된다.
이후의 동작은 제4 전력 스위치 M4(945), 제6 전력 스위치 M6(947)에 의해 모드 1에서 모드 6까지와 동일한 동작을 반복 하게 된다.
(4)간단한 전류원 PDP 구동 회로 (A Simple Current-fed Driving Ciruit for PDP )
도 39는 본 발명의 다른 실시예에 따른 PDP 패널 구동 회로를 도시한 회로도이다.
도 39에 도시된 바와 같이, PDP(973) 패널은 패널 커패시턴스 Cp를 포함하고, X 전극 및 Y 전극 간에 접속되어 X 전극 및 Y 전극으로부터 구동된다. 본 발명의 일실시예에 따른 패널 구동 회로에 있어서, 패널(973)의 X 전극 및 Y 전극간에 일정 기간 동안 제1 유지 전압 Vs이 인가되도록 하는 제1 및 제2 전력 스위치 M1(974), M2(975)가 각각 패널의 X 전극 및 Y 전극에 접속되고, 패널의 X 전극 및 Y 전극간에 일정기간 동안 제2 유지 전압 -Vs이 인가되도록 하는 제3 및 제4 전력 스위치 M3(976), M4(977)가 각각 패널의 X 전극 및 Y 전극에 접속된다.
또한, 본 발명의 일실시예에 따른 패널 구동 회로는 패널의 X 전극 및 Y 전극에 각각 접속되어, 패널 커패시턴스 Cp에 저장된 에너지를 회수 또는 투입시키기 위한 제1 및 제2 인덕터 L1(986), L2(987)를 포함하고, 제1 인덕터 L1(986)의 타단과 유지 전압 전원 Vs 및 접지간에는 각각 제1 및 제3 커패시터 C1(988), C3(990)가 접속되고, 제2 인덕터 L2(987)의 타단과 유지 전압 전원 Vs 및 접지간에는 각각 제4 및 제2 커패시터 C4(991), C2(989)가 접속된다.
본 발명의 일실시예에 따른 패널 구동 회로에 있어서, 제1 내지 제4 커패시터 C1(988)~C4(991)는 모두 초기상태에서 실질적으로 상기 유지 전압 전원 Vs의 반 에 해당하는 전압으로 충전된다.
한편 도 39에 도시된 바와 같이, 모든 전력 스위치 (제1 전력 스위치 M1(974)에서 제4 전력 스위치 M4(977)에는 정류 다이오드 (제1 정류 다이오드(978)에서 제4 정류 다이오드(981))가 병렬로 접속 되어 있는데 전력 스위치 내부에 바디 다이오드가 내장 되어 있을 경우 그 것을 이용하거나 별도의 정류 다이오드를 병렬로 접속할 수도 있다. 전력 스위치 (제1 전력 스위치 M1(974)에서 제4 전력 스위치 M4(977)의 드레인과 소오스(또는 컬렉터와 에미터) 사이에는 고유의 캐패시턴스를 갖는 기생 캐패시터가 존재 한다. 도 39에서는 제1 전력 스위치 M1(974), 제2 전력 스위치 M2(975), 제3 전력 스위치 M3(976), 제4 전력 스위치 M4(977)의 기생 캐패시터로서 제1 전력 스위치 출력 캐패시터(982), 제2 전력 스위치 출력 캐패시터(983), 제3 전력 스위치 출력 캐패시터(984), 제4 전력 스위치 출력 캐패시터(985)만을 도시 하였다.
이하 도 39에 도시된 회로와 도 40의 파형도를 참조하여 설명 한다.
동작 설명에 앞서 제1 캐패시터(988), 제2 캐패시터(989), 제3 캐패시터(990), 제4 캐패시터(991)는 모두 입력전압의 절반인 Vs/2로 충전되어 있다고 가정한다.
모드 0 (~t0)은 패널 전압 유지 및 인덕터 전류 확립 기간으로서 제3 전력 스위치 M3(976) 및 제4 전력 스위치 M4(977)가 온 되어져 있는 상태로서, 패널 전압이 -Vs로 유지되고 있다. 동시에 제1 인덕터 L1(986) 및 제2 인덕터 L2(987)양단에 -Vs/2의 전압이 인가되므로 인덕터 전류는 모두 -Vs/(2L)의 기울기를 가지고 도 40에서와 같이 선형적으로 감소하여 -IL(=-IL1=-IL2) 까지 확립된다.
모드 1 (t0~t1)은 패널의 에너지 회수 및 투입 가긴으로서 제3 전력 스위치 M3(976)와 제4 전력 스위치 M4(977)를 턴 오프 시키게 되면 도 40에 도시된 바와 같이 PDP(973) 패널 전압은 모드 0에서 제1 인덕터 L1(986) 및 제2 인덕터 L2(987)에 확립된 전류 -IL1(=-IL2)에 의해 충전되어, -Vs에서 Vs로 반전된다. 물론 전류원에 의해 PDP(973) 패널 등가 커패시터 Cp가 충전되는 것이므로 PDP 패널 전압은 IL1/CP(=IL2/CP)의 기울기로 선형적인 상승을 보인다.
동시에 제1 전력 스위치 출력 커패시터(982)와 제2 전력 스위치 출력 커패시터(983)에는 아래에서 위로 전류가 흘러 출력 커패시터에 저장되었던 전하를 빼 주게 되므로 그 전압은 Vs에서 영전압으로 떨어지고, 제3 전력 스위치 출력 커패시터(984)와 제4 전력 스위치 출력 커패시터(985)에는 위에서 아래로 전류가 흘러 출력 커패시터에 전하를 충전시키게 되므로 그 전압은 영전압에서 Vs로 상승하게 된다. 여기서 제1 인덕터 L1(986)와 제2 인덕터 L2(987)의 전류를 -IL(=-IL1=-IL2)로 일정하다고 하면, PDP(973) 패널 전압, 점 X 및 Y의 전압, PDP 패널 전압 상승 시간은 근사적으로 아래와 같은 식으로 표현된다.
Figure 112005037977518-pat00008
모드 2 (t1~t2)에서 PDP 패널(973) 양단전압이 Vs에 도달하게 되면 인덕터의 전류는 제1 정류 다이오드(978)와 제2 정류 다이오드(979) 통해 흐르게 되므로 제1 전력 스위치 M1(974)와 제2 전력 스위치 M2(975) 양단 전압은 0으로 유지되고, 따라서 다음 모드에서 제1 전력 스위치 M1(974)와 제2 전력 스위치 M2(975)의 영전압 스위칭을 가능하게 한다.
모드 3 (t2~t3)에서 제1 전력 스위치 M1(974) 및 제2 전력 스위치 M2(975)를 턴온 시켜 패널(973) 양단 전압을 입력 전압 Vs로 유지시키게 된다. 동시에 제1 인덕터 L1(986)와 제2 인덕터 L2(987) 양단에 Vs/2의 전압이 인가되므로 인덕터 전류는 모두 Vs/(2L)의 기울기를 가지고, 도 40에서와 같이 선형적으로 증가하여 IL(=IL1=IL2) 로 확립된다. 여기서 제1 인덕터 L1(986)와 제2 인덕터 L2(987)의 전류를 수식으로 나타내면 다음과 같이 표현된다.
Figure 112005037977518-pat00009
이후의 동작은 제3 전력 스위치 M3(976), 제4 전력 스위치 M4(977)에 의해 모드 1에서 모드 3까지와 동일한 동작을 반복 하게 된다.
본 발명에 따른 풀 브리지형 인버터 회로를 이용한 구동회로는, 웨버(Webber) 회로 등의 종래의 회로에 비해 상대적으로 간단한 구조의 회로에 의해 PDP 유지 전압의 구동이 가능하다. 따라서, PDP 전체 회로의 가격을 절감시킬 수 있고 게이트 구동 회로를 간단한 구조로 취할 수 있다. 또한, 본 발명에 따르면, 실질적으로 모든 전력 스위치가 영전압 스위칭하도록 할 수 있다. 이에 따라, 전체 회로의 손실을 감소시킬 수 있고 효율을 증가시킬 수 있으며, 소비 전력을 저감시킬 수 있다. 이에 대한 부수적인 효과로서 저 노이즈 및 저 EMI를 달성함으로써 EMI 대책부에 소요되는 비용을 절감할 수 있다. 또한, 열 손실이 감소되므로 방열판(heat sink)에 소요되는 부피를 절감시킬 수 있다. 현실적으로는, 방열판 없는 구조까지도 취할 수 있다. 부가적으로는, 이에 따라 제품의 동작시 소음이 감소된다. 웨버 회로에서 패널 양단 전압이 Vs까지 충분히 증가하지 못하여 발생하는 입력 전원에서의 과전류 문제가 해소된다. 따라서 노이즈 및 EMI면에서 웨버 회로보 다 본 실시예에 따른 방법이 유리하다.
그 밖에, 본 발명에 따르면, 패널 양단의 유지 전압의 유지는 전류형 방식으로 인덕터 전류에 의하여 패널에 인접한 환류 다이오드중 2개의 다이오드를 항상 도통시킴으로써 달성된다. 또한, 본 발명에 따르면, 방전 전류의 크기를 인덕터 전류의 크기에 따라 제한할 수 있으므로, 적은 전류 용량의 스위치를 사용할 수 있다.
본 발명에 따른 하프 브리지형 인버터 회로를 이용한 구동 회로는 앞서 설명한 풀 브리지형 인버터 회로를 이용한 구동 회로에 관한 실시예에서 누릴 수 있는 제 효과를 동일하게 누릴 수 있다. 더불어, 본 발명에 따른 하프 브리지형 인버터 회로를 이용한 구동 회로는 풀 브리지형 회로를 이용한 것에 비하여 사용되는 전력 스위치의 개수가 반으로 감소되므로 회로가 간단하고 부피가 줄어들며 비용을 절감할 수 있다는 부가적인 효과가 있다.
또한, 본 발명에 따르면, 스위칭 전력 컨버터의 효율 및 전력 밀도를 높일 수 있고, 전압 스트레스를 감소시킬 수 있다.
본 발명에 따른 전원 장치에 의하면 입력전압과 출력전압의 차이가 작은 경우 소 용량의 전력 컨버터로 원하는 출려 전압을 얻는 전원 장치의 구현이 가능하다. 본 발명에 의한 전원 장치 회로 및 제어기는 출력전압의 크기가 큰 고전압 전원장치에 특히 효과적이며, 직렬 보상하는 전력만을 다루므로 전력 컨버터 용량의 소형화가 가능하여 스위칭 주파수를 증가시키는 것이 가능하고 필터의 부피도 작아지는 효과가 있다.

Claims (8)

  1. 입력 및 출력 커패시터;
    상기 출력 커패시터에 병렬 접속된 부하에 전원을 공급하기 위하여, 상기 입력 커패시터 양단에 출력 전압을 인가하는 제1 전원 장치;
    상기 입력 커패시터 및 상기 출력 커패시터간에 접속되어, 직렬 보상 전압을 상기 부하에 인가함으로써, 상기 부하에 원하는 전압을 인가하기 위한 직렬 보상기를 포함하고,
    상기 직렬 보상기는 상기 입력 및 출력 커패시터에 직렬 접속된 커패시터 및 스위칭 소자를 포함하고, 상기 스위칭 소자의 온-오프를 제어함으로써, 상기 커패시터의 양단에 인가되는 전압을 제어하여, 상기 부하에 일정 전압이 인가되는 전원 장치.
  2. 제1항에 있어서,
    상기 직렬 보상기는 플라이백 컨버터(flyback converter) 또는 벅-부스터 컨버터(Buck-boost converter)로 구현된 전원 장치.
  3. 삭제
  4. 제1항에 있어서,
    상기 스위칭 소자의 온-오프 제어는, 상기 커패시터의 전압에서 상기 부하에 인가되는 전압이 일정하게 유지되도록 하기 위하여 요구되어지는 보상 기준 전압을 감한 값을 조정기에 입력시키고, 이를 펄스폭 변조하여 상기 스위칭 소자에 인가하는 전원 장치.
  5. 제1 및 제2 입력 단자 간에 인가되는 직류 입력 전압의 전력을 변환하여 제1 및 제2 출력 단자를 통해 출력하는 전원 장치에 있어서,
    상기 제1 및 제2 입력 단자간에 접속된 입력단 충전부,
    상기 제1 입력 단자에 일단이 접속되는 1차 권선 및 상기 1차 권선과 절연되고, 서로 직렬 접속된 2차측 제1 권선 및 제2 권선을 구비하는 변압기,
    상기 제1 입력 단자 및 상기 변압기의 상기 1차 권선의 타단간에 서로 직렬 접속된 제2 커패시터 및 제1 스위치,
    상기 제1 스위치의 타단 및 상기 제2 입력 단자간에 접속된 제2 스위치,
    상기 2 차측 제1 권선 및 제2 권선의 접속점 및 상기 제1 출력 단자간에 접속된 인덕터, 및
    상기 2 차측 제1 권선 및 제2 권선의 타측과 상기 제2 출력 단자간에 각각 접속된 제1 및 제2 정류기
    를 포함하는 전원 장치.
  6. 제5항에 있어서,
    상기 변압기의 상기 1차 권선 양단에 소정의 전압이 인가될 때 상기 변압기의 상기 2차측 제1 권선 및 제2 권선의 일측 단자에 고전압이 유도되고,
    상기 제1 정류기의 캐소우드는 상기 2차측 제1 권선의 상기 일측 단자에 접속되고, 상기 제1 정류기의 애노드는 상기 제2 출력 단자에 접속되며,
    상기 제2 정류기의 캐소우드는 상기 2차측 제2 권선의 상기 타측 단자에 접속되고, 상기 제2 정류기의 애노드는 상기 제2 출력 단자에 접속되는 전원 장치.
  7. 제5항에 있어서,
    상기 제1 및 제2 출력 단자간에 접속된 출력단 충전부를 더 포함하는 전원 장치.
  8. 제5항에 있어서,
    상기 제2 입력 단자 및 제2 출력 단자는 접지되는 전원 장치.
KR1020050063430A 2005-07-13 2005-07-13 플라즈마 디스플레이 패널을 위한 구동회로 및 전원장치 KR100665250B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050063430A KR100665250B1 (ko) 2005-07-13 2005-07-13 플라즈마 디스플레이 패널을 위한 구동회로 및 전원장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050063430A KR100665250B1 (ko) 2005-07-13 2005-07-13 플라즈마 디스플레이 패널을 위한 구동회로 및 전원장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030006392A Division KR20030066422A (ko) 2002-01-30 2003-01-30 플라즈마 디스플레이 패널을 위한 구동회로 및 전원장치

Publications (2)

Publication Number Publication Date
KR20050077292A KR20050077292A (ko) 2005-08-01
KR100665250B1 true KR100665250B1 (ko) 2007-01-04

Family

ID=37264810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050063430A KR100665250B1 (ko) 2005-07-13 2005-07-13 플라즈마 디스플레이 패널을 위한 구동회로 및 전원장치

Country Status (1)

Country Link
KR (1) KR100665250B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922432B1 (ko) 2007-12-24 2009-10-19 에스에스씨피 주식회사 Ｃｉｍ을 이용한 차지펌프 방식의 플라즈마 백라이트용인버터 회로

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726844B1 (ko) * 2005-10-31 2007-06-11 엘지전자 주식회사 플라즈마 디스플레이 장치
KR101685908B1 (ko) * 2010-09-01 2016-12-29 엘지디스플레이 주식회사 전원 공급 장치, 이를 이용한 백 라이트 유닛 및 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922432B1 (ko) 2007-12-24 2009-10-19 에스에스씨피 주식회사 Ｃｉｍ을 이용한 차지펌프 방식의 플라즈마 백라이트용인버터 회로

Also Published As

Publication number Publication date
KR20050077292A (ko) 2005-08-01

Similar Documents

Publication Publication Date Title
JP4937635B2 (ja) プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
KR100748279B1 (ko) 용량성 부하를 구동하기 위한 에너지 회수 회로
KR0138405B1 (ko) 메모리형 도트 매트릭스 ac 플라즈마 디스플레이 패널용 드라이버 회로
JP4299539B2 (ja) 昇圧機能を持つエネルギー回収回路とこれを利用したエネルギー效率化方法
US20060038750A1 (en) Driving apparatus of plasma display panel and plasma display
US7078866B2 (en) Plasma display panel and method for driving the same
JP4953563B2 (ja) ディスプレーパネル駆動システムの単一サイド駆動装置及びその設計方法
US20070188416A1 (en) Apparatus for driving plasma display panel and plasma display
KR20030066422A (ko) 플라즈마 디스플레이 패널을 위한 구동회로 및 전원장치
JP4338766B2 (ja) プラズマディスプレイパネル駆動回路
Liu et al. An energy-recovery sustaining driver with discharge current compensation for AC plasma display panel
KR100665250B1 (ko) 플라즈마 디스플레이 패널을 위한 구동회로 및 전원장치
US7221334B2 (en) Energy recovery circuit of plasma display panel and driving apparatus of plasma display panel including energy recovery circuit
KR100749489B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100502905B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
JP2000206919A (ja) ディスプレイ駆動回路及びその駆動方法
JP2005196131A (ja) 容量性負荷駆動装置、及びそれを搭載するプラズマディスプレイ
KR20020061949A (ko) 에이씨형 플라즈마 디스플레이 패널의 에너지 회수장치와이를 이용한 에너지 회수방법
JP2007057737A (ja) プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
KR20060043063A (ko) 용량성 부하구동장치, 및 그것을 탑재한 플라즈마 디스플레이
US20080136744A1 (en) Plasma Display Device and Power Supply Module
KR100490554B1 (ko) 자기 에너지를 이용한 플라즈마 디스플레이 패널의 에너지회수장치 및 이를 구비하는 플라즈마 디스플레이 패널의구동장치
US20110169811A1 (en) Plasma display apparatus and method of driving plasma display panel
KR101174719B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수 회로
KR100649724B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111228

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee