KR100656423B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR100656423B1
KR100656423B1 KR1020050085435A KR20050085435A KR100656423B1 KR 100656423 B1 KR100656423 B1 KR 100656423B1 KR 1020050085435 A KR1020050085435 A KR 1020050085435A KR 20050085435 A KR20050085435 A KR 20050085435A KR 100656423 B1 KR100656423 B1 KR 100656423B1
Authority
KR
South Korea
Prior art keywords
voltage
refresh operation
transistor
bulk
supply unit
Prior art date
Application number
KR1020050085435A
Other languages
English (en)
Inventor
권대한
유성녀
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050085435A priority Critical patent/KR100656423B1/ko
Application granted granted Critical
Publication of KR100656423B1 publication Critical patent/KR100656423B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 리프레시 동작전압을 발생시키는 전압 공급회로에서 리프레시 동작전압을 공급하는 리프레시 동작전압 공급부의 벌크 전압을 제어함으로써, 주변회로의 누설 전류를 감소시키도록 하는 반도체 메모리 장치를 제시한다.
본 발명은 리프레시 동작 신호가 인에이블 되면 전원으로 사용하는 리프레시 동작전압을 공통 출력단으로 출력하는 리프레시 동작전압 공급부와, 리프레시 동작 신호가 디스에이블 되면 전원으로 사용하는 노멀 동작전압을 상기 공통 출력단으로 출력하는 노멀 동작전압 공급부와, 상기 리프레시 동작전압 공급부의 벌크 전압으로 상기 리프레시 동작전압 이외의 전원을 사용함으로써 상기 리프레시 동작전압 공급부에 흐르는 전류를 제어하는 벌크 제어부를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 리프레시 동작전압을 감소시켜 주변회로에 전달함으로써 주변회로의 누설 전류를 줄여 주는 이점이 있다.
메모리, 주변회로, 리프레시, 벌크 전압

Description

반도체 메모리 장치{Semiconductor Memory Apparatus}
도 1은 종래의 반도체 메모리 장치의 구성도,
도 2는 본 발명에 따른 반도체 메모리 장치의 구성도,
도 3은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 구성도,
도 4는 종래기술과 본 발명에 따른 누설 전류량을 비교하기 위한 도면이다.
<도면의 주요 부분에 대한 부호 설명>
110 : 인버터 120 : 제 1 트랜지스터
130 : 제 2 트랜지스터 140 : 주변회로
210 : 리프레시 동작전압 공급부 212 : 인버터
214 : 제 1 트랜지스터 220 : 노멀 동작전압 공급부
222 : 제 2 트랜지스터 230 : 벌크 제어부
본 발명은 반도체 메모리에 관한 것으로, 보다 상세하게는 주변회로의 리프레시 전류를 감소시키는 반도체 메모리 장치에 관한 것이다.
반도체 메모리의 내부 회로는 크게 2 부분으로 구분하여 메모리 셀들로 구성 되는 코어회로(core circuit)부와 그 외의 주변회로(peripheral circuit)부로 나뉘어진다.
반도체 메모리의 주변회로에 전원을 공급하는 회로 블록은 노멀 동작시와 리프레시 동작시 다른 레벨의 전원을 공급하도록 구성되어 리프레시 동작시에 소모되는 전류를 감소시키고자 하였다. 이 때 리프레시 동작이란, 반도체 메모리의 각각의 셀에서 누설 전류가 발생함으로 인해 각각의 셀 캐패시터가 가지고 있어야 하는 논리 데이터를 손실하는 것을 방지하기 위해, 주기적으로 각각의 셀에 데이터를 재기입함으로써 각각의 셀이 보유하는 논리 데이터를 유지할 수 있도록 해 주는 동작이다. 이 때, 외부로의 데이터 입출력 동작은 발생하지 않기 때문에 주변회로에는 누설 전류만 흐르게 된다. 따라서 주변회로의 리프레시 동작시에 보다 낮은 공급 전압을 사용하면 그만큼 누설 전류를 줄일 수 있다.
이하, 종래의 기술에 따른 주변회로 전원 공급 장치를 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래의 반도체 메모리의 주변회로 전원 공급 장치의 구성도이다.
종래의 기술에 따른 반도체 메모리의 주변회로 전원 공급 장치는 리프레시 동작 신호(SRF)가 입력단에 인가되는 인버터(110), 소스 단에 리프레시 동작전압(Vself)이 인가되고 게이트 단에 상기 인버터(110)로부터 출력된 신호가 인가되며, 소스 단의 리프레시 동작전압(Vself)이 벌크(bulk) 전압으로 인가되어 출력 전압을 주변회로(140)에 전달하도록 구성된 제 1 트랜지스터(120) 및 소스 단에 노멀 동작전압(Vperi)이 인가되고 게이트 단에 상기 리프레시 동작 신호(SRF)가 인가되며, 소스 단의 노멀 동작전압이 벌크 전압으로 인가되어 출력 전압을 주변회로(140)에 전달하는 제 2 트랜지스터(130)로 구성된다.
일반적으로 PMOS의 벌크 전압은 소스 단 또는 외부 공급 전압(VDD)에 연결되고, NMOS의 벌크 전압은 소스 단 또는 접지(Ground)에 연결되어 백바이어스를 인가함으로써 기판과 소스 및 기판과 드레인 사이의 P-N 접합으로 인해 전류가 흐르는 것을 방지하는 역할을 한다.
따라서 이하에서는 상기 제 1 및 제 2 트랜지스터(120, 130)가 PMOS로 구성되어 있다고 가정하여 설명할 것이다.
또한 리프레시 동작 신호(SRF)란 코어회로가 리프레시 동작중임을 주변회로에 인지시켜 주는 신호를 말한다.
이와 같이 구성된 종래기술의 동작을 설명하면 다음과 같다.
주변회로 전원 공급 장치에 로우 레벨(low level)의 리프레시 동작 신호(SRF)가 입력되는 경우, 즉 노멀 동작시, 인버터(110)는 상기 로우 레벨의 전압을 하이 레벨(high level)의 전압으로 반전시켜 제 1 트랜지스터(120)의 게이트 단으로 전달한다. 상기 제 1 트랜지스터(120)의 소스 단에는 리프레시 동작전압(Vself)이 인가되어 있으므로, 게이트 단에 입력되는 하이 레벨의 전압에 의해 제 1 트랜지스터(120)는 턴 오프(turn off) 되어 전류가 흐르지 않게 된다. 따라서 주변회로(140)에는 리프레시 동작전압(Vself)이 전달되지 않는다.
그러나 노멀 동작전압(Vperi)이 소스 단에 인가되어 있는 제 2 트랜지스터 (130)에는 리프레시 동작 신호(SRF)가 상기 인버터(110)를 거치지 않고 게이트 단에 입력되므로, 로우 레벨의 입력 전압에 의해 상기 제 2 트랜지스터(130)가 턴 온(turn on) 되어 전류가 흐르게 된다. 따라서 주변회로(140)에는 노멀 동작전압(Vperi)이 전달된다.
반대로, 주변회로 전원 공급 장치에 하이 레벨의 리프레시 동작 신호(SRF)가 입력되는 경우, 즉 리프레시 동작시, 상기 인버터(110)는 상기 하이 레벨의 전압을 로우 레벨의 전압으로 반전시켜 제 1 트랜지스터(120)의 게이트 단으로 전달한다. 상기 제 1 트랜지스터(120)의 소스 단에는 리프레시 동작전압(Vself)이 인가되어 있으므로, 게이트 단에 입력되는 로우 레벨의 전압에 의해 상기 제 1 트랜지스터(120)는 턴 온 되어 전류가 흐르게 된다. 따라서 주변회로(140)에는 리프레시 동작전압(Vself)이 전달된다.
그러나 노멀 동작전압(Vperi)이 소스 단에 인가되어 있는 제 2 트랜지스터(130)에는 리프레시 동작 신호(SRF)가 상기 인버터(110)를 거치지 않고 게이트 단에 입력되므로, 하이 레벨의 입력 전압에 의해 상기 제 2 트랜지스터(130)가 턴 오프 되어 전류가 흐르지 않게 된다. 따라서 주변회로(140)에는 노멀 동작전압(Vperi)이 전달되지 않는다.
반도체 메모리의 주변회로 리프레시 동작전압(Vself)은 주변회로의 원활한 동작을 위하여 반드시 필요한 전압이나, 이 리프레시 동작전압(Vself)이 크게 되면 누설 전류의 양이 많아져 반도체 메모리 내부에 열을 발생시키고 전력 소모를 크게 하므로 메모리의 효율을 떨어뜨리게 된다. 즉 상기 리프레시 동작전압(Vself)은 낮 으면 낮을수록 누설 전류의 양을 감소시켜 반도체 메모리의 효율을 증가시킨다. 반도체 메모리 내부 전압은 지속적으로 낮아지는 추세이나 주변회로의 리프레시 동작전압(Vself)이 크기 때문에 아직도 많은 양의 누설 전류가 흐르고 있는 상황이다.
본 발명은 상술한 문제점 및 단점을 해결하기 위하여 안출된 것으로서, 반도체 메모리의 주변회로 전원 공급회로에서 리프레시 동작전압을 공급하기 위한 리프레시 동작전압 공급부의 벌크 전압을 제어함으로써 주변회로의 누설 전류를 감소시키도록 하는 반도체 메모리 장치를 제공하는 데에 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명은, 리프레시 동작 신호가 인에이블 되면 전원으로 사용하는 리프레시 동작전압을 공통 출력단으로 출력하는 리프레시 동작전압 공급부와, 리프레시 동작 신호가 디스에이블 되면 전원으로 사용하는 노멀 동작전압을 상기 공통 출력단으로 출력하는 노멀 동작전압 공급부와, 상기 리프레시 동작전압 공급부의 벌크 전압으로 상기 리프레시 동작전압 이외의 전원을 사용함으로써 상기 리프레시 동작전압 공급부에 흐르는 전류를 제어하는 벌크 제어부를 포함하는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명에 따른 반도체 메모리 장치의 구성도이다.
본 발명에 따른 반도체 메모리 장치는 주변회로에 리프레시 동작전압을 공급하는 리프레시 동작전압 공급부(210), 상기 주변회로에 노멀 동작전압을 공급하는 노멀 동작전압 공급부(220) 및 상기 리프레시 동작전압 공급부(210)의 벌크 전압을 제어하기 위한 벌크 제어부(230)로 구성된다.
이와 같이 구성된 본 발명의 반도체 메모리 장치의 동작을 살펴보면 다음과 같다.
로우 레벨의 리프레시 동작 신호(SRF)가 입력되면 상기 노멀 동작전압 공급부(220)는 동작하고 상기 리프레시 동작전압 공급부(210)는 동작하지 않음으로써 상기 주변회로(140)에는 노멀 동작전압(Vperi)이 전달된다. 반면에 하이 레벨의 리프레시 동작 신호(SRF)가 입력되면 상기 리프레시 동작전압 공급부(210)는 동작하고 상기 노멀 동작전압 공급부(220)는 동작하지 않음으로써 상기 주변회로(140)에는 리프레시 동작전압(Vself)이 전달된다. 이 때 상기 벌크 제어부(230)가 상기 리프레시 동작전압 공급부(210)의 벌크 전압으로 노멀 동작전압(Vperi) 또는 외부 공급 전원(VDD) 등의 상기 리프레시 동작전압(Vself)보다 높은 레벨의 전압을 사용함으로써 상기 리프레시 동작전압 공급부(210)에 흐르는 전류를 감소시킨다.
도 3은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 구성도로서, 상기 벌크 제어부(230)가 상기 리프레시 동작전압 공급부(210)의 벌크 전압으로 상기 노멀 동작전압 공급부(220)의 전원을 인가하는 예를 나타낸다. 상기 벌크 제어부(230)가 벌크 전압으로 인가하는 전원은 본 실시예와 같이 상기 노멀 동작전압 공 급부(220)의 전원에 한정되지 않는다.
로우 레벨(low level)의 리프레시 동작 신호(SRF)가 입력되는 경우, 즉 노멀 동작시, 상기 리프레시 동작전압 공급부(210)의 인버터(212)는 상기 로우 레벨의 전압을 하이 레벨(high level)의 전압으로 반전시켜 제 1 트랜지스터(214)에 전달한다. 상기 제 1 트랜지스터(214)의 소스 단에는 리프레시 동작전압(Vself)이 인가되어 있으므로, 게이트 단에 입력되는 하이 레벨의 전압에 의해 턴 오프(turn off) 되어 전류가 흐르지 않게 된다. 따라서 주변회로(140)에는 리프레시 동작전압(Vself)이 전달되지 않는다.
그러나 노멀 동작전압(Vperi)이 소스 단에 인가되어 있는 상기 노멀 동작전압 공급부(220)의 제 2 트랜지스터(222)에는 리프레시 동작 신호(SRF)가 게이트 단에 입력되므로, 로우 레벨의 입력 전압에 의해 상기 제 2 트랜지스터(222)가 턴 온(turn on) 되어 전류가 흐르게 된다. 따라서 주변회로(140)에는 노멀 동작전압(Vperi)이 전달된다.
반대로, 하이 레벨의 리프레시 동작 신호가 입력되는 경우, 즉 리프레시 동작시, 상기 리프레시 동작전압 공급부(210)의 인버터(212)는 상기 하이 레벨의 전압을 로우 레벨의 전압으로 반전시켜 상기 제 1 트랜지스터(214)의 게이트 단으로 전달한다. 상기 제 1 트랜지스터(214)의 소스 단에는 리프레시 동작전압(Vself)이 인가되어 있으므로, 게이트 단에 입력되는 로우 레벨의 전압에 의해 상기 제 1 트랜지스터(214)는 턴 온 되어 전류가 흐르게 된다.
이 때, 상기 리프레시 동작전압 공급부(210)의 제 1 트랜지스터(214)의 벌크 전압은 상기 노멀 동작전압 공급부(220)의 제 2 트랜지스터(222)의 소스 단에 인가되는 노멀 동작전압(Vperi)이다. 노멀 동작전압(Vperi)은 일반적으로 리프레시 동작전압(Vself)보다 높은 값을 가진다. 따라서 상기 제 1 트랜지스터(214)의 벌크 전압이 더 커지게 되면 상기 제 1 트랜지스터(214)가 턴 온 되어도 적은 양의 전류가 흐르게 되어 리프레시 전류가 감소한다.
또한 노멀 동작전압(Vperi)이 소스 단에 인가되어 있는 상기 노멀 동작전압 공급부(220)의 제 2 트랜지스터(222)에는 리프레시 동작 신호(SRF)가 게이트 단에 입력되므로, 하이 레벨의 입력 전압에 의해 상기 제 2 트랜지스터(222)가 턴 오프 되어 전류가 흐르지 않게 된다. 따라서 주변회로(140)에는 노멀 동작전압(Vperi)이 전달되지 않는다.
상기 제 1 트랜지스터(214)의 소스 단에는 리프레시 동작전압(Vself)이 인가되고 벌크 전압으로 노멀 동작전압(Vperi)이 인가되어 있는 상태에서, 상기 인버터(212)에서 리프레시 동작 신호(SRF)가 반전되어 로우 레벨의 전압으로 상기 제 1 트랜지스터(214)에 입력되면, 상기 제 1 트랜지스터(214)는 턴 온 되고 주변회로(140)에 출력전압을 전달한다. 이 때, 노멀 동작전압(Vperi)이 상기 제 1 트랜지스터(214)의 벌크 전압으로 사용되므로, 제 2 트랜지스터(222)와 같이 자신의 소스 단에서 벌크 전압을 인가한 일반적인 경우보다 더 큰 벌크 전압이 상기 제 1 트랜지스터(214)에 인가된다. PMOS의 경우, 기판을 이루고 있는 N-타입의 반도체에 소스 단의 전압을 인가하면 P-타입의 반도체로 이루어진 소스 및 드레인에 의해 강한 백바이어스 전압이 형성된다. 따라서 소스 단에서 기판으로 인가되는 전압이 커질 수록 더 강한 백바이어스 전압이 형성된다. 상기 제 1 트랜지스터(214)가 턴 온 되어 리프레시 동작 전류가 흐르는 상황에서 이러한 강한 벌크 전압으로 인해 문턱 전압이 상승하므로 상기 리프레시 동작 전류의 양은 감소된다.
도 4는 종래기술과 본 발명을 비교하기 위한 도면으로서, 기판과 소스의 전압차가 0V인 트랜지스터와 기판과 소스의 전압차가 0.3V인 트랜지스터의 전류량을 시뮬레이션한 결과이다. 여기에서 가로축은 트랜지스터의 게이트와 소스 간의 전압(Vgs)를 나타내고, 세로축은 상기 트랜지스터에 흐르는 전류를 로그 스케일로 표시한다.
기판과 소스의 전압차가 0V일 때, 즉 종래기술에 따라 트랜지스터의 소스 단에서 벌크 전압을 인가한 경우에는 기판과 소스의 전압차가 0V인 곡선(A)의 형태로 전류가 증가한다. 그러나 기판과 소스의 전압차가 0.3V일 때, 즉 본 발명에 의해 트랜지스터의 벌크 전압으로 소스의 전압보다 0.3V 높은 노멀 동작전압(Vperi)을 사용한 경우에는 기판과 소스의 전압차가 0.3V인 곡선(B)과 같은 전류 증가 형태를 보임으로써, 전류량이 현저하게 감소했음을 나타낸다. 여기에서 세로축은 로그 스케일이므로 게이트와 소스 간의 전압(Vgs)이 0.4V일 때 상기 기판과 소스의 전압차가 0V인 곡선(A)에 비해 기판과 소스의 전압차가 0.3V인 곡선의 전류량은 10분의 1로 감소되었음을 확인할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예 시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 설명한 본 발명은, 반도체 메모리에서 리프레시 동작전압을 발생시키는 주변회로 전원 공급회로에서 리프레시 동작전압 공급부의 벌크 전압을 제어함으로써, 보다 낮은 레벨의 리프레시 전압을 주변회로에 전달하여 주변회로의 누설 전류를 감소시켜 주는 효과가 있다.

Claims (6)

  1. 리프레시 동작 신호가 인에이블 되면 전원으로 사용하는 리프레시 동작전압을 공통 출력단으로 출력하는 리프레시 동작전압 공급부와,
    리프레시 동작 신호가 디스에이블 되면 전원으로 사용하는 노멀 동작전압을 상기 공통 출력단으로 출력하는 노멀 동작전압 공급부와,
    상기 리프레시 동작전압 공급부의 벌크 전압으로 상기 리프레시 동작전압보다 높은 레벨의 전원을 사용함으로써 상기 리프레시 동작전압 공급부에 흐르는 전류를 제어하는 벌크 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 벌크 제어부는,
    상기 노멀 동작전압 공급부의 전원을 상기 리프레시 동작전압 공급부의 벌크 전압으로 인가하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 벌크 제어부는,
    외부 공급전원을 상기 리프레시 동작전압 공급부의 벌크 전압으로 인가하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 리프레시 동작전압 공급부는 PMOS 트랜지스터 및 상기 리프레시 동작 신호에 대한 반전 신호를 상기 PMOS 트랜지스터의 입력단으로 인가하는 인버터를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    상기 노멀 동작전압 공급부는 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 리프레시 동작 신호가 인에이블 되면 전원으로 사용하는 리프레시 동작전압을 공통 출력단으로 출력하는 제 1 트랜지스터와,
    리프레시 동작 신호가 디스에이블 되면 전원으로 사용하는 노멀 동작전압을 공통 출력단으로 출력하는 제 2 트랜지스터로 구성되며,
    상기 제 2 트랜지스터의 전원이 상기 제 1 트랜지스터의 벌크 전압으로 사용되는 것을 특징으로 하는 반도체 메모리 장치.
KR1020050085435A 2005-09-13 2005-09-13 반도체 메모리 장치 KR100656423B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050085435A KR100656423B1 (ko) 2005-09-13 2005-09-13 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050085435A KR100656423B1 (ko) 2005-09-13 2005-09-13 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR100656423B1 true KR100656423B1 (ko) 2006-12-11

Family

ID=37732939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050085435A KR100656423B1 (ko) 2005-09-13 2005-09-13 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100656423B1 (ko)

Similar Documents

Publication Publication Date Title
US7292061B2 (en) Semiconductor integrated circuit having current leakage reduction scheme
US7046074B2 (en) Internal voltage generator
TWI708134B (zh) 基體偏壓產生電路
US7579821B2 (en) Voltage generator
US8125846B2 (en) Internal voltage generating circuit of semiconductor memory device
JP2011147038A (ja) 半導体装置及びこれを備えるデータ処理システム
KR100854503B1 (ko) 내부 전압 발생기
KR100812936B1 (ko) 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로
US7675347B2 (en) Semiconductor device operating in an active mode and a standby mode
US10200042B2 (en) IO interface level shift circuit, IO interface level shift method and storage medium
KR100996186B1 (ko) 내부 전압 생성회로
US8836370B2 (en) Semiconductor apparatus
KR100656423B1 (ko) 반도체 메모리 장치
KR101053526B1 (ko) 벌크 바이어스 전압 생성장치 및 이를 포함하는 반도체 메모리 장치
US20140062583A1 (en) Integrated circuit and method of operating the same
TWI671743B (zh) 晶片外驅動器
KR20110047892A (ko) 집적회로 및 그 구동방법
KR20140086675A (ko) 데이터 출력 회로
KR20120057382A (ko) 레벨 시프터
KR20090109229A (ko) 반도체 소자
JP2006081188A (ja) 中間レベル電位発生回路、電位比較回路、及びそれらを備える可変駆動電圧により動作する入／出力回路
KR20070030557A (ko) 반도체 메모리 장치의 기판 바이어스 전압 발생 회로
KR20080051834A (ko) 파워 업 신호 생성 회로
KR20090116014A (ko) 디코딩 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee