KR100655070B1 - Method for fabricating capacitor of semiconductor device - Google Patents
Method for fabricating capacitor of semiconductor device Download PDFInfo
- Publication number
- KR100655070B1 KR100655070B1 KR1020000067070A KR20000067070A KR100655070B1 KR 100655070 B1 KR100655070 B1 KR 100655070B1 KR 1020000067070 A KR1020000067070 A KR 1020000067070A KR 20000067070 A KR20000067070 A KR 20000067070A KR 100655070 B1 KR100655070 B1 KR 100655070B1
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- film
- storage poly
- layer
- etch stopper
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
"BC-플러그"와 "스토리지 폴리 전극" 간의 저항 증가를 막고 공정을 단순화할 수 있는 반도체 소자의 커패시터 제조방법이 개시된다. Disclosed is a method of manufacturing a capacitor of a semiconductor device capable of preventing an increase in resistance between a "BC-plug" and a "storage poly electrode" and simplifying a process.
이를 위하여 본 발명에서는, 스토리지 폴리 홀을 형성하기 위한 식각 공정시, 에치스토퍼막에서 홀 식각이 중지(stop)되고, 이후 상기 에치스토퍼막을 마스크로 이용한 식각 공정에 의해 셀프-얼라인(self-align) BC가 형성되도록 하여, 상기 BC와 스토리지 폴리 홀 내에 폴리실리콘막을 인시츄 방식으로 증착하는 것이 가능하도록 구성된 커패시터 제조방법이 제공된다. To this end, in the present invention, during the etching process for forming the storage poly hole, hole etching is stopped in the etch stopper film, and then self-aligned by the etching process using the etch stopper film as a mask. ) Is provided so that the BC is formed so that it is possible to deposit the polysilicon film in-situ in the BC and the storage poly hole.
그 결과, "BC-플러그"와 "스토리지 폴리 전극"을 한번의 막질 증착 공정에 의해 동시에 형성할 수 있게 되므로, 기존의 BC-플러그 형성시 요구되던 막질 증착 공정 및 식각 공정을 스킵할 수 있게 되어 공정을 단순화할 수 있게 되고, BC-플러그와 스토리지 폴리 전극 간의 저항 또한 줄일 수 있게 된다. As a result, "BC-plug" and "storage poly electrode" can be simultaneously formed by one film deposition process, and thus, it is possible to skip the film deposition process and the etching process required for conventional BC-plug formation. The process can be simplified and the resistance between the BC plug and the storage poly electrode can be reduced.
Description
도 1a 내지 도 1e는 종래의 OCS 공정을 적용한 커패시터 제조방법을 보인 공정수순도, 1a to 1e is a process flowchart showing a capacitor manufacturing method applying a conventional OCS process,
도 2a 내지 도 2i는 본 발명에 의한 OCS 공정을 적용한 커패시터 제조방법을 보인 공정수순도이다.
2A to 2I are process flowcharts showing a capacitor manufacturing method to which the OCS process according to the present invention is applied.
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 셀 패드(cell pad) 상에 OCS(One Cylinder Storage node) 공정을 적용하여 커패시터 제조시, "BC-플러그"와 "스토리지 폴리 전극" 간의 저항 증가를 막고 공정을 단순화할 수 있도록 한 반도체 소자의 커패시터 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and in particular, an increase in resistance between "BC-plug" and "storage poly electrode" when capacitors are manufactured by applying an OCS process on a cell pad. The present invention relates to a method of manufacturing a capacitor of a semiconductor device to prevent the process and simplify the process.
딥 서브마이크론(deep submicron) 시대로 접어들면서 반도체 소자의 집적도가 높아지게 되었고, 그 결과 단위 소자의 크기도 감소하게 되었다. 이로 인해, 소 자와 소자간을 연결하기 위한 도전성 플러그의 크기와 금속 배선간의 간격(space) 및 폭(width) 또한 작아지고 있어, 최근에는 공정 마진(margin)을 확보할 목적으로 소자 설계시 직접적으로 콘택 공정을 진행하지 않고 셀 패드 공정을 거쳐 DC(direct contact)와 BC(buried contact)를 형성해 주는 방식으로 공정 진행을 이루고 있다. In the era of deep submicron, the integration of semiconductor devices has increased, and as a result, the size of unit devices has been reduced. As a result, the size of the conductive plug for connecting the element and the device and the space and width between the metal wirings are also reduced, and in recent years, the design of the device has been directly performed in order to secure process margins. As a result, the process is performed by forming a direct contact (DC) and a buried contact (BC) through a cell pad process without performing a contact process.
도 1a 내지 도 1e에는 상기의 셀 패드 상에 OCS 공정을 적용하여 커패시터를 제조하는 방법을 보인 종래의 공정수순도가 제시되어 있다. 이를 참조하여 그 제조방법을 제 5 단계로 구분하여 살펴보면 다음과 같다. 1A to 1E show a conventional process flowchart showing a method of manufacturing a capacitor by applying the OCS process on the cell pad. Referring to this, the manufacturing method is classified into a fifth step as follows.
제 1 단계로서, 도 1a와 같이 셀 패드(10)가 구비된 절연기판 상에 BPSG 재질의 제 1 층간절연막(12)과 HTO 재질의 제 2 층간절연막(14)을 순차 적층한 후, 셀 패드(10)의 표면이 각각 소정 부분 노출되도록 이들 제 1, 제 2 층간절연막을 선택식각하여 BC(buried contact)(h1)를 형성한다. As a first step, as shown in FIG. 1A, the first interlayer
제 2 단계로서, 도 1b와 같이 상기 BC(h1)의 양 내측벽에 질화막 재질의 스페이서(16)를 형성하고, BC(h1) 내부가 충분히 채워지도록 상기 결과물 상에 폴리실리콘막을 증착한 후, 제 2 층간절연막(14)의 표면이 노출될 때까지 이를 에치백(etch back)하여 BC(h1) 내에 폴리실리콘 재질의 BC-플러그(BC-plug)(18)를 형성한다. As a second step, as shown in Figure 1b, after forming the
제 3 단계로서, 도 1c와 같이 BC-플러그(18)를 포함한 제 2 층간절연막(14) 상에 질화막 재질의 에치스토퍼(etch stopper film)(20)을 증착하고, 그 위에 PE-OXIDE 재질의 제 3 층간절연막(22)과 PE-SION 재질의 비반사코팅막(ARC)(24)을 순 차 적층한다. 이어, 스토리지 전극 형성부를 한정하는 감광막 패턴(미도시)을 마스크로해서 에치스토퍼막(20)이 형성되어 있는 부분까지 비반사코팅막(24)과 제 3 층간절연막(22)을 선택식각하여 스토리지 폴리 홀(S-POLY hole)(h2)을 형성한다. As a third step, an
제 4 단계로서, 도 1d와 같이 상기 결과물 상에 폴리실리콘막(26)을 500Å 정도의 두께로 증착하고, 스토리지 폴리 홀(h2) 내부가 충분히 채워지도록 그 위에 다시 USG 재질의 제 4 층간절연막(28)을 증착한다. As a fourth step, as shown in FIG. 1D, a
제 5 단계로서, 도 1e와 같이 비반사코팅막(24)이 제거될 때까지 제 4 층간절연막(28)과 폴리실리콘막(26)을 에치백하여 분리된 스토리지 폴리 전극(26a)을 형성한 후, 제 4 층간절연막(28)을 습식식각법으로 제거하므로써, 본 공정 진행을 완료한다. As a fifth step, as shown in FIG. 1E, the fourth
그러나 상기 공정을 적용하여 커패시터를 제조하면, BC-플러그(18)를 형성한 상태에서 그 위에 스토리지 폴리 전극(26a)을 형성하는 방식으로 공정이 진행되므로, 소자 제조시 다음의 두가지 문제가 발생된다. However, when the capacitor is manufactured by applying the above process, the process proceeds in such a manner that the storage poly-
첫째, 진행 공정의 수가 증가하여 공정이 복잡화되고 생산원가가 높아지며 생산일정이 길어진다. First, the number of ongoing processes increases, which complicates the process, increases production costs, and lengthens the production schedule.
둘째, BC-플러그(18)와 스토리지 폴리 전극(26a) 계면 간의 이물질 발생에 의한 저항의 증가로 TRDL(Last Data into Row free charge Time) 불량이 유발된다. 상기 불량은 스토리지 폴리 홀(h2)을 형성하기 위한 식각 공정시 생성된 폴리머 성분들이나 혹은 FAB. 내부 환경 내의 오염물질들이 세정 작업을 통해 완전히 제거되지 못하고 그중의 일부가 이물질로서 BC-플러그(18)의 표면에 부착된 상태에서 후 속 공정(스토리지 폴리 전극 형성 공정)이 진행되기 때문에 야기되는 현상이다.
Second, an increase in resistance caused by foreign matter generation between the BC-
이에 본 발명의 목적은, 스토리지 폴리 홀을 형성하기 위한 식각 공정시, 에치스토퍼막에서 홀 식각이 중지(stop)되고, 이후 상기 에치스토퍼막을 마스크로 이용한 식각 공정으로 셀프-얼라인(self-align) BC가 형성되도록 커패시터 제조 공정을 변경하므로써, "BC-플러그"와 "스토리지 폴리 전극"이 인시츄(in-situ) 증착되도록 하여, BC-플러그와 스토리지 폴리 전극 간의 저항을 감소시키고, 공정 단순화를 이룰 수 있도록 한 반도체 소자의 커패시터 제조방법을 제공함에 있다.
Accordingly, an object of the present invention is that, in the etching process for forming the storage poly hole, the hole etching is stopped in the etch stopper film, and then self-aligned by the etching process using the etch stopper film as a mask. By changing the capacitor fabrication process to form BC, the "BC-plug" and "storage poly electrode" are deposited in-situ, reducing the resistance between the BC plug and the storage poly electrode and simplifying the process. To provide a capacitor manufacturing method of a semiconductor device to achieve the.
상기 목적을 달성하기 위하여 본 발명에서는, 셀 패드가 구비된 절연기판 상에 제 1 층간절연막과 제 2 층간절연막 및 에치스토퍼막을 순차 적층하는 단계; BC 형성부를 한정하는 감광막 패턴을 마스크로해서, 상기 에치스토퍼막과 제 2 층간절연막을 식각하여 상기 셀 패드 상측부에 BC의 일부로 이용될 요홈부를 형성하는 단계; 상기 결과물 상에 상기 요홈부 내부가 채워지도록 제 3 층간절연막을 증착하는 단계; 스토리지 전극 형성부를 한정하는 감광막 패턴을 마스크로해서, 상기 에치스토퍼막의 표면이 노출될 때까지 상기 제 3 층간절연막을 식각하여 스토리지 폴리 홀을 형성하는 단계; 상기 셀 패드의 표면이 노출되도록, 상기 스토리지 폴리 홀 하단의 상기 에치스토퍼막을 마스크로해서 상기 요홈부 내의 상기 잔존 제 3 층간 절연막과 그 하단의 상기 제 1 층간절연막을 순차 식각하여 셀프-얼라인 BC를 형성하는 단계; 마스크로 사용된 상기 에치스토퍼막을 제거하는 단계; 상기 스토리지 폴리 홀과 상기 BC의 양 내측벽에 절연 스페이서를 형성하는 단계; 상기 결과물 상에 폴리실리콘막을 인시츄 방식으로 증착하고, 상기 스토리지 폴리 홀의 내부가 채워지도록 그 위에 제 4 층간절연막을 증착하는 단계; 상기 제 3 층간절연막의 표면이 노출되도록 상기 제 4 층간절연막과 상기 폴리실리콘막을 에치백하여 BC-플러그와 스토리지 폴리 전극을 동시에 형성하는 단계; 상기 스토리지 폴리 전극 주위에 잔존된 상기 제 3, 제 4 층간절연막을 제거하는 단계; 및 상기 스토리지 폴리 전극 바깥쪽의 상기 절연 스페이서를 제거하는 단계를 포함하는 반도체 소자의 커패시터 제조방법이 제공된다. In order to achieve the above object, the present invention includes the steps of sequentially stacking a first interlayer insulating film, a second interlayer insulating film and an etch stopper film on an insulating substrate provided with a cell pad; Etching the etch stopper film and the second interlayer insulating film using a photosensitive film pattern defining a BC forming part as a mask to form recesses to be used as a part of BC on the upper side of the cell pad; Depositing a third interlayer insulating film on the resultant to fill the recess portion; Forming a storage poly hole by etching the third interlayer insulating layer until the surface of the etch stopper layer is exposed using the photoresist pattern defining the storage electrode forming portion as a mask; By using the etch stopper film at the bottom of the storage poly hole as a mask so as to expose the surface of the cell pad, the remaining third interlayer insulating film in the recess and the first interlayer insulating film at the bottom thereof are sequentially etched to self-align BC. Forming a; Removing the etch stopper film used as a mask; Forming insulating spacers at both inner walls of the storage poly holes and the BC; Depositing a polysilicon film on the resultant in-situ, and depositing a fourth interlayer insulating film thereon to fill the inside of the storage poly hole; Etching back the fourth interlayer dielectric layer and the polysilicon layer to expose the surface of the third interlayer dielectric layer to simultaneously form a BC-plug and a storage poly electrode; Removing the third and fourth interlayer insulating films remaining around the storage poly electrode; And removing the insulating spacer outside the storage poly electrode.
상기 공정을 적용하여 커패시터를 제조할 경우, 스토리지 폴리 홀을 형성하기 위한 식각 공정시 에치스토퍼막을 마스크로 이용한 BC 형성 공정도 함께 수반되므로, BC-플러그와 스토리지 폴리 전극을 인시츄 방식으로 한꺼번에 형성할 수 있게 된다. 그 결과, BC-플러그 형성 공정을 스킵할 수 있게 되므로 공정 단순화를 이룰 수 있게 될 뿐 아니라 BC-플러그와 스토리지 폴리 전극 간의 저항 또한 감소시킬 수 있게 된다. When the capacitor is manufactured by applying the above process, the BC formation process using the etch stopper film as a mask is also involved in the etching process for forming the storage poly hole, so that the BC-plug and the storage poly electrode may be formed at the same time. It becomes possible. As a result, the BC-plug formation process can be skipped, which not only simplifies the process but also reduces the resistance between the BC-plug and the storage polyelectrode.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 2a 내지 도 2i는 본 발명에서 제안된 OCS 공정을 적용한 커패시터 제조방법을 보인 공정수순도로서, 이를 참조하여 그 제조방법을 제 9 단계로 구분하여 살 펴보면 다음과 같다. 2A to 2I are process flowcharts illustrating a method of manufacturing a capacitor applying the proposed OCS process, and the manufacturing method is divided into ninth steps with reference to the following.
제 1 단계로서, 도 2a와 같이 셀 패드(100)가 구비된 절연기판 상에 BPSG 재질의 제 1 층간절연막(102)과 HTO 재질의 제 2 층간절연막(104) 및 질화막 재질의 에치스토퍼막(106)을 순차 적층한 후, 그 위에 BC 형성부를 한정하는 감광막 패턴(108)을 형성한다. As a first step, as shown in FIG. 2A, a first interlayer
제 2 단계로서, 도 2b와 같이 상기 감광막 패턴(108)을 마스크로해서 에치스토퍼막(106)과 제 2 층간절연막(104)을 선택식각하여, 셀 패드(100) 상측부에 이후 BC의 일부로 사용되어질 요홈부(t)를 형성한 후, 상기 감광막 패턴(108)을 제거한다. As a second step, the
제 3 단계로서, 도 2c와 같이 상기 결과물 상에 상기 요홈부(t) 내부가 채워지도록 HDP 재질의 제 3 층간절연막(110)을 충분한 두께로 증착하고, 그 위에 SiON 재질의 비반사코팅막(112)을 증착한다. 이어, 비반사코팅막(112) 상에 스토리지 전극 형성부를 한정하는 감광막 패턴(114)을 형성한다.As a third step, a third
제 4 단계로서, 도 2d와 같이 상기 감광막 패턴(114)을 마스크로해서 에치스토퍼막(106)의 표면이 노출될 때까지 비반사코팅막(112)과 제 3 층간절연막(110)을 순차 식각하여 제 3 층간절연막(110)을 관통하는 스토리지 폴리 홀(h2)을 형성한 후, 감광막 패턴(114)을 제거한다. 이어, 셀 패드(100)의 표면이 노출되도록 스토리지 폴리 홀(h2) 하단의 잔존 에치스토퍼막(106)을 마스크로해서 요홈부(t) 내의 제 3 층간절연막(110)과 그 하단의 제 1 층간절연막(102)을 순차 식각한다. 그 결과 제 1 및 제 2 층간절연막(102),(104)을 관통하는 셀프-얼라인 BC(h1)가 형성된 다. As a fourth step, as shown in FIG. 2D, the
제 5 단계로서, 도 2e와 같이 마스크로 사용된 상기 에치스토퍼막(106)을 제거한다. As a fifth step, the
제 6 단계로서, 도 2f에 도시된 바와 같이 스토리지 폴리 홀(h2)과 BC(h1)의 양 내측벽에 각각 질화막 재질의 스페이서(116)를 형성한다. As a sixth step, as shown in FIG. 2F,
제 7 단계로서, 도 2g에 도시된 바와 같이 상기 결과물 상에 500Å 두께의 폴리실리콘막(118)을 인시츄 방식으로 증착한다. 이 과정에서 BC(h1)내부는 폴리실리콘막으로 거의 채워지게 된다. 이어, 스토리지 폴리 홀(h2) 내부가 채워지도록 폴리실리콘막(118) 상에 USG 재질의 제 4 층간절연막(120)을 충분히 두꺼운 두께로 증착한다. As a seventh step, a
제 8 단계로서, 도 2h에 도시된 바와 같이 비반사코팅막(112)이 완전히 제거될 때까지 제 4 층간절연막(120)과 폴리실리콘막(118)을 에치백하여 폴리실리콘 재질의 BC-플러그(118a)와 스토리지 폴리 전극(118b)을 형성한다. 이와같이 에치백 공정을 실시한 것은 서로 인접된 스토리지 폴리 전극(118b) 간을 분리하기 위함이다. As an eighth step, as shown in FIG. 2H, the fourth
제 9 단계로서, 도 2i에 도시된 바와 같이 스토리지 폴리 전극(118b) 주위에 잔존된 제 3, 제 4 층간절연막(110),(120)을 습식식각법으로 제거하고, 스토리지 폴리 전극(118a) 바깥쪽의 절연 스페이서(116)를 습식식각법으로 제거하므로써, 본 공정 진행을 완료한다. As a ninth step, as shown in FIG. 2I, the third and fourth
이와같이 공정을 진행할 경우, 스토리지 폴리 홀(h2)을 형성하기 위한 식각 공정시, 에치스토퍼막(106)에서 홀 식각이 중지(stop)되고, BC(h1)는 이후 상기 홀(h2) 저면에 잔존된 에치스토퍼막(106)을 마스크로 이용한 식각 공정에 의해 형성되므로, 상기 BC(h1)와 스토리지 폴리 홀(h2) 내에 폴리실리콘막을 인시츄 방식으로 증착하는 것이 가능하게 된다. 즉, BC-플러그(118b)와 스토리지 폴리 전극(118a)을 한번의 막질 증착 공정으로 한꺼번에 형성할 수 있게 되는 것이다. When the process is performed as described above, during the etching process for forming the storage poly hole h2, the hole etching is stopped in the
그 결과, 기존의 BC-플러그 형성시 요구되던 별도의 막질 증착 공정 및 식각 공정을 스킵할 수 있게 되므로 공정을 단순화할 수 있게 되고, BC-플러그(118b)와 스토리지 폴리 전극(118a) 간의 저항 문제를 해소할 수 있게 된다. As a result, it is possible to skip the separate film deposition process and etching process required for conventional BC-plug formation, thereby simplifying the process, and the problem of resistance between the
게다가, 이 경우는 커패시터의 구조상 이후 형성될 유전막과 스토리지 폴리 전극 간의 접촉면적을 기존대비 넓게 확보할 수 있으므로, 종래보다 커패시터의 정전용량을 증가시킬 수 있다는 부가적인 효과 또한 얻을 수 있게 된다.
In addition, in this case, since the contact area between the dielectric film to be formed later and the storage poly-electrode can be secured wider than the conventional structure, an additional effect of increasing the capacitance of the capacitor can be obtained.
이상에서 살펴본 바와 같이 본 발명에 의하면, 스토리지 폴리 홀을 형성하기 위한 식각 공정시 에치스토퍼막을 마스크로 이용한 BC 형성 공정이 함께 수반되도록 함과 아울러 "BC-플러그"와 "스토리지 폴리 전극"이 인시츄 공정으로 한꺼번에 형성되도록 커패시터 제조 공정을 변경하므로써, 1) BC-플러그 형성시 요구되던 기존의 막질 증착 공정 및 식각 공정을 스킵할 수 있게 되므로 공정을 단순화할 수 있게 되고, 2) "BC-플러그"와 "스토리지 폴리 전극" 간의 저항을 감소시킬 수 있으며, 3) 기존대비 커패시터의 정전용량을 증가시킬 수 있게 된다. As described above, according to the present invention, in the etching process for forming the storage poly hole, the BC forming process using the etch stopper film as a mask is accompanied, and the "BC-plug" and the "storage poly electrode" are in situ. By changing the capacitor manufacturing process so that the process is formed all at once, 1) the existing film deposition process and etching process required for BC-plug formation can be skipped, and the process can be simplified. 2) "BC-plug" And the resistance between the "storage poly electrode" can be reduced, and 3) the capacitance of the capacitor can be increased.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000067070A KR100655070B1 (en) | 2000-11-13 | 2000-11-13 | Method for fabricating capacitor of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000067070A KR100655070B1 (en) | 2000-11-13 | 2000-11-13 | Method for fabricating capacitor of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020037091A KR20020037091A (en) | 2002-05-18 |
KR100655070B1 true KR100655070B1 (en) | 2006-12-08 |
Family
ID=19698568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000067070A KR100655070B1 (en) | 2000-11-13 | 2000-11-13 | Method for fabricating capacitor of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100655070B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100482366B1 (en) * | 2002-07-15 | 2005-04-13 | 삼성전자주식회사 | method for fabricating storage capacitor in semiconductor memory device |
KR100625794B1 (en) * | 2005-04-18 | 2006-09-20 | 주식회사 하이닉스반도체 | Method for manufacturing semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100270962B1 (en) * | 1998-08-28 | 2000-11-01 | 윤종용 | Method for fabricating capacitor of semiconductor integrated circuit |
KR100319207B1 (en) * | 1998-06-15 | 2002-01-05 | 윤종용 | Cylindrical storage capacitor for memory cell and method for fabricating the same |
KR100321695B1 (en) * | 1998-12-30 | 2002-06-27 | 박종섭 | A method for fabricating ferroelectric capacitor in semiconductor device |
-
2000
- 2000-11-13 KR KR1020000067070A patent/KR100655070B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100319207B1 (en) * | 1998-06-15 | 2002-01-05 | 윤종용 | Cylindrical storage capacitor for memory cell and method for fabricating the same |
KR100270962B1 (en) * | 1998-08-28 | 2000-11-01 | 윤종용 | Method for fabricating capacitor of semiconductor integrated circuit |
KR100321695B1 (en) * | 1998-12-30 | 2002-06-27 | 박종섭 | A method for fabricating ferroelectric capacitor in semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20020037091A (en) | 2002-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7968403B2 (en) | Method of fabricating a sleeve insulator for a contact structure | |
US7307000B2 (en) | Method of fabricating a capacitor for a semiconductor device | |
KR100448719B1 (en) | Semiconductor device and method for fabricating the same using damascene process | |
KR100307533B1 (en) | Fabrication method of dram cell | |
US20020179948A1 (en) | Integrated circuit memory device and method of fabricating the same | |
KR100359163B1 (en) | A method for forming a capacitor of a semiconductor device | |
KR100655070B1 (en) | Method for fabricating capacitor of semiconductor device | |
KR100532420B1 (en) | Method for fabricating cell capacitor of DRAM | |
US5492849A (en) | Method of forming a capacitor in a semiconductor device | |
KR100653983B1 (en) | Method for forming the storage node contact | |
KR100968146B1 (en) | Method for forming of capacitor | |
KR100859831B1 (en) | Method for fabricating semiconductor device with buried-bitline | |
KR100881738B1 (en) | Method for fabrication of semiconductor device | |
KR101061171B1 (en) | Method of manufacturing semiconductor device | |
KR100955263B1 (en) | Fabricating method of semiconductor device | |
KR100876880B1 (en) | Cylindrical Capacitor Formation Method | |
KR100418588B1 (en) | Semiconductor device and Method for fabricating the same | |
KR100755059B1 (en) | Method for fabricating landing plug in the semiconductor device | |
KR100369355B1 (en) | Method for fabricating highly integrated semiconductor device | |
KR20030050643A (en) | Method for fabricating capacitor | |
KR20050019196A (en) | Method for manufacturing capacitor of semiconductor device | |
KR20060001148A (en) | Method for fabricating capacitor with stack storage node and cylinder storage node | |
KR20020089987A (en) | METHOD OF MANUFACTURING MFeL DEVICE | |
KR20010083349A (en) | Method for fabricating globally planarized semiconductor device | |
KR20060069592A (en) | Method for manufacturing capacitor in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |