KR20060001148A - Method for fabricating capacitor with stack storage node and cylinder storage node - Google Patents

Method for fabricating capacitor with stack storage node and cylinder storage node Download PDF

Info

Publication number
KR20060001148A
KR20060001148A KR1020040050186A KR20040050186A KR20060001148A KR 20060001148 A KR20060001148 A KR 20060001148A KR 1020040050186 A KR1020040050186 A KR 1020040050186A KR 20040050186 A KR20040050186 A KR 20040050186A KR 20060001148 A KR20060001148 A KR 20060001148A
Authority
KR
South Korea
Prior art keywords
storage node
forming
insulating layer
opening
film
Prior art date
Application number
KR1020040050186A
Other languages
Korean (ko)
Inventor
최동구
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040050186A priority Critical patent/KR20060001148A/en
Publication of KR20060001148A publication Critical patent/KR20060001148A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

본 발명은 적층형 스토리지노드와 실린더형 스토리지노드를 병행함에 따른 복잡한 공정을 단순화시킬 수 있는 캐패시터의 제조 방법을 제공하기 위한 것으로, 본 발명은 반도체 기판 상부에 플러그를 형성하는 단계, 상기 플러그 상부에 제1절연막, 식각배리어막 및 제2절연막을 차례로 형성하는 단계, 상기 제2절연막, 식각배리어막 및 제1절연막을 순차적으로 식각하여 제1오프닝을 형성하는 단계, 상기 제1오프닝 내부에 스토리지노드콘택플러그와 적층형 스토리지노드의 적층을 형성하는 단계, 상기 적층형 스토리지노드를 포함한 전면에 제3절연막을 형성하는 단계, 상기 제3절연막을 식각하여 제2오프닝을 형성하는 단계, 상기 제2오프닝의 내부에 실린더형 스토리지노드를 형성하는 단계, 상기 제3절연막과 상기 제2절연막을 선택적으로 습식식각하는 단계, 및 상기 실린더형 스토리지노드 상부에 유전막과 플레이트전극을 차례로 형성하는 단계를 포함하고, 이와 같은 본 발명은 스토리지노드콘택플러그 형성시에 적층형 스토리지노드를 동시에 형성해주므로써 마스크 및 식각공정을 생략할 수 있어 공정 단순화를 통한 원감절감 효과를 얻을 수 있다.
The present invention is to provide a method of manufacturing a capacitor that can simplify the complex process of parallel stacked storage node and cylindrical storage node, the present invention is to form a plug on the semiconductor substrate, Forming a first insulating layer, an etching barrier layer, and a second insulating layer in sequence, sequentially etching the second insulating layer, the etching barrier layer, and the first insulating layer to form a first opening, and a storage node contact inside the first opening. Forming a stack of a plug and a stacked storage node, forming a third insulating layer on the front surface including the stacked storage node, forming a second opening by etching the third insulating layer, and forming a second opening inside the second opening. Forming a cylindrical storage node; selectively wet etching the third insulating layer and the second insulating layer And a step of sequentially forming a dielectric film and a plate electrode on the cylindrical storage node, and the present invention omits a mask and an etching process by simultaneously forming a stacked storage node when forming a storage node contact plug. As a result, the reduction of the process can be achieved by simplifying the process.

스토리지노드, 적층형, 실린더형, 마스크, 스토리지노드콘택플러그Storage Node, Stackable, Cylindrical, Mask, Storage Node Contact Plug

Description

적층형 스토리지노드와 실린더형 스토리지노드를 구비한 캐패시터의 제조 방법{METHOD FOR FABRICATING CAPACITOR WITH STACK STORAGE NODE AND CYLINDER STORAGE NODE} Manufacturing method of capacitor with stacked storage node and cylindrical storage node {METHOD FOR FABRICATING CAPACITOR WITH STACK STORAGE NODE AND CYLINDER STORAGE NODE}             

도 1a 내지 도 1g는 종래기술에 따른 캐패시터의 제조 방법을 도시한 공정 단면도,1A to 1G are cross-sectional views illustrating a method of manufacturing a capacitor according to the prior art;

도 2a 내지 도 2g는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도.2A to 2G are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

31 : 반도체 기판 32 : 제1층간절연막31 semiconductor substrate 32 first interlayer insulating film

33 : 하부 플러그 34 : 제2층간절연막33: lower plug 34: second interlayer insulating film

35 : 비트라인 36 : 비트라인하드마스크35: bit line 36: bit line hard mask

37 : 비트라인스페이서 38 : 제3층간절연막37: bit liner 38: third interlayer insulating film

39 : 식각배리어막 40 : 제4층간절연막39: etching barrier film 40: fourth interlayer insulating film

42 : 스토리지노드콘택플러그 43 : 적층형 스토리지노드42: storage node contact plug 43: stacked storage node

45 : 제5층간절연막 46 : 실린더형 스토리지노드45: fifth interlayer insulating film 46: cylindrical storage node

47 : 유전막 48 : 플레이트전극47: dielectric film 48: plate electrode

본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing techniques, and more particularly to a method of manufacturing a capacitor.

DRAM의 캐패시터는 정보를 기억하고 판독하기 위해 일정량의 전하를 저장하는 기능을 담당한다. 이러한 기능을 갖는 캐패시터는 우선적으로 충분한 정전용량을 확보해야 하며 누설전류가 적은 유전체막의 절연특성을 구비해야 한다.The capacitor of a DRAM is responsible for storing a certain amount of charge to store and read information. Capacitors having this function must first ensure sufficient capacitance and have the insulating properties of the dielectric film with low leakage current.

초기에는 적층(Stack) 구조의 간단한 방법을 이용하여 캐패시터를 형성하였으나, 소자의 고집적화에 따라 표면적을 넓혀 정전용량을 확보하기 위해서 실린더(Cylinder) 구조를 사용하였다. Initially, a capacitor was formed using a simple method of stack structure, but a cylinder structure was used to increase the surface area and secure the capacitance according to the high integration of the device.

그러나, 실린더 구조를 형성하기 위해 증착되느 층간절연막의 두께가 정전용량 확보를 위해 두꺼워지면 한번에 식각하기가 어려워지고, 실린더 구조를 노출시키기 위해 산화막에 대한 습식식각 공정을 진행하는데, 고집적화에 의해 캐패시터간의 간격이 좁아짐에 따라 서로 절연되지 않고 실린더가 쓰러지거나 붙는 문제가 발생한다.However, when the thickness of the interlayer insulating film deposited to form the cylinder structure becomes thick to secure the capacitance, it becomes difficult to etch it at once, and the wet etching process is performed on the oxide film to expose the cylinder structure. As the spacing becomes narrower, there is a problem of cylinders falling or sticking without being insulated from each other.

이를 해결하기 위해 적층형 스토리지노드와 실린더형 스토리지노드가 병행된 캐패시터의 제조 방법이 제안되었다.In order to solve this problem, a method of manufacturing a capacitor in which a parallel storage node and a cylindrical storage node are combined is proposed.

도 1a 내지 도 1g는 종래기술에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다. 1A to 1G are cross-sectional views illustrating a method of manufacturing a capacitor according to the prior art.                         

도 1a에 도시된 바와 같이, 반도체 기판(11) 상부에 제1층간절연막(12)을 형성한 후, 제1층간절연막(12)을 관통하는 콘택홀을 형성하고, 이 콘택홀에 매립되는 하부 플러그(13)를 형성한다. As shown in FIG. 1A, after forming the first interlayer insulating film 12 on the semiconductor substrate 11, a contact hole penetrating the first interlayer insulating film 12 is formed, and a lower portion embedded in the contact hole is formed. The plug 13 is formed.

다음으로, 하부 플러그(13) 및 제1층간절연막(12) 상에 제2층간절연막(14)을 형성한 후, 제2층간절연막(14)의 선택된 표면 상에 비트라인(15)과 비트라인하드마스크(16)의 적층을 형성한다. 그리고 나서, 비트라인(15) 상부에 스페이서용 절연막을 증착한 후, 에치백 공정을 진행하여 비트라인스페이서(17)를 형성한다. 상기 비트라인하드마스크(16)와 비트라인스페이서(17)는 실리콘질화막으로 형성하고, 비트라인(15)은 텅스텐으로 형성한다.Next, after forming the second interlayer insulating film 14 on the lower plug 13 and the first interlayer insulating film 12, the bit line 15 and the bit line on the selected surface of the second interlayer insulating film 14 A stack of hard masks 16 is formed. Thereafter, an insulating film for spacers is deposited on the bit line 15, and then an etch back process is performed to form the bit line spacer 17. The bit line hard mask 16 and bit liner spacer 17 are formed of silicon nitride, and the bit line 15 is formed of tungsten.

다음으로, 비트라인스페이서(17)를 포함한 전면에 제3층간절연막(18)을 증착 및 평탄화한 후, 제3층간절연막(18)과 제2층간절연막(14)을 선택적으로 식각하여 비트라인(15) 사이의 하부 플러그(13) 상부를 개방시키는 타원형의 스토리지노드콘택홀(19)을 형성한다.Next, after depositing and planarizing the third interlayer insulating film 18 on the entire surface including the bit liner 17, the third interlayer insulating film 18 and the second interlayer insulating film 14 are selectively etched to form a bit line ( 15) to form an elliptical storage node contact hole 19 which opens the upper portion of the lower plug 13 therebetween.

도 1b에 도시된 바와 같이, 스토리지노드콘택홀(19)을 포함한 전면에 도전막을 증착한 후, 화학적기계적연마 또는 에치백 공정을 진행하여 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그(20)를 형성한다.As shown in FIG. 1B, after depositing a conductive film on the entire surface including the storage node contact hole 19, a chemical mechanical polishing or etch back process is performed to fill the storage node contact plug 20 embedded in the storage node contact hole. Form.

도 1c에 도시된 바와 같이, 스토리지노드콘택플러그(20)를 포함한 전면에 식각배리어막(21), 제4층간절연막(22)을 차례로 적층 형성하고, 제4층간절연막(22)과 식각배리어막(21)을 선택적으로 식각하여 스토리지노드콘택플러그(20) 상부를 개방시키는 제1오프닝(23)을 형성한다. As shown in FIG. 1C, an etch barrier film 21 and a fourth interlayer insulating film 22 are sequentially stacked on the front surface including the storage node contact plug 20, and the fourth interlayer insulating film 22 and the etch barrier film are formed. The first opening 23 may be selectively etched to open the upper portion of the storage node contact plug 20.                         

도 1d에 도시된 바와 같이, 제1오프닝(23)을 포함한 전면에 스토리지노드용 도전막을 증착한 후 화학적기계적연마 또는 에치백 공정을 진행하여 제1오프닝(23)에 매립되는 적층형 스토리지노드(24)를 형성한다.As illustrated in FIG. 1D, the conductive storage layer 24 is deposited on the entire surface including the first opening 23 and then subjected to chemical mechanical polishing or etch back to fill the stacked storage node 24 embedded in the first opening 23. ).

도 1e에 도시된 바와 같이, 적층형 스토리지노드(24)를 포함한 전면에 캐패시터의 용량을 확보할 수 있을 정도의 두께로 제5층간절연막(25)을 증착한 후, 제5층간절연막(25)을 식각하여 적층형 스토리지노드(24) 상부를 개방시키는 제2오프닝(26)을 형성한다.As illustrated in FIG. 1E, the fifth interlayer insulating film 25 is deposited on the entire surface including the stacked storage node 24 to a thickness sufficient to secure the capacity of the capacitor, and then the fifth interlayer insulating film 25 is formed. Etching forms a second opening 26 to open the upper portion of the stacked storage node 24.

도 1f에 도시된 바와 같이, 제2오프닝(26)을 포함한 전면에 표면 프로파일을 따라 스토리지노드용 도전막을 증착한 후, 화학적기계적연마 또는 에치백하여 실린더형 스토리지노드(27)를 형성한다.As illustrated in FIG. 1F, a conductive film for a storage node is deposited along the surface profile on the front surface including the second opening 26, and then chemically polished or etched back to form a cylindrical storage node 27.

도 1g에 도시된 바와 같이, 산화막에 대한 습식식각 공정을 진행하여 제5층간절연막(25)과 제4층간절연막(22)을 제거한다.As shown in FIG. 1G, the wet etching process may be performed on the oxide layer to remove the fifth interlayer insulating layer 25 and the fourth interlayer insulating layer 22.

상기한 종래기술에 따르면, 캐패시터의 스토리지노드가 적층형 스토리지노드(24)와 실린더형 스토리지노드(27)가 병행된 구조를 갖는다.According to the above-described prior art, the storage node of the capacitor has a structure in which the stacked storage node 24 and the cylindrical storage node 27 are parallel.

그러나, 종래기술은 적층형 스토리지노드를 형성하기 위해 제1오프닝을 형성하기 위한 마스크 및 식각공정이 추가됨에 따라 공정이 매우 복잡해져 제품단가가 높아지는 문제가 있다.
However, in the related art, as the mask and the etching process for forming the first opening are added to form the stacked storage node, the process becomes very complicated and the product cost increases.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 적층 형 스토리지노드와 실린더형 스토리지노드를 병행함에 따른 복잡한 공정을 단순화시킬 수 있는 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide a method for manufacturing a capacitor that can simplify the complex process of the parallel storage node and the parallel storage node.

상기 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 반도체 기판 상부에 플러그를 형성하는 단계, 상기 플러그 상부에 제1절연막, 식각배리어막 및 제2절연막을 차례로 형성하는 단계, 상기 제2절연막, 식각배리어막 및 제1절연막을 순차적으로 식각하여 제1오프닝을 형성하는 단계, 상기 제1오프닝 내부에 스토리지노드콘택플러그와 적층형 스토리지노드의 적층을 형성하는 단계, 상기 적층형 스토리지노드를 포함한 전면에 제3절연막을 형성하는 단계, 상기 제3절연막을 식각하여 제2오프닝을 형성하는 단계, 상기 제2오프닝의 내부에 실린더형 스토리지노드를 형성하는 단계, 상기 제3절연막과 상기 제2절연막을 선택적으로 습식식각하는 단계, 및 상기 실린더형 스토리지노드 상부에 유전막과 플레이트전극을 차례로 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 스토리지노드콘택플러그와 적층형 스토리지노드의 적층을 형성하는 단계는 상기 제1오프닝을 채울때까지 상기 제2절연막 상에 제1도전막을 형성하는 단계, 및 상기 제2절연막 표면 상부의 제1도전막을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하고, 상기 제1도전막은 폴리실리콘막, 티타늄나이트라이드, 텅스텐 또는 루테늄 중에서 선택되는 것을 특징으로 한다.According to another aspect of the present invention, a method of manufacturing a capacitor includes: forming a plug on a semiconductor substrate, sequentially forming a first insulating film, an etching barrier film, and a second insulating film on the plug, the second insulating film, Sequentially etching the etching barrier layer and the first insulating layer to form a first opening, forming a stack of storage node contact plugs and the stacked storage node inside the first opening, and forming a first opening on the front surface including the stacked storage node. Forming a third insulating film, forming a second opening by etching the third insulating film, forming a cylindrical storage node inside the second opening, selectively forming the third insulating film and the second insulating film Wet etching, and sequentially forming a dielectric film and a plate electrode on the cylindrical storage node. The forming of the storage node contact plug and the stacked storage node may include forming a first conductive film on the second insulating film until the first opening is filled, and the surface of the second insulating film. And selectively removing the upper first conductive film, wherein the first conductive film is selected from a polysilicon film, titanium nitride, tungsten or ruthenium.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 2a 내지 도 2g는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.2A to 2G are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.

도 2a에 도시된 바와 같이, 반도체 기판(31) 상부에 제1층간절연막(32)을 형성한 후, 제1층간절연막(32)을 관통하는 콘택홀을 형성하고, 이 콘택홀에 매립되는 하부 플러그(33)를 형성한다. 이때, 하부 플러그(33)는 폴리실리콘으로 형성한 폴리실리콘플러그이며, 도시되지 않은 워드라인 사이의 반도체 기판(31)에 연결되는 것이다.As shown in FIG. 2A, after the first interlayer insulating layer 32 is formed on the semiconductor substrate 31, a contact hole penetrating through the first interlayer insulating layer 32 is formed, and the lower portion embedded in the contact hole is formed. The plug 33 is formed. In this case, the lower plug 33 is a polysilicon plug formed of polysilicon and is connected to the semiconductor substrate 31 between word lines (not shown).

다음으로, 하부 플러그(33) 및 제1층간절연막(32) 상에 제2층간절연막(34)을 형성한 후, 제2층간절연막(34)의 선택된 표면 상에 비트라인(35)과 비트라인하드마스크(36)의 적층을 형성한다. 그리고 나서, 비트라인(35) 상부에 스페이서용 절연막을 증착한 후, 에치백 공정을 진행하여 비트라인스페이서(37)를 형성한다. 상기 비트라인하드마스크(36)와 비트라인스페이서(37)는 실리콘질화막(Si3N4)으로 형성하고, 비트라인(35)은 텅스텐(W)으로 형성한다.Next, after forming the second interlayer insulating film 34 on the lower plug 33 and the first interlayer insulating film 32, the bit line 35 and the bit line on the selected surface of the second interlayer insulating film 34. A stack of hard masks 36 is formed. Then, after the insulating film for the spacer is deposited on the bit line 35, the etch back process is performed to form the bit line spacer 37. The bit line hard mask 36 and the bit liner 37 are formed of silicon nitride (Si 3 N 4 ), and the bit line 35 is formed of tungsten (W).

다음으로, 비트라인스페이서(37)를 포함한 전면에 제3층간절연막(38)을 증착 및 평탄화한 후, 제3층간절연막(38) 상에 식각배리어막(39)과 제4층간절연막(40)을 차례로 형성한다.Next, after depositing and planarizing the third interlayer insulating film 38 on the entire surface including the bit liner 37, the etch barrier film 39 and the fourth interlayer insulating film 40 are formed on the third interlayer insulating film 38. Form in turn.

상기한 식각배리어막(39)은 후속 실린더형 스토리지노드를 노출시키기 위한 습식식각공정시 식각멈춤막(Etch stopping layer) 역할을 하는 것으로, 실리콘질화막(Silicon nitride)으로 형성한다. 이때, 실리콘질화막은 플라즈마화학기상증착(Plasma Enhanced Chemical Vapor Deposition) 또는 저압화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD) 방식을 이용하여 500Å∼1000Å 두께로 증착한다.The etching barrier layer 39 serves as an etching stopping layer during a wet etching process for exposing subsequent cylindrical storage nodes, and is formed of silicon nitride. In this case, the silicon nitride film is deposited to a thickness of 500 kPa to 1000 kPa using a Plasma Enhanced Chemical Vapor Deposition or Low Pressure Chemical Vapor Deposition (LPCVD) method.

그리고, 제4층간절연막(40)은 후속 공정에서 형성되는 적층형 스토리지노드의 높이를 결정짓는 것으로, BPSG, USG, HDP 산화막과 같은 산화막(Oxide)으로 형성한다. 이때, 산화막은 적층형 스토리지노드가 제공하는 정전용량을 충분히 확보하기 위해 3000Å∼8000Å 두께로 증착한다.The fourth interlayer insulating film 40 determines the height of the stacked storage node formed in a subsequent process, and is formed of an oxide such as BPSG, USG, or HDP oxide. At this time, the oxide film is deposited to a thickness of 3000 ~ 8000 Å in order to sufficiently secure the capacitance provided by the stacked storage node.

도 2b에 도시된 바와 같이, 제4층간절연막(40), 식각배리어막(39) 및 제3층간절연막(38), 제2층간절연막(34)을 선택적으로 플라즈마 식각하여 비트라인(35) 사이의 하부 플러그(33) 상부를 개방시키는 제1오프닝(41a, 41b)을 형성한다.As shown in FIG. 2B, the fourth interlayer insulating film 40, the etching barrier film 39, the third interlayer insulating film 38, and the second interlayer insulating film 34 are selectively plasma-etched to form a gap between the bit lines 35. First openings 41a and 41b are formed to open the upper portion of the lower plug 33.

여기서, 제1오프닝(41a, 41b)의 하부영역(41a)은 스토리지노드콘택홀이고, 제1오프닝(41a, 41b)의 상부영역(41b)은 적층형 스토리지노드가 형성될 부분이다. 즉, 제2층간절연막(34), 제3층간절연막(38), 식각배리어막(39)이 식각되어 제공되는 하부영역(41a)은 스토리지노드콘택플러그가 매립될 것이고, 제4층간절연막(40)이 식각되어 제공된 상부영역(41b)은 적층형 스토리지노드가 형성될 것이다.Here, the lower regions 41a of the first openings 41a and 41b are storage node contact holes, and the upper regions 41b of the first openings 41a and 41b are portions where the stacked storage nodes are to be formed. That is, the storage node contact plug is buried in the lower region 41a provided by etching the second interlayer insulating film 34, the third interlayer insulating film 38, and the etching barrier film 39, and the fourth interlayer insulating film 40. In the upper region 41b provided by etching, a stacked storage node will be formed.

도 2c에 도시된 바와 같이, 제1오프닝(41a, 41b)을 채울때까지 전면에 도전막을 증착한 후, 화학적기계적연마 또는 에치백 공정을 진행하여 제1오프닝(41a, 41b)에 매립되는 스토리지노드콘택플러그(42)와 적층형 스토리지노드(43)를 동시에 형성한다. 즉, 스토리지노드콘택플러그(42)와 적층형 스토리지노드(43)의 적층을 동시에 형성한다.As shown in FIG. 2C, after the conductive film is deposited on the entire surface until the first openings 41a and 41b are filled, the storage is buried in the first openings 41a and 41b by performing a chemical mechanical polishing or etch back process. The node contact plug 42 and the stacked storage node 43 are simultaneously formed. That is, a stack of storage node contact plugs 42 and stacked storage nodes 43 are simultaneously formed.

이때, 스토리지노드콘택플러그(42)와 적층형 스토리지노드(43)를 형성하기 위해 사용되는 도전막은 폴리실리콘막(Polysilicon), 티타늄나이트라이드(TiN), 텅스텐(W) 또는 루테늄(Ru) 중에서 선택되며, 제1오프닝(41a, 41b)을 완전히 채울때까지 제4층간절연막(40) 상에 상기한 도전막을 증착하고, 이후 화학적기계적연마 또는 에치백 공정을 진행한다.In this case, the conductive film used to form the storage node contact plug 42 and the stacked storage node 43 is selected from a polysilicon film, a titanium nitride (TiN), tungsten (W), or ruthenium (Ru). The conductive film is deposited on the fourth interlayer insulating film 40 until the first openings 41a and 41b are completely filled, followed by chemical mechanical polishing or etch back process.

그리고, 제1오프닝(41a, 41b)의 상부영역(41b)이 적층형 스토리지노드(43)가 형성될 공간으로 지정되었기 때문에, 적층형 스토리지노드(43)의 높이는 제4층간절연막(40)의 두께와 동일하다.Since the upper regions 41b of the first openings 41a and 41b are designated as spaces in which the stacked storage nodes 43 are to be formed, the height of the stacked storage nodes 43 may be equal to the thickness of the fourth interlayer insulating film 40. same.

도 2d에 도시된 바와 같이, 적층형 스토리지노드(43)를 포함한 전면에 캐패시터의 정전용량을 충분히 확보할 수 있을 정도의 두께, 예컨대 8000Å∼15000Å 두께로 제5층간절연막(44)을 증착한 후, 제5층간절연막(44)을 식각하여 적층형 스토리지노드(43) 상부를 개방시키는 제2오프닝(45)을 형성한다.As shown in FIG. 2D, after depositing the fifth interlayer insulating film 44 to a thickness sufficient to secure a capacitance of the capacitor on the front surface including the stacked storage node 43, for example, 8000 kPa to 15000 kPa, The fifth interlayer insulating layer 44 is etched to form a second opening 45 that opens an upper portion of the stacked storage node 43.

상기한 제5층간절연막(44)의 식각을 위해 제5층간절연막(44) 상에 감광막을 이용한 마스크를 이용하거나, 폴리실리콘하드마스크를 이용한다. In order to etch the fifth interlayer insulating layer 44, a mask using a photosensitive film is used on the fifth interlayer insulating layer 44, or a polysilicon hard mask is used.

예컨대, 제2오프닝(45)을 형성하기 위한 제1방법은, 제5층간절연막(44) 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 마스크를 형성한 후, 마스크를 식각배리어로 제5층간절연막(44)을 식각하여 제2오프닝(45)을 형성한다. For example, in the first method for forming the second openings 45, a photosensitive film is coated on the fifth interlayer insulating film 44 and patterned by exposure and development to form a mask, and then the mask is etched in the fifth interlayer. The insulating layer 44 is etched to form a second opening 45.

그리고, 제2오프닝(45)을 형성하기 위한 제2방법은, 제5층간절연막(44) 상에 폴리실리콘하드마스크를 형성하고, 폴리실리콘 하드마스크 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 마스크를 형성한다. 이어서, 마스크를 식각배리어로 폴리실리콘하드마스크를 식각하고, 마스크를 제거한다. 그리고 나서, 폴리실리콘하드마스크를 식각배리어로 제5층간절연막(44)을 식각하여 제2오프닝(45)을 형성한다. 여기서, 폴리실리콘하드마스크는 제2오프닝(45) 형성후에 바로 제거해주거나, 후속 실린더형 스토리노드를 형성하기 위한 화학적기계적연마 또는 에치백시 제거해준다. In the second method for forming the second opening 45, a polysilicon hard mask is formed on the fifth interlayer insulating film 44, a photosensitive film is coated on the polysilicon hard mask, and patterned by exposure and development. Form a mask. Next, the polysilicon hard mask is etched using the mask as an etching barrier, and the mask is removed. Then, the fifth interlayer insulating film 44 is etched using the polysilicon hard mask as an etching barrier to form the second opening 45. Here, the polysilicon hard mask is removed immediately after formation of the second opening 45 or upon chemical mechanical polishing or etch back to form a subsequent cylindrical story node.

상기한 제1방법과 제2방법 중에서 실린더형 스토리지노드가 형성될 제2오프닝(45)의 높이가 증가하는 경우, 식각해야될 제5층간절연막(44)의 두께가 매우 두꺼우므로 식각공정을 원활하게 진행하기 위해 폴리실리콘하드마스크를 이용하는 제2방법이 제1방법에 비해 유리하다. 즉, 제5층간절연막의 두께가 두꺼운 경우에 감광막을 이용한 마스크만으로 두꺼운 제5층간절연막(44)을 식각하는데는 한계가 있어, 제2오프닝(45)이 완전히 오픈되지 않을 수 있다.When the height of the second opening 45 in which the cylindrical storage node is to be formed is increased among the first and second methods, the thickness of the fifth interlayer insulating layer 44 to be etched is very thick, so the etching process is smooth. In order to proceed, the second method using the polysilicon hard mask is advantageous over the first method. That is, when the thickness of the fifth interlayer insulating film is thick, there is a limit in etching the thick fifth interlayer insulating film 44 only by using a mask using a photosensitive film, so that the second opening 45 may not be completely opened.

도 2e에 도시된 바와 같이, 제2오프닝(45)의 내부에만 실린더형 스토리지노드(46)를 형성하는 스토리지노드 분리(Storage node isolation) 공정을 진행한다.As shown in FIG. 2E, a storage node isolation process of forming the cylindrical storage node 46 only in the second opening 45 is performed.

상기 스토리지노드 분리 공정은, 제2오프닝(45)을 포함한 제5층간절연막(44)의 표면 상에 도전막을 증착한 후, 제5층간절연막(44) 표면상부에 형성된 도전막을 화학적기계적연마 또는 에치백으로 제거하여 실린더형 스토리지노드(46)를 형성한다. 여기서, 스토리지노드용 도전막을 제거할 때 연마재나 식각된 입자 등의 불순물이 실린더형 스토리지노드(46) 내부에 부착되는 등의 우려가 있으므로, 도전막 증착 후에 단차피복성이 좋은 예컨대, 감광막으로 제2오프닝(45)의 내부를 모두 채운 후에, 제5층간절연막(44)이 노출될 때까지 연마 또는 에치백을 수행하고, 감광막을 애싱(ashing)하여 제거하는 것이 좋다. In the storage node separation process, a conductive film is deposited on the surface of the fifth interlayer insulating film 44 including the second opening 45, and then the conductive film formed on the surface of the fifth interlayer insulating film 44 is subjected to chemical mechanical polishing or etching. It is removed with a tooth bag to form a cylindrical storage node 46. Here, when removing the conductive film for the storage node, impurities such as abrasives or etched particles may adhere to the inside of the cylindrical storage node 46. Thus, after the conductive film is deposited, the photoresist film may have good step coverage. After the two openings 45 are completely filled, it is preferable to perform polishing or etching back until the fifth interlayer insulating film 44 is exposed, and ashing and removing the photoresist film.

상기 실린더형 스토리지노드(46)를 형성하기 위한 도전막은 폴리실리콘막(Polysilicon), 티타늄나이트라이드(TiN), 텅스텐(W) 또는 루테늄(Ru) 중에서 선택된다.The conductive film for forming the cylindrical storage node 46 is selected from a polysilicon film, titanium nitride (TiN), tungsten (W) or ruthenium (Ru).

도 2f에 도시된 바와 같이, 실린더형 스토리지노드(46)를 드러내기 위해 산화막에 대한 습식식각공정을 진행한다. 이때, 습식식각 공정은 주로 불산(HF) 용액을 이용하여 진행하는데, 산화막으로 형성한 제5층간절연막(44)과 제4층간절연막(40)이 불산용액에 의해 식각된다. 한편, 제4층간절연막(40) 아래의 식각배리어막(39)은 산화막의 습식식각시 선택비를 갖는 실리콘질화막으로 형성했기 때문에 습식식각시 식각되지 않는다. 아울러, 습식식각시 사용하는 습식용액이 식각배리어막(39) 아래의 하부 구조물로 침투하는 것을 방지한다.As shown in FIG. 2F, a wet etching process is performed on the oxide layer to reveal the cylindrical storage node 46. At this time, the wet etching process is mainly performed by using a hydrofluoric acid (HF) solution, the fifth interlayer insulating film 44 and the fourth interlayer insulating film 40 formed of the oxide film is etched by the hydrofluoric acid solution. On the other hand, since the etching barrier film 39 under the fourth interlayer insulating film 40 is formed of a silicon nitride film having a selectivity during wet etching of the oxide film, the etching barrier film 39 is not etched during wet etching. In addition, the wet solution used during the wet etching is prevented from penetrating into the lower structure under the etching barrier film 39.

한편, 잘 알려진 바와 같이, 습식식각시에 캐패시터가 형성되는 셀영역에서만 습식식각이 진행되도록 주변영역은 마스크를 이용하여 덮고, 습식식각후에 마스크를 제거해준다.Meanwhile, as is well known, the peripheral area is covered by using a mask so that wet etching proceeds only in the cell region in which the capacitor is formed during wet etching, and the mask is removed after the wet etching.

상기한 일련의 습식식각공정후에 실린더형 스토리지노드(46)는 물론 제4층간절연막(40)에 의해 둘러싸여 있던 적층형 스토리지노드(43)도 드러나게 되어, 적층형 스토리지노드(43)와 실린더형 스토리지노드(46)가 모두 드러난다.After the above-described series of wet etching processes, not only the cylindrical storage node 46 but also the stacked storage node 43 enclosed by the fourth interlayer insulating film 40 is exposed, so that the stacked storage node 43 and the cylindrical storage node ( 46) are all revealed.

도 2g에 도시된 바와 같이, 습식식각 공정후 드러난 실린더형 스토리지노드 (46)를 포함한 전면에 유전막(47)과 플레이트 전극(Plate electrode, 48)을 차례로 형성한다. 이때, 유전막(47)은 ONO(Oxide/Nitride/Oxide), HfO2, Al2O3, Ta2O5 중에서 선택되고, 플레이트전극(48)은 폴리실리콘막(Polysilicon), 티타늄나이트라이드(TiN), 텅스텐(W) 또는 루테늄(Ru) 중에서 선택된다.As shown in FIG. 2G, the dielectric layer 47 and the plate electrode 48 are sequentially formed on the front surface including the cylindrical storage node 46 exposed after the wet etching process. In this case, the dielectric layer 47 is selected from ONO (Oxide / Nitride / Oxide), HfO 2 , Al 2 O 3 , Ta 2 O 5 , and the plate electrode 48 is made of polysilicon and titanium nitride (TiN). ), Tungsten (W) or ruthenium (Ru).

상술한 실시예에 따르면, 본 발명은 적층형 스토리지노드를 스토리지노드콘택플러그 형성시에 동시에 형성해주므로써 적층형 스토리지노드를 형성하기 위한 마스크 및 식각공정이 필요없다.According to the above-described embodiment, the present invention eliminates the need for a mask and an etching process for forming the stacked storage node by simultaneously forming the stacked storage node when the storage node contact plug is formed.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 스토리지노드콘택플러그 형성시에 적층형 스토리지노드를 동시에 형성해주므로써 마스크 및 식각공정을 생략할 수 있어 공정 단순화를 통한 원감절감 효과를 얻을 수 있다.

The present invention described above can form a stacked storage node at the time of forming a storage node contact plug, so that a mask and an etching process can be omitted.

Claims (7)

반도체 기판 상부에 플러그를 형성하는 단계;Forming a plug on the semiconductor substrate; 상기 플러그 상부에 제1절연막, 식각배리어막 및 제2절연막을 차례로 형성하는 단계;Sequentially forming a first insulating layer, an etching barrier layer, and a second insulating layer on the plug; 상기 제2절연막, 식각배리어막 및 제1절연막을 순차적으로 식각하여 제1오프닝을 형성하는 단계;Sequentially etching the second insulating layer, the etching barrier layer and the first insulating layer to form a first opening; 상기 제1오프닝 내부에 스토리지노드콘택플러그와 적층형 스토리지노드의 적층을 형성하는 단계;Forming a stack of storage node contact plugs and stacked storage nodes in the first opening; 상기 적층형 스토리지노드를 포함한 전면에 제3절연막을 형성하는 단계;Forming a third insulating layer on the entire surface including the stacked storage node; 상기 제3절연막을 식각하여 제2오프닝을 형성하는 단계;Etching the third insulating layer to form a second opening; 상기 제2오프닝의 내부에 실린더형 스토리지노드를 형성하는 단계; Forming a cylindrical storage node in the second opening; 상기 제3절연막과 상기 제2절연막을 선택적으로 습식식각하는 단계; 및Selectively wet etching the third insulating layer and the second insulating layer; And 상기 실린더형 스토리지노드 상부에 유전막과 플레이트전극을 차례로 형성하는 단계Sequentially forming a dielectric film and a plate electrode on the cylindrical storage node 를 포함하는 캐패시터의 제조 방법.Method of manufacturing a capacitor comprising a. 제1항에 있어서,The method of claim 1, 상기 스토리지노드콘택플러그와 적층형 스토리지노드의 적층을 형성하는 단 계는,The step of forming a stack of the storage node contact plug and a stacked storage node, 상기 제1오프닝을 채울때까지 상기 제2절연막 상에 제1도전막을 형성하는 단계; 및Forming a first conductive film on the second insulating film until the first opening is filled; And 상기 제2절연막 표면 상부의 제1도전막을 선택적으로 제거하는 단계Selectively removing the first conductive layer on the surface of the second insulating layer 를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.Method of manufacturing a capacitor comprising a. 제2항에 있어서,The method of claim 2, 상기 제1도전막을 선택적으로 제거하는 단계는,Selectively removing the first conductive film, 상기 제1도전막을 화학적기계적연마 또는 에치백하는 것을 특징으로 하는 캐패시터의 제조 방법.A method of manufacturing a capacitor, wherein the first conductive film is subjected to chemical mechanical polishing or etch back. 제2항에 있어서,The method of claim 2, 상기 제1도전막은,The first conductive film, 폴리실리콘막, 티타늄나이트라이드, 텅스텐 또는 루테늄 중에서 선택되는 것을 특징으로 하는 캐패시터의 제조 방법.A method for producing a capacitor, characterized in that the polysilicon film, titanium nitride, tungsten or ruthenium. 제1항에 있어서,The method of claim 1, 상기 적층형 스토리지노드의 높이는 상기 제2절연막의 두께와 동일한 것을 특징으로 하는 캐패시터의 제조 방법.The height of the stacked storage node is a manufacturing method of a capacitor, characterized in that the same as the thickness of the second insulating film. 제1항에 있어서,The method of claim 1, 상기 실린더형 스토리지노드를 형성하는 단계는,Forming the cylindrical storage node, 상기 제2오프닝을 포함한 제3절연막의 표면 상에 제2도전막을 증착하는 단계; 및Depositing a second conductive film on the surface of the third insulating film including the second opening; And 상기 제3절연막 표면 상부의 제2도전막을 선택적으로 제거하는 단계Selectively removing the second conductive layer on the surface of the third insulating layer 를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.Method of manufacturing a capacitor comprising a. 제6항에 있어서,The method of claim 6, 상기 제2도전막은,The second conductive film, 폴리실리콘막, 티타늄나이트라이드, 텅스텐 또는 루테늄 중에서 선택되는 것을 특징으로 하는 캐패시터의 제조 방법.A method for producing a capacitor, characterized in that the polysilicon film, titanium nitride, tungsten or ruthenium.
KR1020040050186A 2004-06-30 2004-06-30 Method for fabricating capacitor with stack storage node and cylinder storage node KR20060001148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050186A KR20060001148A (en) 2004-06-30 2004-06-30 Method for fabricating capacitor with stack storage node and cylinder storage node

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050186A KR20060001148A (en) 2004-06-30 2004-06-30 Method for fabricating capacitor with stack storage node and cylinder storage node

Publications (1)

Publication Number Publication Date
KR20060001148A true KR20060001148A (en) 2006-01-06

Family

ID=37104335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050186A KR20060001148A (en) 2004-06-30 2004-06-30 Method for fabricating capacitor with stack storage node and cylinder storage node

Country Status (1)

Country Link
KR (1) KR20060001148A (en)

Similar Documents

Publication Publication Date Title
US6268252B1 (en) Method of forming self-aligned contact pads on electrically conductive lines
KR100448719B1 (en) Semiconductor device and method for fabricating the same using damascene process
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
KR20010026149A (en) Fabrication method of dram cell
US20050136642A1 (en) Method for fabricating semiconductor device
JPH10189895A (en) Manufacture of semiconductor device
JP5063061B2 (en) Method for manufacturing capacitor of semiconductor element
JP2001230388A (en) Manufacturing method for semiconductor device
US7332761B2 (en) Method for fabricating capacitor of semiconductor device
KR100532420B1 (en) Method for fabricating cell capacitor of DRAM
KR20060029006A (en) Method for fabrication of semiconductor device
KR100250710B1 (en) Method of fabricating capacitor
KR100653983B1 (en) Method for forming the storage node contact
KR20060001148A (en) Method for fabricating capacitor with stack storage node and cylinder storage node
KR20080098895A (en) Method for fabricating capacitor having storage electrode mixed concave and cylinder
KR100388453B1 (en) Method for fabricating capacitor
KR20020002574A (en) Method for forming contact plug in semiconductor device
KR100929293B1 (en) Capacitor manufacturing method of semiconductor device
KR100465837B1 (en) Method for fabricating capacitor with ruthenium bottom electrode
KR100308640B1 (en) Core type trench capacitor and fabrication method thereof
KR100755059B1 (en) Method for fabricating landing plug in the semiconductor device
KR20020037091A (en) Method for fabricating capacitor of semiconductor device
KR20040051070A (en) Method for fabricating a semiconductor device having metal storage node
KR20010084064A (en) Method for manufacturing capacitor of semiconductor
KR20020030493A (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid