KR100652302B1 - Method for forming a metal line of semiconductor device - Google Patents

Method for forming a metal line of semiconductor device Download PDF

Info

Publication number
KR100652302B1
KR100652302B1 KR1020040114684A KR20040114684A KR100652302B1 KR 100652302 B1 KR100652302 B1 KR 100652302B1 KR 1020040114684 A KR1020040114684 A KR 1020040114684A KR 20040114684 A KR20040114684 A KR 20040114684A KR 100652302 B1 KR100652302 B1 KR 100652302B1
Authority
KR
South Korea
Prior art keywords
sccm
forming
ashing
semiconductor device
metal wiring
Prior art date
Application number
KR1020040114684A
Other languages
Korean (ko)
Other versions
KR20060075785A (en
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114684A priority Critical patent/KR100652302B1/en
Publication of KR20060075785A publication Critical patent/KR20060075785A/en
Application granted granted Critical
Publication of KR100652302B1 publication Critical patent/KR100652302B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Abstract

본 발명은 반도체 소자의 금속 배선을 형성한다는 것으로, 이를 위하여 본 발명은, 금속 물질을 이용하여 콘택 플러그를 형성한 후에 이를 평탄화하고, 세정 공정을 수행한 후에 금속 배선을 형성하는 종래 방법과는 달리, 금속 물질을 이용하여 콘택 플러그를 형성하는 반도체 소자의 금속 배선을 형성하는 과정에서 층간 절연막의 식각된 부위에 금속 물질을 갭필하고 이를 평탄화한 후에 평탄화된 구조물에 제 1 드라이 애싱 및 세정을 수행하고, 평탄화된 구조물에 희생막을 형성하며, 희생막을 제 2 드라이 애싱으로 제거 및 세정함으로써, 반도체 소자의 제조 과정에서 콘택 플러그로 구리를 증착한 후에 이를 평탄화할 때 생성되는 금속 잔류물을 완벽하게 제거하여 반도체 소자의 생산성 및 신뢰성을 향상시킬 수 있는 것이다.The present invention is to form a metal wiring of the semiconductor device, for the purpose of the present invention, unlike the conventional method of forming a metal wiring after forming a contact plug using a metal material and forming a metal wiring after performing a cleaning process In the process of forming the metal wiring of the semiconductor device forming the contact plug using the metal material, the metal material is gap-filled on the etched portion of the interlayer insulating film, and the planarized metal material is subjected to first dry ashing and cleaning on the planarized structure. By forming a sacrificial film on the planarized structure, and removing and cleaning the sacrificial film by the second dry ashing process, the metal residues generated when the copper is deposited with the contact plug in the manufacturing process of the semiconductor device and then planarized are completely removed. The productivity and reliability of the semiconductor device can be improved.

CMP, PVD, HDP, DI water, EPDCMP, PVD, HDP, DI water, EPD

Description

반도체 소자의 금속 배선 형성 방법{METHOD FOR FORMING A METAL LINE OF SEMICONDUCTOR DEVICE}METHOD FOR FORMING A METAL LINE OF SEMICONDUCTOR DEVICE

도 1a 내지 도 1l은 본 발명의 일 실시 예에 따라 반도체 소자의 제조 과정에서 콘택 플러그를 형성하는 CMP 공정 후에 O2/N2 플라즈마로 제 1 드라이 애싱을 수행하고, 질화막을 증착 및 제 2 드라이 애싱하여 금속 배선을 형성하는 과정을 나타내는 공정 순서도.1A to 1L illustrate a first dry ashing process using an O 2 / N 2 plasma after a CMP process of forming a contact plug in a semiconductor device fabrication process, and depositing a nitride film and a second dry ashing process. Process flow chart showing the process of forming metal wiring.

본 발명은 반도체 소자의 금속 배선을 형성하는 방법에 관한 것으로, 더욱 상세하게는 반도체 제조 과정에서 콘택 플러그를 형성하기 위한 CMP 공정 후에 생성되는 금속 잔류물을 제거하는데 적합한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.The present invention relates to a method for forming a metal wiring of a semiconductor device, and more particularly to a method for forming a metal wiring of a semiconductor device suitable for removing metal residues generated after the CMP process for forming a contact plug in the semiconductor manufacturing process. It is about.

잘 알려진 바와 같이, 반도체 소자의 제조 과정에서 임의의 금속 배선과 금속 배선 사이에는 전기적으로 분리시키기 위한 층간 절연막이 생성되며, 이러한 금속 배선들은 층간 절연막의 일정 영역에 형성된 콘택 플러그에 의해 전기적인 연결관계를 형성하게 된다.As is well known, an interlayer insulating film is formed between an arbitrary metal wire and a metal wire in the manufacturing process of a semiconductor device, and the metal wires are electrically connected by contact plugs formed in a predetermined region of the interlayer insulating film. Will form.

이러한 콘택 플러그를 형성하기 위해서 층간 절연막의 특정 영역에 콘택 플러그를 형성하기 위한 소정 크기의 콘택홀을 먼저 형성해야만 한다.In order to form such a contact plug, a contact hole having a predetermined size for forming the contact plug must first be formed in a specific region of the interlayer insulating film.

그리고, 이러한 콘택홀을 포함하는 층간 절연막의 상부에 콘택 플러그를 형성하는 금속 물질(예를 들면, 텅스텐, 구리 등)이 증착되며, 층간 절연막이 드러나도록 상부 전면을 CMP(Chemical Mechanical Polishing) 공정을 수행하여 평탄화하여 콘택 플러그를 형성한 후에 세정 공정을 수행하여 CMP 공정 시 금속 식각 잔류물 등을 제거한다.Then, a metal material (for example, tungsten, copper, etc.) forming a contact plug is deposited on the interlayer insulating film including the contact hole, and a CMP (Chemical Mechanical Polishing) process is performed on the entire upper surface to expose the interlayer insulating film. After the planarization to form the contact plug, a cleaning process is performed to remove metal etching residues and the like during the CMP process.

다음에, 층간 절연막 상부에 금속층(예를 들면, 알루미늄, 구리 등)을 증착하고, 이를 패터닝하여 콘택 플러그와 연결되는 금속 배선을 형성한다.Next, a metal layer (for example, aluminum, copper, etc.) is deposited on the interlayer insulating film, and patterned to form a metal wiring connected to the contact plug.

하지만, 종래 방법에 따른 금속 배선 형성 방법은 콘택 플러그의 표면에 CMP 공정에 의해 금속 잔류물(예를 들면, 텅스텐 옥사이드, 구리 옥사이드 등)이 생성되며, 이와 같은 금속 잔류물은 상부 및 하부 금속 배선간의 접촉 저항을 증가시키는 누설 요인이 되고, 인접된 금속 배선간 브릿지(bridge)를 유발하여 반도체 소자의 전기적인 특성을 저하시키는 요인으로 작용한다.However, in the metal wire forming method according to the conventional method, metal residues (eg, tungsten oxide, copper oxide, etc.) are generated on the surface of the contact plug by the CMP process, and the metal residues are formed on the upper and lower metal wires. It becomes a leakage factor that increases the contact resistance between the two, and causes a bridge between adjacent metal wires to act as a factor that lowers the electrical characteristics of the semiconductor device.

따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 반도체 소자의 제조 과정에서 CMP 공정으로 콘택 플러그를 형성한 후에 O2/N2 플라즈마로 드라이 애싱을 수행하고, 질화막을 얇게 증착하며, 이를 식각하여 금속 잔류물을 쉽게 제거할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 그 목적이 있다. Accordingly, the present invention is to solve the above-mentioned problems of the prior art, after forming the contact plug by the CMP process in the manufacturing process of the semiconductor device by performing dry ashing with O2 / N2 plasma, depositing a thin film of the nitride film, It is an object of the present invention to provide a method for forming metal wirings of a semiconductor device which can be easily removed by etching.                         

상기 목적을 달성하기 위하여 본 발명은, 금속 물질을 이용하여 콘택 플러그를 형성하는 반도체 소자의 금속 배선을 형성하는 방법으로서, 층간 절연막의 식각된 부위에 금속 물질을 갭필하고 이를 평탄화하는 과정과, 평탄화된 구조물에 제 1 드라이 애싱 및 세정을 수행하는 과정과, 상기 평탄화된 구조물에 희생막을 형성하는 과정과, 상기 희생막을 제 2 드라이 애싱으로 제거 및 세정하는 과정을 포함하는 반도체 소자의 금속 배선 형성 방법을 제공한다.In order to achieve the above object, the present invention is a method of forming a metal wiring of a semiconductor device for forming a contact plug using a metal material, the process of gap-filling and planarizing the metal material on the etched portion of the interlayer insulating film, Performing a first dry ashing and cleaning process on the fabricated structure, forming a sacrificial film on the planarized structure, and removing and cleaning the sacrificial film by second dry ashing. To provide.

본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 핵심 기술요지는, 금속 물질을 이용하여 콘택 플러그를 형성한 후에 이를 평탄화하고, 세정 공정을 수행한 후에 금속 배선을 형성하는 종래 방법과는 달리, 금속 물질을 이용하여 콘택 플러그를 형성하는 반도체 소자의 금속 배선을 형성하는 과정에서 층간 절연막의 식각된 부위에 금속 물질을 갭필하고 이를 평탄화하며, 평탄화된 구조물에 제 1 드라이 애싱을 수행한 후에 제 1 세정을 수행하고, 평탄화된 구조물에 희생막을 형성하며, 희생막을 제 2 드라이 애싱으로 제거한 후에 제 2 세정을 수행한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.A key technical aspect of the present invention is to form a contact plug using a metal material, unlike a conventional method of forming a contact plug using a metal material and then flattening it and forming a metal wiring after performing a cleaning process. In the process of forming the metal wiring of the semiconductor device, the metal material is gap-filled and planarized on the etched portion of the interlayer insulating film, the first cleaning is performed after the first dry ashing on the planarized structure, and the sacrificial material is sacrificed on the planarized structure. By forming the film and performing the second cleaning after removing the sacrificial film by the second dry ashing, it is easy to achieve the object of the present invention through such technical means.

도 1a 내지 도 1l은 본 발명의 일 실시 예에 따라 반도체 소자의 제조 과정에서 콘택 플러그를 형성하는 CMP 공정 후에 O2/N2 플라즈마로 드라이 애싱을 수행하고, 질화막을 증착 및 식각하여 금속 배선을 형성하는 과정을 나타내는 공정 순서도로서, 이들 도면을 참조하여 본 발명의 일 실시 예에 따른 반도체 소자의 금속 배선 형성 방법을 설명한다.1A to 1L illustrate a method of forming a metal wiring by performing dry ashing with an O 2 / N 2 plasma after a CMP process of forming a contact plug in a process of manufacturing a semiconductor device, and depositing and etching a nitride film. As a process flow chart showing a process, a method of forming metal wirings of a semiconductor device according to an exemplary embodiment of the present invention will be described with reference to these drawings.

도 1a를 참조하면, 반도체 기판(100) 상에 PVD(Physical Vapor Deposition) 법으로서 이온 빔, 전자 빔 또는 RF 스퍼터링 등의 방법을 통해 금속 물질, 예를 들어 알루미늄(Al) 등을 증착하고, 이를 도시 생략된 포토레지스트 패턴에 따라 식각하여 하부 금속 배선(102)을 형성한 후에, 반도체 소자의 상부 전면에 예를 들어 HDP 산화막 등을 증착하여 층간 절연막(104)을 형성한다.Referring to FIG. 1A, a metal material, for example, aluminum (Al) or the like is deposited on a semiconductor substrate 100 by a method such as an ion beam, an electron beam, or RF sputtering as a PVD method. After the lower metal interconnection 102 is formed by etching the photoresist pattern, which is not illustrated, an interlayer insulating layer 104 is formed by depositing, for example, an HDP oxide layer on the entire upper surface of the semiconductor device.

또한, 층간 절연막(104) 상에 콘택홀을 형성하기 위한 포토레지스트 패턴에 따라 이를 건식 또는 습식 식각하여 하부 금속 배선(102)이 드러나는 콘택홀을 형성하고, 콘택홀을 갭필하기 위한 금속 물질(108), 예를 들면, 구리(Cu) 등을 증착한다. 여기에서, 금속 물질(108)을 갭필하기 전에 콘택홀 내에 장벽 금속막(barrier metal layer, 106)을 추가 형성한다. 이 때, 장벽 금속막(106)은 Ti, TiN 등으로 형성한다.In addition, according to the photoresist pattern for forming the contact hole on the interlayer insulating film 104, dry or wet etching the same to form a contact hole in which the lower metal wiring 102 is exposed, and a metal material 108 for gap-filling the contact hole. ), For example, copper (Cu) and the like. Here, a barrier metal layer 106 is further formed in the contact hole before the metal material 108 is gapfilled. At this time, the barrier metal film 106 is formed of Ti, TiN, or the like.

그리고, 도 1b에 도시한 바와 같이 층간 절연막(104)이 드러나도록 금속 물질(108)을 CMP 공정을 수행하여 평탄화하여 콘택 플러그(108a)를 형성한다.As shown in FIG. 1B, the metal material 108 is planarized by performing a CMP process to expose the interlayer insulating film 104 to form a contact plug 108a.

이러한 평탄화된 구조물에 발생하는 CMP 공정에 의해 생성된 금속 잔류물(110), 예를 들어 구리 잔류물 등을 제거하기 위해 금속 잔류물(110)에 전기적인 특성을 갖도록 도 1c에 도시한 바와 같이 O2/N2 플라즈마로 제 1 드라이 애싱을 수행한다. 여기에서, 제 1 드라이 애싱은 1차로 2 Torr - 3 Torr, 0 W, 4500 sccm - 5500 sccm의 O2, 450 sccm - 550 sccm의 N2, 0 ℃, 30 초 - 40 초의 범위 조건으로 수행하고, 바람직하게는 2.5 Torr, 0 W, 5000 sccm의 O2, 500 sccm의 N2, 0 ℃, 30 초의 조건으로 수행하며, O2와 N2의 비율은 10 : 1을 유지한다.As shown in FIG. 1C to have electrical properties in the metal residue 110 to remove metal residues 110, for example copper residues, etc. generated by the CMP process occurring in such planarized structures. First dry ashing is performed with an O 2 / N 2 plasma. Here, the first dry ashing is carried out under conditions of a range of 2 Torr-3 Torr, 0 W, 4500 sccm-5500 sccm O2, 450 sccm-5500 sccm N2, 0 ° C., 30 sec-40 sec, preferably Preferably, 2.5 Torr, 0 W, 5000 sccm O 2, 500 sccm N 2, 0 ° C., 30 seconds, and the ratio of O 2 and N 2 is maintained at 10: 1.

또한, 도 1d에 도시한 바와 같이 금속 잔류물(110), 예를 들어 구리 잔류물 등을 제거하기 위해 O2/N2 플라즈마로 제 1 드라이 애싱을 계속해서 수행한다. 여기에서, 제 1 드라이 애싱은 2차로 2 Torr - 3 Torr, 2500 W - 3500 W, 4500 sccm - 5500 sccm의 O2, 450 sccm - 550 sccm의 N2, 0 ℃, 20 초 - 30 초의 범위 조건으로 수행하고, 바람직하게는 2.5 Torr, 3000 W, 5000 sccm의 O2, 500 sccm의 N2, 0 ℃, 30 초의 조건으로 수행하며, O2와 N2의 비율은 10 : 1을 유지한다.Also, as shown in FIG. 1D, the first dry ashing is continued with an O 2 / N 2 plasma to remove metal residues 110, for example copper residues and the like. Here, the first dry ashing is carried out in the conditions of a range of 2 Torr-3 Torr, 2500 W-3500 W, 4500 sccm-5500 sccm O2, 450 sccm-550 sccm N2, 0 ° C., 20 sec-30 sec. And, preferably, 2.5 Torr, 3000 W, 5000 sccm O 2, 500 sccm N 2, 0 ° C., 30 seconds, and the ratio of O 2 and N 2 is maintained at 10: 1.

다음에, 도 1e에 도시한 바와 같이 초순수(DI water)를 이용하여 반도체 소자의 상부면을 세정하는 제 1 세정 공정을 수행한다.Next, as illustrated in FIG. 1E, a first cleaning process of cleaning the upper surface of the semiconductor device using ultrapure water (DI water) is performed.

이후에 잔류하는 물성분 및 금속 잔류물(110)을 없애기 위해 도 1f, 도 1g에 도시한 바와 같이 O2/N2 플라즈마로 5 초 - 10 초의 범위 조건, 바람직하게는 10 초 이하의 조건으로 제 1 드라이 애싱을 반복 수행한다. 여기에서, 제 1 드라이 애싱의 반복 수행 후에 초순수(DI water)를 이용한 제 1 세정 공정을 반복 수행한다.In order to remove the remaining water component and metal residue 110 thereafter, as shown in FIG. 1F and FIG. 1G, a first condition under a range of 5 seconds to 10 seconds, preferably 10 seconds or less, is performed with an O 2 / N 2 plasma. Repeat dry ashing. Here, the first cleaning process using ultrapure water (DI water) is repeatedly performed after the first dry ashing is repeatedly performed.

다음에, 도 1h에 도시한 바와 같이 금속 잔류물(110), 예를 들어 구리 잔류물 등을 포함하는 반도체 소자의 상부 전면(평탄화된 구조물)에 희생막으로서, 질화막(112, nitride)을 300 Å - 1000 Å의 두께로 증착한다.Next, as shown in FIG. 1H, a nitride film 112 is deposited on the upper surface (flattened structure) of the semiconductor device including the metal residue 110, for example, copper residue, or the like. Å-deposited to a thickness of 1000 Å.

이후에 도 1i에 도시한 바와 같이 증착된 질화막(112)을 EPD(End Point Detect)에 따라 콘택 플러그(108a)가 드러나는 지점까지 식각하는 제 2 드라이 애싱 공정을 수행한다. 여기에서, 제 2 드라이 애싱 공정은 1차로 8 mTorr - 10 mTorr, 900 W - 1100 W의 소스전원, 0 W의 바이어스전원, 70 sccm - 90 sccm의 Cl2, 5 sccm - 15 sccm의 CHF3에 따른 범위 조건으로 수행하고, 바람직하게는 9 mTorr, 1000 W의 소스전원, 0 W의 바이어스 전원, 80 sccm의 Cl2, 10 sccm의 CHF3에 따른 조건으로 수행한다.Thereafter, as illustrated in FIG. 1I, a second dry ashing process is performed to etch the deposited nitride film 112 to a point where the contact plug 108a is exposed according to an EPD (End Point Detect). Here, the second dry ashing process is primarily in the range of 8 mTorr-10 mTorr, 900 W-1100 W source power, 0 W bias power, 70 sccm-90 sccm Cl2, 5 sccm-15 sccm CHF3 It is carried out under the conditions, preferably under conditions according to 9 mTorr, source power of 1000 W, bias power of 0 W, 80 sccm Cl2, 10 sccm CHF3.

또한, 도 1j에 도시한 바와 같이 층간 절연막(104)과 콘택 플러그(108a)가 드러나도록 상술한 EPD의 45 ％ - 55 ％의 비율로 과도 식각하는 제 2 드라이 애싱 공정을 계속해서 수행한다. 여기에서, 제 2 드라이 애싱 공정은 2차로 8 mTorr - 10 mTorr, 900 W - 1100 W의 소스전원, 60 W - 80 W의 바이어스전원, 50 sccm - 70 sccm의 SF6, 5 sccm - 15 sccm의 CHF3에 따른 범위 조건으로 수행하고, 바람직하게는 9 mTorr, 1000 W의 소스전원, 70 W의 바이어스 전원, 60 sccm의 SF6, 10 sccm의 CHF3에 따른 조건으로 수행한다.In addition, as shown in FIG. 1J, the second dry ashing process of over-etching at a rate of 45% to 55% of the above-described EPD is continuously performed so that the interlayer insulating film 104 and the contact plug 108a are exposed. Here, the second dry ashing process is secondly 8 mTorr-10 mTorr, 900 W-1100 W source power, 60 W-80 W bias power, 50 sccm-70 sccm SF6, 5 sccm-15 sccm CHF3 It is carried out in a range condition according to, preferably under a condition according to 9 mTorr, source power of 1000 W, bias power of 70 W, SF6 of 60 sccm, CHF3 of 10 sccm.

본 발명에서, 희생막으로서 질화막(112)을 증착한 후에 이를 식각하는 공정을 수행하는 것은 질화막을 파장 및 금속 잔류물인 구리 잔류물의 파장의 차이를 이용하여 질화막을 식각하면서 구리 잔류물의 결합력을 감소시켜 효과적으로 구리 잔류물을 제거하기 위함이다.In the present invention, performing a process of etching the nitride film 112 as a sacrificial film and then etching the nitride film by using the difference between the wavelength of the nitride film and the wavelength of the copper residue, which is a metal residue, reduces the bonding force of the copper residue while etching the nitride film. To effectively remove copper residues.

다음에, 도 1k에 도시한 바와 같이 잔류하는 금속 잔류물(110), 예를 들어 구리 잔류물 등을 제거하기 위해 초순수(DI water)를 이용한 제 2 세정 공정을 수 행한다.Next, as shown in FIG. 1K, a second cleaning process using ultrapure water (DI water) is performed to remove residual metal residues 110, for example, copper residues.

이어서, 금속 잔류물이 제거된 층간 절연막(104)과 콘택 플러그(108a) 상부 면에 금속 물질(예를 들면, 알루미늄 등)을 증착한 후에 이를 도시 생략된 포토레지스트 패턴에 따라 식각하여 도 1l에 도시한 바와 같이 상부 금속 배선(114)을 형성한다.Subsequently, a metal material (eg, aluminum, etc.) is deposited on the upper surface of the interlayer insulating film 104 and the contact plug 108a from which the metal residues are removed, and then etched according to the photoresist pattern (not shown) to FIG. As illustrated, the upper metal wiring 114 is formed.

따라서, 반도체 제조 과정에서 구리를 이용한 콘택 플러그를 형성하기 위한 CMP 공정 후에 생성되는 금속 잔류물을 O2/N2 플라즈마로 드라이 애싱을 수행한 후에 질화막을 증착 및 식각하여 금속 잔류물을 제거할 수 있다.Therefore, the metal residue generated after the CMP process for forming the contact plug using copper in the semiconductor manufacturing process may be subjected to dry ashing using an O 2 / N 2 plasma, followed by deposition and etching of a nitride film to remove the metal residue.

이상 설명한 바와 같이 본 발명은, 금속 물질을 이용하여 콘택 플러그를 형성한 후에 이를 평탄화하고, 세정 공정을 수행한 후에 금속 배선을 형성하는 종래 방법과는 달리, 금속 물질을 이용하여 콘택 플러그를 형성하는 반도체 소자의 금속 배선을 형성하는 과정에서 층간 절연막의 식각된 부위에 금속 물질을 갭필하고 이를 평탄화하며, 평탄화된 구조물에 제 1 드라이 애싱을 수행한 후에 제 1 세정을 수행하고, 평탄화된 구조물에 희생막을 형성하며, 희생막을 제 2 드라이 애싱으로 제거한 후에 제 2 세정을 수행함으로써, 반도체 소자의 제조 과정에서 콘택 플러그로 구리를 증착한 후에 이를 평탄화할 때 생성되는 금속 잔류물을 완벽하게 제거하여 반도체 소자의 생산성 및 신뢰성을 향상시킬 수 있다.As described above, in the present invention, unlike the conventional method of forming a contact plug using a metal material and then flattening the contact plug and forming a metal wiring after performing a cleaning process, the contact plug is formed using a metal material. In the process of forming the metal wiring of the semiconductor device, the metal material is gap-filled and planarized on the etched portion of the interlayer insulating film, the first cleaning is performed after the first dry ashing on the planarized structure, and the sacrificial material is sacrificed on the planarized structure The film is formed, and after the sacrificial film is removed by the second dry ashing, the second cleaning is performed to completely remove the metal residues generated when the copper is deposited with the contact plug in the manufacturing process of the semiconductor device and then planarized. It can improve productivity and reliability.

Claims (13)

금속 물질을 이용하여 콘택 플러그를 형성하는 반도체 소자의 금속 배선을 형성하는 방법으로서,As a method of forming a metal wiring of a semiconductor device for forming a contact plug using a metal material, 층간 절연막의 식각된 부위에 금속 물질을 갭필하고 이를 평탄화하는 과정과,Gap-filling and planarizing a metal material in the etched portion of the interlayer insulating film; 평탄화된 구조물에 제 1 드라이 애싱 및 세정을 수행하는 과정과,Performing first dry ashing and cleaning on the planarized structure, 상기 평탄화된 구조물에 희생막을 형성하는 과정과,Forming a sacrificial layer on the planarized structure; 상기 희생막을 제 2 드라이 애싱으로 제거 및 세정하는 과정Removing and cleaning the sacrificial layer by second dry ashing 을 포함하는 반도체 소자의 금속 배선 형성 방법.Metal wiring forming method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제 1 드라이 애싱은, O/N2 가스의 플라즈마 분위기에서 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.And the first dry ashing is performed in a plasma atmosphere of O / N2 gas. 제 2 항에 있어서,The method of claim 2, 상기 제 1 드라이 애싱은,The first dry ashing, 전원 0 조건의 제 1 의 플라즈마 분위기에서 1차 애싱하는 과정과,Primary ashing in a first plasma atmosphere under a zero power source condition, 전원 수천 조건의 제 2 의 플라즈마 분위기에서 2차 애싱하는 과정Secondary ashing process in a second plasma atmosphere with power thousands of conditions 을 포함하는 반도체 소자의 금속 배선 형성 방법.Metal wiring forming method of a semiconductor device comprising a. 제 3 항에 있어서,The method of claim 3, wherein 상기 1차 애싱은, 0 W, 4500 sccm - 5500 sccm O2, 450 sccm - 550 sccm N2의 공정 분위기에서 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The first ashing is a metal wiring forming method of a semiconductor device, characterized in that carried out in a process atmosphere of 0 W, 4500 sccm-5500 sccm O2, 450 sccm-550 sccm N2. 제 4 항에 있어서,The method of claim 4, wherein 상기 O2와 N2 비율은, 10 : 1인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The said O2 and N2 ratio is 10: 1, The metal wiring formation method of the semiconductor element characterized by the above-mentioned. 제 3 항에 있어서,The method of claim 3, wherein 상기 2차 애싱은, 2500 W - 3500 W, 4500 sccm - 5500 sccm O2, 450 sccm - 550 sccm N2 공정 분위기에서 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The secondary ashing is a metal wiring forming method of a semiconductor device, characterized in that performed in 2500 W-3500 W, 4500 sccm-5500 sccm O2, 450 sccm-550 sccm N2 process atmosphere. 제 6 항에 있어서,The method of claim 6, 상기 O2와 N2 비율은, 10 : 1인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The said O2 and N2 ratio is 10: 1, The metal wiring formation method of the semiconductor element characterized by the above-mentioned. 제 2 항 내지 제 7 항 중 어느 한 항에 있어서,The method according to any one of claims 2 to 7, 상기 제 1 드라이 애싱은, 적어도 1회 이상 반복 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The first dry ashing is repeatedly performed at least one or more times. 제 1 항에 있어서,The method of claim 1, 상기 제 2 드라이 애싱은,The second dry ashing, Cl2/CHF3 플라즈마 분위기에서 1차 애싱하는 과정과,Primary ashing in a Cl2 / CHF3 plasma atmosphere, SF6/CHF3 플라즈마 분위기에서 2차 애싱하는 과정]Secondary Ashing in SF6 / CHF3 Plasma Atmosphere] 을 포함하는 반도체 소자의 금속 배선 형성 방법.Metal wiring forming method of a semiconductor device comprising a. 제 9 항에 있어서,The method of claim 9, 상기 1차 애싱은, 900 W - 1100 W의 소스전원, 0 W의 바이어스전원, 70 sccm - 90 sccm의 Cl2, 5 sccm - 15 sccm의 CHF 공정 분위기에서 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The primary ashing may be performed in a source power source of 900 W-1100 W, a bias power source of 0 W, Cl2 of 70 sccm-90 sccm, and CHF process atmosphere of 5 sccm-15 sccm Forming method. 제 9 항에 있어서,The method of claim 9, 상기 1차 애싱은, 콘택 플러그가 드러나는 지점까지 수행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The first ashing is a metal wire forming method of a semiconductor device, characterized in that performed to the point where the contact plug is exposed. 제 9 항에 있어서,The method of claim 9, 상기 2차 애싱은, 900 W - 1100 W의 소스전원, 60 W - 80 W의 바이어스전원, 50 sccm - 70 sccm의 SF6, 5 sccm - 15 sccm의 CHF3 공정 분위기에서 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The secondary ashing is a semiconductor device, characterized in that performed in a 900 W-1100 W source power source, 60 W-80 W bias power source, 50 sccm-70 sccm SF6, 5 sccm-15 sccm CHF3 process atmosphere Method of forming metal wiring. 제 9 항에 있어서,The method of claim 9, 상기 2차 애싱은, EPD(End Point Detect)의 45 % - 55 %의 비율에 따라 과도하게 수행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The second ashing is excessively performed according to the ratio of 45%-55% of the EPD (End Point Detect).
KR1020040114684A 2004-12-29 2004-12-29 Method for forming a metal line of semiconductor device KR100652302B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114684A KR100652302B1 (en) 2004-12-29 2004-12-29 Method for forming a metal line of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114684A KR100652302B1 (en) 2004-12-29 2004-12-29 Method for forming a metal line of semiconductor device

Publications (2)

Publication Number Publication Date
KR20060075785A KR20060075785A (en) 2006-07-04
KR100652302B1 true KR100652302B1 (en) 2006-11-30

Family

ID=37168281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114684A KR100652302B1 (en) 2004-12-29 2004-12-29 Method for forming a metal line of semiconductor device

Country Status (1)

Country Link
KR (1) KR100652302B1 (en)

Also Published As

Publication number Publication date
KR20060075785A (en) 2006-07-04

Similar Documents

Publication Publication Date Title
JP2004532519A (en) Manufacturing method of electronic structure
US7615494B2 (en) Method for fabricating semiconductor device including plug
KR100277377B1 (en) Formation method of contact/through hole
US6191025B1 (en) Method of fabricating a damascene structure for copper medullization
WO2000039845A1 (en) Method for forming contact hole
US6258709B1 (en) Formation of electrical interconnect lines by selective metal etch
KR100652302B1 (en) Method for forming a metal line of semiconductor device
US6710421B2 (en) Semiconductor devices and methods for manufacturing the same
KR100997776B1 (en) Method of manufacturing semiconductor device
KR100652306B1 (en) Method for forming a metal line of semiconductor device
KR100997780B1 (en) Method for forming mim capacitor
KR100652303B1 (en) Method for forming metal line of semiconductor device
KR100877255B1 (en) Metal line fabrication method of semiconductor device
KR100606538B1 (en) Method of fabricating metal layer of semiconductor device
KR101006503B1 (en) Method of manufacturing semiconductor device
KR100755141B1 (en) Contact flug and fabrication method of semiconductor device
KR20080061168A (en) Method of manufacturing a metal line in semiconductor device
KR100630568B1 (en) Method of fabricating the metal layer of semiconductor device
KR100399602B1 (en) Method for manufacturing metal line of semiconductor device
KR100606539B1 (en) Method of fabricating metal layer of semiconductor device
KR100618794B1 (en) Method of forming contact hole for semiconductor device
KR100528071B1 (en) Method of manufacturing metal layer of semiconductor device
JP2008060446A (en) Semiconductor device and manufacturing method therefor
KR20060030200A (en) Method of forming a metal wiring layer in a semiconductor device
KR20010027174A (en) Multilevel metal interconnections having low dielectric constant insulator and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee