KR100652064B1 - Ｂｇａ 패키지 - Google Patents

Ｂｇａ 패키지 Download PDF

Info

Publication number
KR100652064B1
KR100652064B1 KR1020000049284A KR20000049284A KR100652064B1 KR 100652064 B1 KR100652064 B1 KR 100652064B1 KR 1020000049284 A KR1020000049284 A KR 1020000049284A KR 20000049284 A KR20000049284 A KR 20000049284A KR 100652064 B1 KR100652064 B1 KR 100652064B1
Authority
KR
South Korea
Prior art keywords
circuit board
seating area
chip
semiconductor chip
package
Prior art date
Application number
KR1020000049284A
Other languages
English (en)
Other versions
KR20020016126A (ko
Inventor
김성진
손순진
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000049284A priority Critical patent/KR100652064B1/ko
Publication of KR20020016126A publication Critical patent/KR20020016126A/ko
Application granted granted Critical
Publication of KR100652064B1 publication Critical patent/KR100652064B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 BGA 패키지의 수분 릴리프 구조를 개선하여, 패키지 내의 수분의 방출이 원할하게 이루어지므로써 기계적 스트레스가 효과적으로 완화되어 BGA 패키지의 성능이 향상되도록 한 것이다.
이를 위해, 본 발명은 제1면 상에 반도체 칩(3) 안착영역이 구비되고, 상기 제1면과 반대편인 제2면 상에는 솔더볼(6)이 부착되어지는 복수개의 솔더패드가 구비되며, 상기 제1면 및 제2면을 관통하여 형성됨과 더불어 칩 안착영역의 중앙 부위로부터 그 외곽방향으로 길이(L)를 갖도록 상기 칩 안착영역 상에 대향 형성되는 슬롯 형태의 벤트홀(100)이 구비되는 회로기판(1)과; 상기 회로기판(1)의 칩 안착영역 상에 도포되는 어드헤시브(2)와; 상기 벤트홀(100)을 커버하도록 회로기판(1)의 칩 안착영역 상에 위치하며 상기 회로기판(1) 상에 어드헤시브(2)를 매개로 부착되는 반도체 칩(3)과; 상기 반도체 칩(3)과 회로기판(1)을 전기적으로 연결하는 적어도 하나 이상의 전도성 연결부재(4)와; 상기 반도체 칩(3)과 전도성 연결부재(4) 및 회로기판(1)의 제1면의 일정 부분을 봉지하는 봉지수지(5)를 포함하여서 됨을 특징으로 BGA 반도체패키지가 제공된다.
BGA 패키지, 벤트홀, 수분, 릴리프, 스트레스

Description

ＢＧＡ 패키지{Ball Grid Array package}
도 1은 본 발명에 따른 BGA 패키지 구조를 나타낸 종단면도
도 2는 도 1의 인쇄회로기판 구조를 나타낸 평면도
도 3은 도 2의 Ⅰ-Ⅰ선을 따라 절개하여 나타낸 종단면도
도 4는 도 2의 기판에 다이 어태치용 어드헤시브가 도포된 상태를 나타낸 평면도로서, 어드헤시브가 X자형 구조로 도포된 상태도
도 5는 도 2의 기판에 다이 어태치용 어드헤시브가 도포된 상태를 나타낸 평면도로서, 어드헤시브가 H자형 구조로 도포된 상태도
도 6은 도 2의 기판 구조의 다른 실시예를 나타낸 평면도
도 7은 도 6의 기판에 다이 어태치용 어드헤시브가 X자형 구조로 도포된 상태를 나타낸 평면도
도 8은 도 6의 기판에 다이 어태치용 어드헤시브가 H자형 구조로 도포된 상태를 나타낸 평면도
* 도면의 주요부분에 대한 부호의 설명 *
1:회로기판 100:벤트홀
2:어드헤시브 3:반도체 칩
4:전도성 연결부재 5:봉지수지
6:솔더볼
본 발명은 BGA 패키지에 관한 것으로서, 더욱 상세하게는 수분의 방출이 원할하게 이루어져 기계적 스트레스를 효과적으로 완화시킬 수 있는 BGA 패키지를 제공하기 위한 것이다.
일반적으로, OMPAC, OMPCC, OMPGA등의 플라스틱 볼 그리드 어레이(PBGA: Plastic Ball Grid Array) 패키지 또는 상기한 패키지들에 상당하는 글랍 탑 프린티드 서키트 보드 패키지(Glop top printed circuit board package)는 수분의 영향을 받기가 쉽다.
이러한 집적 회로 패키지들은 열을 받게 될 경우, 다이와 기판의 계면을 분리시키고, 급기야 "팝코닝(Popcorning)" 현상을 야기하게 된다.
특히, 이러한 문제는 솔더 리플로우 온도에 패키지가 노출됨에 따라 열적·기계적 응력을 받게 되는 인쇄회로기판(이하, "회로기판" 이라 한다)을 사용하는 표면 실장형 패키지에서 보다 두드러지게 나타난다.
통상적으로, 이러한 집적 회로 패키지들에 대해서는 패키지 내부에 흡수된 수분이 제거되도록 하기 위하여 솔더 어셈블리에 앞서 베이킹을 행하게 된다.
여기서, 수분은 대게 몰디드 플라스틱 레진 엔캡슐런트, 회로기판, 상기 기판에 다이를 어태치하는데 사용되는 어드헤시브를 통해 패키지 내부로 스며들게 되 며, 상기에서 다이 어태치 어드헤시브는 통상 흡습성(吸濕性)의 물질로 이루어진다.
한편, 상기 다이 어태치 어드헤시브가 수분을 흡수한 후에 패키지가 솔더 리플로우 온도에 노출되면, 수분은 급속히 기체로 변환되어 급격히 팽창된다.
이러한 팽창은 다이를 기판으로부터 분리시키고, 더 나아가 "팝콘(popcorn)" 효과를 야기하게 된다.
미국 특허번호 No.5,721,450호에는, 상기한 팝콘 효과를 방지하기 위한 기술이 개시되어 있다.
즉, 상기 미국 특허번호 No.5,721,450호에는 상하면을 갖는 반도체 칩과, 상기 반도체 칩을 수용하기 위한 기판과, 상기 기판에 반도체 칩을 장착할 수 있도록 기판에 부착되는 어드헤시브 필름이 구비된 패키지가 개시되어 있다.
이 때, 상기 기판은 반도체 칩 하부 영역에 하나 또는 복수개의 홀(hole)이 어드헤시브 필름과 같은 방해물로부터 자유로운 상태를 이루도록 형성된다.
그리고, 상기 반도체 칩 상면의 실링을 위해 몰디드 엔캡슐런트 또는 글롭 탑이 반도체 칩 및 기판 위로 형성된다.
그러나, 상기한 미국 특허번호 No.5,721,450호에 기재된 기술에 있어서는 회로기판 정중앙에 형성되는 수분 방출을 위한 홀(hole)은 그 형태가 원형이고 직경이 0.4∼0.6㎜ 정도로 디자인되어 있어 수분 방출 능력이 약하며, 상기 반도체 칩으로부터 발생하는 기계적인 스트레스를 효율적으로 완화시켜 주지 못하는 단점이 있었다.
특히, 최근에는 신뢰성 테스트 항목 중의 하나인 MRT(Moisture Resistence Test: 이하, "MRT"라고 한다)시 더욱 더 엄격한 조건의 통과가 요구되는 추세이나, 기존의 반도체 패키지는 높은 온도의 MRT 조건에서 쉽게 "팝코닝(Popcorning)" 현상이 발생하게 되는 단점이 있어 이에 대한 신뢰성이 높은 패키지가 요구되는 실정이다.
한편, 상기한 미국 특허번호 No.5,721,450호에 기재된 패키지는 수분 방출을 위한 홀이 회로기판 중앙에 형성되므로 인해 회로기판 중앙부에서는 솔더볼 부착 영역을 제대로 확보할 수 없어 다핀화를 어렵게 하는 단점이 있었다.
뿐만 아니라, 다이 어태치 공정 진행시, 기존의 장비로는 에폭시가 칩 안착영역 상에 엑스(X)형 또는 에이치(H)형의 패턴을 이루도록 도포되는데, 종래 패키지는 수분 방출용 홀은 회로기판 중앙에 위치하므로 인해 기존 장비에 의한 에폭시 도포시에는 상기 수분 방출용 홀이 에폭시에 의한 침범 당하는 현상을 회피할 수 없는 구조적인 한계가 있었다.
특히, 라지 사이즈 다이(large size die)인 경우에는, 다이와 기판의 계면을 분리 현상이 심화되는 문제점이 있었다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, BGA 패키지의 수분 릴리프(relief) 구조 개선을 통해 수분의 방출이 원할하게 이루어지도록 하므로써, 기계적 스트레스를 효과적으로 완화시킬 수 있도록 하여 BGA 패키지의 성능이 향상되도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 제1형태에 따르면, 제1면 상에 칩 안착영역이 구비되고, 상기 제1면과 반대편인 제2면 상에는 솔더볼이 부착되어지는 복수개의 솔더패드가 구비되며, 상기 제1면 및 제2면을 관통하여 형성됨과 더불어 칩 안착영역의 중앙 부위로부터 그 외곽방향으로 장축이 위치하도록 상기 칩 안착영역 상에 방사상으로 대향 형성되는 슬롯 형태의 벤트홀들이 구비되는 회로기판과; 상기 회로기판의 칩 안착영역 상에 상기 벤트홀들이 어드헤시브의 침범으로부터 자유롭도록 X자 형태로 도포되는 어드헤시브와; 상기 벤트홀을 커버하도록 회로기판의 칩 안착영역 상에 위치하며 상기 회로기판 상에 어드헤시브를 매개로 부착되는 반도체 칩과; 상기 반도체 칩과 회로기판을 전기적으로 연결하도록 상기 기판의 중심부 및 외곽에 다수개 형성되는 전도성 연결부재와; 상기 반도체 칩과, 전도성 연결부재와 회로기판의 제1면의 일정 부분을 봉지하는 봉지수지;를 포함하여 구성됨을 특징으로 하는 BGA 반도체 패키지가 제공된다.
한편, 상기한 목적을 달성하기 위한 본 발명의 제2형태에 따르면, 제1면 상에 칩 안착영역이 구비되고, 상기 제1면과 반대편인 제2면 상에는 솔더볼이 부착되어지는 복수개의 솔더패드가 구비되며, 상기 제1면 및 제2면을 관통하여 형성됨과 더불어 칩 안착영역의 중앙 부위로부터 그 외곽방향으로 장축이 위치하도록 상기 칩 안착영역 상에 방사상으로 대향 형성되는 슬롯 형태의 벤트홀들이 구비되는 회로기판과; 상기 회로기판의 칩 안착영역 상에 상기 벤트홀들이 어드헤시브의 침범으로부터 자유롭도록 H자 형태로 도포되는 어드헤시브와; 상기 벤트홀을 커버하도록 회로기판의 칩 안착영역 상에 위치하며 상기 회로기판 상에 어드헤시브를 매개로 부착되는 반도체 칩과; 상기 반도체 칩과 회로기판을 전기적으로 연결하도록 상기 기판의 중심부 및 외곽에 다수개 형성되는 전도성 연결부재와; 상기 반도체 칩과, 전도성 연결부재와 회로기판의 제1면의 일정 부분을 봉지하는 봉지수지;를 포함하여 구성됨을 특징으로 하는 BGA 반도체 패키지가 제공된다.
이하, 본 발명의 실시예를 첨부도면 도 1 내지 도 8을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 BGA 패키지 구조를 나타낸 종단면도이고, 도 2는 도 1의 인쇄회로기판 구조를 나타낸 평면도이며, 도 3는 도 2의 Ⅰ-Ⅰ선을 따라 절개하여 나타낸 종단면도이다.
그리고, 도 4는 도 2의 기판에 다이 어태치용 어드헤시브가 도포된 상태를 나타낸 평면도로서, 어드헤시브가 X자형 구조로 도포된 상태도이다.
한편, 도 5는 도 2의 기판에 다이 어태치용 어드헤시브가 도포된 상태를 나타낸 평면도로서, 어드헤시브가 H자형 구조로 도포된 상태도이다.
본 발명의 BGA 패키지는, 회로기판(1)의 제1면 상에 칩 안착영역이 구비되고, 상기 제1면의 반대편 면인 제2면 상에는 솔더볼(6)이 부착되어지는 복수개의 솔더패드(도시는 생략함)가 구비된다.
그리고, 상기 회로기판(1)상의 칩 안착영역에는 상기 회로기판(1)의 제1면 및 제2면을 관통하여 형성되는 슬롯 형태의 벤트홀(100)이 서로 대향하도록 배치된다.
즉, 상기 슬롯 형태의 벤트홀(100)은 동일 축선상에 위치하며 칩 안착영역의 중앙 부위로부터 그 외곽방향으로 향하여 소정의 길이(L)를 갖도록 형성된다.
여기서, 슬롯은 중앙 부위로부터 형성되기는 하되, 중심부 일정 영역을 벗어난 지점부터 형성된다.
이 때, 상기 벤트홀(100)은 볼 그리드(ball grid)를 감안하여 솔더볼 부착 영역을 회피하도록 형성되며, 상기 회로기판(1) 상의 벤트홀(100) 내측면에는 Au가 플레이팅(plating)된다.
또한, 상기 회로기판(1)의 칩 안착영역 상에는 어드헤시브(2)가 상기 벤트홀(100)을 간섭하지 않도록 도포된다.
이 때, 상기 어드헤시브(2)로서는 기존의 다이 어태치용 에폭시(epoxy)가 적용되며, 상기 벤트홀(100)이 어드헤시브(2)의 침범으로부터 자유롭도록 X자 형태로 도포되거나, H자 형태로 도포됨이 바람직하다.
한편, 상기 회로기판(1)의 칩 안착영역 상에는 상기 어드헤시브(2)를 매개로 반도체 칩(3)이 부착되며, 이 때 상기 반도체 칩(3)은 벤트홀(100)을 커버하도록 위치하게 된다.
그리고, 상기 반도체 칩(3)과 회로기판(1)은 적어도 하나 이상의 전도성 연결부재(4)인 와이어에 의해 전기적으로 연결되며, 상기 반도체 칩(3)과 와이어와 회로기판(1)의 제1면의 일정 부분은 봉지수지(5)에 의해 봉지된다.
이와 같이 구성된 본 발명의 작용은 다음과 같다.
본 발명의 BGA 패키지는 회로기판(1)의 반도체 칩(3) 안착영역 중앙 부위로부터 외곽 방향으로 장축이 위치하는 슬롯 형태의 벤트홀(100)이 구비되므로 인해, 고온 조건에서의 수분 팽창에 기인한 패키지의 기계적인 스트레스를 효율적으로 이완시켜 "팝코닝(Popcorning)" 현상의 발생 가능성을 현저히 낮추어 주게 된다.
즉, 본 발명에서는 회로기판(1) 상에 형성되는 벤트홀(100)이 슬롯 형태여서 홀의 전체 면적이 단순한 원형이던 종래에 비해 상대적으로 넓어지게 된다.
이에 따라, 본 발명의 BGA 패키지는 고온의 조건에서 패키지 내부에 함유된 수분이 팽창시 상기 벤트홀(100)을 통해 보다 효과적으로 외부로 방출되므로써 패키지가 받는 기계적 스트레스를 충분히 완화시킬 수 있게 된다.
통상 흡성성의 물질로 된 다이 어드헤시브(2)가 수분을 흡수한 후에 패키지가 솔더 리플로우 온도에 노출되면, 수분은 급속히 기체로 변환되어 급격히 팽창되는 데, 본 발명의 BGA 패키지는 기체로 변환된 수분이 넓은 면적의 벤트홀(100)을 통해 보다 신속히 방출되어 기계적 스트레스가 완화되며, 이러한 기계적 스트레스의 완화는 패키지의 신뢰성을 높이게 된다.
따라서, 본 발명의 BGA 패키지는 점점 엄격한 조건의 MRT 통과를 요구하는 반도체 업계의 요구를 수용할 수 있게 된다.
한편, 상기에서 벤트홀(100)은 볼 그리드(ball grid)를 감안하여 솔더볼 부착 영역을 회피하도록 형성되므로써, 다핀화 추세에 역행하지 않는 설계를 가능케한다.
또한, 본 발명의 BGA 패키지는 회로기판(1)의 칩 안착영역 상에 어드헤시브(2)를 도포할 때, 칩 안착영역 중앙에 벤트홀이 위치하지 않으므로 값이 싼 에폭시를 X자 형태나 H자 형태로 도포하는 기존의 다이 어태치용 장비를 사용할 수 있게 되어, 어드헤시브 재료의 변경 및 도포 장비 교체에 따른 추가 비용 발생 문제를 해소할 수 있게 된다.
도 8은 도 3의 기판 구조의 다른 실시예를 나타낸 평면도로서, 회로기판(1)의 칩 안착영역에 형성되는 소정 길이(L)의 벤트홀(100)이 방사상(放射狀)으로 형성된 경우이다.
이 때, 상기 벤트홀(100)은 볼 그리드(ball grid)를 감안하여 솔더볼 부착 영역을 회피하게 됨은 물론이다.
이 경우는 전술한 실시예에 비해 벤트홀(100)의 전체적인 면적이 증대되므로, 고온 조건에서 수분이 보다 더 효과적으로 외부로 방출될 수 있으며, 이에 따라 수분 팽창에 기인하는 패키지의 기계적인 스트레스를 효과적으로 이완시켜 계면분리 현상 및 팝코닝 현상을 최소화할 수 있게 된다.
특히, 본 발명의 벤트홀 구조는 라지 사이즈 다이(large size die)에 적용될 경우에 있어서는 더욱 더 효과적으로 패키지의 기계적인 스트레스를 효과적으로 이완시켜 계면 분리 및 팝코닝 현상을 방지하는 효과가 높게 나타난다.
그리고, 이와 같이 전술한 실시예에 비해 벤트홀(100)의 전체적인 면적이 확장되어 칩 안착영역 내에서의 벤트홀(100) 면적비가 커지더라도, 도 7 및 도 9에 나타낸 바와 같이 다이 어태치용 에폭시를 X자 형태나 H자 형태로 도포할 경우 벤트홀(100)이 에폭시로부터 침범당하지 않고 자유롭도록 할 수 있음은 물론이다.
한편, 전술한 각 실시예의 BGA 패키지는 회로기판(1) 중앙부에 솔더볼(6)을 부착할 수 있는 영역을 확보할 수 있게 된다.
이상에서와 같이, 본 발명은 BGA 패키지의 수분 릴리프 구조를 개선한 것으로서, 본 발명의 BGA 패키지는 외곽에 구비되는 슬롯 형태의 벤트홀로 인해 상대적으로 넓은 면적의 개구부를 통해 패키지 내의 수분 방출이 보다 효과적으로 이루어지게 된다.
따라서, 높은 온도의 MRT(Moisture Resistence Test)조건에서 쉽게 "팝코닝(Popcorning)" 현상이 발생하던 문제점을 해소하여 보다 신뢰성이 높은 패키지를 제공할 수 있게 된다. 즉, 반도체 칩의 중앙 부위로부터 패키지 외곽 방향으로 벤트홀의 장축이 위치하여 칩으로부터 발생되는 기계적인 스트레스의 효과적 이완이 가능하게 되어 패키지의 성능 및 신뢰성 향상을 기할 수 있게 된다.
특히, 본 발명의 벤트홀 구조가 적용됨에 따라 계면 분리 현상 및 팝코닝 현상이 보다 쉽게 발생하는 라지 사이즈 다이(large size die)에서의 계면 분리 및 팝코닝 현상도 효과적으로 방지할 수 있게 된다.
또한, 본 발명의 BGA 패키지는 상기한 수분 방출을 용이하게 하면서도, 기존 장비에 의한 다이 어태치 진행시에도 에폭시에 의한 벤트홀의 침범이 일어나지 않아 재료 변경 및 장비 교체에 따른 비용 부담을 해소할 수 있는 효과를 가져오게 된다. 즉, 기존의 다이 어태치 재료(die attach material) 및 공정을 그대로 사용할 수 있는 효과가 있다.

Claims (5)

  1. 제1면 상에 칩 안착영역이 구비되고, 상기 제1면과 반대편인 제2면 상에는 솔더볼이 부착되어지는 복수개의 솔더패드가 구비되며, 상기 제1면 및 제2면을 관통하여 형성됨과 더불어 칩 안착영역의 중앙 부위로부터 그 외곽방향으로 장축이 위치하도록 상기 칩 안착영역 상에 방사상으로 대향 형성되는 슬롯 형태의 벤트홀들이 구비되는 회로기판과;
    상기 회로기판의 칩 안착영역 상에 상기 벤트홀들이 어드헤시브의 침범으로부터 자유롭도록 X자 형태로 도포되는 어드헤시브와;
    상기 벤트홀을 커버하도록 회로기판의 칩 안착영역 상에 위치하며 상기 회로기판 상에 어드헤시브를 매개로 부착되는 반도체 칩과;
    상기 반도체 칩과 회로기판을 전기적으로 연결하도록 상기 기판의 중심부 및 외곽에 다수개 구비되는 전도성 연결부재와;
    상기 반도체 칩과, 전도성 연결부재와 회로기판의 제1면의 일정 부분을 봉지하는 봉지수지;를 포함하여 구성됨을 특징으로 하는 BGA 반도체 패키지.
  2. 삭제
  3. 삭제
  4. 제1면 상에 칩 안착영역이 구비되고, 상기 제1면과 반대편인 제2면 상에는 솔더볼이 부착되어지는 복수개의 솔더패드가 구비되며, 상기 제1면 및 제2면을 관통하여 형성됨과 더불어 칩 안착영역의 중앙 부위로부터 그 외곽방향으로 장축이 위치하도록 상기 칩 안착영역 상에 방사상으로 대향 형성되는 슬롯 형태의 벤트홀들이 구비되는 회로기판과;
    상기 회로기판의 칩 안착영역 상에 상기 벤트홀들이 어드헤시브의 침범으로부터 자유롭도록 H자 형태로 도포되는 어드헤시브와;
    상기 벤트홀을 커버하도록 회로기판의 칩 안착영역 상에 위치하며 상기 회로기판 상에 어드헤시브를 매개로 부착되는 반도체 칩과;
    상기 반도체 칩과 회로기판을 전기적으로 연결하도록 상기 기판의 중심부 및 외곽에 다수개 구비되는 전도성 연결부재와;
    상기 반도체 칩과, 전도성 연결부재와 회로기판의 제1면의 일정 부분을 봉지하는 봉지수지;를 포함하여 구성됨을 특징으로 하는 BGA 반도체 패키지.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 회로기판 상에 형성되는 벤트홀 내측면에 Au가 플레이팅됨을 특징으로 하는 BGA 반도체 패키지.
KR1020000049284A 2000-08-24 2000-08-24 Ｂｇａ 패키지 KR100652064B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000049284A KR100652064B1 (ko) 2000-08-24 2000-08-24 Ｂｇａ 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000049284A KR100652064B1 (ko) 2000-08-24 2000-08-24 Ｂｇａ 패키지

Publications (2)

Publication Number Publication Date
KR20020016126A KR20020016126A (ko) 2002-03-04
KR100652064B1 true KR100652064B1 (ko) 2006-11-30

Family

ID=19684947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000049284A KR100652064B1 (ko) 2000-08-24 2000-08-24 Ｂｇａ 패키지

Country Status (1)

Country Link
KR (1) KR100652064B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397020B2 (en) 2013-08-14 2016-07-19 Samsung Electronics Co., Ltd. Semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397020B2 (en) 2013-08-14 2016-07-19 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
KR20020016126A (ko) 2002-03-04

Similar Documents

Publication Publication Date Title
US6693349B2 (en) Semiconductor chip package having a leadframe with a footprint of about the same size as the chip
KR0152700B1 (ko) 고방습 가능한 반도체 장치와 그 제조방법
US6433420B1 (en) Semiconductor package with heat sink having air vent
KR100386061B1 (ko) 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US7378731B2 (en) Heat spreader and package structure utilizing the same
US20030173666A1 (en) Semiconductor device
US20020119595A1 (en) Semiconductor package using tape circuit board with a groove for preventing encapsulant from overflowing and manufacturing method thereof
KR920008250B1 (ko) 수지밀봉형 반도체장치
KR100652064B1 (ko) Ｂｇａ 패키지
US7229857B2 (en) Method for producing a protection for chip edges and system for the protection of chip edges
US9761435B1 (en) Flip chip cavity package
KR0127034B1 (ko) 반도체 패키지 및 그 제조방법
KR100532863B1 (ko) 탄성 중합체를 사용하는 반도체 패키지
JPH01220465A (ja) 半導体装置
KR0173930B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR0182071B1 (ko) Bga 반도체 패키지의 습기침투 방지구조
KR200148625Y1 (ko) 피비지에이 반도체 패키지_
KR0169821B1 (ko) 반도체 칩 패키지
KR100426498B1 (ko) 반도체패키지의그구조
JPH03154344A (ja) 樹脂封止型半導体素子
KR100370479B1 (ko) 반도체 패키지의 리드 프레임
KR19980025552A (ko) 저응력 반도체 칩 패키지
KR970008532A (ko) 반도체 패키지 및 그 제조방법
JPH01206652A (ja) 半導体装置
JPH04260342A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050825

Effective date: 20060908

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee