KR0169821B1 - 반도체 칩 패키지 - Google Patents

반도체 칩 패키지 Download PDF

Info

Publication number
KR0169821B1
KR0169821B1 KR1019950025678A KR19950025678A KR0169821B1 KR 0169821 B1 KR0169821 B1 KR 0169821B1 KR 1019950025678 A KR1019950025678 A KR 1019950025678A KR 19950025678 A KR19950025678 A KR 19950025678A KR 0169821 B1 KR0169821 B1 KR 0169821B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip package
package
die pad
metal plate
Prior art date
Application number
KR1019950025678A
Other languages
English (en)
Other versions
KR970013281A (ko
Inventor
백중현
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950025678A priority Critical patent/KR0169821B1/ko
Publication of KR970013281A publication Critical patent/KR970013281A/ko
Application granted granted Critical
Publication of KR0169821B1 publication Critical patent/KR0169821B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 칩 패키지에 관한 것으로서, 복수의 본딩패드를 갖는 반도체 칩과, 반도체 칩이 실장되는 다이패드와, 본딩패드들에 대응하여 전기적으로 연결된 내부리드들과, 내부리드들과 일체형으로 형성되어 외부 단자들과 접속을 하기 위한 외부리드들과, 반도체 칩과 다이패드와 내부리드들을 봉지하는 패키지 몸체를 포함하는 반도체 칩 패키지에 있어서, 다이패드를 중심으로 상부와 하부 중 적어도 어느 하나의 패키지 몸체 영역에 다이패드와 이격되도록 하여 내부리드에 적어도 하나 이상의 홈이 형성된 금속판이 부착되어 있으며, 홈에 흡습성 폴리이미드 테이프가 부착된 것을 특징으로 한다. 이에 따르면, 에폭시계 성형수지와 반도체 칩 패키지 내부소자와의 접착계면에 미치는 열응력을 완화시켜 줌과 동시에 계면박리 및 초기 균열을 줄일 수 있으며 패키지 내부 특히 다이패드 밑면 부위로 수분이 침투하는 경로를 차단하여 패키지 크랙을 방지할 수 있다.

Description

반도체 칩 패키지
제1도는 종래 기술의 일 실시예에 따른 반도체 칩 패키지의 구조를 나타낸 단면도.
제2도는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 구조를 나타낸 단면도.
제3도는 제2도의 반도체 칩 패키지 일부를 절개한 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 칩 12 : 접착제
14 : 다이패드 15 : 리이드프레임
16 : 리드 16A : 내부리드
16B : 외부리드 18 : 본딩와이어
20 : 패키지 몸체 22 : 제1성형층
24 : 제2성형층 30 : 금속판
32 : 홈 34 : 폴리이미드 테이프
36 : 관통구멍 38 : 비전도성 접착제
본 발명은 반도체 칩 패키지에 관한 것으로, 더욱 상세하게는 반도체 칩이 실장된 다이패드의 상부와 하부 중 적어도 하나의 패키지 몸체 영역에 금속판이 형성되어 있으며, 그 금속판에 흡습성 폴리이미드 테이프를 갖는 반도체 칩 패키지에 관한 것이다.
최근의 반도체 산업에 있어서, 반도체 소자를 외부 환경으로부터 보호하고 외부 단자와의 용이한 연결 및 반도체 소자의 동작에 대한 신뢰성을 확보하기 위하여 에폭시계 성형 수지(EMC: Epoxy Molding Compound)를 사용하여 봉지된 플라스틱 패키지가 주로 사용되고 있다.
일반적인 플라스틱 패키지는 사각형상의 다이패드 상에 반도체 칩이 실장되고, 다이패드의 주변에 소정의 간격으로 이격되어 있으며, 일정 간격으로 배열되어 있는 리드들의 일측과 반도체 칩의 상면에 형성되어 있는 본딩패드들이 와이어로 연결되며, 다이패드, 반도체 칩, 본딩와이어, 내부리드들은 에폭시계 성형 수지로 봉지되며(성형된 에폭시계 성형 수지 부분은 이하 패키지 몸체라고 함), 패키지 몸체의 외부로 돌출되어 있는 외부 리드들이 실장에 적합한 형상으로 절곡됨으로써 완성된다.
그리고 나서, 이렇게 완성된 반도체 칩 패키지는 신뢰성을 확보하기 위하여 열적 검사 공정(Temperature Cycling; -65℃∼150℃; 이하 T/C공정이라고 함)과 소우크(soak)공정 및 적외선 리플로우(IR Reflow) 공정 등과 같은 신뢰성 테스트 공정을 거치게 된다.
그러나, 패키지 몸체가 형성되는 성형 공정은 약 175℃에서 이루어지며, 성형이 끝난 반도체 칩 패키지는 다시 상온 상태(25℃)로 냉각되는데, 이때 온도변화에 따라 반도체 칩 패키지를 구성하는 각 구성요소들간의 열팽창의 차이는 반도체 칩 패키지의 휨을 발생시키고, 더불어 반도체 칩 패키지는 잔류 열응력을 내포하게 된다. 그리고, T/C공정이 진행될 때 에폭시 성형 수지의 각 계면에서는 재료간의 열팽창 차이에 의한 계면 박리가 발생한다.
더욱이, 소우크 공정(85℃, 85%)에 의해 반도체 칩 패키지는 강제적으로 수분을 흡수하게 되며, 고온(약 240℃)의 적외선 리플로우 공정에서 반도체 칩 패키지 내에 존재하는 수분은 수증기압을 발생시킴으로써 전형적인 팝콘 크랙(Pop-corn Crack)을 유발시키게 된다.
그러므로, 신뢰성 테스트의 진행에 따른 반도체 칩 패키지 내의 잔류 응력에 의한 크랙의 발생을 최소화하기 위한 여러 가지 방안들이 소개되었다.
그 중 한 방안이 가와하라 외 2명의 미합중국 특허 제4,788,583호에 개시되어 있는 바와 같이, 반도체 칩 패키지의 성형층을 이중 구조를 갖게 하는 것이다.
이와 같이 구성되는 반도체 칩 패키지를 제1도를 참조하여 살펴보면 다음과 같다.
제1도를 참조하면, 반도체 칩(10)과 그 반도체 칩(10)이 실장된 리이드프레임(15)의 대부분과 그 반도체 칩(10)과 리이드프레임(15) 부분을 연결시키는 본딩와이어(도시 안됨)들은 에폭시계 성형 수지로 형성된 제1성형층(22)에 의해 봉지된다. 제1성형층(22)이 형성된 후 다시 재성형이 이루어져서 제2성형층(24)이 형성된다. 여기서 반도체 칩 패키지는 이중의 성형층(22, 24) 구조를 이루게 되며, 그 이중의 성형층 구조는 반도체 칩 패키지 내부로의 수분 침투를 방지한다.
그러나, 이중 성형작업시 성형층간의 경계면에서는 보이드(void)가 발생되어 두 층간의 접착력은 약화되고 증가된 성형작업으로 인한 불완전한 충전은 성형불량을 발생시킬 수 있다.
반도체 칩 패키지 내의 잔류 응력에 의한 크랙의 발생을 최소화하기 위한 또 다른 방안으로서, 플라스틱 패키지에 관통구멍을 갖게 하는 방안이다. 그 구조를 설명하면 다음과 같다.
다이패드 하부면에서 수증기압에 의해 발생하는 패키지 크랙을 없애기 위하여 다이패드 하부에 관통구멍을 두어 수분의 침투를 허용하는 구조이다. 그러나, 이 구조는 관통구멍의 직경을 정확하게 통제해야 하며 수분에 대응한 신뢰성을 확보해야 하는 문제점이 있다.
따라서 본 발명의 목적은 반도체 칩 패키지의 내부 소자간의 접착계면에 미치는 열응력을 완화시켜 줌과 동시에 잔류하는 수분을 분산시킴으로서 수증기압에 의한 기계적 응력을 부산시켜 반도체 칩 패키지의 신뢰성을 향상시킬 수 있는 반도체 칩 패키지를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 칩 패키지는 복수의 본딩 패드를 갖는 반도체 칩과, 반도체 칩이 실장되는 다이패드와, 본딩패드들에 대응하여 전기적으로 연결된 내부리드들과, 내부리드들과 일체형으로 형성되어 외부 단자들과 접속을 하기 위한 외부리드들과 반도체 칩과 다이패드와 내부리드들을 봉지하는 패키지 몸체를 포함하는 반도체 칩 패키지에 있어서, 다이패드를 중심으로 상부와 하부 중 적어도 어느 하나의 패키지 몸체 영역에 다이패드와 이격되도록 하여 내부리드에 적어도 하나 이상의 홈이 형성된 금속판이 부착되어 있으며, 홈에 흡습성 폴리이미드 테이프가 부착된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제2도는 본 발명의 일 실시예에 따른 반도체 칩 패키지의 구조를 나타낸 단면도이다.
제3도는 제2도의 반도체 칩 패키지 일부를 절개한 단면도이다.
제2도를 참조하면, 사각형상의 다이패드(14) 상에 반도체 칩(10)이 접착제(12)로 실장되어 있으며, 다이패드(14)의 양측으로 소정의 간격으로 리이드(16)들이 배치되어 있고, 리이드(16)들의 일측이 반도체 칩(10)의 본딩패드(도시 안됨)들과 본딩와이어(18)로 연결되어 있다. 또한 반도체 칩(10)과 다이패드(14) 및 본딩와이어(18)와 내부리이드(16A) 등을 감싸 보호하는 에폭시계 성형 수지로 된 패키지 몸체(20)가 수지 봉지 방법으로 형성되어 있다. 이때, 다이패드(14) 하부의 에폭시계 성형 수지 영역에는 금속판(30)이 위치하고 있다. 그 금속판(30)은 가장자리 부분에서 둔각을 이루도록 굴곡되어져 있고 말단부가 내부리이드(16A)의 하부면에 비전도성 접착제(38)로 부착되어 있다.
제3도를 참조하여 제2도의 금속판(30)에 대하여 좀 더 상세히 설명하면 다음과 같다. 다이패드(제2도의 14)를 하방향으로 수직 투영하여 금속판 하부면에 투영된 다이패드 면을 다이패드 하방향 수직투영면(도면의 이점쇄선 부분의 내측부분; 이하 생략)이라 할 때, 그 다이패드 하방향 수직투영면의 내측에는 4개의 홈(32)이 형성되어져 있으며, 그 다이패드 하방향 수직투영면의 외측에는 금속판(30)을 관통하여 6개의 관통구멍(36)이 형성되어 있다. 그리고, 관통구멍(36)은 다이패드 하방향 수직투영면을 중심으로 대칭성을 가지도록 형성되어 있고, 홈은 다이패드 하방향 수지투영면의 중심을 기준으로 대칭성을 가지도록 형성되어 있다. 또한 그 홈의 저면에 흡습성을 갖는 폴리이미드 테이프(34)가 부착되어 있다.
본 발명에 따른 반도체 칩 패키지의 작용을 설명하면 다음과 같다.
T/C 공정이 진행될 때 온도차에 의하여 각 재료간에는 열팽창계수의 차이가 발생하는데, 이때 에폭시계 성형수지와 패키지 내부와의 접착계면에 미치는 열응력을 금속판이 완화시켜 주어 계면박리 및 초기균열을 사전에 줄일 수 있다. 상세하게 설명하면 다음과 같다.
외부리이드와 에폭시계 성형수지의 틈 사이로 침투한 수분은 금속판을 따라 금속판의 하부면에 잔류하게 된다. 이렇게 잔류된 수분은 일정한 형태로 굴곡되어진 홈 부위로 집중되고, 그 홈에 부착된 흡수성의 폴리이미드 테이프가 그 수분을 흡수한다. 따라서, 패키지 내부의 계면 부위에 수분이 집중되지 않는다.
또한, 관통구멍은 성형공정에서 성형수지의 출입이 가능하여 균일한 성형층을 이룰 수 있으며, 성형이 끝난 후 금속판과 패키지 몸체와의 결합력을 증가시켜 준다. 더욱이 관통구멍이 이루는 대칭성 구조는 결합력의 고른 분포를 가져와 어느 한 쪽으로 힘이 집중되는 것을 막는다.
본 발명에 의한 반도체 칩 패키지는 제2도에서와 같이 금속판이 리이드프레임 하부에 형성된 것에 제한되지 않고 리이드 프레임 상부 또는 하부 중 적어도 어느 하나에 형성될 수 있다. 또한, 제2도 및 제3도에서와 같이 홈과 관통구멍이 각각 4개, 6개 형성되어 있는 것에 한정되지 않고 적어도 하나 이상인 것을 포함하며, 그 홈과 관통구멍의 형상과 크기가 일정한 크기의 원형 및 사각형으로 형성되어 있지만 그에 제한되지 않는다.
한편, 금속판은 프레스 가공에 의하여 쉽게 굴곡을 만들 수 있으며, 금속판과 에폭시계 성형수지와의 접착력을 증대시킴으로써 열응력에 대한 저항을 향상시켜 주기 위하여 일정한 형태로 형성된 관통구멍은 프레스 절단 작업으로 쉽게 만들 수 있다.
이상과 같이 본 발명에 따른 반도체 칩 패키지 구조에 따르면, 에폭시계 성형수지와 반도체 칩 패키지 내부소자와의 접착계면에 미치는 열응력을 완화시켜 줌과 동시에 계면박리 및 초기 균열을 사전에 줄일 수 있으며 패키지 내부 특히 다이패드 밑면 부위로 수분이 침투하는 경로를 차단하여 패키지 크랙을 방지할 수 있는 이점(利點)이 있다.

Claims (14)

  1. 복수의 본딩패드를 갖는 반도체 칩과, 상기 반도체 칩이 실장되는 다이패드와 상기 본딩패드들에 대응하여 전기적으로 연결된 내부리드들과, 상기 내부리드들과 일체형으로 형성되어 외부 단자들과 접속을 하기 위한 외부리드들과, 상기 반도체 칩과 다이패드와 내부 리드들을 봉지하는 패키지 몸체를 포함하는 패키지에 있어서, 상기 다이패드를 중심으로 상부와 하부 중 적어도 어느 하나의 패키지 몸체 영역에 상기 다이패드와 이격되도록 하여 상기 내부리드에 적어도 하나 이상의 홈이 형성된 금속판이 부착되어 있으며, 상기 홈에 흡습성 폴리이미드 테이프가 부착된 것을 특징으로 하는 반도체 칩 패키지.
  2. 제1항에 있어서, 상기 금속판에 형성된 홈이 동일한 형상인 것을 특징으로 하는 반도체 칩 패키지.
  3. 제1항에 있어서, 상기 홈이 짝수개인 것을 특징으로 하는 반도체 칩 패키지.
  4. 제3항에 있어서, 상기 짝수개의 홈이 서로 대칭성을 갖는 것을 특징으로 하는 반도체 칩 패키지.
  5. 제1항에 있어서, 상기 흡습성 폴리이미드 테이프가 상기 금속판의 홈 저면에 부착된 것을 특징으로 하는 반도체 칩 패키지.
  6. 제1항에 있어서, 상기 금속판이 소정의 영역에서 굴곡되어 내부 리이드들과 결합되어 있는 것을 특징으로 하는 반도체 칩 패키지.
  7. 제1항에 있어서, 상기 흡습성 폴리이미드 테이프가 비전도성 접착필름인 것을 특징으로 하는 반도체 칩 패키지.
  8. 제1항에 있어서, 상기 금속판이 그 금속판을 관통하는 적어도 하나 이상의 관통구멍을 갖는 것을 특징으로 하는 반도체 칩 패키지.
  9. 제8항에 있어서, 상기 관통구멍은 상기 다이패드의 상기 금속판으로의 수직 투영된 외측 영역에 형성된 것을 특징으로 하는 반도체 칩 패키지.
  10. 제8항에 있어서, 상기 관통구멍이 짝수개인 것을 특징으로 하는 반도체 칩 패키지.
  11. 제10항에 있어서, 상기 관통구멍이 대칭성을 갖는 것을 특징으로 하는 반도체 칩 패키지.
  12. 제1항 또는 제4항에 있어서, 상기 흡습성 폴리이미드 테이프가 상기 관통구멍을 둘러싸는 것을 특징으로 하는 반도체 칩 패키지.
  13. 제6항에 있어서, 상기 굴곡된 부분의 각이 둔각인 것을 특징으로 하는 반도체 칩 패키지.
  14. 제6항에 있어서, 상기 굴곡된 부분이 라운딩되어 있는 것을 특징으로 하는 반도체 칩 패키지.
KR1019950025678A 1995-08-21 1995-08-21 반도체 칩 패키지 KR0169821B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950025678A KR0169821B1 (ko) 1995-08-21 1995-08-21 반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950025678A KR0169821B1 (ko) 1995-08-21 1995-08-21 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR970013281A KR970013281A (ko) 1997-03-29
KR0169821B1 true KR0169821B1 (ko) 1999-01-15

Family

ID=19423891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950025678A KR0169821B1 (ko) 1995-08-21 1995-08-21 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR0169821B1 (ko)

Also Published As

Publication number Publication date
KR970013281A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
KR100386061B1 (ko) 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
US7102217B2 (en) Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same
KR100200254B1 (ko) 반도체 장치 및 그 제조 방법
US6657288B2 (en) Compression layer on the lead frame to reduce stress defects
KR19980041965A (ko) 반도체 패키지 및 제조방법
KR0148080B1 (ko) 반도체 리드프레임 제조방법 및 그를 이용한 반도체 칩 패키지 제조방법
KR0169821B1 (ko) 반도체 칩 패키지
US6331738B1 (en) Semiconductor device having a BGA structure
US7229857B2 (en) Method for producing a protection for chip edges and system for the protection of chip edges
US6211563B1 (en) Semiconductor package with an improved leadframe
US20040061243A1 (en) Window-type semiconductor package and fabrication method thereof
KR960000221B1 (ko) 반도체 패키지
KR100575589B1 (ko) 커플 본딩부를 구비한 빔 리드를 포함하는 에프비지에이패키지
KR100279252B1 (ko) 세라믹패키지
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
JPH02130864A (ja) リードフレームのダイパッド構造
KR100604332B1 (ko) 반도체 패키지 및 그 제조방법
KR100652064B1 (ko) Ｂｇａ 패키지
KR0125874Y1 (ko) 반도체 패키지
KR200179421Y1 (ko) 적층형 반도체 패캐이지
KR19980025552A (ko) 저응력 반도체 칩 패키지
JPH02202042A (ja) 樹脂封止型半導体装置
KR100268922B1 (ko) 반도체패키지및그제조방법
KR19980034803A (ko) 분리형 다이 패드를 갖는 리드 프레임 및 그를 이용한 반도체 패키지
KR19980025551A (ko) 저응력 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee