KR100650727B1 - 메모리 장치용 기준전압 발생장치 - Google Patents

메모리 장치용 기준전압 발생장치 Download PDF

Info

Publication number
KR100650727B1
KR100650727B1 KR1020040093959A KR20040093959A KR100650727B1 KR 100650727 B1 KR100650727 B1 KR 100650727B1 KR 1020040093959 A KR1020040093959 A KR 1020040093959A KR 20040093959 A KR20040093959 A KR 20040093959A KR 100650727 B1 KR100650727 B1 KR 100650727B1
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
level
memory device
control means
Prior art date
Application number
KR1020040093959A
Other languages
English (en)
Other versions
KR20060053554A (ko
Inventor
손영철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040093959A priority Critical patent/KR100650727B1/ko
Publication of KR20060053554A publication Critical patent/KR20060053554A/ko
Application granted granted Critical
Publication of KR100650727B1 publication Critical patent/KR100650727B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465Internal voltage generators for integrated circuits, e.g. step down generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Abstract

본 발명은 온도 변화에 따른 기준전압의 변동을 최소화하여 안정된 레벨의 기준전압을 발생하는 메모리 장치용 기준전압 발생장치에 관한 것이다. 본 발명에 따라, 메모리 장치용 기준전압 발생장치가 제공되며: 이 발생장치는, 외부전원과 접지단자 사이에 연결되며, 상기 외부전원을 다수의 전압 레벨로 분할하는 전압 분배수단; 상기 전압 분배수단이 출력하는 상기 다수의 전압 레벨 중 하나의 전압 레벨을 선택하며, 선택한 상기 하나의 전압 레벨을 메모리 장치에 공급하는 스위칭부; 상기 스위칭부를 인에이블시키며, 상기 스위칭부가 선택하여 공급하는 전압의 레벨을 결정하는 제 1 제어수단; 및 상기 외부전원과 상기 스위칭부에 의해 선택된 전압의 레벨을 검출하여 상기 제 1 제어수단을 인에이블시키는 제 2 제어수단;을 구비한다.

Description

메모리 장치용 기준전압 발생장치{Reference voltage generator for memory device}
도 1은 종래의 메모리 장치용 기준전압 발생장치를 설명하기 위한 도면.
도 2는 종래의 메모리 장치용 기준전압 발생장치의 온도에 따른 기준전압을 도시한 그래프.
도 3은 본 발명에 따른 메모리 장치용 기준전압 발생장치를 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
11,12,13,14,15,31: 스위칭수단 16,17,32,35,36: 제어수단
18,33: 전압 분배수단 19,34: 스위칭부
본 발명은 메모리 장치용 기준전압 발생장치에 관한 것으로, 보다 상세하게는, 온도 변화에 따른 기준전압의 변동을 최소화하여 안정된 레벨의 기준전압을 발생하는 메모리 장치용 기준전압 발생장치에 관한 것이다.
일반적으로 메모리 장치는 그 내부에 구비된 기준전압 발생장치를 통해 외부 에서 공급되는 외부전압(VDD)을 기준전압으로 변환하여 메모리 장치에 공급한다.
도 1은 종래의 메모리 장치용 기준전압 발생장치를 설명하기 위한 도면이다.
종래의 메모리 장치용 기준전압 발생장치는, 스위칭수단(11,12,13,14,15), 제어수단(16,17), 전압 분배수단(18), 및 스위칭부(19)를 구비한다. 제 1 스위칭수단(11)은 외부전압(VDD)에 연결되어 제 1 제어수단(16)의 출력신호(Vref0)에 의해 인에이블된다. 상기 제 1 스위칭수단(11)이 인에이블될 경우, 외부전압(VDD)은 전압 분배수단(18)에 전달된다. 전압 분배수단(18)은 상기 제 1 스위칭수단(11)의 출력단자와 접지단자 사이에 직렬로 연결된 다수의 저항소자(Rn,Rn-1,Rn-2,…,R4, R3,R2,R1)를 포함한다. 전압 분배수단(18)은 상기 저항소자(Rn,Rn-1,Rn-2,…,R4, R3,R2,R1)의 저항비에 따라 제 1 스위칭수단(11)으로부터 전달되는 외부전압(VDD)을 다수의 전압 레벨로 분할하여 스위칭부(19)에 인가한다.
스위칭부(19)는 다수의 스위칭수단을 구비하며, 제 2 제어수단(17)의 출력신호(C1,C2,…,Ci)에 의해 상기 다수의 스위칭수단 중 하나의 스위칭수단이 인에이블된다. 이렇게 인에이블되는 스위칭수단은, 상기 전압 분배수단(18)으로부터 수신하는 다수의 전압 레벨 중 하나의 전압 레벨을 기준전압(Vref1)으로서 메모리 장치에 공급한다. 제 2 내지 제 5 스위칭수단(12,13,14,15)은 전압 분배수단(18)의 저항소자(Rn,Rn-1,R2,R1)와 각각 병렬로 연결되며, 제 2 제어수단(17)의 출력신호(level1,level2)에 의해 인에이블된다. 상기 제 2 내지 제 5 스위칭수단(12,13, 14,15)은, 제 1 스위칭수단(11)으로부터 전달되는 외부전압(VDD)의 전압 레벨이 기준값 이상으로 높을 경우 디스에이블되며, 반대로 기준값 이상으로 낮을 경우 인에 이블된다. 즉, 제 2 내지 제 5 스위칭수단(12,13,14,15)은 외부전압(VDD)의 레벨 변화에 따른 기준전압(Vref1)의 변동을 최소화한다.
이와 같은 종래의 메모리 장치용 기준전압 발생장치에 있어서, 제 2 내지 제 5 스위칭수단(12,13,14,15)이 PMOS 트랜지스터로 구성됨에 따라, 온도의 변화에 따라 PMOS 트랜지스터의 특성이 변하게 된다. 그 결과, 도 2에 도시한 바와 같이, 기준전압(Vref1)은 온도의 변화에 따라 일정 레벨(22)을 유지하지 못하고 레벨이 변화(21)하게 된다. 즉, 온도의 변화에 따라 메모리 장치에 공급되는 기준전압이 변동함으로, 메모리 장치가 불안정하게 동작할 수 있다.
따라서, 본 발명은 상기한 바와 같은 선행 기술에 따른 메모리 장치용 기준전압 발생장치에 내재되었던 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은, 온도 변화에 따른 기준전압의 변동을 최소화하여 안정된 레벨의 기준전압을 메모리 장치에 공급하는 메모리 장치용 기준전압 발생장치를 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위해, 본 발명의 일면에 따라, 메모리 장치용 기준전압 발생장치가 제공되며: 이 발생장치는, 외부전원과 접지단자 사이에 연결되며, 상기 외부전원을 다수의 전압 레벨로 분할하는 전압 분배수단; 상기 전압 분배수단이 출력하는 상기 다수의 전압 레벨 중 하나의 전압 레벨을 선택하며, 선택한 상기 하나의 전압 레벨을 메모리 장치에 공급하는 스위칭부; 상기 스위칭부를 인에이블시키며, 상기 스위칭부가 선택하여 공급하는 전압의 레벨을 결정하는 제 1 제어수단; 및 상기 외부전원과 상기 스위칭부에 의해 선택된 전압의 레벨을 검출하여 상기 제 1 제어수단을 인에이블시키는 제 2 제어수단;을 구비하는 것을 특징으로 한다.
본 발명의 다른 일면에 따라, 상기 전압 분배수단은 상기 외부전원과 상기 접지단자 사이에 직렬로 연결되는 다수의 저항소자를 구비하며; 상기 각 저항소자의 노드와 상기 전압 분배수단의 출력단자가 연결됨으로써 상기 전압 분배수단이 상기 다수의 전압 레벨을 출력한다.
본 발명의 또 다른 일면에 따라, 상기 발생장치는, 상기 외부전원과 상기 전압 분배수단 사이에 연결되는 스위칭수단, 및 상기 스위칭수단을 인에이블시키는 제 3 제어수단;을 추가로 구비한다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한다.
도 3은 본 발명에 따른 메모리 장치용 기준전압 발생장치를 설명하기 위한 도면이다.
본 발명의 메모리 장치용 기준전압 발생장치는, 스위칭수단(31), 전압 분배수단(33), 스위칭부(34), 및 제어수단(32,35,36)을 구비한다. 스위칭수단(31)은, 외부전압(VDD)에 연결된 PMOS 트랜지스터(T1)를 포함하며 제 1 제어수단(35)의 출력신호(Vref0)에 의해 인에이블된다. 즉, PMOS 트랜지스터(T1)의 게이트 단자에 인가되는 제 1 제어수단(35)의 출력신호(Vref0)에 의해 상기 PMOS 트랜지스터(T1) 는 턴온 및 턴오프되며, PMOS 트랜지스터(T1)가 턴온되어 상기 제 1 스위칭수단(31)이 인에이블될 경우에는 외부전압(VDD)을 전압 분배수단(33)에 전달한다.
상기 제 1 제어수단(35)은 오피앰프(OP)를 포함하며, 오피앰프(OP)의 비반전단자와 출력단자는 공통으로 연결되며, 오피앰프(OP)의 반전단자에는 외부에서 설정된 기준전압(Vref)이 인가된다. 전압 분배수단(33)은 스위칭수단(31)의 출력단자와 접지단자 사이에 직렬로 연결된 다수의 저항소자(Rn,Rn-1,Rn-2,…,R4,R3,R2, R1)를 포함한다. 상기 전압 분배수단(33)은 저항소자(Rn,Rn-1,Rn-2,…,R4,R3,R2, R1)의 저항비에 따라 스위칭수단(31)으로부터 전달된 외부전압(VDD)을 다수의 전압 레벨로 분할하여 스위칭부(34)에 인가한다. 각 저항소자(Rn,Rn-1,Rn-2,…,R4,R3, R2,R1)의 노드와 전압 분배수단(33)의 출력단자가 연결됨으로써 상기 전압 분배수단(33)은 다수의 전압 레벨을 출력한다.
스위칭부(34)는 스위칭수단으로서 다수의 PMOS 트랜지스터(P1,P2,…,Pi-3, Pi-2,Pi-1,Pi)를 구비한다. PMOS 트랜지스터(P1,P2,…,Pi-3,Pi-2,Pi-1,Pi)의 게이트 단자에는 제 2 제어수단(32)의 출력신호(S1,S2,…,Si-3,Si-2,Si-1,Si)가 인가되며, 이들 출력신호(S1,S2,…,Si-3,Si-2,Si-1,Si)에 의해 다수의 PMOS 트랜지스터(P1, P2,…,Pi-3,Pi-2,Pi-1,Pi)는 턴온 및 턴오프된다. 즉, 출력신호(S1,S2,…,Si-3, Si-2,Si-1,Si)에 의해 스위칭부(34)의 PMOS 트랜지스터(P1,P2,…,Pi-3,Pi-2,Pi-1, Pi)들 중 하나의 PMOS 트랜지스터가 턴온되며, 이렇게 턴온된 PMOS 트랜지스터에 의해 상기 전압 분배수단(33)으로부터 전달된 다수의 전압 레벨 중 하나의 전압 레벨이 선택된다. 그 결과, 스위칭부(34)는 선택된 하나의 전압 레벨을 기준 전압(Vref1)으로서 메모리 장치에 공급한다.
제 3 제어수단(36)은, 상기 스위칭수단(31)이 전압 분배수단(33)에 전달하는 외부전압(VDD)과 상기 스위칭부(34)가 선택하여 메모리 장치에 공급하는 기준전압(Vref1)의 전압 레벨을 검출하며, 출력신호(level1,level2,C1,C2,…,Ci)를 제 2 제어수단(32)에 인가한다. 다시 말해, 제 3 제어수단(36)은, 외부전압(VDD)의 레벨을 검출하여 그 레벨을 나타내는 출력신호(level1,level2)와 기준전압(Vref1)의 레벨을 검출하여 그 레벨을 나타내는 출력신호(C1,C2,…,Ci)를 제 2 제어수단(32)에 인가한다.
제 2 제어수단(32)은 디지털 스위칭수단인 멀티플렉서로서, 상기 제 3 제어수단(36)의 출력신호(level1,level2,C1,C2,…,Ci)에 의해 인에이블된다. 상기 제 2 제어수단(32)은 기준전압(Vref1)의 레벨을 나타내는 출력신호(C1,C2,…,Ci)를 입력신호로서 수신하며, 외부전압(VDD)의 레벨을 나타내는 출력신호(level1,level2)를 스위칭 신호로서 수신한다. 이러한 신호(level1,level2,C1,C2,…,Ci)들에 의해 상기 제 2 제어수단(32)은 인에이블되며, 인에이블될 경우 출력신호(S1,S2,…,Si-3,Si-2,Si-1,Si)를 스위칭부(34)에 인가한다. 이 때, 제 2 제어수단(32)은 제 3 제어수단(36)으로부터 수신하는 신호(level1,level2,C1,C2,…,Ci)에 따라, 즉 외부전압(VDD)의 레벨과 기준전압(Vref1)의 레벨에 따라 출력신호(S1,S2,…,Si-3,Si-2,Si-1,Si)들 중 하나의 신호를 로우레벨로 인에이블하여 스위칭부(34)에 인가한다. 그 결과, 스위칭부(34)에 구비된 다수의 PMOS 트랜지스터(P1,P2,…,Pi-3,Pi-2,Pi-1, Pi)들 중 하나의 PMOS 트랜지스터만 턴온되며, 상기 스위칭부(34)는 다수 의 전압 레벨 중 하나의 전압 레벨을 선택하여 기준전압(Vref1)으로서 메모리 장치에 공급한다.
이와 같은 본 발명에 따른 메모리 장치용 기준전압 발생장치에 있어서, 외부전압(VDD)과 기준전압(Vref1)의 전압 레벨에 따라 동작하는 제 2 제어수단(32)으로 스위칭부(34)를 인에이블시킴으로써, 외부전압(VDD)의 레벨 변화에 따른 기준전압(Vref1)의 변동을 최소화한다. 아울러, 온도 변화에 따른 제 2 제어수단(32)의 특성 변화가 최소화됨으로써, 온도 변화에 따른 기준전압(Vref1)의 변동을 최소화한다.
본 발명의 상기한 바와 같은 구성에 따라, 외부전압 및 온도의 변화에 따라 기준전압의 변동을 최소화함으로써, 안정된 레벨의 기준전압을 메모리 장치에 공급하며, 그 결과 메모리 장치를 안정적으로 동작시킬 수 있다.
본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

Claims (3)

  1. 메모리 장치용 기준전압 발생장치에 있어서,
    외부전원과 접지단자 사이에 연결되며, 상기 외부전원을 다수의 전압 레벨로 분할하는 전압 분배수단;
    상기 전압 분배수단이 출력하는 상기 다수의 전압 레벨 중 하나의 전압 레벨을 선택하며, 선택한 상기 하나의 전압 레벨을 메모리 장치의 기준전압 레벨로 공급하는 스위칭부;
    상기 외부전원과 상기 기준전압 레벨을 검출하여 레벨검출신호로 출력하는 제 1 제어수단; 및
    상기 레벨검출신호에 응답하여, 상기 다수의 전압 레벨 중 하나의 전압 레벨을 상기 기준전압 레벨로 선택하도록 상기 스위칭부를 제어하는 제 2 제어수단;을 구비하는 것을 특징으로 하는 메모리 장치용 기준전압 발생장치.
  2. 제 1 항에 있어서,
    상기 전압 분배수단은 상기 외부전원과 상기 접지단자 사이에 직렬로 연결되는 다수의 저항소자를 구비하며; 상기 각 저항소자의 노드와 상기 전압 분배수단의 출력단자가 연결되어 상기 전압 분배수단이 상기 다수의 전압 레벨을 출력하는 것을 특징으로 하는 메모리 장치용 기준전압 발생장치.
  3. 제 1 항에 있어서,
    상기 발생장치는, 상기 외부전원과 상기 전압 분배수단 사이에 연결된는 스위칭수단, 및 상기 스위칭수단을 인에이블시키는 제 3 제어수단;을 추가로 구비하는 것을 특징으로 하는 메모리 장치용 기준전압 발생장치.
KR1020040093959A 2004-11-17 2004-11-17 메모리 장치용 기준전압 발생장치 KR100650727B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040093959A KR100650727B1 (ko) 2004-11-17 2004-11-17 메모리 장치용 기준전압 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093959A KR100650727B1 (ko) 2004-11-17 2004-11-17 메모리 장치용 기준전압 발생장치

Publications (2)

Publication Number Publication Date
KR20060053554A KR20060053554A (ko) 2006-05-22
KR100650727B1 true KR100650727B1 (ko) 2006-11-27

Family

ID=37150502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040093959A KR100650727B1 (ko) 2004-11-17 2004-11-17 메모리 장치용 기준전압 발생장치

Country Status (1)

Country Link
KR (1) KR100650727B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688539B1 (ko) * 2005-03-23 2007-03-02 삼성전자주식회사 내부전압 발생기
KR101522531B1 (ko) * 2008-12-30 2015-05-26 주식회사 동부하이텍 히스테리시스 특성을 갖는 비교 장치 및 이를 이용한 전압 레귤레이터

Also Published As

Publication number Publication date
KR20060053554A (ko) 2006-05-22

Similar Documents

Publication Publication Date Title
US7451053B2 (en) On die thermal sensor of semiconductor memory device and method thereof
US10642305B2 (en) High-accuracy CMOS temperature sensor and operating method
US6794856B2 (en) Processor based integrated circuit with a supply voltage monitor using bandgap device without feedback
US7737768B2 (en) Internal voltage generator
US7528644B2 (en) Temperature detecting circuit
KR101243473B1 (ko) 분압 회로 및 자기 센서 회로
US7692418B2 (en) Band gap reference circuit and temperature information output apparatus using the same
KR100546384B1 (ko) 현재의 온도를 감지하여 이에 상응하는 디지털 데이터를 출력하는 온도 감지기
KR100902053B1 (ko) 반도체 메모리 장치의 기준 전압 발생회로
KR100797873B1 (ko) 반도체 장치 및 반도체 장치를 사용하는 전압 조절기
KR100816150B1 (ko) 온도 감지 장치
KR20090028193A (ko) 전압강하 측정회로, 이를 포함하는 반도체 장치, 시스템 및반도체 장치의 전압강하 측정방법
US7157893B2 (en) Temperature independent reference voltage generator
JP4397562B2 (ja) バンドギャップリファレンス回路
KR100650727B1 (ko) 메모리 장치용 기준전압 발생장치
KR20080069387A (ko) 기준전압 발생회로
KR100259349B1 (ko) 백바이어스 전압레벨 검출기
KR101043044B1 (ko) 공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기
US6486646B2 (en) Apparatus for generating constant reference voltage signal regardless of temperature change
KR100760145B1 (ko) 기준 전압 발생 회로, 및 기준 전류 발생 회로
KR20080003048A (ko) 기준 전압 발생 회로
US20180052481A1 (en) Method for ultra-low-power and high-precision reference generation
KR101417617B1 (ko) 기준전압 발생기
US6949968B1 (en) Method for increasing the sensitivity of integrated circuit temperature sensors
US20080012586A1 (en) Offset voltage measuring apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee