KR100650197B1 - Ｍｉｍ 커패시터 및 그 제조방법 - Google Patents

Ｍｉｍ 커패시터 및 그 제조방법 Download PDF

Info

Publication number
KR100650197B1
KR100650197B1 KR1020050077422A KR20050077422A KR100650197B1 KR 100650197 B1 KR100650197 B1 KR 100650197B1 KR 1020050077422 A KR1020050077422 A KR 1020050077422A KR 20050077422 A KR20050077422 A KR 20050077422A KR 100650197 B1 KR100650197 B1 KR 100650197B1
Authority
KR
South Korea
Prior art keywords
insulating layer
contact electrode
forming
metal films
lower metal
Prior art date
Application number
KR1020050077422A
Other languages
English (en)
Inventor
김희진
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050077422A priority Critical patent/KR100650197B1/ko
Application granted granted Critical
Publication of KR100650197B1 publication Critical patent/KR100650197B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 MIM 커패시터 및 그 제조방법에 관한 것으로, 유전체로 형성된 절연층; 상기 절연층 내부에 서로 교번적으로 형성된, 복수개의 하부금속막 및 복수개의 상부금속막; 상기 복수개의 하부금속막을 전기적으로 연결하는 제1비아(via); 상기 복수개의 상부금속막을 전기적으로 연결하는 제2비아; 상기 제1비아와 전기적으로 연결되며, 상기 절연층 외부에 형성되는 하부컨택전극; 및 상기 제2비아와 전기적으로 연결되며, 상기 절연층 외부의 상기 하부컨택전극과 절연되는 위치에 형성되는 상부컨택전극을 포함하는 것을 주요한 특징으로 함으로써, 높은 커패시턴스를 갖는 MIM 커패시터를 제공할 수 있다.
커패시터, MIM 커패시터, 비아홀, 비아, 패턴

Description

ＭＩＭ 커패시터 및 그 제조방법{A MIM capacitor and manufacturing method thereof}
도 1은 종래의 MIM 커패시터를 간략하여 나타낸 개략단면도
도 2a 및 도 2b는 본 발명의 실시예에 의한 MIM 커패시터의 단면도
도 3a 내지 도 3k는 본 발명의 실시예에 의한 MIM 커패시터의 제조방법을 설명하기 위한 공정단면도
< 도면의 주요 부분에 대한 부호의 설명 >
205a: 제1하부금속층 210: 제1절연층
215b: 제1상부금속층 220: 제2절연층
225: 제1구조물 205b, 230b, 245b: 패터닝된 하부금속층
215b, 235b, 250b: 패터닝된 상부금속층
240: 제2구조물 255: 제3구조물
260: 제1비아 265: 제2비아
270: 상부컨택전극 275: 하부컨택전극
본 발명은 커패시터의 제조방법에 관한 것으로, 더욱 상세하게는 주로 반도체 소자에 사용되는 MIM(Metal-Insulator-Metal) 커패시터의 제조방법에 관한 것이다.
일반적으로, 반도체 소자의 집적도가 높아짐에 따라 종래의 MIS(Metal-Insulator-Semiconductor) 커패시터는 유전막과 실리콘막 사이에 저유전막이 형성되어 사용자가 원하는 커패시턴스(capacitance)를 얻을 수 없게 되었다. 이에 따라, 상기 MIS 커패시터를 대체할 수 있는 MIM 커패시터를 도입하게 되었는데, 상기 MIM 커패시터는 비저항이 작고 내부에 공핍(deplection)에 의한 기생 커패시턴스가 없기 때문에 고성능 반도체장치에 주로 이용되고 있다.
도 1은 종래의 MIM 커패시터를 간략하여 나타낸 개략단면도이다.
도 1에 도시한 바와 같이, 종래의 MIM 커패시터는 상부전극(105)과 하부전극(115) 사이에 유전체로 형성된 절연층(110)을 적층하여 형성하였다.
그런데, 커패시턴스는 상기 상부전극(105)과 하부전극(115) 사이의 거리에 반비례하고, 상기 상부전극(105) 및 하부전극(115)의 면적에 비례하며, 상기 절연층(110)의 유전율(permittivity)에 비례하는 특징이 있기 때문에, MIM 커패시터의 커패시턴스를 증가시키기 위해서는 상기 상부전극(105) 및 하부전극(115)의 면적을 증가시킬 필요가 있다.
그러나, 상기 종래의 MIM 커패시터의 구조를 유지하면서 단순히 상기 상부전극(105) 및 하부전극(115)의 면적을 증가시키기에는 한계가 있는 문제점이 있었다.
따라서 본 발명은, 상기 문제점을 해결하기 위해 이루어진 것으로, 본 발명의 목적은 MIM 커패시터의 전체 크기를 증가시키지 않으면서도 높은 커패시턴스를 갖는 MIM 커패시터 및 그 제조방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명에 의한 MIM 커패시터는, 유전체로 형성된 절연층; 상기 절연층 내부에 서로 교번적으로 형성된, 복수개의 하부금속막 및 복수개의 상부금속막; 상기 복수개의 하부금속막을 전기적으로 연결하는 제1비아; 상기 복수개의 상부금속막을 전기적으로 연결하는 제2비아; 상기 제1비아와 전기적으로 연결되며, 상기 절연층 외부에 형성되는 하부컨택전극; 및 상기 제2비아와 전기적으로 연결되며, 상기 절연층 외부의 상기 하부컨택전극과 절연되는 위치에 형성되는 상부컨택전극을 포함하는 것을 특징으로 한다.
여기서, 상기 복수개의 하부금속막은, 상기 절연층내에, 상기 절연층의 일 측벽으로부터 타 측벽 방향으로 소정 간격을 두고 형성되되, 상기 절연층의 타 측벽으로부터 일정 거리만큼 이격되어 형성되고, 상기 복수개의 상부금속막은, 상기 절연층내에, 상기 절연층의 타 측벽으로부터 일 측벽 방향으로 소정 간격을 두고 형성되되, 상기 절연층의 일 측벽으로부터 일정 거리만큼 이격되어 형성되고, 상기 복수개의 하부금속막과 서로 교번적으로 형성되는 것을 특징으로 한다.
그리고, 상기 상부컨택전극은, 상기 절연층의 상면 또는 하면의 외측부에 형성되고, 상기 하부컨택전극은, 상기 상부컨택전극이 형성된 위치에 마주하는 위치의 상기 절연층의 상면 또는 하면의 외측부에 형성되는 것을 특징으로 한다.
한편, 상기한 목적을 달성하기 위한 본 발명에 의한 MIM 커패시터의 제조방법은, 절연층 내부에 서로 교번적으로 형성된, 복수개의 하부금속막 및 복수개의 상부금속막을 형성함으로써, MIM 구조물을 형성하는 단계; 상기 MIM 구조물내에 형성된 상기 복수개의 하부금속막을 전기적으로 연결하는 제1비아를 형성하는 단계; 상기 MIM 구조물내에 형성된 상기 복수개의 상부금속막을 전기적으로 연결하는 제2비아를 형성하는 단계; 상기 제1비아와 전기적으로 연결되는 하부컨택전극을 상기 절연층 외부에 형성하는 단계; 및 상기 제2비아와 전기적으로 연결되는 상부컨택전극을 상기 절연층 외부의 상기 하부컨택전극과 절연되는 위치에 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 MIM 구조물을 형성하는 방법은, 기판상에 하부금속막을 형성하는 제1단계와, 상기 하부금속막의 일측의 소정 부분을 식각하는 제2단계와, 상기 하부금속막의 식각된 부분을 포함하여 상기 하부금속막상에 제1절연층을 형성하는 제3단계와, 상기 제1절연층상에 상부금속막을 형성하는 제4단계와, 상기 하부금속막의 식각된 일측 부분과 대응되는, 상기 상부금속막의 타측 소정 부분을 식각하는 제5단계와, 상기 상부금속막의 식각된 부분을 포함하여 상기 상부금속막상에 제2절연층을 형성하는 제6단계를 순차적으로 수행함으로써, MIM 구조의 제1구조물을 형성하는 단계; 및 상기 제1구조물상에, 상기 제1단계 내지 제6단계를 순차적으로 n-1회 반복 수행함으로써, 상기 제1구조물상에 제2 내지 제n구조물을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 상부컨택전극은, 상기 절연층의 상면 또는 하면의 외측부에 형성하고, 상기 하부컨택전극은, 상기 상부컨택전극이 형성된 위치에 마주하는 위치의 상기 절연층의 상면 또는 하면의 외측부에 형성하는 것을 특징으로 한다.
이하에서는 본 발명에 의한 실시예에 대하여 첨부한 도면을 참조하여 보다 상세히 설명하기로 한다.
< MIM 커패시터의 실시예 >
도 2a 및 도 2b는 본 발명의 실시예에 의한 MIM 커패시터의 단면도이다.
도 2a에 도시한 바와 같이 본 발명의 실시예에 의한 MIM 커패시터는, 유전체로 형성된 절연층(미부호) 내부에 복수개의 하부금속막(205b, 230b, 245b)과 복수개의 상부금속막(215b, 235b, 250b)이 서로 교번적으로 형성된다. 여기서, 상기 절연층은 HfO2, ZrO2, Al2O3 또는 Ta2O5 등의 유전체로 구성된다.
그리고, 상기 복수개의 상부금속막(215b, 235b, 250b)은 제1비아(260)를 통해 전기적으로 연결되고, 상기 복수개의 하부금속막(205b, 230b, 245b)은 제2비아(265)를 통해 전기적으로 연결된다.
또한, 상기 제1비아(260)와 연결된 상기 복수개의 상부금속막(215b, 235b, 250b)을 전기적으로 도통시키기 위해, 상기 절연층 외부의 상기 제1비아(260)와 전기적으로 연결되는 위치에 상부컨택전극(270)을 형성한다.
그리고, 상기 제2비아(265)와 연결된 상기 복수개의 하부금속막(205b, 230b, 245b)을 전기적으로 도통시키기 위해, 상기 절연층 외부의 상기 제2비아(265)와 전기적으로 연결되는 위치에 하부컨택전극(275)을 형성한다.
특히, 상기 복수개의 하부금속막(205b, 230b, 245b)과는 절연되고 상기 복수개의 상부금속막(215b, 235b, 250b)만을 전기적으로 연결하기 위해서, 상기 상부컨택전극(270)은 상기 절연층의 상면 외측부에 형성함이 바람직하고, 마찬가지로 상기 복수개의 상부금속막(215b, 235b, 250b)과는 절연되고 상기 복수개의 하부금속막(205b, 230b, 245b)만을 전기적으로 연결하기 위해서, 상기 하부컨택전극(275)은 상기 절연층의 상면 외측부의 상기 상부컨택전극(270)이 형성된 위치와 마주하는 위치에 형성함이 바람직하다. 그러나, 경우에 따라서는 도 2b에 도시한 바와 같이, 상기 상부컨택전극(270)이 상기 절연층의 상면(또는 하면) 외측부에 형성되고, 상기 하부컨택전극(275)이 상기 절연층의 하면(또는 상면) 외측부에 형성될 수도 있다.
< MIM 커패시터 제조방법의 실시예 >
도 3a 내지 도 3k는 본 발명의 실시예에 의한 MIM 커패시터의 제조방법을 설명하기 위한 공정단면도이다.
먼저, 도 3a에 도시한 바와 같이, 기판(일반적으로 반도체기판: 미도시)상에 제1하부금속막(205a)을 증착하여 형성한다(제1단계).
그 다음, 도 3b에 도시한 바와 같이, 상기 제1하부금속막(205a)의 일측의 소 정 부분을 식각함으로써 패터닝된 제1하부금속막(205b)을 형성한다(제2단계). 이때, 상기 제1하부금속막(205a)의 소정 부분을 식각하는 방법은 여러가지가 있으나, 본 실시예에서는 포토 리소그라피(photo lithography) 공정을 통해 식각한다.
그 다음, 도 3c에 도시한 바와 같이, 상기 패터닝된 제1하부금속막(205b)의 식각된 부분을 포함하여 상기 패터닝된 제1하부금속막(205b)상에 제1절연층(210)을 형성한다(제3단계). 이때, 상술한 바와 같이 상기 제1절연층(210)은 HfO2, ZrO2, Al2O3 또는 Ta2O5 등의 유전체를 증착하여 형성할 수 있다.
그 다음, 도 3d에 도시한 바와 같이, 상기 제1절연층(210)상에 제1상부금속막(215a)을 증착하여 형성한다(제4단계).
그 다음, 도 3e에 도시한 바와 같이, 상기 제1하부금속막(205a) 식각공정에서 식각된 상기 제1하부금속막(205a)의 일측의 소정 부분과 대응되는 부분을 타측이라고 할 때에, 상기 제1상부금속막(215a)의 타측 소정 부분을 식각함으로써 패터닝된 제1상부금속막(215b)을 형성한다(제5단계). 이때, 상기 제1하부금속막(205a)의 식각방법과 마찬가지로 포토 리소그라피 공정을 통해 식각한다.
그 다음, 도 3f에 도시한 바와 같이, 상기 패터닝된 제1상부금속막(215b)의 식각된 부분을 포함하여 상기 패터닝된 상부금속막(215b)상에 제2절연층(220)을 형성한다(제6단계).
이와 같이, 상기 제1단계 내지 제6단계를 통해 MIM 구조를 갖는 구조물을 형성할 수 있는데, 여기서 상기 제1단계 내지 제6단계를 통해 형성된 MIM 구조의 구 조물을 제1구조물(225)로 정의하기로 한다.
그 다음, 도 3g에 도시한 바와 같이, 상기 제1구조물(225)상에 제2 내지 제n구조물을 순차적으로 형성 및 적층한다. 상기 제2 내지 제n구조물 각각은 상기 제1구조물(225) 형성을 위한 상기 제1단계 내지 제6단계를 순차적으로 반복함으로써 형성할 수 있다. 여기서, 상기 제1구조물(225) 내지 제n구조물이 적층된 구조를 MIM 구조물(미부호)로 정의하기로 한다.
한편, 본 실시예에서는 도 3g에 도시한 바와 같이, 상기 n을 3으로 설정하여 상기 제1구조물(225)상에 상기 제2구조물(240) 및 제3구조물(255)을 순차적으로 형성 및 적층한 MIM 구조물을 일 예로 들고 있으며, 그 구체적인 구성에 있어서, 절연층(상기 제1 내지 제n절연층으로 구성된 것을 '절연층'으로 정의하기로 함)내에 3개의 패터닝된 하부금속막(205b, 230b, 245b)과 3개의 패터닝된 상부금속막(215b, 235b, 250b)이 서로 교번적으로 형성되도록 한다.
그 다음, 도 3h에 도시한 바와 같이, 상기 3개의 패터닝된 상부금속막(215b, 235b, 250b)을 전기적으로 서로 도통시키기 위해 제1비아홀을 형성한 후, 상기 제1비아홀을 금속으로 채움으로써 제1비아(260)를 형성한다.
그 다음, 도 3i에 도시한 바와 같이, 상기 3개의 패터닝된 하부금속막(205b, 230b, 245b)을 전기적으로 서로 도통시키기 위해 제2비아홀을 형성한 후, 상기 제2비아홀을 금속으로 채움으로써 제2비아(265)를 형성한다.
마지막으로, 도 3j에 도시한 바와 같이, 상기 제1비아(260)와 연결됨으로써 상기 3개의 패터닝된 상부금속막(215b, 235b, 250b)과 전기적으로 연결되는 상부컨 택전극(270)을 형성하는데, 이때 상기 상부컨택전극(270)은 상기 3개의 패터닝된 하부금속막(205b, 230b, 245b)과는 전기적으로 연결되지 않도록 상기 MIM 구조물의 상면 소정 외측부에 형성된다.
그리고, 상기 제2비아(265)와 연결됨으로써 상기 3개의 하부금속막(205, 230, 245)과 전기적으로 연결되는 하부컨택전극(275)을 형성하는데, 이때 상기 하부컨택전극(275)은 상기 3개의 패터닝된 상부금속막(215b, 235b, 250b)과는 전기적으로 연결되지 않도록 상기 상부컨택전극(270)이 형성된 위치와 마주하는 위치의 상기 MIM 구조물의 상면 소정 외측부에 형성된다.
그러나, 경우에 따라서는 도 3k에 도시한 바와 같이, 상기 하부컨택전극(275)은 상기 상부컨택전극(270)이 형성된 위치와 마주하는 위치의 상기 MIM 구조물의 하면 소정 외측부에 형성될 수도 있다.
상술한 공정을 통해 형성된 본 실시예에 의한 MIM 커패시터는 상기 3개의 패터닝된 상부금속막(215b, 235b, 250b) 및 상기 3개의 패터닝된 하부금속막(205b, 230b, 245b)과 접촉하는 유전체의 단면적이 증가함으로써 커패시턴스의 증가를 가져온다.
한편, 상술한 본 발명의 실시예에서는 상기 패터닝된 상부금속막(215b, 235b, 250b) 및 상기 패터닝된 하부금속막(205b, 230b, 245b)을 형성함에 있어서, 포토 리소그라피 공정을 통해 상기 상부금속막(215a, 235a, 250a) 및 상기 하부금속막(205a, 230a, 245a)의 소정 부분을 식각하는 방법을 사용하였으나, 경우에 따라서는 상기 상부금속막(215, 235, 250) 및 상기 하부금속막(205, 230, 245)의 형 성 공정 초기부터 상기 소정 부분을 형성하지 않음으로써, 상기 상부금속막(215, 235, 250) 및 상기 하부금속막(205, 230, 245)이 상기 절연층의 일 측벽 또는 타 측벽으로부터 일정 거리만큼 이격되어 형성되도록 할 수도 있다.
이상의 본 발명은 상기에 기술된 실시예에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 특허청구범위에서 정의되는 본 발명의 취지와 범위에 포함되는 것으로 보아야 할 것이다.
이상에서 상세히 설명한 바와 같이 본 발명에 의한 MIM 커패시터 및 그 제조방법에 의하면, 커패시터의 전체 크기가 증가하지 않으면서도 높은 커패시턴스를 갖는 MIM 커패시터를 제공할 수 있다.

Claims (6)

  1. 유전체로 형성된 절연층;
    상기 절연층 내부에 서로 교번적으로 형성된, 복수개의 하부금속막 및 복수개의 상부금속막;
    상기 복수개의 하부금속막을 전기적으로 연결하는 제1비아;
    상기 복수개의 상부금속막을 전기적으로 연결하는 제2비아;
    상기 제1비아와 전기적으로 연결되며, 상기 절연층 외부에 형성되는 하부컨택전극; 및
    상기 제2비아와 전기적으로 연결되며, 상기 절연층 외부의 상기 하부컨택전극과 절연되는 위치에 형성되는 상부컨택전극을 포함하는 MIM 커패시터.
  2. 제1항에 있어서,
    상기 복수개의 하부금속막은,
    상기 절연층내에, 상기 절연층의 일 측벽으로부터 타 측벽 방향으로 소정 간격을 두고 형성되되, 상기 절연층의 타 측벽으로부터 일정 거리만큼 이격되어 형성되고,
    상기 복수개의 상부금속막은,
    상기 절연층내에, 상기 절연층의 타 측벽으로부터 일 측벽 방향으로 소정 간격을 두고 형성되되, 상기 절연층의 일 측벽으로부터 일정 거리만큼 이격되어 형성 되고, 상기 복수개의 하부금속막과 서로 교번적으로 형성되는 것을 특징으로 하는 MIM 커패시터.
  3. 제1항에 있어서,
    상기 상부컨택전극은,
    상기 절연층의 상면 또는 하면의 외측부에 형성되고,
    상기 하부컨택전극은,
    상기 상부컨택전극이 형성된 위치에 마주하는 위치의 상기 절연층의 상면 또는 하면의 외측부에 형성되는 것을 특징으로 하는 MIM 커패시터.
  4. 절연층 내부에 복수개의 하부금속막과 복수개의 상부금속막을 서로 교번적으로 형성함으로써, MIM 구조물을 형성하는 단계;
    상기 MIM 구조물내에 형성된 상기 복수개의 상부금속막을 전기적으로 연결하는 제1비아를 형성하는 단계;
    상기 MIM 구조물내에 형성된 상기 복수개의 하부금속막을 전기적으로 연결하는 제2비아를 형성하는 단계;
    상기 제1비아와 전기적으로 연결되는 상부컨택전극을 상기 절연층 외부에 형성하는 단계; 및
    상기 제2비아와 전기적으로 연결되는 하부컨택전극을 상기 절연층 외부의 상기 상부컨택전극과 절연되는 위치에 형성하는 단계를 포함하는 MIM 커패시터 제조 방법.
  5. 제4항에 있어서,
    상기 MIM 구조물을 형성하는 방법은,
    기판상에 하부금속막을 형성하는 제1단계와, 상기 하부금속막의 일측의 소정 부분을 식각하는 제2단계와, 상기 하부금속막의 식각된 부분을 포함하여 상기 하부금속막상에 제1절연층을 형성하는 제3단계와, 상기 제1절연층상에 상부금속막을 형성하는 제4단계와, 상기 하부금속막의 식각된 일측 부분과 대응되는, 상기 상부금속막의 타측 소정 부분을 식각하는 제5단계와, 상기 상부금속막의 식각된 부분을 포함하여 상기 상부금속막상에 제2절연층을 형성하는 제6단계를 순차적으로 수행함으로써, MIM 구조의 제1구조물을 형성하는 단계; 및
    상기 제1구조물상에, 상기 제1단계 내지 제6단계를 순차적으로 (n-1)회 반복 수행함으로써, 상기 제1구조물상에 제2 내지 제n구조물을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 하는 MIM 커패시터 제조방법.
  6. 제4항에 있어서,
    상기 상부컨택전극은,
    상기 절연층의 상면 또는 하면의 외측부에 형성하고,
    상기 하부컨택전극은,
    상기 상부컨택전극이 형성된 위치에 마주하는 위치의 상기 절연층의 상면 또 는 하면의 외측부에 형성하는 것을 특징으로 하는 MIM 커패시터 제조방법.
KR1020050077422A 2005-08-23 2005-08-23 Ｍｉｍ 커패시터 및 그 제조방법 KR100650197B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050077422A KR100650197B1 (ko) 2005-08-23 2005-08-23 Ｍｉｍ 커패시터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050077422A KR100650197B1 (ko) 2005-08-23 2005-08-23 Ｍｉｍ 커패시터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100650197B1 true KR100650197B1 (ko) 2006-11-27

Family

ID=37713684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050077422A KR100650197B1 (ko) 2005-08-23 2005-08-23 Ｍｉｍ 커패시터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100650197B1 (ko)

Similar Documents

Publication Publication Date Title
US7897454B2 (en) Metal-insulator-metal capacitor and fabrication method thereof
US10497582B2 (en) Capacitor formed in insulated pores of an anodized metal layer
US5403767A (en) Methods for manufacturing a storage electrode of DRAM cells
KR100873542B1 (ko) 반도체 다이 내 전압 의존도가 낮은 고밀도 합성 ｍｉｍ커패시터
US8085522B2 (en) Capacitor and method of manufacturing the same and capacitor unit
US10910382B2 (en) Method for fabricating semiconductor device
IT201800000947A1 (it) Piastrina a semiconduttore con condensatore sepolto, e metodo di fabbricazione della piastrina a semiconduttore
JP2011040621A (ja) 半導体装置の設計方法および半導体装置の製造方法
US8404555B2 (en) Fabricating method of semiconductor device
US11903182B2 (en) Capacitor and manufacturing method therefor
KR100650197B1 (ko) Ｍｉｍ 커패시터 및 그 제조방법
CN108091641B (zh) Mim电容器及其制作方法
US9142607B2 (en) Metal-insulator-metal capacitor
CN108123040B (zh) Mim电容器及其制作方法
CN108123041B (zh) Mim电容器及其制作方法
CN113130444A (zh) 一种半导体结构及其形成方法
JPH01283852A (ja) 半導体装置及びその製造方法
WO2022088734A1 (zh) 半导体结构的制备方法及半导体结构
KR20100059276A (ko) Ｐｉｐ 커패시터 제조 방법
KR20110071416A (ko) 반도체 소자의 ｍｉｍ 커패시터 형성방법
KR100772723B1 (ko) 캐패시터 및 그의 제조 방법
KR950005467B1 (ko) 반도체 소자의 스택 캐패시터 제조방법
KR100856242B1 (ko) 초고용량 캐패시터 및 그 제조방법
KR100605229B1 (ko) 엠아이엠 캐패시터 형성 방법
KR100528072B1 (ko) 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 14