KR100647814B1 - Light emitting diode device having high luminance characteristics - Google Patents

Light emitting diode device having high luminance characteristics Download PDF

Info

Publication number
KR100647814B1
KR100647814B1 KR20030079131A KR20030079131A KR100647814B1 KR 100647814 B1 KR100647814 B1 KR 100647814B1 KR 20030079131 A KR20030079131 A KR 20030079131A KR 20030079131 A KR20030079131 A KR 20030079131A KR 100647814 B1 KR100647814 B1 KR 100647814B1
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor layer
ohmic electrode
light
exposure surface
Prior art date
Application number
KR20030079131A
Other languages
Korean (ko)
Other versions
KR20050045167A (en
Inventor
조현룡
윤강식
김성한
최번재
박진수
Original Assignee
(주)에피플러스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에피플러스 filed Critical (주)에피플러스
Priority to KR20030079131A priority Critical patent/KR100647814B1/en
Publication of KR20050045167A publication Critical patent/KR20050045167A/en
Application granted granted Critical
Publication of KR100647814B1 publication Critical patent/KR100647814B1/en

Links

Images

Abstract

본 발명은 발광 다이오드 소자에 관한 것으로서, 더욱 상세하게는 광적출 효율 및 광발생 효율을 향상시킬 수 있도록 반도체층과 전극의 구조를 변형시킨 발광 다이오드 소자에 관한 것이다.The present invention relates to a light emitting diode device, and more particularly, to a light emitting diode device in which the structure of the semiconductor layer and the electrode is modified to improve the light extraction efficiency and the light generation efficiency.

본 발명에 일 태양에 따른 발광 다이오드 소자는, 기판; N형반도체층; 광을 발생시키는 활성층; P형반도체층;을 구비하는 발광 다이오드 소자에 있어서, 상기 활성층 및 상기 P형반도체층을 식각하여 적어도 상기 N형반도체층의 일부를 노출시킨 제1노출면과; 상기 제1노출면에 형성된 제1오믹전극과; 상기 P형반도체층상에 형성되어 있고, 상기 P형반도체층의 일부가 제2노출면을 갖도록 개구부를 구비하되, 적어도 1개 이상의 직사각형의 개구부가 격자형으로 반복배열된 메쉬 형상과, 적어도 1개 이상의 사다리꼴의 개구부가 방사형으로 반복배열된 메쉬 형상 또는 상기 제1오믹전극의 대각선방향의 반대쪽모퉁이를 중심으로 상기 제1오믹전극의 방향으로 지그재그형 가지가 뻗어나가는 메쉬 형상 중 선택되는 어느 하나의 형상을 갖는 제2오믹전극과; 상기 제1오믹전극을 형성할 면을 제외한 제1노출면과 제2오믹전극의 형성면을 제외한 P형반도체층인 제2노출면에 랜덤 텍스쳐링이 이루어지며, 상기 제1노출면과 P형반도체층에 Ag, Al, Au, Cr, In, Ir, Ni, Pd, Pb, Pt, Rd, Sn, Ti, W 또는 이를 조합한 금속을 도포하여 고온에서 열처리함으로써 금속 덩어리(Metal cluster)를 형성하고, 포토 리소그라피 공정을 통하여 제1노출면 중 제1오믹전극이 형성된 부분 및 P형반도체층 중 제2오믹전극이 형성되는 부분에 있는 금속 덩어리를 제거하며, 남아있는 금속 덩어리를 이용하여 건식 또는 습식 식각하여 제1오믹전극의 형성면을 제외한 제1노출면 및 제2노출면이 거칠게 형성되는 것을 포함하며, 상기 P형반도체층의 상기 제2노출면 및 상기 제2오믹전극상에 형성되어 있고, 상기 활성층으로부터 발생된 빛을 반도체층 방향으로 반사시키는 플립칩 본딩용 전극과; 상기 플립칩 본딩용 전극에 접합되어 있고, 전류 및 열을 전도하는 도전성 물질과; 상기 도전성 물질에 접합되어 있고, 전류를 상기 N형반도체 방향으로 전달하고 활성층에서 발생된 열을 외부로 방출하는 서브 마운트;로 이루어진 것을 특징으로 한다.In one aspect, a light emitting diode device includes: a substrate; N-type semiconductor layer; An active layer for generating light; A light emitting diode device comprising: a first exposure surface exposing at least a portion of the N-type semiconductor layer by etching the active layer and the P-type semiconductor layer; A first ohmic electrode formed on the first exposure surface; A mesh shape formed on the P-type semiconductor layer, the opening having a portion of the P-type semiconductor layer having a second exposure surface, wherein at least one rectangular opening is repeatedly arranged in a lattice shape, and at least one Any one of the shapes selected from the mesh shape in which the above-described trapezoidal openings are repeatedly arranged radially or the mesh shape in which zigzag branches extend in the direction of the first ohmic electrode about the opposite corner of the diagonal direction of the first ohmic electrode. A second ohmic electrode having; Random texturing is performed on the second exposed surface, which is the P-type semiconductor layer except for the first exposed surface and the second ohmic electrode forming surface, except the surface on which the first ohmic electrode is to be formed, and the first exposure surface and the P-type semiconductor are formed. Ag, Al, Au, Cr, In, Ir, Ni, Pd, Pb, Pt, Rd, Sn, Ti, W or a combination of these metals are applied to the layer and heat treated at high temperature to form metal clusters. Through the photolithography process, to remove the metal mass in the portion where the first ohmic electrode is formed on the first exposure surface and the portion where the second ohmic electrode is formed in the P-type semiconductor layer, and dry or wet using the remaining metal mass Etching includes the first exposure surface and the second exposure surface other than the formation surface of the first ohmic electrode is rough, and is formed on the second exposure surface and the second ohmic electrode of the P-type semiconductor layer Light directed from the active layer toward the semiconductor layer A flip chip bonding electrode which reflects the light to the surface; A conductive material bonded to the flip chip bonding electrode and conducting current and heat; And a sub-mount bonded to the conductive material and transferring current to the N-type semiconductor and dissipating heat generated in the active layer to the outside.

LED, 발광, 다이오드, 고휘도LED, light emitting, diode, high brightness

Description

고휘도 발광 다이오드 소자{LIGHT EMITTING DIODE DEVICE HAVING HIGH LUMINANCE CHARACTERISTICS}LIGHT EMITTING DIODE DEVICE HAVING HIGH LUMINANCE CHARACTERISTICS}

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다. The following drawings attached to this specification are illustrative of preferred embodiments of the present invention, and together with the detailed description of the invention to serve to further understand the technical spirit of the present invention, the present invention is a matter described in such drawings It should not be construed as limited to

도 1은 종래의 메쉬형상의 오믹 전극을 구비한 발광 다이오드 소자의 단면도이다.1 is a cross-sectional view of a light emitting diode device having a conventional mesh-shaped ohmic electrode.

도 2는 종래의 거친 표면의 반도체층을 구비한 발광 다이오드 소자의 단면도이다.2 is a cross-sectional view of a light emitting diode device having a conventional rough surface semiconductor layer.

도 3은 본 발명의 일 실시예에 따른 발광 다이오드 소자의 개략적인 사시도이다.3 is a schematic perspective view of a light emitting diode device according to an embodiment of the present invention.

도 4a는 도 3을 S1 방향으로 절개한 단면도이다.4A is a cross-sectional view taken along the direction S1 of FIG. 3.

도 4b는 본 발명의 다른 실시예에 따른 발광 다이오드 소자의 단면도이다.4B is a cross-sectional view of a light emitting diode device according to another embodiment of the present invention.

도 5a, 5b, 5c 및 5d는 본 발명의 실시예에 따른 발광 다이오드 소자의 상부 평면도이다.5A, 5B, 5C and 5D are top plan views of a light emitting diode device according to an embodiment of the present invention.

도 6은 본 발명의 일 실시예에 따른 플립칩 구조의 발광 다이오드 소자의 단 면도이다.6 is a cutaway view of a light emitting diode device having a flip chip structure according to an embodiment of the present invention.

<도면 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 광투과성 기판 A1 제1노출면10 Light Transmissive Substrate A1 First Exposure Surface

20 N형반도체층 A2 제2노출면20 N-type semiconductor layer A2 second exposure surface

30 활성층 60 광투과성 전극30 active layer 60 light transmitting electrode

40 P형반도체층 70 와이어 본딩용 메탈 패드Metal pad for 40P type semiconductor layer 70 wire bonding

50 오믹전극 80 플립칩 본딩용 전극 50 Ohmic Electrode 80 Flip Chip Bonding Electrode

50a 제1오믹전극 90 도전성 물질 50a first ohmic electrode 90 conductive material

50b 제2오믹전극 100 도전성 전극50b second ohmic electrode 100 conductive electrode

110 서브 마운트                                        110 submount

본 발명은 발광 다이오드 소자에 관한 것으로서, 더욱 상세하게는 광적출 효율 및 광발생 효율을 향상시킬 수 있도록 반도체층과 전극의 구조를 변형시킨 발광 다이오드 소자에 관한 것이다.The present invention relates to a light emitting diode device, and more particularly, to a light emitting diode device in which the structure of the semiconductor layer and the electrode is modified to improve the light extraction efficiency and the light generation efficiency.

발광 다이오드(Light Emitting diode : 이하, 'LED'라 칭함)는 전기 에너지를 빛으로 변환시키는 고체 소자의 일종으로서, 일반적으로 2개의 상반된 도핑 반도체층(N형,P형) 사이에 개재된 반도체 재료의 활성층을 포함한다. 2 개의 도핑 반도체층 양단에 바이어스가 인가되면, 정공과 전자가 활성층으로 주입된 후 그곳에 서 발광성 재결합되어 빛이 발생된다. 활성 영역에서 발생된 빛은 모든 방향으로 방출되고 그 중 일부가 외부로 노출된 표면을 통해 반도체 칩 밖으로 탈출하게 된다. Light Emitting Diode (hereinafter, referred to as 'LED') is a type of solid-state device that converts electrical energy into light, and is generally a semiconductor material interposed between two opposite doped semiconductor layers (N-type, P-type). It includes an active layer of. When a bias is applied across the two doped semiconductor layers, holes and electrons are injected into the active layer and then luminescent recombination therein to generate light. Light generated in the active region is emitted in all directions, and some of them escape from the semiconductor chip through the exposed surface.

최근, 반도체 재료가 개선됨에 따라 반도체 소자의 효율 또한 향상되고 있다. 새로운 LED는 자외선에서 녹색까지의 스펙트럼에서 효율적인 조도를 허용하는 질화갈륨(GaN)계 재료로 만들어지고 있다. LED가 개선됨에 따라, 교통 신호기, 옥외 및 옥내 디스플레이, 자동차 전조등 및 미등, 종래의 옥내 조명 장치 등 많은 응용 분야에서 종래의 발광체를 대체할 것으로 예상되고 있다. 그러나, 종래의 LED는 활성층에서 발생되는 빛을 모두 방출할 수 없어 그 효율이 제한된다.  Recently, as semiconductor materials are improved, the efficiency of semiconductor devices has also been improved. The new LEDs are made of gallium nitride (GaN) -based materials that allow efficient illumination in the ultraviolet to green spectrum. As LEDs improve, it is expected to replace conventional light emitters in many applications, such as traffic signals, outdoor and indoor displays, automotive headlights and taillights, and conventional indoor lighting devices. However, the conventional LED can not emit all the light generated in the active layer is limited in its efficiency.

도1은 종래의 메쉬형상의 오믹전극을 구비한 발광 다이오드 소자의 단면도이다. 기판(10)위에 N형반도체층(20), 활성층(30), P형반도체층(40)을 순차적으로 적층한 뒤 메쉬형상의 오믹전극(50)을 형성시킨다. 여기서, 메쉬 형상이란 P형반도체층(40)의 적어도 일부가 노출되도록 개구부를 갖는 구조이다. 만약, P형반도체(40)층에 개구부를 구비한 오믹전극(50)을 형성시키지 않고 투과성 전극(TP metal: transparence metal)을 형성하게되면, LED가 구동되어 활성층(30)에서 발생한 빛은 그 일부가 P형반도체(40)층과 투과성 전극에서 반사된다. 그 일부가 투과성 전극을 투과하더라도 활성층(30)에서 발생한 빛은 4000Å정도 파장의 가시광선 영역의 빛이기 때문에 수십∼수백(Å)정도의 얇은 두께의 투과성 전극에서는 경계조건(boundary condition)이 만족되지 않아 광손실이 발생하게 된다. 따라서, 개구부를 가지는 오믹전극(50)을 적용하게 되면, 빛이 상기 개구부에서 직접 대기 또는 에폭시로 투과하여 외부로 방출되기 때문에 광손실이 줄어드는 장점이 있다. 1 is a cross-sectional view of a light emitting diode device having a conventional mesh-shaped ohmic electrode. After the N-type semiconductor layer 20, the active layer 30, and the P-type semiconductor layer 40 are sequentially stacked on the substrate 10, a mesh-shaped ohmic electrode 50 is formed. Here, the mesh shape is a structure having an opening so that at least a part of the P-type semiconductor layer 40 is exposed. If the transmissive electrode (TP metal: TP metal) is formed without forming the ohmic electrode 50 having the opening in the P-type semiconductor layer 40, the LED is driven to generate the light generated in the active layer 30. Part is reflected from the P-type semiconductor 40 layer and the transparent electrode. Even though a part of the light penetrates the transparent electrode, the light generated in the active layer 30 is light in the visible ray region of about 4000 파장 wavelength, so the boundary condition is not satisfied in the transmissive electrode of about tens to hundreds of thin thickness. Therefore, light loss occurs. Therefore, when the ohmic electrode 50 having the opening is applied, since the light is directly transmitted from the opening to the atmosphere or epoxy and emitted to the outside, the optical loss is reduced.

상기 오믹전극(50)을 구비하는 LED는 위와 같은 장점을 가지는 한편, 다음과 같은 문제점을 가진다. 전형적인 반도체 재료의 굴절률은 약 2.2∼3.8이기 때문에 대기(n = 1.0) 또는 인캡슐레이팅 에폭시(n ≒ 1.5)에 비해 높은 값을 가진다. 스넬(Snell)의 법칙에 따르면, 굴절률이 높은 영역에서 일정한 임계 각도보다 큰 각도(법선방향기준)로 굴절률이 낮은 영역으로 진행하는 빛은 외부로 투과하지 않고 내부로 100% 반사 즉, 내부전반사(Total Internal Reflection : TIR)하게 된다. 따라서, 활성층(30)으로부터 나온 빛의 일부는 P형반도체층(40)이 대기 또는 에폭시와 접촉하는 면에서 투과하지 못하고 내부로 전반사하는 데 이 빛은 흡수될 때까지 LED내에서 계속 반사되거나, 방출 표면이 아닌 표면 밖으로 탈출할 수 있다. 그렇기 때문에, 메쉬형상의 오믹전극을 구비한 발광 다이오드 소자에서도 광적출 효율(light extraction efficiency)이 저하되는 문제점이 생긴다.While the LED having the ohmic electrode 50 has the above advantages, the LED has the following problems. Since the refractive index of typical semiconductor materials is about 2.2-3.8, it has a higher value than the atmosphere (n = 1.0) or the encapsulating epoxy (n) 1.5). According to Snell's law, light traveling from a region of high refractive index to a region having a lower refractive index at an angle larger than a certain critical angle (normal reference) does not transmit to the outside but is 100% reflected inside, that is, internal total reflection ( Total Internal Reflection (TIR). Therefore, some of the light emitted from the active layer 30 is totally reflected inside the P-type semiconductor layer 40 is not transmitted through the surface in contact with the atmosphere or epoxy and the light is continuously reflected in the LED until it is absorbed, Escape out of the surface, not the emitting surface. Therefore, a problem arises in that light extraction efficiency is lowered even in a light emitting diode device having a mesh-shaped ohmic electrode.

도 2는 종래의 거친 표면의 반도체층을 구비한 발광 다이오드 소자의 단면도이다. 상기 LED는 P형반도체층(40)에 랜덤 텍스쳐링(random texturing) 처리 등을 하여 표면을 거칠게 만든 것이다. 활성층(30)으로부터 발생되어 거친 표면에 도달한 빛은 반사의 법칙에 따라 사방으로 난반사(Diffused Reflection)하게 된다. 따라서 도 1의 LED에서와 같이 내부 전반사된 빛이 표면을 따라 가이딩(guiding)되는 문제점은 발생하지 않기 때문에 광적출 효율이 높다.2 is a cross-sectional view of a light emitting diode device having a conventional rough surface semiconductor layer. The LED is roughened by random texturing on the P-type semiconductor layer 40. Light generated from the active layer 30 and reaching the rough surface is diffusely reflected in all directions according to the law of reflection. Therefore, as in the LED of FIG. 1, the light extraction efficiency is high because the internally reflected light is not guided along the surface.

그러나, 상기 거친 표면의 반도체층에 투과성 전극(60)을 적용하게 되면, 거친 표면이 와이어 본딩용 메탈 패드(70)에서 반도체층(40) 및 활성층(30)으로 전류 가 분산되는 것을 방해한다. 따라서, 반도체층에 캐리어 공급이 원활하게 일어나지 않아 광발생 효율(내부 광자 효율:Internal quantum efficiency)을 떨어뜨리는 문제점이 생긴다.However, when the transparent electrode 60 is applied to the rough surface semiconductor layer, the rough surface prevents the current from being dispersed from the wire bonding metal pad 70 to the semiconductor layer 40 and the active layer 30. Therefore, the carrier supply does not occur smoothly in the semiconductor layer, which causes a problem of lowering the light generation efficiency (Internal quantum efficiency).

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 광적출 효율 및 광발생 효율을 높일 수 있는 고휘도 발광 다이오드 소자를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a high brightness light emitting diode device capable of increasing light extraction efficiency and light generation efficiency.

상기와 같은 목적을 달성하기 위하여 본 발명의 일 실시에 따른 발광 다이오드 소자는, 기판; N형반도체층; 광을 발생시키는 활성층; P형반도체층;을 구비하는 발광 다이오드 소자에 있어서, 상기 활성층 및 상기 P형반도체층을 식각하여 적어도 상기 N형반도체층의 일부를 노출시킨 제1노출면과; 상기 제1노출면에 형성된 제1오믹전극과; 상기 P형반도체층상에 형성되어 있고, 상기 P형반도체층의 일부가 제2노출면을 갖도록 개구부를 구비하되, 적어도 1개 이상의 직사각형의 개구부가 격자형으로 반복배열된 메쉬 형상과, 적어도 1개 이상의 사다리꼴의 개구부가 방사형으로 반복배열된 메쉬 형상 또는 상기 제1오믹전극의 대각선방향의 반대쪽모퉁이를 중심으로 상기 제1오믹전극의 방향으로 지그재그형 가지가 뻗어나가는 메쉬 형상 중 선택되는 어느 하나의 형상을 갖는 제2오믹전극과; 상기 제1오믹전극을 형성할 면을 제외한 제1노출면과 제2오믹전극의 형성면을 제외한 P형반도체층인 제2노출면에 랜덤 텍스쳐링이 이루어지며, 상기 제1노출면과 P형반도체층에 Ag, Al, Au, Cr, In, Ir, Ni, Pd, Pb, Pt, Rd, Sn, Ti, W 또는 이를 조합한 금속을 도포하여 고온에서 열처리함으로써 금속 덩어리(Metal cluster)를 형성하고, 포토 리소그라피 공정을 통하여 제1노출면 중 제1오믹전극이 형성된 부분 및 P형반도체층 중 제2오믹전극이 형성되는 부분에 있는 금속 덩어리를 제거하며, 남아있는 금속 덩어리를 이용하여 건식 또는 습식 식각하여 제1오믹전극의 형성면을 제외한 제1노출면 및 제2노출면이 거칠게 형성되는 것을 포함하며, 상기 P형반도체층의 상기 제2노출면 및 상기 제2오믹전극상에 형성되어 있고, 상기 활성층으로부터 발생된 빛을 반도체층 방향으로 반사시키는 플립칩 본딩용 전극과; 상기 플립칩 본딩용 전극에 접합되어 있고, 전류 및 열을 전도하는 도전성 물질과; 상기 도전성 물질에 접합되어 있고, 전류를 상기 N형반도체 방향으로 전달하고 활성층에서 발생된 열을 외부로 방출하는 서브 마운트로 이루어진 것을 특징으로 한다.In order to achieve the above object, a light emitting diode device according to an embodiment of the present invention, a substrate; N-type semiconductor layer; An active layer for generating light; A light emitting diode device comprising: a first exposure surface exposing at least a portion of the N-type semiconductor layer by etching the active layer and the P-type semiconductor layer; A first ohmic electrode formed on the first exposure surface; A mesh shape formed on the P-type semiconductor layer, the opening having a portion of the P-type semiconductor layer having a second exposure surface, wherein at least one rectangular opening is repeatedly arranged in a lattice shape, and at least one Any one of the shapes selected from the mesh shape in which the above-described trapezoidal openings are repeatedly arranged radially or the mesh shape in which zigzag branches extend in the direction of the first ohmic electrode about the opposite corner of the diagonal direction of the first ohmic electrode. A second ohmic electrode having; Random texturing is performed on the second exposed surface, which is the P-type semiconductor layer except for the first exposed surface and the second ohmic electrode forming surface, except the surface on which the first ohmic electrode is to be formed, and the first exposure surface and the P-type semiconductor are formed. Ag, Al, Au, Cr, In, Ir, Ni, Pd, Pb, Pt, Rd, Sn, Ti, W or a combination of these metals are applied to the layer and heat treated at high temperature to form metal clusters. Through the photolithography process, to remove the metal mass in the portion where the first ohmic electrode is formed on the first exposure surface and the portion where the second ohmic electrode is formed in the P-type semiconductor layer, and dry or wet using the remaining metal mass Etching includes the first exposure surface and the second exposure surface other than the formation surface of the first ohmic electrode is rough, and is formed on the second exposure surface and the second ohmic electrode of the P-type semiconductor layer Light directed from the active layer toward the semiconductor layer A flip chip bonding electrode which reflects the light to the surface; A conductive material bonded to the flip chip bonding electrode and conducting current and heat; It is bonded to the conductive material, characterized in that consisting of a sub-mount to transfer the current in the direction of the N-type semiconductor and to discharge the heat generated in the active layer to the outside.

바람직하게는, 상기 제1오믹전극의 형성면을 제외한 제1노출면이 랜덤 텍스쳐링 처리된다.
본 발명에 따르면, 상기 랜덤 텍스쳐링 처리는 제1오믹전극을 형성할 면을 제외한 제1노출면과 제2오믹전극의 형성면을 제외한 P형반도체층인 제2노출면에 이루어지며, 상기 제1노출면과 P형반도체층에 Ag, Al, Au, Cr, In, Ir, Ni, Pd, Pb, Pt, Rd, Sn, Ti, W 또는 이를 조합한 금속을 도포하여 고온에서 열처리함으로써 금속 덩어리(Metal cluster)를 형성하는 단계와; 포토 리소그라피 공정을 통하여 제1노출면 중 제1오믹전극이 형성된 부분 및 P형반도체층 중 제2오믹전극이 형성되는 부분에 있는 금속 덩어리를 제거하는 단계와; 남아있는 금속 덩어리를 이용하여 건식 또는 습식 식각하여 제1오믹전극의 형성면을 제외한 제1노출면 및 제2노출면을 거칠게 형성하는 단계를 포함하여 이루어진다.
Preferably, the first exposure surface except for the formation surface of the first ohmic electrode is random texturized.
According to the present invention, the random texturing treatment is performed on the second exposure surface, which is a P-type semiconductor layer except for the first exposure surface and the surface on which the second ohmic electrode is to be formed, except for the surface on which the first ohmic electrode is to be formed. Ag, Al, Au, Cr, In, Ir, Ni, Pd, Pb, Pt, Rd, Sn, Ti, W or a combination of these metals are applied to the exposed surface and the P-type semiconductor layer, and then heat-treated at a high temperature. Forming a metal cluster; Removing a metal lump in a portion where the first ohmic electrode is formed on the first exposure surface and a portion where the second ohmic electrode is formed in the P-type semiconductor layer through a photolithography process; Drying or wet etching using the remaining metal agglomerates to roughly form the first exposure surface and the second exposure surface except for the formation surface of the first ohmic electrode.

본 발명에 따르면, 상기 제2오믹전극은 적어도 1개 이상의 직사각형의 개구부가 격자형으로 반복배열된 메쉬 형상과, 적어도 1개 이상의 사다리꼴의 개구부가 방사형으로 반복배열된 메쉬 형상 또는 상기 제1오믹전극의 대각선방향의 반대쪽모퉁이를 중심으로 상기 제1오믹전극의 방향으로 지그재그형 가지가 뻗어나가는 메쉬 형상 중 선택되는 어느 하나의 형상일 수 있다.According to the present invention, the second ohmic electrode has a mesh shape in which at least one or more rectangular openings are repeatedly arranged in a lattice shape, and the mesh shape or at least one trapezoidal opening is repeatedly arranged in a radial shape or the first ohmic electrode. It may be any one shape selected from among a mesh shape in which a zigzag branch extends in the direction of the first ohmic electrode with respect to the opposite corner of the diagonal direction.

삭제delete

삭제delete

본 발명에 따르면, 상기 제2오믹전극은 상기 P형반도체층의 가운데를 중심으로 하여 바깥쪽으로 거미줄모양으로 뻗어나가는 메쉬 형상이고, 상기 제1오믹전극은 상기 P형반도체층을 둘러싸는 폐곡선형상일 수 있다.
본 발명에 다른 실시예에 따른 발광 다이오드 소자는 기판; N형반도체층; 광을 발생시키는 활성층; P형반도체층; 투과성 전극; 와이어 본딩용 메탈 패드;를 구비하고, 상기 활성층 및 상기 P형반도체층을 식각하여 적어도 상기 N형반도체층의 일부를 노출시킨 제1노출면; 상기 제1노출면에 형성된 제1오믹전극;을 구비하고, 상기 제1오믹전극의 형성면을 제외한 제1노출면이 랜덤 텍스쳐링 처리된 것을 특징으로 한다.
According to the present invention, the second ohmic electrode has a mesh shape extending outwardly in a spider web shape centering on the center of the P-type semiconductor layer, and the first ohmic electrode has a closed curve shape surrounding the P-type semiconductor layer. Can be.
In accordance with another aspect of the present invention, a light emitting diode device includes a substrate; N-type semiconductor layer; An active layer for generating light; P-type semiconductor layer; Transmissive electrodes; A first pad comprising a metal pad for wire bonding, wherein the active layer and the P-type semiconductor layer are etched to expose at least a portion of the N-type semiconductor layer; And a first ohmic electrode formed on the first exposed surface, wherein the first exposed surface except for the forming surface of the first ohmic electrode is randomly textured.

본 발명에 다른 실시예에 따른 발광 다이오드 소자는 기판; N형반도체층; 광을 발생시키는 활성층; P형반도체층; 투과성 전극; 와이어 본딩용 메탈 패드;를 구비하고, 상기 활성층 및 상기 P형반도체층을 식각하여 적어도 상기 N형반도체층의 일부를 노출시킨 제1노출면; 상기 제1노출면에 형성된 제1오믹전극;을 구비하고, 상기 제1오믹전극의 형성면을 제외한 제1노출면이 랜덤 텍스쳐링 처리된 것을 특징으로 한다.In accordance with another aspect of the present invention, a light emitting diode device includes a substrate; N-type semiconductor layer; An active layer for generating light; P-type semiconductor layer; Transmissive electrodes; A first pad comprising a metal pad for wire bonding, wherein the active layer and the P-type semiconductor layer are etched to expose at least a portion of the N-type semiconductor layer; And a first ohmic electrode formed on the first exposed surface, wherein the first exposed surface except for the forming surface of the first ohmic electrode is randomly textured.

본 발명에 따르면, 상기 P형반도체층은 마그네슘(Mg)이 도핑된 질화갈륨(GaN)이고, 상기 N형반도체층은 실리콘(Si)이 도핑된 질화갈륨(GaN)이고, 상기 활성층은 질화갈륨(GaN)일 수 있다.According to the present invention, the P-type semiconductor layer is gallium nitride (GaN) doped with magnesium (Mg), the N-type semiconductor layer is gallium nitride (GaN) doped with silicon (Si), and the active layer is gallium nitride (GaN).

삭제delete

삭제delete

이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.

도 3은 본 발명의 일 실시예에 따른 발광 다이오드 소자의 개략적인 사시도이고, 도 4a는 도 3을 S1 방향으로 절개한 단면도이다. 3 is a schematic perspective view of a light emitting diode device according to an exemplary embodiment of the present invention, and FIG. 4A is a cross-sectional view taken along the direction S1 of FIG. 3.

도 3을 참조하면, 본 발명의 실시예를 구현하기 위해, 먼저 소정의 기판(10) 상에 에피텍시얼 공정을 적용하여 N형반도체층(20), 활성층(30), P형반도체층(40)을 형성시킨다. 기판(10)은 광투과성인 사파이어 기판이 사용될 수 있다. N형반도체층(20)은 실리콘(Si)이 도핑된 질화갈륨(GaN:gallium nitride)로 형성하고, P형반도체층(40)은 마그네슘(Mg)이 도핑된 질화갈륨(GaN)로 형성하는데, 본 발명이 이에 한정되는 것은 아니다. 활성층(30)은 질화갈륨(GaN), 질화갈륨 알루미늄 (AlGaN), 질화갈륨인듐(InGaN)이 주로 사용되며, 빛의 종류에 따라 알루미늄(Al)과 인듐(In)의 양을 조절할 수 있다.Referring to FIG. 3, in order to implement an embodiment of the present invention, an N-type semiconductor layer 20, an active layer 30, and a P-type semiconductor layer are first applied by applying an epitaxial process on a predetermined substrate 10. 40 is formed. Substrate 10 may be a light transmissive sapphire substrate may be used. The N-type semiconductor layer 20 is formed of gallium nitride (GaN) doped with silicon (Si), and the P-type semiconductor layer 40 is formed of gallium nitride (GaN) doped with magnesium (Mg). However, the present invention is not limited thereto. As the active layer 30, gallium nitride (GaN), gallium aluminum nitride (AlGaN), and gallium indium nitride (InGaN) are mainly used. The amount of aluminum (Al) and indium (In) may be adjusted according to the type of light.

이어서, N형반도체층(20)을 노출시키기 위해서 활성층(30)과 P형반도체층(40)의 일부를 포토 리소그라피(photo lithography) 공정을 적용하여 식각한다. 그러면, N형반도체층(20)에 제1노출면(A1)이 형성된다. 바람직하게는, 활성층(30)과 P형반도체층(40)의 테두리를 식각하여 N형반도체층(20)의 바깥둘레에 제1노출면(A1)이 형성되도록 한다. 그리고, 상기 N형반도체층(20)상의 한쪽 모퉁이에 제1오믹전극(50a)을 형성시키기 위해 제1노출면(A1)의 한쪽 모퉁이는 대략 직사각형모양의 면을 가지도록 활성층(30) 및 P형반도체층(40)을 식각한다.Subsequently, in order to expose the N-type semiconductor layer 20, a portion of the active layer 30 and the P-type semiconductor layer 40 are etched by applying a photo lithography process. Then, the first exposure surface A1 is formed on the N-type semiconductor layer 20. Preferably, the edges of the active layer 30 and the P-type semiconductor layer 40 are etched to form a first exposure surface A1 on the outer circumference of the N-type semiconductor layer 20. Then, in order to form the first ohmic electrode 50a at one corner on the N-type semiconductor layer 20, one corner of the first exposure surface A1 has an approximately rectangular surface so as to have an active layer 30 and P. The mold semiconductor layer 40 is etched.

그런 다음, 제1오믹전극(50a)을 형성할 면을 제외한 제1노출면(A1) 및 제2노출면(A2)에 랜덤 텍스쳐링 처리를 한다. 여기서, 제2노출면(A2)는 제2오믹전극(50b)의 형성면 제외한 P형반도체층(40)으로서, 제2오믹전극(50b)의 개구부를 통해서 외부에 노출되는 면을 포함한다.Thereafter, random texturing is performed on the first and second exposed surfaces A1 and A2 except for the surface on which the first ohmic electrode 50a is to be formed. Here, the second exposure surface A2 is a P-type semiconductor layer 40 except for the formation surface of the second ohmic electrode 50b and includes a surface exposed to the outside through the opening of the second ohmic electrode 50b.

랜덤 텍스쳐링 처리란, 표면을 거칠게 만드는 공정이다. 랜덤 텍스쳐링 구조를 만드는 방법에는 여러 가지가 있는데, 금속류(Ag, Al, Au, Cr, In, Ir, Ni, Pd, Pb, Pt, Rd, Sn, Ti, W 또는 이를 조합한 금속)을 N형반도체층(20)의 제1노출면(A1)과 P형반도체층(40)에 도포하여 고온에서 열처리함으로써 금속 덩어리(Metal cluster)를 형성한다. 그런 다음, 포토 리소그라피 공정을 통하여 제1노출면(A1) 중 제1오믹전극(50a)이 형성된 부분 및 P형반도체층(40) 중 제2오믹전극(50b)이 형성되는 부분에 있는 금속 덩어리를 제거한 후, 남아있는 금속 덩어리를 이용하여 건식 또는 습식 식각하여 제1오믹전극(50a)의 형성면을 제외한 제1노출면(A1) 및 제2노출면(A2)을 거칠게 만들 수 있다.Random texturing is a process of making a surface rough. There are several ways to create a random texturing structure, where N-type metals (Ag, Al, Au, Cr, In, Ir, Ni, Pd, Pb, Pt, Rd, Sn, Ti, W, or a combination thereof) are N-type. Metal clusters are formed by coating the first exposed surface A1 and the P-type semiconductor layer 40 of the semiconductor layer 20 and performing heat treatment at a high temperature. Then, a metal mass in a portion of the first exposed surface A1 where the first ohmic electrode 50a is formed and in the portion of the P-type semiconductor layer 40 where the second ohmic electrode 50b is formed through the photolithography process. After removal, the first exposed surface A1 and the second exposed surface A2 may be roughened except for the forming surface of the first ohmic electrode 50a by dry or wet etching using the remaining metal mass.

또는, 규소혼합물(SiO2, Si3N4)을 다공성(porous) 성장 등의 방법으로 표면을 거칠게 성장한 후, 역시 포토 리소그라피 방법으로 제1오믹전극(50a)이 형성될 부분을 제외한 제1노출면(A1)과 제2노출면(A2)을 ICP, RIE 등의 방법으로 식각하는 방법도 있다.Alternatively, after the silicon mixture (SiO 2 , Si 3 N 4 ) is grown roughly on the surface by a method such as porous growth, the first exposure except for the portion where the first ohmic electrode 50a is to be formed by the photolithography method. There is also a method of etching the surface A1 and the second exposed surface A2 by ICP, RIE, or the like.

또한, 규소혼합물(SiO2, Si3N4)을 성장하고, 금속류(Ag, Al, Au, Cr, In, Ir, Ni, Pd, Pb, Pt, Rd, Sn, Ti, W 또는 이를 조합한 금속)를 도포하여 고온에서 열처리함으로써 금속 덩어리(Metal cluster)를 형성한 후, 이 금속 덩어리를 이용하여 역시 포토 리소그라피 공정을 통하여 제1오믹전극(50a)이 형성될 부분을 제외한 제1노출면(A1)과 제2노출면(A2)을 선택적으로 식각(Wet 및 Dry)할 수도 있다.In addition, a silicon mixture (SiO 2, Si 3 N 4 ) is grown, and metals (Ag, Al, Au, Cr, In, Ir, Ni, Pd, Pb, Pt, Rd, Sn, Ti, W or metals in combination thereof ) To form a metal cluster by heat treatment at a high temperature, and then the first exposure surface A1 except for a portion where the first ohmic electrode 50a is to be formed through the photolithography process using the metal mass. ) And the second exposure surface A2 may be selectively etched (Wet and dry).

랜덤 텍스쳐링 처리를 하는 이유는 활성층에(30)에서 발생되는 광자들을 제1노출면(A1)과 제2노출면(A2)에서 난반사시키고자 하기 위함인데, 이에 대한 자세한 내용은 도 4a와 함께 후술하도록 한다. The reason of the random texturing is to diffuse the photons generated in the active layer 30 on the first exposure surface A1 and the second exposure surface A2, which will be described later with reference to FIG. 4A. Do it.

위와 같이 N형 및 P형반도체층에 오믹전극(50a,50b)을 형성시킨 다음에 랜덤 텍스쳐링 처리하기 때문에 제1오믹전극(50a)과 제2오믹전극(50b)의 밑면은 여전히 매끄러운 표면을 유지한다. 오믹전극(50a,50b)의 재료로서 Ti, Al, Au, Ni, Pt, Pd, Ag, Rh 또는 이들의 혼합물로 형성할 수 있지만, Al, Pt, Cr와 같은 백색금속을 사용하면 상기 밑면의 반사율을 높일 수 있다.Since the ohmic electrodes 50a and 50b are formed on the N-type and P-type semiconductor layers as described above, and then random texturing is performed, the bottom surfaces of the first ohmic electrode 50a and the second ohmic electrode 50b still maintain smooth surfaces. do. Although the material of the ohmic electrodes 50a and 50b may be formed of Ti, Al, Au, Ni, Pt, Pd, Ag, Rh or a mixture thereof, a white metal such as Al, Pt, Cr may be used. The reflectance can be increased.

위와 같이 N형 및 P형반도체층에 랜덤 텍스쳐링 처리를 한 다음, 포토 리소그라피 공정을 통하여 제1노출면(A1)의 한쪽 구석에 제1오믹전극(50a)을 형성하고, P형반도체층(40)상에 제2오믹전극(50b)을 형성시킨다.After random texturing on the N-type and P-type semiconductor layers as described above, a first ohmic electrode 50a is formed at one corner of the first exposure surface A1 through a photolithography process, and the P-type semiconductor layer 40 Is formed on the second ohmic electrode 50b.

이 때, 제2오믹전극(50b)은 개구부를 가지는 메쉬 형상으로 형성시키는데, 여기서 메쉬 형상이란 개구부를 가지는 망상 구조를 포괄하는 명칭으로서, 도 3에 도시된 바와 같은 격자무늬가 대표적인 메쉬 형상이다. 메쉬 형상의 구체적이고 다양한 실시예는 도 5a 내지 도 5d와 함께 후술하도록 한다.At this time, the second ohmic electrode 50b is formed in a mesh shape having an opening, where the mesh shape is a name encompassing a network structure having an opening, and a lattice pattern as shown in FIG. 3 is a representative mesh shape. Specific and various embodiments of the mesh shape will be described later with reference to FIGS. 5A to 5D.

이상은 오믹전극(50a, 50b)를 형성하기 전에 오믹전극(50a, 50b)이 형성될 부분을 제외한 N형반도체층(20) 및 P형반도체층(40)의 윗면을 랜덤 텍스쳐링 처리하는 방법에 대한 설명이다. 그러나, 먼저 오믹전극(50a, 50b)를 형성한 다음, 오믹전극(50a, 50b)이 형성된 부분을 제외한 N형반도체층(20) 및 P형반도체층(40)의 윗면에 랜덤 텍스쳐링 처리할 수도 있는데, 이 경우 오믹전극이 스스로 정렬기(aligner) 역할을 하게 된다.The above is a method of random texturing the upper surfaces of the N-type semiconductor layer 20 and the P-type semiconductor layer 40 except for the portion where the ohmic electrodes 50a and 50b are to be formed before the ohmic electrodes 50a and 50b are formed. This is the description. However, first, the ohmic electrodes 50a and 50b may be formed, and then random texturing may be performed on the top surfaces of the N-type semiconductor layer 20 and the P-type semiconductor layer 40 except for the portions where the ohmic electrodes 50a and 50b are formed. In this case, the ohmic electrode acts as an aligner itself.

위와 같은 공정을 통하여 본 발명의 일 실시예에 따른 발광 다이오드 소자가 제작된다.Through the above process, a light emitting diode device according to an embodiment of the present invention is manufactured.

도 4a를 참조하여, 본 발명의 일 실시예에 따른 발광 다이오드 소자의 고휘도 원리를 설명하고자 한다. 도 3에 나타낸 소자와 마찬가지로 기판(10), N형반도체층(20), 활성층(30), P형반도체층(40), 제1오믹전극(미도시), 제2오믹전극(50b)을 구비한다. Referring to FIG. 4A, a principle of high brightness of a light emitting diode device according to an exemplary embodiment will be described. Like the device shown in FIG. 3, the substrate 10, the N-type semiconductor layer 20, the active layer 30, the P-type semiconductor layer 40, the first ohmic electrode (not shown), and the second ohmic electrode 50b are formed. Equipped.

상기 N형반도체층(20)의 제1노출면(A1)상에는 제1오믹전극(미도시)이 형성되어 있고, N형반도체층(20)의 제1노출면(A1)은 상기 제1오믹전극(미도시) 형성된 면을 제외한 부분에 랜덤 텍스쳐링 처리가 되어 있다. 상기 P형반도체층(40)에도 제2노출면(A2)에 랜덤 텍스쳐링 처리가 되어 있다.A first ohmic electrode (not shown) is formed on the first exposure surface A1 of the N-type semiconductor layer 20, and the first exposure surface A1 of the N-type semiconductor layer 20 is the first ohmic. Random texturing is performed on portions other than the surface on which electrodes (not shown) are formed. The P-type semiconductor layer 40 is also subjected to random texturing on the second exposed surface A2.

제1오믹전극(미도시)와 제2오믹전극(50b)에 와이어를 부착하여 양단에 바이어스 전압을 인가하면, 전자 및 정공이 각각 제1오믹전극(미도시)과 제2오믹전극(50b)을 통해 활성층(30)으로 유입되고, 활성층(30)에서 전자와 정공이 결합되면서 빛이 발생한다. 이 빛은 모든 방향으로 방출이 되는데, 이 빛은 반도체층의 노출면(A1,A2)을 통해 외부로 직접 방출되기도 하고, 제1오믹전극(미도시) 또는 제2오믹전극(50b)의 밑면에서 반사하여 소자내부에서 가이딩되다가 외부로 방출되기도 한다.When a wire is attached to both the first ohmic electrode (not shown) and the second ohmic electrode 50b, and a bias voltage is applied to both ends, electrons and holes are respectively formed of the first ohmic electrode (not shown) and the second ohmic electrode 50b. Is introduced into the active layer 30 through, the light is generated as the electrons and holes are combined in the active layer 30. The light is emitted in all directions, and the light is directly emitted to the outside through the exposed surfaces A1 and A2 of the semiconductor layer, and the bottom of the first ohmic electrode (not shown) or the second ohmic electrode 50b. Reflected by, it is guided in the device and emitted to the outside.

모든 방향으로 방출되는 빛 중에서 법선방향을 기준으로 임계각보다 큰 각도로 입사하는 빛은 다시 내부로 전반사(TIR)하지만, 본 발명의 일 실시예에 따른 발광 다이오드의 N형반도체층(20)과 P형반도체층의(40) 표면은 랜덤 텍스쳐링 처리가 되어 있기 때문에, 임계각보다 큰 각도로 입사하더라도 전반사(TIR)하지 않고 난반사(Diffused Reflection)하여 빛이 외부로 투과한다. Of the light emitted in all directions, the light incident at an angle greater than the critical angle based on the normal direction is totally reflected internally (TIR), but the N-type semiconductor layer 20 and P of the light emitting diode according to an embodiment of the present invention. Since the surface of the mold semiconductor layer 40 is random texturing, light is transmitted through the diffuse reflection without diffused reflection (TIR) even when incident at an angle greater than the critical angle.

물론, 종래발명과 같은 매끄러운 면에서 전반사한 빛도 내부에서 가이딩되다가 다른 면을 통해 외부로 방출될 수도 있지만, 내부에서 가이딩되는 과정에서 광손실이 발생하여 외부로 방출되는 빛의 양이 극히 적게된다. 따라서, 거친표면에서는 난반사하여 외부로 방출되는 빛의 양이 많기 때문에 매끄러운 면에 비해 광적출 효율(light extraction efficiency)이 높다.Of course, the light that is totally reflected on the smooth side as in the conventional invention may be guided from the inside to be emitted to the outside through the other side, but the amount of light emitted to the outside due to light loss occurs during the guiding process inside Less. Therefore, the light extraction efficiency is higher than that of the smooth surface because a large amount of light is diffused by rough reflection on the rough surface.

또한, 상기 제2오믹전극(50b)은 개구부를 구비하고 있고, 제2오믹전극(50b) 아랫 면은 매끄러운 구조로 되어 있다. 상기 개구부를 통해 노출되어 있는 P형반도체층의 제2노출면(A2)에만 랜덤 텍스쳐링 처리가 되어 있기 때문에 제2오믹전극(50b)은 거친 표면에 대한 영향을 받지 않는다. 따라서, 거친 표면에 있어서 전류분산이 잘되지 않는 문제점이 본 발명에서는 발생되지 않는다. In addition, the second ohmic electrode 50b has an opening, and the bottom surface of the second ohmic electrode 50b has a smooth structure. Since the random texturing treatment is performed only on the second exposed surface A2 of the P-type semiconductor layer exposed through the opening, the second ohmic electrode 50b is not affected by the rough surface. Therefore, the problem of poor current dispersion on the rough surface does not occur in the present invention.

다시 말해서, 상기 제2오믹전극(50b)은 거친 표면의 반도체층(40)에 적용되면서도 제2오믹전극(50b)의 밑면은 매끄러운 구조이기 때문에, 외부로부터 공급되는 캐리어의 흐름이 원활하게 이루어진다. 따라서, 전자와 정공의 결합으로 인한 광발생 효율 또한 높아진다.In other words, while the second ohmic electrode 50b is applied to the semiconductor layer 40 having a rough surface, the bottom surface of the second ohmic electrode 50b has a smooth structure, so that the carrier supplied from the outside flows smoothly. Therefore, the light generation efficiency due to the combination of electrons and holes also increases.

한편, 매끄러운 구조로 되어 있는 제1오믹전극(미도시) 제2오믹전극(50b)의 밑면에 반사율을 높이기 위해, 전극의 재료로 Al, Pt, Cr과 같은 백색금속을 사용하면, 활성층에서 발생하여 제1오믹전극(미도시) 또는 제2오믹전극(50b)의 밑면에 입사한 후 다시 내부로 반사하는 빛의 양이 많아지게 된다. 이 경우, 반사광 중 다른 면을 통해 외부로 방출하는 되는 빛의 양 또한 많아져서 광적출 효율이 상승한다.On the other hand, when a white metal such as Al, Pt, Cr is used as the material of the electrode in order to increase the reflectance on the bottom surface of the first ohmic electrode (not shown) second ohmic electrode 50b having a smooth structure, it is generated in the active layer. As a result, the amount of light that is incident on the bottom surface of the first ohmic electrode (not shown) or the second ohmic electrode 50b and then reflects back inside increases. In this case, the amount of light emitted to the outside through the other surface of the reflected light also increases, thereby increasing the light extraction efficiency.

본 발명에 따른 발광 다이오드 소자는 위와 같은 원리로 광적출효율 및 광발생효율이 높기 때문에 고휘도의 특성을 가지게 된다.The light emitting diode device according to the present invention has the characteristics of high brightness because the light extraction efficiency and the light generation efficiency is high in the same principle as above.

도 4b는 본 발명의 다른 실시예에 따른 발광 다이오드 소자의 단면도이다. 도 4b에 나타낸 발광 다이오드 소자를 도 4a에 나타낸 발광 다이오드 소자와 비교해보면, P형반도체층(40)에 랜덤 텍스쳐링 처리를 하지 않고, 제2오믹전극 대신 광투과성 전극(60) 및 와이어본딩을 위한 메탈 패드(70)를 형성시킨 형태이다. 그리고, 도 4a에 나타낸 소자와 같이 N형반도체층(20)의 오믹전극(50a)의 형성면 이외 의 제1노출면(A1)에 랜덤 텍스쳐링 처리가 되어 있다. 4B is a cross-sectional view of a light emitting diode device according to another embodiment of the present invention. Comparing the light emitting diode device shown in FIG. 4B with the light emitting diode device shown in FIG. 4A, the P-type semiconductor layer 40 is not subjected to random texturing, and instead of the second ohmic electrode, the light-transmitting electrode 60 and the wire bonding may be used. The metal pad 70 is formed. 4A, random texturing is performed on the first exposed surface A1 other than the surface on which the ohmic electrode 50a of the N-type semiconductor layer 20 is formed.

본 실시예에 따르면 P형반도체층(40)으로 임계각보다 큰 각으로 입사한 빛은 광투과성 전극(60)에서 내부로 전반사하지만, 이 빛 중 내부에서 다시 반사하여 임계각보다 큰 각도로 N형반도체층(20)으로 입사한 빛은 난반사하여 외부로 방출된다.According to the present embodiment, the light incident on the P-type semiconductor layer 40 at an angle greater than the critical angle is totally reflected from the light-transmitting electrode 60 to the inside, but is reflected back from the inside of the light to the N-type semiconductor at an angle greater than the critical angle. Light incident on the layer 20 is diffusely reflected and emitted to the outside.

즉, 본 실시예의 경우도 도 4a에 나타낸 실시예와 마찬가지로 제1오믹전극(50a) 밑면은 매끄러운 형상을 가지므로, 이 밑면에 입사한 빛은 내부로 반사하였다가 다시 외부로 방출되어 광적출 효율에 기여한다.That is, in this embodiment as well, as in the embodiment shown in FIG. 4A, the bottom surface of the first ohmic electrode 50a has a smooth shape. Therefore, the light incident on the bottom surface is reflected inside and then emitted to the outside to emit light. Contribute to.

이하, 도 5a 내지 도 5d를 참조하여, 본 발명의 실시예에 따른 다양한 형태의 제2오믹전극(50b)을 설명하도록 한다.Hereinafter, various types of second ohmic electrodes 50b according to embodiments of the present invention will be described with reference to FIGS. 5A to 5D.

도 5a, 5b, 5c 및 5d는 본 발명의 실시예에 따른 발광 다이오드 소자의 상부 평면도이다.5A, 5B, 5C and 5D are top plan views of a light emitting diode device according to an embodiment of the present invention.

도 5a를 참조하면, 제1오믹전극(50a)이 N형반도체층(20)의 제1노출면(A1)상의 한쪽 모퉁이에 형성되어 있고, P형반도체층(40)상에 메쉬 형상의 제2오믹전극(50b)이 형성되어 있다. 상기 제2오믹전극(50b)은 P형반도체층(40)이 제2노출면(A2)을 가지도록 개구부를 구비하고 있는데, 상기 개구부는 직사각형이 격자형으로 반복해서 배열되어 있다. 여기서, 제2오믹전극(50b)은 제1오믹전극(50a)이 형성된 모퉁이의 대각선방향으로 반대쪽에 일정한 면적내에 개구부가 없는 부분을 구비하는 것이 좋다. 이는 개구부가 없는 부분과 제1오믹전극(50a)에 바이어스 전압을 인가하기 위해 각각 와이어를 본딩하기 위한 부분이다.Referring to FIG. 5A, the first ohmic electrode 50a is formed at one corner on the first exposure surface A1 of the N-type semiconductor layer 20, and the mesh-shaped material is formed on the P-type semiconductor layer 40. 2 ohmic electrodes 50b are formed. The second ohmic electrode 50b has an opening such that the P-type semiconductor layer 40 has the second exposure surface A2, and the openings are arranged in a rectangular lattice pattern. Here, the second ohmic electrode 50b may include a portion having no opening in a predetermined area on the opposite side in the diagonal direction of the corner where the first ohmic electrode 50a is formed. This is a portion for bonding wires in order to apply a bias voltage to the portion having no opening and the first ohmic electrode 50a.

상기 제1오믹전극(50a)의 형성면을 제외한 제1노출면(A1) 및 상기 제2노출면(A2)상에 랜덤 텍스쳐링 처리가 되어 있는 상태이므로, 임계각보다 큰 각도로 입사한 빛도 난반사하여 외부로 방출된다.Since random texturing is performed on the first exposure surface A1 and the second exposure surface A2 excluding the formation surface of the first ohmic electrode 50a, light incident at an angle greater than a critical angle is also diffusely reflected. Is released to the outside.

도 5b를 참조하면, 제1오믹전극(50a)이 N형반도체층(20)의 제1노출면(A1)상의 한쪽 모퉁이에 형성되어 있고, 다른쪽 모퉁이로부터 방사형으로 퍼져나가는 메쉬 형상의 제2오믹전극(50b)이 형성되어 있다. 상기 제2오믹전극(50b)이 구비하는 개구부 모양은 사다리꼴 형태로서, 구체적으로는, 사다리꼴의 마주보는 두 변이 부채꼴호이고, 마주보는 다른 두변이 테이퍼진 직선형태이다. Referring to FIG. 5B, the first ohmic electrode 50a is formed at one corner on the first exposure surface A1 of the N-type semiconductor layer 20, and has a mesh-shaped second shape that spreads radially from the other corner. The ohmic electrode 50b is formed. The opening shape of the second ohmic electrode 50b has a trapezoidal shape, specifically, two opposite sides of the trapezoid have a fan shape, and two opposite sides of the second ohmic electrode 50b have a tapered straight shape.

또한, 제2오믹전극(50b)은 도 5a에서 나타낸 실시예와 마찬가지로 제1오믹전극(50a)이 형성된 모퉁이의 대각선방향 반대쪽에 일정한 면적내에 개구부가 없는 부분을 구비하는 것이 바람직하다.In addition, as in the embodiment shown in FIG. 5A, the second ohmic electrode 50b preferably includes a portion having no opening in a predetermined area on the opposite side to the diagonal direction of the corner where the first ohmic electrode 50a is formed.

상기 개구부가 없는 부분으로부터 상기 사다리꼴이 방사형으로 배열되어 있고, 상기 사다리꼴 개구부는 직선형태의 맞변이 서로 어긋나도록 배열되어 있는 것이 바람직하다. 이는 직선형태로 배열될 경우 그 직선을 따라 가이딩되는 빛이 발생할 수 있는데, 이 직선을 어긋나도록 하면 가이딩되는 빛을 줄여 광적출 효율을 높일 수 있다.It is preferable that the said trapezoid is arranged radially from the part without the said opening part, and the said trapezoid opening part is arrange | positioned so that the right side of a linear form may mutually shift | deviate. This may cause light to be guided along a straight line when arranged in a straight line. When the straight line is shifted, the light to be guided may be reduced to increase light extraction efficiency.

상기 개구부가 없는 부분으로부터 제1오믹전극(50a)에 가까울수록 사다리꼴 개구부의 크기를 크게 하여, 전류분산이 골고루되도록 할 수 있다.As the first ohmic electrode 50a is closer to the first ohmic electrode 50a from the portion without the opening, the size of the trapezoidal opening may be increased, so that current distribution may be evenly distributed.

도 5c에 나타난 제2오믹전극(50b)은 제1오믹전극(50a)의 대각선방향 반대쪽 모퉁이로부터 제1오믹전극(50a) 방향으로 지그재그형 가지가 뻗어나가는 형태이다. 상기 모퉁이에 와이어 본딩을 위해 일정면적내에 개구부가 없는 다각형을 구비하고 있다.The second ohmic electrode 50b illustrated in FIG. 5C has a zigzag branch extending from the opposite corner of the first ohmic electrode 50a in the direction of the first ohmic electrode 50a. The corner has a polygon with no opening in a certain area for wire bonding.

도 5d에 나타난 제2오믹전극(50b)은 P형반도체층(40) 가운데를 중심으로 하여 바깥쪽으로 거미줄모양으로 뻗어나가는 모양이다. 여기서 거미줄모양이란, 방사형으로 뻗어나가는 선과 여러개의 실질적인 동심원호들이 교차하는 형상을 말한다.The second ohmic electrode 50b shown in FIG. 5D extends outwardly in a spider web shape centering on the center of the P-type semiconductor layer 40. Here, spider web refers to a shape in which a radially extending line intersects with a plurality of substantially concentric arcs.

개구부 없는 다각형이 P형반도체층(40) 중앙에 형성되어 있기 때문에, 제1오믹전극(50a)은 제1노출면(A1)상에서 P형반도체층(40)을 둘러싸는 폐곡선형상으로 형성되는 것이 바람직하다.Since the polygon without the opening is formed in the center of the P-type semiconductor layer 40, the first ohmic electrode 50a is formed in a closed curve surrounding the P-type semiconductor layer 40 on the first exposure surface A1. desirable.

도 6은 본 발명의 일 실시예에 따른 플립칩 구조의 발광 다이오드 소자의 단면도이다. 도 6에 나타난 발광 다이오드 소자는 도 4a에 나타낸 본 발명의 일 실시예에 따른 발광 다이오드 소자에 플립칩 구조로 패키지(package)한 것이다.6 is a cross-sectional view of a light emitting diode device having a flip chip structure according to an embodiment of the present invention. The light emitting diode device shown in FIG. 6 is packaged in a flip chip structure in the light emitting diode device according to the exemplary embodiment of the present invention shown in FIG. 4A.

그 구조를 살펴보면, 도 4a에 나타낸 발광 다이오드 소자와 마찬가지로 기판(10);N형반도체층(20);활성층(30);P형반도체층(40);제2오믹전극(50b);제1오믹 전극(50a)를 구비하고 있다. 상기 제2오믹전극(50b)은 역시 개구부를 가지고 있는 메쉬 형상이다. 또한, 상기 P형반도체층(40)의 제2노출면(A2) 및 제2오믹전극(50b)에 플립칩 본딩용 전극(80) 접합되어 있고, 도전성 물질(90); 도전성 전극(100); 서브 마운트(110)가 순차적으로 형성되어 있다.Looking at the structure, as in the light emitting diode device shown in Figure 4a, the substrate 10; N-type semiconductor layer 20; Active layer 30; P-type semiconductor layer 40; Second ohmic electrode 50b; First The ohmic electrode 50a is provided. The second ohmic electrode 50b is also a mesh shape having an opening. Further, a flip chip bonding electrode 80 is bonded to the second exposure surface A2 and the second ohmic electrode 50b of the P-type semiconductor layer 40, and a conductive material 90; Conductive electrode 100; The sub mount 110 is formed sequentially.

상기 플립칩 본딩용 전극(80)은 활성층(30)에서 발생하여 P형반도체층(40)으로 입사한 빛을 반도체층 방향으로 반사시켜주는 역할을 한다. 반사율이 높은 Pt, Al과 같은 백색금속이 적당하며, 도전성 물질(90)과 결합이 용이한 물질이 바람직하다. The flip chip bonding electrode 80 reflects light generated in the active layer 30 and incident on the P-type semiconductor layer 40 in the direction of the semiconductor layer. White metals such as Pt and Al, which have high reflectances, are suitable, and a material that is easily combined with the conductive material 90 is preferable.

상기 도전성 물질(90)은 상기 플립칩 본딩용 전극(80)과 도전성 전극(100)을 물리적으로 접합시키며, 전류 및 열을 전도하는 역할을 한다. The conductive material 90 physically bonds the flip chip bonding electrode 80 and the conductive electrode 100 to conduct current and heat.

상기 도전성 전극(100)은 서브 마운트(110)가 완전한 금속이 아닐 경우(ex: Si wafer)에 서브 마운트(110)에 저항성 접촉을 형성하여 전류 흐름을 원활하게 한다. 도전성 전극(100)의 재료로는 Ti/Au 또는 Ti/Al 금속 등이 사용된다.The conductive electrode 100 forms an ohmic contact with the submount 110 when the submount 110 is not a complete metal (eg, a Si wafer) to facilitate current flow. As the material of the conductive electrode 100, Ti / Au or Ti / Al metal or the like is used.

상기 서브 마운트(110)는 전류를 전도하고 열을 외부로 방출하는 역할을 하며, 전기전도성과 열전도성이 좋은 실리콘 웨이퍼(Si wafer), Cu, Al 등으로 제작된다.The sub-mount 110 serves to conduct current and emit heat to the outside, and is made of silicon wafer (Si wafer), Cu, Al, etc. having good electrical conductivity and thermal conductivity.

위와 같은 플립칩 구조의 발광 다이오드 소자에서 활성층(30)으로부터 P형반도체층(40)의 노출면(A2)으로 방사된 빛은 반사율이 좋은 플립칩 본딩용 전극(80)면에서 다시 P형반도체층(40) 내부로 난반사된다. 그런 다음, 이 빛은 광투과성 기판(10)을 투과하여 외부로 방출되거나, 내부에서 다시 반사하여 N형반도체층(20)의 노출면(A1)에서 난반사하여 외부로 방출된다.In the light emitting diode device having the flip-chip structure as described above, the light emitted from the active layer 30 to the exposed surface A2 of the P-type semiconductor layer 40 is again reflected on the P-type semiconductor on the flip-chip bonding electrode 80 with good reflectivity. Diffusely reflected into layer 40. Then, the light is emitted through the light-transmissive substrate 10 to the outside, or reflected back from the inside and diffused by the diffuse reflection on the exposed surface A1 of the N-type semiconductor layer 20 to the outside.

본 발명의 다른 실시예에 따른 플립칩 구조의 발광 다이오드 소자는 도 6에 나타낸 발광 다이오드 소자와 유사하며, 제2오믹전극(50b)이 불연속적인 도트(dot) 형상이라는 점에서만 차이가 있다. 플립칩 구조에서는 플립칩 본딩용 전극(80)이 제2오믹전극(50b) 뿐만 아니라 P형반도체층(40)의 노출면(A1)에도 접합되어 있기 때문에 제2오믹전극(50b)이 불연속적이어도 전류흐름의 문제가 생기지 않기 때문에 도트(dot)형상의 오믹전극(50b)도 가능하다.The light emitting diode device of the flip chip structure according to another embodiment of the present invention is similar to the light emitting diode device shown in FIG. 6, except that the second ohmic electrode 50b has a discontinuous dot shape. In the flip chip structure, since the flip chip bonding electrode 80 is bonded not only to the second ohmic electrode 50 b but also to the exposed surface A1 of the P-type semiconductor layer 40, the second ohmic electrode 50 b is discontinuous. Since the problem of current flow does not occur even after that, the dot-shaped ohmic electrode 50b is also possible.

이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.As described above, although the present invention has been described by way of limited embodiments and drawings, the present invention is not limited thereto and is intended by those skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of equivalents of the claims to be described.

본 발명의 일 측면에 따르면, 반도체층 표면에 랜덤 텍스쳐링 구조를 도입함으로써 거친 표면에서 난반사하여 외부로 방출되는 빛이 많아지게 함으로써 발광 다이오드 소자의 광적출 효율을 높일 수 있다.According to an aspect of the present invention, by introducing a random texturing structure on the surface of the semiconductor layer it is possible to increase the light extraction efficiency of the light emitting diode device by increasing the light emitted by the diffuse reflection on the rough surface.

본 발명의 다른 측면에 따르면, 개구부를 구비한 제2오믹전극으로 거친 표면의 영향을 받지 않음으로 원활한 전류 분산이 가능하기 때문에 발광 다이오드 소자의 광발생 효율을 높일 수 있다.According to another aspect of the present invention, since the second ohmic electrode having the opening is not affected by the rough surface and thus smooth current distribution is possible, the light generation efficiency of the light emitting diode device can be improved.

본 발명의 또 다른 측면에 따르면, 제2오믹전극의 밑면을 매끄러운 구조로 하고 오믹전극을 반사율이 높은 재료를 사용함으로써 P형반도체층과 제2오믹전극의 형성면에서 반사되는 빛의 양을 많게 하여 광적출 효율을 높이고, 고휘도 발광 다이오드 소자를 제공할 수 있다.
According to another aspect of the present invention, the bottom surface of the second ohmic electrode is made smooth and the ohmic electrode is made of a material having high reflectance, thereby increasing the amount of light reflected from the formation surface of the P-type semiconductor layer and the second ohmic electrode. Therefore, the light extraction efficiency can be improved, and a high brightness light emitting diode device can be provided.

Claims (10)

기판; N형반도체층; 광을 발생시키는 활성층; P형반도체층;을 구비하는 발광 다이오드 소자에 있어서, Board; N-type semiconductor layer; An active layer for generating light; In the light emitting diode device comprising a P-type semiconductor layer, 상기 활성층 및 상기 P형반도체층을 식각하여 적어도 상기 N형반도체층의 일부를 노출시킨 제1노출면과;A first exposure surface on which the active layer and the P-type semiconductor layer are etched to expose at least a portion of the N-type semiconductor layer; 상기 제1노출면에 형성된 제1오믹전극과;A first ohmic electrode formed on the first exposure surface; 상기 P형반도체층상에 형성되어 있고, 상기 P형반도체층의 일부가 제2노출면을 갖도록 개구부를 구비하되, 적어도 1개 이상의 직사각형의 개구부가 격자형으로 반복배열된 메쉬 형상과, 적어도 1개 이상의 사다리꼴의 개구부가 방사형으로 반복배열된 메쉬 형상 또는 상기 제1오믹전극의 대각선방향의 반대쪽모퉁이를 중심으로 상기 제1오믹전극의 방향으로 지그재그형 가지가 뻗어나가는 메쉬 형상 중 선택되는 어느 하나의 형상을 갖는 제2오믹전극과;A mesh shape formed on the P-type semiconductor layer, the opening having a portion of the P-type semiconductor layer having a second exposure surface, wherein at least one rectangular opening is repeatedly arranged in a lattice shape, and at least one Any one of the shapes selected from the mesh shape in which the above-described trapezoidal openings are repeatedly arranged radially or the mesh shape in which zigzag branches extend in the direction of the first ohmic electrode about the opposite corner of the diagonal direction of the first ohmic electrode. A second ohmic electrode having; 상기 제1오믹전극을 형성할 면을 제외한 제1노출면과 제2오믹전극의 형성면을 제외한 P형반도체층인 제2노출면에 랜덤 텍스쳐링이 이루어지며, 상기 제1노출면과 P형반도체층에 Ag, Al, Au, Cr, In, Ir, Ni, Pd, Pb, Pt, Rd, Sn, Ti, W 또는 이를 조합한 금속을 도포하여 고온에서 열처리함으로써 금속 덩어리(Metal cluster)를 형성하고, 포토 리소그라피 공정을 통하여 제1노출면 중 제1오믹전극이 형성된 부분 및 P형반도체층 중 제2오믹전극이 형성되는 부분에 있는 금속 덩어리를 제거하며, 남아있는 금속 덩어리를 이용하여 건식 또는 습식 식각하여 제1오믹전극의 형성면을 제외한 제1노출면 및 제2노출면이 거칠게 형성되는 것을 포함하며,Random texturing is performed on the second exposed surface, which is the P-type semiconductor layer except for the first exposed surface and the second ohmic electrode forming surface, except the surface on which the first ohmic electrode is to be formed, and the first exposure surface and the P-type semiconductor are formed. Ag, Al, Au, Cr, In, Ir, Ni, Pd, Pb, Pt, Rd, Sn, Ti, W or a combination of these metals are applied to the layer and heat treated at high temperature to form metal clusters. Through the photolithography process, to remove the metal mass in the portion where the first ohmic electrode is formed on the first exposure surface and the portion where the second ohmic electrode is formed in the P-type semiconductor layer, and dry or wet using the remaining metal mass Etching to roughen the first exposure surface and the second exposure surface except for the formation surface of the first ohmic electrode, 상기 P형반도체층의 상기 제2노출면 및 상기 제2오믹전극상에 형성되어 있고, 상기 활성층으로부터 발생된 빛을 반도체층 방향으로 반사시키는 플립칩 본딩용 전극과; A flip chip bonding electrode formed on the second exposure surface and the second ohmic electrode of the P-type semiconductor layer and reflecting light generated from the active layer toward the semiconductor layer; 상기 플립칩 본딩용 전극에 접합되어 있고, 전류 및 열을 전도하는 도전성 물질과;A conductive material bonded to the flip chip bonding electrode and conducting current and heat; 상기 도전성 물질에 접합되어 있고, 전류를 상기 N형반도체 방향으로 전달하고 활성층에서 발생된 열을 외부로 방출하는 서브 마운트;로 이루어진 것을 특징으로 하는 발광 다이오드 소자.And a sub mount bonded to the conductive material and transferring current toward the N-type semiconductor and dissipating heat generated in the active layer to the outside. 삭제delete 삭제delete 삭제delete 삭제delete 제 1항에 있어서,The method of claim 1, 상기 제2오믹전극은 상기 P형반도체층의 가운데를 중심으로 하여 바깥쪽으로 거미줄모양으로 뻗어나가는 메쉬 형상이고,The second ohmic electrode has a mesh shape extending outwardly in a spider web shape centering on the center of the P-type semiconductor layer, 상기 제1오믹전극은 상기 P형반도체층을 둘러싸는 폐곡선형상인 것을 특징으로 하는 발광 다이오드 소자.The first ohmic electrode is a light emitting diode device, characterized in that the closed curve surrounding the P-type semiconductor layer. 삭제delete 삭제delete 제 1항에 있어서,The method of claim 1, 상기 P형반도체층은 마그네슘(Mg)이 도핑된 질화갈륨(GaN)이고, 상기 N형반도체층은 실리콘(Si)이 도핑된 질화갈륨(GaN)이고, 상기 활성층은 질화갈륨(GaN)인 것을 특징으로 하는 발광 다이오드 소자.The P-type semiconductor layer is gallium nitride (GaN) doped with magnesium (Mg), the N-type semiconductor layer is gallium nitride (GaN) doped with silicon (Si), and the active layer is gallium nitride (GaN). A light emitting diode device characterized by the above-mentioned. 삭제delete
KR20030079131A 2003-11-10 2003-11-10 Light emitting diode device having high luminance characteristics KR100647814B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20030079131A KR100647814B1 (en) 2003-11-10 2003-11-10 Light emitting diode device having high luminance characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030079131A KR100647814B1 (en) 2003-11-10 2003-11-10 Light emitting diode device having high luminance characteristics

Publications (2)

Publication Number Publication Date
KR20050045167A KR20050045167A (en) 2005-05-17
KR100647814B1 true KR100647814B1 (en) 2006-11-17

Family

ID=37244898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030079131A KR100647814B1 (en) 2003-11-10 2003-11-10 Light emitting diode device having high luminance characteristics

Country Status (1)

Country Link
KR (1) KR100647814B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599011B1 (en) * 2005-06-29 2006-07-12 서울옵토디바이스주식회사 Light emitting diode having a plurality of light emitting cells each employing a mesh electrode and method of fabricating the same
KR100565895B1 (en) * 2005-08-25 2006-03-31 에피밸리 주식회사 Light emitting device
KR100702430B1 (en) * 2005-10-14 2007-04-03 나이넥스 주식회사 A led package and method for fabricating the same
KR102087937B1 (en) * 2013-07-03 2020-03-11 엘지이노텍 주식회사 Light emitting device
KR102252477B1 (en) * 2014-08-05 2021-05-17 엘지이노텍 주식회사 Light emittimng device and light emitting device including the same

Also Published As

Publication number Publication date
KR20050045167A (en) 2005-05-17

Similar Documents

Publication Publication Date Title
KR101552366B1 (en) Improved LED structure
JP5767184B2 (en) Wafer stage LED without wire bonding
JP5511114B2 (en) Micro light-emitting diode array with improved light extraction
JP5591487B2 (en) LIGHT EMITTING DEVICE, PACKAGE AND SYSTEM INCLUDING THE SAME, AND MANUFACTURING METHOD THEREOF
US7518149B2 (en) Light emitting mesa structures with high aspect ratio and near-parabolic sidewalls
JP6133040B2 (en) Light emitting device and light emitting device package
JP5377985B2 (en) Semiconductor light emitting device
KR101150861B1 (en) Light emitting diode having multi-cell structure and its manufacturing method
KR102075985B1 (en) Nano sturucture semiconductor light emitting device
JP2007529893A (en) Non-reflective treated high efficiency light emitting diode device
TWI434437B (en) Light emitting device, light emitting device package, and lighting device
US8698174B2 (en) Semiconductor light emitting device
TW200830593A (en) Transparent mirrorless light emitting diode
TW202339302A (en) Contact structures of led chips for current injection
JP7209339B2 (en) semiconductor element
JP2013502722A (en) High brightness LED using roughened active layer and conformal cladding
JP2009059969A (en) Semiconductor light-emitting element, light-emitting device, luminaire, display unit, and method for fabricating semiconductor light-emitting element
KR101246733B1 (en) Light emitting diode having separated electrode structures and its manufacturing method
KR100647814B1 (en) Light emitting diode device having high luminance characteristics
KR20110132161A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR100551247B1 (en) Light emitting diode device having high luminance and reliability characteristics
KR20150037215A (en) Light emitting device having wide beam angle and method of fabricating the same
CN115986028A (en) Light emitting diode and light emitting device
KR20200044467A (en) Semiconductor devie
KR20150145756A (en) Nano sturucture semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121109

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131111

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee