KR100646549B1 - 시스템 레벨 디바이스 및 집적 칩 구조체 - Google Patents

시스템 레벨 디바이스 및 집적 칩 구조체 Download PDF

Info

Publication number
KR100646549B1
KR100646549B1 KR1020047001394A KR20047001394A KR100646549B1 KR 100646549 B1 KR100646549 B1 KR 100646549B1 KR 1020047001394 A KR1020047001394 A KR 1020047001394A KR 20047001394 A KR20047001394 A KR 20047001394A KR 100646549 B1 KR100646549 B1 KR 100646549B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
solid state
chip
state battery
circuit chip
Prior art date
Application number
KR1020047001394A
Other languages
English (en)
Other versions
KR20040071116A (ko
Inventor
클레벤저에이로렌스
쑤엘루이스
라덴스제이칼
왕리-콩
웡궝혼
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20040071116A publication Critical patent/KR20040071116A/ko
Application granted granted Critical
Publication of KR100646549B1 publication Critical patent/KR100646549B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/20—Mountings; Secondary casings or frames; Racks, modules or packs; Suspension devices; Shock absorbers; Transport or carrying devices; Holders
    • H01M50/204—Racks, modules or packs for multiple batteries or multiple cells
    • H01M50/207—Racks, modules or packs for multiple batteries or multiple cells characterised by their shape
    • H01M50/209—Racks, modules or packs for multiple batteries or multiple cells characterised by their shape adapted for prismatic or rectangular cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/502—Interconnectors for connecting terminals of adjacent batteries; Interconnectors for connecting cells outside a battery casing
    • H01M50/519—Interconnectors for connecting terminals of adjacent batteries; Interconnectors for connecting cells outside a battery casing comprising printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Battery Mounting, Suspending (AREA)

Abstract

배터리와 집적 회로 칩(210)의 시스템 레벨 집적을 위한 방법 및 구조체는 고체상태 배터리(220) 또는 다른 타입의 배터리, 배터리에 의해 전력을 공급받는 집적 회로 칩(210) 및 배터리와 집적 회로 칩(210)에 접속된 패키지를 포함한다. 패키지는 패키지의 내부(240)를 통해서 집적 회로 칩(210)에 접속되고, 배터리는 집적 회로 칩(210)의 상부에 놓이며, 여기서 집적 회로 칩(210)은 패키지의 상부 오목부에 접속되되, 상기 배터리가 집적 회로 칩(210)보다 더 크다. 다른 방안으로, 배터리는 패키지의 하부에 접속된다. 또한, 배터리의 스택이 사용될 수도 있고, 멀티 칩 모듈로 장착된 다수의 집적 회로 칩이 사용될 수도 있다.

Description

시스템 레벨 디바이스 및 집적 칩 구조체{SYSTEM LEVEL BATTERY INTEGRATION SYSTEM}
본 발명은 전자 기기 및 컴퓨팅 시스템용 전력 공급 유닛에 관한 것이고, 더 상세하게는 운반형 디바이스, 컴퓨터 시스템 및 다른 전자 장치를 지원하기 위한 시스템 레벨 전력 자원의 집적에 관한 것이다.
최근 무선 시스템 및 개인용 시스템에서는, 지속적인 전력 공급을 통해 서비스의 품질을 유지하는 것이 주 과제이다. 시스템 사용을 지원하기 위해 배터리를 사용하는 것이 이들 시스템의 주요 동작 모드가 된다. 더 긴 사용 기간, 수명 및 동작 환경을 위해 배터리 기술에 많은 발전이 있었지만, 배터리를 시스템에 집적시키는 것은 부피가 너무 커서 불편했다.
현재, 배터리 관리 시스템은 랩톱 컴퓨터와 같은, 전형적으로 충전식 배터리를 사용하는 복잡한 전기 및 전자 기반 회로 또는 디바이스에 제공된다. 일반적으로 이러한 애플리케이션에서는, 배터리 관리 시스템이 마이크로 컨트롤러와 같은 외부 컨트롤러와의 인터페이스를 위해서, SMBus 등의 전문화된(specialized) 직렬 인터페이스를 사용한다. 이들 배터리 관리 시스템은 전문화된 회로로 이루어져 있으며, 이 회로는 모니터되며 제어되고 있는 특정 타입 배터리의 특유한 화학물질(예컨대, 니켈 카드뮴, 리튬 등)에 대해 최적화되어 있다.
근래 금속 수소화물(예컨대, Ni-MH), 리튬 이온 및 리튬 폴리머 셀 기술(lithium polymer cell technologies) 등의 많은 향상된 배터리 기술이 개발되었으며, 이들은 분명히 많은 상업용 및 고객용 애플리케이션에서 필요한 레벨의 에너지 생성 및 안전 여유(safety margin)를 제공할 것이 분명하다. 그러나, 이와 같이 개량 배터리 기술로 인해서, 종종 개선된 에너지 저장 디바이스를 설계하고 제조하는 사람들이 해결해야 하는 과제가 나타나고 있다.
또한, 근년 전자 장치 및 전자 기기 분야에서, 크기가 감소되고, 코드없는 장치의 설계 방안이 급속하게 진전되고 있다. 이런 추세를 고려하면, 배터리 및 배터리 시스템은, 그 크기 감소 및 높은 전기 에너지 밀도 성능으로 인하여 그 전자 기기의 전원으로서의 기능을 증대시켰기 때문에 이에 대한 관심이 높아졌다.
이들 배터리 관리 시스템 및 관련 마이크로 컨트롤러는 배터리 자원들 사이를 스위칭하고, 메모리에 저장된 데이터에 의해 제어되는 배터리 방전 레벨로 전력을 공급받는 디바이스를 셧다운시키기 위해 전류 또는 전압 레벨 모니터링 기술을 사용한다. 이와 같이, 현재의 배터리 관리 시스템은 더 저렴한 디바이스에 대해 맞춰질 수 있는 것보다 훨씬 더 복잡하고 비싸다.
또한, 새롭고 개선된 전자 및 전기 기계 시스템에 대한 요구는 에너지 저장 디바이스의 설계자 및 제조업자가 작은 부피로도 높은 에너지 생성을 제공하는 배터리 기술을 개발하도록 강요하고 있다. 예컨대 납축전지와 같은, 종래의 배터리 시스템은 종종 고전력, 경량 애플리케이션에 사용하기에 적합하지 않다. 다른 알려진 배터리 기술은 휴대용 무선 디바이스와 같은 시판중인 애플리케이션에 사용하기에는 불안정하거나 위험하다.
기존 개량 배터리(advanced battery) 설계에 따르면, 각 셀은 배터리의 양극 및 음극 전력 단자에 함께 배선되어 있다. 배터리 설계에 포함될 수 있는 다양한 전자 소자도 이 셀들에 배선되어야 한다. 당업자는 이러한 종래의 상호 접속 방안이 셀들 및 소자들 사이에 직렬 및/또는 병렬 배선된 접속을 변경하는 경우에 융통성을 거의 제공하지 못한다는 것을 이해할 것이다.
또한, 기존 개량 배터리의 제조에 사용되는 전형적인 배선 공정은 일반적으로 복잡하고 시간이 많이 걸린다. 종래의 개량 배터리의 설계자 및 제조업자의 주요 관심은 배선 공정에서 발생하는 의도하지 않은 배선 쇼트이다. 이런 설계상의 결함은 배터리의 성능을 감소시키고 수명을 단축시키며, 종종 상당한 안전상의 문제를 제공하기도 한다.
개량 배터리 기술의 다른 특성은 개선된 에너지 저장 디바이스의 설계자에게 추가적인 도전 과제를 제공한다. 예컨대, 특정 개선된 셀 구조체는 셀의 충전 상태의 변화에 따라 부피가 주기적으로 변한다. 이러한 셀의 전체 부피는 충전과 방전 사이클 동안 6 내지 7% 정도 변할 수 있다. 이와 같은 셀의 물리적인 크기의 반복적인 변화는 기계적인 하우징의 설계 및 전기 접속 방안을 매우 복잡하게 한다. 상업용 및 소비 디바이스 및 시스템에서 사용하기에 적합한 에너지 저장 시스 템을 설계할 때, 개량 배터리 셀의 전기 화학, 열 및 기계적인 특성을 완전히 이해해서 적절하게 고려해야 한다.
그러나, 칩 패키징과 시스템 레벨에서, 전원용으로서 새로운 개념의 칩과 패키징의 집적된 솔루션이 요구되고 있다. 또한, 융통성 및 신뢰성을 제공하며, 용이하게 제조될 수 있고, 종래의 시스템에 비해 저렴한 시스템 레벨 자가 전력 공급 시스템(a system level self-powered system)이 요구된다.
전술한 문제들과 기타 문제들, 즉, 기존의 전원시스템 유닛의 단점 및 결함을 고려하여 본 발명이 개발되었으며, 본 발명의 목적은 칩 패키징과 시스템 레벨에서, 전원용으로서 새로운 개념의 칩과 패키징의 집적된 솔루션의 구조 및 방법을 제공하는 것이다.
본 발명의 다른 목적은 시스템 온 칩(SOC) 칩 레벨의 패키징 및 휴대용 시스템 레벨의 배터리 및 시스템 레벨 배터리 솔루션을 제공하는 것이다.
본 발명의 또 다른 목적은 하나의 전원이 소형의 저전력 시스템과 고전력 시스템의 보조 전력용을 겸할 수 있는 기술을 제공하는 것이다.
위에서 제시한 목적을 달성하기 위해서, 본 발명의 일 특성에 따라서, 배터리를 포함해서, 배터리에 의해 전력을 공급받는 집적 회로 칩 및 배터리와 집적 회로 칩에 접속된 패키지에, 고체상태 배터리(solid state battery)의 시스템 레벨 집적을 위한 방법 및 구조체가 제공된다. 패키지는 패키지의 내부를 통해서 집적 회로 칩에 접속되고, 배터리는 집적 회로 칩의 위에 놓이되, 집적 회로 칩은 패키지의 상부 오목부에 접속되며, 여기서 배터리가 집적 회로 칩보다 더 크다. 대안으로는, 고체상태 배터리가 패키지의 하부에 접속된다. 또한, 배터리의 스택(stack)이 사용될 수 있거나, 또는 다수의 집적 회로 칩이 멀티 칩 모듈에 장치될 수 있다.
본 발명에 따른 칩과 배터리의 집적에는 많은 이점이 있다. 예컨대, 본 발명은 전체 시스템 크기를 상당히 감소시킨다. 또한 본 발명은 전력 공급 효율을 개선시키며, 이는 배터리 칩이 시스템에 매우 가깝게 위치되기 때문이다. 따라서, 긴 저항성 전력 버스를 통해서 전력을 공급함으로써 유발되는 저항성 손실로 인한 에너지 낭비가 사라진다. 다른 이점은 배터리 칩이 관련된 제어 회로와 함께 배터리 셀 어레이를 포함하기 때문에, 전력 관리가 보다 용이하게 된다는 점이다. 다른 이점은 배선 인덕턴스를 감소시킴으로써, 전력 공급에 의한 노이즈가 감소된다는 점이다. 또한 본 발명은 노이즈를 관리하기 위해서 배터리 칩에 더 집적될 수 있는 디커플링 캐패시터 및 레귤레이터가 추가될 수 있게 한다. 본 발명의 다른 이점은 배터리의 충방전에 의해 발생되는 열 효과가 감소된다는 점이다. 이런 관점에서, 충전시의 배터리 열상승을 감소시킴으로써 배터리 수명이 증가되고 충전 효율이 상당히 개선된다.
위의 목적, 특성 및 이점은 첨부된 도면을 참조해서 더 용이하게 이해될 것이다.
도 1은 집적된 배터리와 칩 패키징 시스템의 제 1 실시예의 개략도,
도 2a는 집적된 배터리와 칩 패키징 시스템의 제 2 실시예의 개략도,
도 2b는 집적된 배터리와 칩 패키징 시스템의 제 3 실시예의 개략도,
도 2c는 집적된 배터리와 칩 패키징 시스템의 제 4 실시예의 개략도,
도 3은 배터리 시스템의 서브 시스템 레벨 집적을 나타내는, 집적된 배터리와 칩 패키징 시스템의 제 5 실시예의 개략도,
도 4는 본 발명의 바람직한 방법을 나타내는 흐름도.
위에 설명된 바와 같이, 칩 패키징과 시스템 레벨에서, 전원용으로서 새로운 개념의 칩과 패키징의 집적된 솔루션이 요구되고 있으며, 또한 융통성 및 신뢰성을 제공하며, 용이하게 제조될 수 있고, 종래의 시스템에 비해 저렴한 시스템 레벨 자가 전력 공급 시스템(a system level self-powered system)이 요구된다. 본 발명은 온 칩 고체상태 배터리 기술과 온 칩 배터리용 전력 시스템의 솔루션을 제공하고자 하는 요구를 충족시킨다. 본 발명은 패키징 기술을 사용하며, 여기서 고체상태 배터리는 독립적으로 제조되어 칩 또는 패키지에 패키징된다.
도 1 내지 도 4를 참조하면, 본 발명에 따른 방법 및 구조체의 바람직한 실시예가 도시되어 있다. 도 1에서, 집적된 고체상태 배터리와 칩 패키징 시스템(100)의 제 1 실시예가 도시되어 있으며, 고체상태 배터리(102)는 마지막 칩(101) 위에 도시되어 있다. 고체상태 배터리 칩(102:예컨대, 캐패시터 등)은 집적 회로(101)를 더 포함하는 칩의 하부에 납땜되어 있다. 배터리 전극(103)은 마이크로 C4 또는 유사한 기술을 통해서 칩 전압원에 납땜될 수 있다. 이후에 전체 적층된 칩이 표준 패키지(104) 내에 배치될 수 있다. 배터리칩(102)이 칩(101)의 중간에 위치하기 때문에, 이러한 구조는 낮은 입출력(I/O) 핀(103)을 가진 칩용으로 더 이상적으로, 전체 칩 크기 배터리를 필요로 하지 않는다. 추가적인 전력 성능을 더하기 위해서는, 더 큰 배터리가 요구된다.
이 실시예의 이점은 배터리가 납땜 기술을 사용해서 실리콘 칩에 직접 부착된다는 점이다. 또한, 이 실시예는 배터리 단자와 칩 전력 공급 패드 사이에서 가장 낮은 저항 및 인덕턴스를 생성하기 때문에, 인덕턴스에 의해 생성되는 노이즈가 감소되고, 전력 공급 전류에 의한 저항이 감소된다. 칩(101)과 패키징(104) 사이의 빗금친 부분(105)이 칩(101)의 이면 접착부로, 도전성 혹은 비 도전성 어느 쪽도 될 수 있다. 2개의 배선(106a, 106b)은 칩 주변부(101)상의 본딩 패드(도시 생략)에 본딩되는 배선이다. 칩(101)이 상부와 면하고 있기 때문에, 온 칩 배터리(102)는 칩의 중앙부를 덮는다. 또한, 입출력 패드(103)가 배선(106a, 106b)을 통해서 패키징에 접속된다.
도 2a 내지 도 2c에는 몇 가지 다른 실시예가 도시된다. 도시된 바와 같이 배터리를 칩 패키징의 집적된 부분으로서 칩 패키지에 위치시키는 몇 가지 방법이 존재한다. 도 2a에는, 집적 회로 칩(210)보다 크기가 더 큰 고체상태 배터리(220)가 패키지(240)의 둘레를 벗어나서 위치되며, 전력 공급부 및 접지 전극(230)은 패키지(240)에 직접 접촉한다.
제 2 실시예에서, 칩 패키징은 통상의 패키징 방법과 동일하다. 실리콘 칩 입출력 핀용 몇 개의 납땜 범프(250)가 있다. I/O 핀 중 일부는 전력/접지 핀이다. 칩(210)으로의 접속부(250)는 패키징 내부(240)를 지난다. 배터리 전력 및 접지는 패키징 구조를 지나서 전력/접지 핀에 공급된다. 이러한 구조가 종래의 시스템에 비해서 감소된 저항 및 인덕턴스를 가지고 있지만, 전력 및 접지 배선의 길이가 패키징의 최종 길이이기 때문에, 제 1 실시예에 비해서는 저항 및 인덕턴스가 약간 더 높다. 그러나, 배터리로부터의 장해가 없기 때문에, 마이크로 프로세서와 같은 더 많은 I/O를 가진 칩에서는 이것이 바람직한 실시예이다. 도 2a에 도시된 실시예는 칩(210)이 땜납 볼(250)을 통해서 하방을 향해서 패키징(240)에 접속되어 있다는 점에서 도 1에 도시된 실시예와 상이하다. 따라서 배터리(220)는 칩(210)의 뒤에 위치해서 패키징(240)을 통해서 칩 전력 전극(230)에만 접속될 수 있다.
도 2b에는, 다른 패키징 모드를 나타내는 제 3 실시예가 도시되어 있으며, 여기서 고체상태 배터리(220)는 패키징(240)의 반대측에 위치되되, 전력 공급부 및 접지 전극(230)이 패키지(240)에 직접 접촉된다. 칩(210)으로의 접속부(250)는 패키징 내부(240)를 지난다. 이 실시예는 도 2a에 도시된 제 2 실시예와 비교할 때, 패키징으로의 배터리 전극 사이에 더 양호한 접속을 제공한다. 제 2 실시예에서, 패키징으로의 배터리의 접속은 패키징의 둘레내에만 있어서, 이는 전력 및 접지 라인의 경로를 증가시킨다. 또한 배터리와 패키지 사이의 접촉의 크기는 테두리의 폭만큼 한정된다. 결론적으로, 제 3 실시예에서, 배터리로부터의 접속 배선이 패키지를 통해 공급되어서 칩에 접속된다.
도 2c에는, 패키징의 제 4 실시예가 도시된다. 여기서 패키지는 도 2a에 도시된 제 2 실시예와 유사하다. 그러나, 제 4 실시예에서는, 다수의 고체상태 배터리(220)가 적층되어서 용량성을 증가시키고, 사용 시간을 늘린다. 고체상태 배터리가 다중 레벨 구조체로 제조될 수 있다면, 다수의 적층된 배터리를 사용하는 대신에 더 큰 배터리를 사용하는 것이 적합할 수 있다. 고체상태 배터리는 온도 및 충전/방전 제어 회로를 구비한 셀 영역을 기반으로 한다. 통상적으로, 박막 형태로 제조된다. 그러나, 많은 레이어를 가진 대형 배터리가 사용될 수도 있다. 이들 고체상태 배터리(220)가 저온 땜납 기술을 통해서 서로 접속되어 있기 때문에, 적층되는 배터리의 수는 변할 수 있다. 제 4 실시예의 가장 큰 이점은 배터리 수명의 증가 및 패키징 내부의 저항/인덕턴스의 감소이다.
도 3에는 제 5 실시예가 도시되어 있고, 여기에는 다수의 칩(320)이 멀티 칩 모듈(MCM:340)에 패키지된 서브 시스템(300)이 개시된다. 칩(320)은 큰 MCM 사이즈 전체의 고체상태 배터리(310)에 의해 전력을 공급받는다. 배터리(310)는 전체 시스템용 전원이다. 서브 시스템(300)은 완전한 시스템(300)의 일부로서 몇 개의 칩(320)을 포함할 수 있다. 또한, 패키징은 MCM 타입의 구조체가 될 수 있다. 바람직하게는 큰 사이즈의 배터리가 사용될 수 있지만, 필수적인 것은 아니다. 오히려, 그 선택은 이 시스템의 칩의 타입 및 이들 팁의 전력 소비를 따른다. 이 실시예는 본 발명의 바람직한 실시예를 이룬다. 종래의 시스템에서, 서브 시스템을 형성하는 수 개의 칩을 포함하는 MCM이 보드에 패키지되어서 전력을 획득한다. 따라서 종래의 시스템에서, 데이터와 신호의 집적의 이점은 공급 라인에 이용될 수 없다.
따라서, 바람직한 실시예에서, 패키징 레벨의 많은 수의 배선이 제거되고, 이 배선이 MCM 레벨 내에 있기 때문에 시스템의 크기는 감소된다. 또한, 노이즈 전력 및 속도가 크게 개선된다. 또한 바람직한 실시예에서, 배터리(310)가 MCM 모듈(340)에 포함됨으로써 전력 공급부가 서브 시스템(300)에 집적된다. 집적된 시스템(300)은 자체가 예컨대, 셀룰러 폰, PDA 등과 같은 하나의 작은 시스템으로 동작될 수 있고, 또는 큰 시스템내의 다른 소자와 조합될 수 있다. 또한, 서브 시스템(300)내의 배터리(310)는 전력 다운 모드 동안 데이터 및 프로세싱 활동을 보존하기 위해 백업 전력 공급부로서 동작할 수 있다. 바람직한 실시예는 무선 핸드셋, 퍼스널 시스템 및 디지털 플레이어 머신과 같은 소형 시스템에 적합하다.
본 발명에 따른, 칩과 배터리(칩)의 집적의 이점은 여러가지가 있다. 예컨대, 본 발명은 전체 시스템의 크기를 상당히 감소시킨다. 두번째로, 배터리 칩이 시스템에 매우 가깝게 위치된다는 점에서 본 발명은 전력 공급 효율을 개선한다. 그리고, 긴 저항성 전력 버스를 지나는 전력 공급에 의해 야기되는, 손실(loss) 및 열 손실(thermal dissipation)로 인한 에너지 낭비가 없어진다. 다른 이점은 배터리 칩이 관련된 제어 회로에 더해서 배터리 셀 어레이를 포함하기 때문에, 전력 관리가 더 용이하게 된다는 점이다.
또 다른 이점은 전력 공급으로 인한 노이즈가 감소된다는 점이다. 또한 본 발명은 디커플링 캐패시터 및 레귤레이터가 추가되는 것을 가능하게 하며, 이는 배터리 칩 상에 집적되어서 노이즈를 관리할 수 있다. 본 발명의 또 다른 이점은 배터리 충방전으로 인한 열 효과가 최소화된다는 점이다. 외부 칩을 사용하는 대신에 배터리 컨트롤러와 전압 레귤레이터를 패키징으로 집적시킴으로써 열 효과가 감소된다. 또한, 배터리를 동작시키기 위한 온도 제어는 더 효율적으로 된다. 이런 선상에서, 충전하는 동안 배터리의 열 상승을 감소시킴으로써 배터리 수명이 증가되고, 충전 효율이 크게 개선된다.
도 4는 본 발명의 바람직한 방법을 나타내는 흐름도를 도시하며, 적어도 하나의 집적 회로 칩(210, 320)을 패키지(240) 또는 멀티 칩 모듈(340)에 접속시키는 단계(400)를 포함한다. 다음으로, 적어도 하나의 고체상태 배터리(220, 310)가 패키지(240) 또는 멀티 칩 모듈(340)에 접속된다(410). 마지막으로, 적어도 하나의 집적 회로 칩(210, 320)이 적어도 하나의 고체상태 배터리(220, 310)에 의해 전력을 공급받는다(420).
본 발명이 바람직한 실시예에 대해서 설명되었지만, 당업자는 본 발명이 첨부된 청구항의 사상과 범주 내에서 수정되어 실시될 수 있다는 것을 이해할 것이다.

Claims (20)

  1. 배터리와 집적 회로 칩의 집적(intergration)을 위한 시스템 레벨 디바이스에 있어서,
    배터리 셀 어레이(battery cell arrays) 및 제어 회로를 포함하는 적어도 하나의 고체상태 배터리(solid state battery)와,
    상기 적어도 하나의 고체상태 배터리에 의하여 전력을 공급받는 적어도 하나의 집적회로 칩과,
    상기 적어도 하나의 고체상태 배터리와 적어도 하나의 집적회로 칩 모두에 접속되며 한 쌍의 마주보는 수직 단부(opposed upright ends)를 가지는 패키지를 포함하되,
    상기 한 쌍의 마주보는 수직 단부는 제 1 상부 표면(upper surface)을 가지는 제 1 단부 및 제 2 상부 표면을 가지는 제 2 단부를 가지며, 상기 제 1 상부표면 및 제 2 상부 표면은 실질적으로 서로 한 평면을 이루고(planar),
    상기 적어도 하나의 집적회로 칩은 상기 패키지의 일부분의 상면 상에 설치되며,
    상기 적어도 하나의 고체상태 배터리는 상기 적어도 하나의 집적회로 칩 위에 놓이는
    시스템 레벨 디바이스.
  2. 제 1 항에 있어서,
    상기 패키지는 상기 패키지의 내부를 통해서 상기 적어도 하나의 집적회로 칩에 접속되는
    시스템 레벨 디바이스.
  3. 제 1 항에 있어서,
    상기 적어도 하나의 집적회로 칩은 상기 패키지의 상부의 오목부(uppper indent portion)에 접속되며, 상기 적어도 하나의 고체상태 배터리는 상기 적어도 하나의 집적회로 칩보다 더 큰
    시스템 레벨 디바이스.
  4. 제 1 항에 있어서,
    상기 적어도 하나의 고체상태 배터리는 상기 패키지의 하부에 접속되는
    시스템 레벨 디바이스.
  5. 배터리와 집적 회로 칩의 집적을 위한 시스템 레벨 디바이스에 있어서,
    배터리 셀 어레이 및 제어 회로를 포함하는 적어도 하나의 고체 상태 배터리와,
    상기 적어도 하나의 고체상태 배터리에 의하여 전력을 공급받는 적어도 하나의 집적회로 칩과,
    상기 적어도 하나의 고체상태 배터리와 적어도 하나의 집적회로 칩 모두에 접속되는 패키지를 포함하되,
    상기 적어도 하나의 고체상태 배터리는 상기 패키지의 한 쌍의 수직 단부에 접속되며,
    상기 한 쌍의 마주보는 수직 단부는 제 1 상부 표면을 가지는 제 1 단부 및 제 2 상부 표면을 가지는 제 2 단부를 가지며, 상기 제 1 상부표면 및 제 2 상부 표면은 실질적으로 서로 한 평면을 이루고,
    상기 적어도 하나의 집적회로 칩은 상기 적어도 하나의 고체 상태 배터리와 상기 패키지와의 사이에 설치되며,
    상기 적어도 하나의 집적회로 칩은 상기 패키지의 일부분의 상면 상에 설치되는
    시스템 레벨 디바이스.
  6. 제 3 항에 있어서,
    상기 적어도 하나의 고체상태 배터리는 접속된 고체상태 배터리들의 스택(stack)을 더 포함하는
    시스템 레벨 디바이스.
  7. 배터리와 집적회로 칩의 집적을 위한 시스템 레벨 디바이스에 포함되는 멀티 칩 모듈 집적 시스템에 있어서,
    마주보는 한 쌍의 수직 단부를 가지는 멀티 칩 모듈과,
    배터리 셀 어레이 및 제어회로를 포함하며 상기 멀티 칩 모듈에 접속되는 적어도 하나의 고체상태 배터리와,
    상기 적어도 하나의 고체상태 배터리에 접속되어 상기 적어도 하나의 고체상태 배터리에 의해 전력을 공급받는 적어도 하나의 집적회로 칩 -상기 적어도 하나의 고체상태 배터리는 상기 적어도 하나의 집적회로 칩 위에 놓여져 있으며 상기 적어도 하나의 집적회로 칩보다 더 큼- 을 포함하되,
    상기 마주보는 한 쌍의 수직 단부는 제 1 상부표면을 가지는 제 1 단부 및 제 2 상부표면을 가지는 제 2 단부를 포함하며, 상기 제 1 상부표면 및 제 2 상부표면은 실질적으로 서로 한 평면을 이루고,
    상기 적어도 하나의 집적회로 칩은 상기 멀티 칩 모듈의 일부분의 상면 상에 설치되는
    시스템.
  8. 제 7 항에 있어서,
    상기 멀티 칩 모듈은 상기 멀티 칩 모듈의 내부를 통해서 상기 적어도 하나의 집적회로 칩에 접속되는 시스템.
  9. 제 7 항에 있어서,
    상기 적어도 하나의 집적회로는 상기 멀티 칩 모듈의 상부의 오목부에 접속되는 시스템.
  10. 배터리와 집적회로 칩의 집적을 위하여 멀티 칩 모듈 집적 시스템을 포함하는 시스템 레벨 디바이스에 있어서,
    상기 멀티 칩 모듈 집적 시스템은
    멀티 칩 모듈과,
    배터리 셀 어레이 및 제어회로를 포함하며 상기 멀티 칩 모듈에 접속되는 적어도 하나의 고체상태 배터리와,
    상기 적어도 하나의 고체상태 배터리에 접속되어 상기 적어도 하나의 고체상태 배터리에 의해 전력을 공급받는 적어도 하나의 집적회로 칩을 포함하고,
    상기 적어도 하나의 고체 상태 배터리는 상기 멀티 칩 모듈의 한 쌍의 마주보는 수직 단부에 접속되며,
    상기 마주보는 한 쌍의 수직 단부는 제 1 상부표면을 가지는 제 1 단부 및 제 2 상부표면을 가지는 제 2 단부를 포함하며, 상기 제 1 상부표면 및 제 2 상부표면은 실질적으로 서로 한 평면을 이루고,
    상기 적어도 하나의 고체상태 배터리는 상기 적어도 하나의 집적회로 칩 위에 놓여져 있으며 상기 적어도 하나의 집적회로 칩보다 더 크며,
    상기 적어도 하나의 집적회로 칩은 상기 멀티 칩 모듈의 일부분의 상면 상에 설치되는
    시스템 레벨 디바이스.
  11. 집적회로 칩과
    배터리 셀 어레이 및 제어회로를 포함하는 고체상태 배터리-상기 적어도 하나의 고체상태 배터리는 상기 집적회로 칩에 직접 접속됨-와
    상기 고체상태 배터리와 상기 집적회로에 접속되며, 한 쌍의 마주보는 수직 단부를 가지는 패키지를 포함하되,
    상기 한쌍의 마주보는 수직 단부의 상부표면은 상기 집적회로 칩의 상부표면과 한 평면을 이루며,
    상기 집적회로 칩은 상기 패키지의 상면에 설치되며,
    상기 고체상태 배터리는 상기 적어도 하나의 집적회로 칩 위에 놓이는
    집적 칩 구조체.
  12. 제 11항에 있어서,
    상기 고체상태 배터리와 상기 집적회로 칩 간의 땜납 접속부를 더 포함하는
    집적 칩 구조체.
  13. 제 12 항에 있어서,
    상기 땜납 접속부는 상기 고체상태 배터리와 상기 집적회로 칩 간의 전기적 접속부로 이루어진
    집적 칩 구조체.
  14. 제 11 항에 있어서,
    상기 패키지는 상기 고체상태 배터리 및 상기 집적회로 칩을 둘러싸는
    집적 칩 구조체.
  15. 제 12 항에 있어서,
    상기 고체상태 배터리는 상기 패키지에 직접 접속되는
    집적 칩 구조체.
  16. 한 쌍의 수직 단부를 가지는 패키지와,
    상기 패키지에 장착되는 집적회로 칩과,
    배터리 셀 어레이 및 제어 회로를 포함하는 고체상태 배터리-상기 적어도 하나의 고체상태 배터리는 상기 패키지에 직접 접속되며 전기적으로 상기 집적회로 칩에 접속되는-를 포함하며,
    상기 한쌍의 마주보는 수직단부는 제 1 상부표면을 가지는 제 1 단부 및 제 2 상부표면을 가지는 제 2 단부를 포함하며, 상기 제 1 상부표면 및 제 2 상부표면은 실질적으로 서로 한 평면을 이루고,
    상기 집적회로 칩은 상기 패키지의 일부분의 상면 상에 설치되며,
    상기 고체상태 배터리는 상기 적어도 하나의 집적회로 칩 위에 놓이는
    집적 칩 구조체.
  17. 제 16 항에 있어서,
    상기 고체상태 배터리는 상기 패키지에 의하여 상기 집적회로 칩에 근접하게 고정되는
    집적 칩 구조체.
  18. 제 16항에 있어서,
    상기 패키지는 상기 고체상태 배터리와 상기 집적회로 칩 사이에 있는
    집적 칩 구조체.
  19. 제 16항에 있어서,
    상기 고체상태 배터리는 전기적으로 상기 집적회로 칩에 상기 패키지를 통하여 접속되는
    집적 칩 구조체.
  20. 제 16 항에 있어서,
    상기 고체상태 배터리는 상기 패키지 상에 적층된 다수의 고체상태 배터리를 포함하는 집적 칩 구조체.
KR1020047001394A 2002-01-02 2002-12-20 시스템 레벨 디바이스 및 집적 칩 구조체 KR100646549B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/039,541 US7088074B2 (en) 2002-01-02 2002-01-02 System level device for battery and integrated circuit integration
US10/039,541 2002-01-02
PCT/US2002/040781 WO2003061095A1 (en) 2002-01-02 2002-12-20 System level battery integration system

Publications (2)

Publication Number Publication Date
KR20040071116A KR20040071116A (ko) 2004-08-11
KR100646549B1 true KR100646549B1 (ko) 2006-11-14

Family

ID=21906025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047001394A KR100646549B1 (ko) 2002-01-02 2002-12-20 시스템 레벨 디바이스 및 집적 칩 구조체

Country Status (4)

Country Link
US (1) US7088074B2 (ko)
KR (1) KR100646549B1 (ko)
TW (1) TWI222259B (ko)
WO (1) WO2003061095A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884454B2 (en) 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US20060145312A1 (en) * 2005-01-05 2006-07-06 Kai Liu Dual flat non-leaded semiconductor package
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
US20100193906A1 (en) * 2009-02-05 2010-08-05 Northern Lights Semiconductor Corp. Integrated Circuit Package for Magnetic Capacitor
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US9230940B2 (en) 2013-09-13 2016-01-05 Globalfoundries Inc. Three-dimensional chip stack for self-powered integrated circuit
US10379591B2 (en) * 2014-09-23 2019-08-13 Hewlett Packard Enterprise Development Lp Dual in-line memory module (DIMM) form factor backup power supply
TWI624957B (zh) * 2015-08-19 2018-05-21 乾坤科技股份有限公司 光電模組及其製造方法
US20170092994A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Smart battery with integrated sensing and electronics
JP7287457B2 (ja) * 2019-03-29 2023-06-06 株式会社村田製作所 固体電池

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577037A (en) * 1968-07-05 1971-05-04 Ibm Diffused electrical connector apparatus and method of making same
US4026304A (en) * 1972-04-12 1977-05-31 Hydro Med Sciences Inc. Bone generating method and device
US4240021A (en) * 1977-05-20 1980-12-16 Citizen Watch Co., Ltd. Solar cell battery charging control system
GB2084769B (en) * 1980-08-06 1985-03-13 Racal Microelect System Back-up electrical power supply
US4998888A (en) * 1984-07-23 1991-03-12 Sgs-Thomson Microelectronics, Inc. Integrated circuit package with battery housing
FR2552590B1 (fr) * 1983-09-23 1986-03-28 Nalbanti Georges Support de boitier de circuit integre
US4645943A (en) * 1984-10-15 1987-02-24 Dallas Semiconductor Corporation Space-saving back-up power supply
US4872844A (en) * 1988-07-08 1989-10-10 Amp Incorporated Component-carrying adapter for chip carrier socket
US5119269A (en) * 1989-08-23 1992-06-02 Seiko Epson Corporation Semiconductor with a battery unit
US5787174A (en) * 1992-06-17 1998-07-28 Micron Technology, Inc. Remote identification of integrated circuit
US5779839A (en) * 1992-06-17 1998-07-14 Micron Communications, Inc. Method of manufacturing an enclosed transceiver
US5403782A (en) * 1992-12-21 1995-04-04 Sgs-Thomson Microelectronics, Inc. Surface mountable integrated circuit package with integrated battery mount
US5673028A (en) * 1993-01-07 1997-09-30 Levy; Henry A. Electronic component failure indicator
JP2526500B2 (ja) * 1993-07-23 1996-08-21 日本電気株式会社 携帯電話機
US5451715A (en) * 1993-08-11 1995-09-19 Sgs-Thomson Microelectronics, Inc. Molded package integrated circuit with electrochemical cell
US5540379A (en) * 1994-05-02 1996-07-30 Motorola, Inc. Soldering process
US5642265A (en) * 1994-11-29 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball grid array package with detachable module
US5821619A (en) * 1995-12-07 1998-10-13 Dallas Semiconductor Corp. Replaceable power module
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
DE19612718B4 (de) * 1996-03-29 2006-06-29 Ods Landis & Gyr Gmbh & Co. Kg Chipkarte mit Batterie sowie Verfahren zur Montage einer Chipmodul/Batterie-Einheit
US6085342A (en) * 1997-05-06 2000-07-04 Telefonaktiebolaget L M Ericsson (Publ) Electronic system having a chip integrated power-on reset circuit with glitch sensor
US5963429A (en) * 1997-08-20 1999-10-05 Sulzer Intermedics Inc. Printed circuit substrate with cavities for encapsulating integrated circuits
US6206705B1 (en) * 1997-10-03 2001-03-27 California Institute Of Technology Three-dimensional modular electronic interconnection system
US6068947A (en) * 1997-10-20 2000-05-30 Micron Technology, Inc. Thin-profile battery circuits and constructions and button-type battery circuits and constructions
US5882106A (en) * 1997-12-10 1999-03-16 Galli; Robert Thin profile laser pointer assembly
JP3795261B2 (ja) * 1999-06-28 2006-07-12 東芝マイクロエレクトロニクス株式会社 Ｉｃパッケージ及び基板
US6278264B1 (en) * 2000-02-04 2001-08-21 Volterra Semiconductor Corporation Flip-chip switching regulator
JP2002026173A (ja) * 2000-07-10 2002-01-25 Fuji Photo Film Co Ltd Ｉｃ装置、基板、およびｉｃ組付基板
US6459593B1 (en) * 2000-08-10 2002-10-01 Nortel Networks Limited Electronic circuit board
FR2822572B1 (fr) * 2001-03-26 2004-01-02 Gemplus Card Int Carte a circuit(s) integre(s) et a alimentation integree
US6906407B2 (en) * 2002-07-09 2005-06-14 Lucent Technologies Inc. Field programmable gate array assembly

Also Published As

Publication number Publication date
KR20040071116A (ko) 2004-08-11
TW200306047A (en) 2003-11-01
US7088074B2 (en) 2006-08-08
TWI222259B (en) 2004-10-11
US20030122522A1 (en) 2003-07-03
WO2003061095A1 (en) 2003-07-24

Similar Documents

Publication Publication Date Title
US11870046B2 (en) Battery pack
KR100618903B1 (ko) 독립된 전원 장치를 구비하는 반도체 집적 회로와 반도체집적 회로를 구비하는 반도체 시스템 및 반도체 집적 회로형성 방법
KR101178152B1 (ko) 신규한 구조의 전지팩
EP1729203B1 (en) Power distribution system for mobile computing devices
KR100646549B1 (ko) 시스템 레벨 디바이스 및 집적 칩 구조체
CN100372214C (zh) 混合电源系统和方法
KR101070840B1 (ko) 배터리 보호회로의 패키징구조
WO2010030875A1 (en) Method and apparatus for embedded battery cells and thermal management
KR20090081649A (ko) 배터리 팩 제조 방법
JPH05234582A (ja) ラミネート型電源と半導体装置との間のラミネート型相互接続媒体の適用
CN111082493A (zh) 终端设备
US11218002B2 (en) Battery system comprising real-time clock to which power is supplied internally, and power supply circuit for real-time clock
CN111969168B (zh) 电池组件和电子设备
US20110023928A1 (en) Thermoelectric conversion device
CN109789803B (zh) 包括内部供电的实时时钟的电池系统和用于实时时钟的电源电路
KR102671847B1 (ko) 가요성 인터커넥터를 갖는 전지 모듈
KR20080049548A (ko) 배터리 팩
US20100112438A1 (en) Energy cell package
JP7450893B2 (ja) バッテリ管理システム（ｂｍｓ）のウェイクアップ装置及び方法
CN217238754U (zh) 超算力设备及服务器
JP7454876B2 (ja) コアシェル構造の光発電パーティクルを含む半導体パッケージング
CN113113377B (zh) 功率半导体器件、包括其的电池系统和车辆
CN221304689U (zh) 集成功率模块及电池管理系统
CN116896824B (zh) 电池保护板模组、方法、装置、电池模组以及电子设备
CN213071127U (zh) 基于接口模块的封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101102

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee