TWI222259B - System level battery integration system - Google Patents
System level battery integration system Download PDFInfo
- Publication number
- TWI222259B TWI222259B TW092100054A TW92100054A TWI222259B TW I222259 B TWI222259 B TW I222259B TW 092100054 A TW092100054 A TW 092100054A TW 92100054 A TW92100054 A TW 92100054A TW I222259 B TWI222259 B TW I222259B
- Authority
- TW
- Taiwan
- Prior art keywords
- battery
- integrated circuit
- circuit chip
- package
- chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
- H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
- H01M50/20—Mountings; Secondary casings or frames; Racks, modules or packs; Suspension devices; Shock absorbers; Transport or carrying devices; Holders
- H01M50/204—Racks, modules or packs for multiple batteries or multiple cells
- H01M50/207—Racks, modules or packs for multiple batteries or multiple cells characterised by their shape
- H01M50/209—Racks, modules or packs for multiple batteries or multiple cells characterised by their shape adapted for prismatic or rectangular cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
- H01M50/50—Current conducting connections for cells or batteries
- H01M50/502—Interconnectors for connecting terminals of adjacent batteries; Interconnectors for connecting cells outside a battery casing
- H01M50/519—Interconnectors for connecting terminals of adjacent batteries; Interconnectors for connecting cells outside a battery casing comprising printed circuit boards [PCB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Battery Mounting, Suspending (AREA)
Description
(i) (i)1222259 玖、發明說明 (發明說明應敘明:發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 技術領域 本發明通常與適於電子及計算系統的電源供給單元 (power supply unit)有關,且更特別是與一種支援手持式裝置 ,電腦系統以及其它電子設備的系統層次電源整合有關。 先前技術 在當今無線系統和個人系統中,連續供電以維持服務品 質變成一項重要挑戰。使用電池來支援系統使用變成在那 些系統中的主要操作模式。雖然在針對較長使用期限,壽 命以及操作環境的電池科技方面有許多的研發,但將電池 整合到系統中經證明是既笨拙又不便的。 目前,針對非常複雜的基於電氣和電子的電路或裝置( 諸如:通常利用可充電電池的膝上型電腦)而言,配備了 一種電池管理系統(battery management system)。在這些應用中 ,電池管理系統通常會提供一種專用串列界面(諸如:SM 匯流排(SMBus)),以供和諸如微控制器之外部控制器界面 連接(interfacing)之用。這些電池管理系統由專用電路所組 成,該電路最適宜監控著特定電池類型之唯一化學性質( 即:鎳編(nickel cadmium),裡(lithium)等)。 最近已經研發出許多先進電池科技,諸如:金屬氫化物 (例如·· Ni-MH),鋰離子,以及鋰聚合物電池科技,它們 似乎提供針對許多商業暨消費性應用的必要能量產生位 準和安全限度(safety margin)。然而,這些先進電池科技卻 經常展現向先進儲能裝置(energy storage device)之設計師和 1222259 (2) 發明說明續頁 製造廠商挑戰的特性。 而且,近年來,在電子裝置或設備領域中’已經加速研 發縮小尺寸(down-sized)以及電池與外部電源兩用的(c〇rdless) 設計方案。有鑑於這種趨勢,電池組和電池系統之所以利 益遞增,是因為:它們具備尺寸縮減和高電能密度之能力 而已經增加充當這種電子設備之電源的適用性(applicability)。 這些電池管理系統及有關聯微控制器會利用電流或電 壓位準監控(level monitoring)技術,以便在兩個電池電源之 間切換及/或將依照一電池放電位準而供電中的裝置加以 關機(shut down),該放電位準係由儲存於記憶體中的資料所 控制。確切而言,目前的電池管理系統都是非常複雜的, 因而成本理所當然地比較低廉裝置要大得多。 此外’針對既新又已改良的電子暨機電(electromechanical) 糸統的治求已經對儲能裝置的設計師和製造廠商增加施 壓,以便研發出證明在小體積封裝中有高能量產生的電池 科技。諸如那些利用譬如說是鉛酸電池(lead acid cell)之系 統的傳統電池系統通常不適用於既高電力又重量輕的應 用中。針對用於諸如可攜式無線裝置之消費性產品應用中 而言’其它已知電池科技可能被視為太不穩定或危險的。 根據一種傳統先進電池組設計,將諸多個別電池(cells) 加以硬體接線(hardwired)在一起,並且連接到電池組(battery) 之正和負電源端。也必須將可能納入電池組設計中的各種 電子組件加以硬體接線到個別電池。對於那些熟習於此技 藝者而言應該顯而易見的是:當試圖改變個別電池與組件 1222259 (3) 發明說明續頁 之間的串聯及/或並聯硬體接線連接時,這些傳統互連方 法會提供幾乎沒有的變通性(flexibility)。 ~ 而且,典型用於製造傳統先進電池中的佈線過程通常是 既複雜又費時的。傳統先進電池之設計師和製造廠商特別 顧慮的是·非故意的佈線短路’它會在佈線過糕中產生。 這些和其它設計缺點通常會導致減少電池之效能和使用 壽命(service life),因此經常代表一項重大的安全顧慮。 先進電池科技的其它特性會對先進儲能裝置之設計師 提出附加挑戰。譬如說,由於在電池充電狀態方面的變化 ,某些先進電池結構會承受在體積方面的循環變化 (cyclical changes)。在充放電循環期間,這樣一種電池的總 體積可能變化多達百分之五到六。在電池實體尺寸方面的 這種重複變化會使機械外罩(mechanical housing)設計和電連 接策略變得極為複雜。當設計一種適合用於商業暨消費性 裝置和系統中的儲能系統時,通常必須徹底瞭解和適當考 量先進電池組電池(battery cell)的電化學,熱,以及機械特 性。 然而,仍然需要一種晶片與封裝的整合解法(integrated solution)當作適於處在晶片封裝及系統層次之電源的一種 新概念。而且,需要一種會提供變通性和可靠性以及能夠 容易製造且成本比傳統系統還低的系統層次自行供電系 統(self-powered system) 〇 發明内容 由傳統電源系統單元的前述者和其它問題,缺失,以及 1222259 (4) 發明說明續頁 缺點看來;已經設計本發明,而本發明之一目的則是提供 :針對一種晶片與封裝的整合解法當作適於處在晶片封 裝及系統層次之電源的一種新概念之結構及方法。 本發明之另一目的是提供:一種適於系統安裝在晶片上 (System On Chip ;簡稱SOC)晶片層次封裝及可攜式系統層次 的封裝與系統層次電池解法。
本發明之又一目的是提供:可能是適於較小又較低供電 系統之專用電源和適於較高供電系統之輔助電源的科技。
為了要達到以上所建議的目的,根據本發明之一觀點, 提供一種適於固態電池或其它類型電池與積體電路晶片 之系統層次整合的方法及結構,它包括:電池,由電池供 電之積體電路晶片,以及連接到電池和積體電路晶片之封 裝。封裝經由封裝之内部而連接到積體電路晶片,而電池 則突出於積體電路晶片上面,其中積體電路晶片連接到封 裝之上内縮部分,且其中電池大於積體電路晶片。兩者擇 其一地,固態電池連接到封裝之一底面。此外,其中可能 使用:電池堆疊,或者佈置在多晶片模組中的多數積體電 路晶片。 根據本發明,晶片與電池整合有許多利益。譬如說,本 發明會大幅減縮整個系統尺寸。第二,由於電池晶片位置 非常接近系統,故而本發明會改善電源供給效率。因此, 不予考慮導因於電阻性損耗(resistive loss)的能量浪費,損耗 是由電源經過長電阻性電源匯流排所造成。另一優點是: 因為電池晶片除了相關控制電路外還包括電池組電池陣 -10- 1222259 (5) 發明說明續頁 列,所以電源管理變得比較容易。另一利益則是:藉由滅 少接線電感來減少導因於電源的雜訊(noise)。而且,本奁 明容許增加去摩禺電容器(decoupling capacitor)和穩壓器 (regulator),也可以將它們整合在電池晶片上以管理雜訊。 本發明之又一優點是:將由電池充放電所引起的熱效應 (thermal effect)減到最小。沿著這些線路,藉由降低充電期 間電池發熱,就會增加電池使用期限(life span),進而大幅 改善充電效率。 附圖概述 參考諸多附圖,根據以下本發明的一些較佳實施例之詳 細描述,就會徹底瞭解前述者以及其它諸多目的,觀點及 優點,其中: 圖1是一種整合式電池暨晶片封裝系統的第一實施例之 示意圖; 圖2(a)是一種電池暨晶片封裝系統的第二實施例之示意 圖; 圖2(b)是一種電池暨晶片封裝系統的第三實施例之示意 圖, 圖2(c)是一種電池暨晶片封裝系統的第四實施例之示意 圖; 圖3是用來圖解說明電池系統之子系統層次整合(subsystem level integration)的 一種電 池暨晶 片封裝 系統的 第五實 施例之示意圖;以及 圖4是用來圖解說明本發明之一較佳方法的流程圖。 1222259 (6) I發明說明續頁 實施方式
如先前提及的,需要一種晶片與封裝的整合解法當作適 於處在晶片封裝及系統層次之電源的一種新概念;並且需 要一種會提供變通性和可靠性以及能夠容易製造且成本 比傳統系統還低的系統層次自行供電系統。本發明藉由提 供晶片上(on-chip)固態電池科技和適於晶片上電池組之電 源系統的解法來提出(address)這些需要。本發明進一步提 供其它電池類型(與固態電池不同)之整合。本發明使用封 裝科技,其中:固態電池能夠被獨立地製造,進而包裝到 晶片或封裝。
現在參考諸多附圖,且更特別地參考圖1到4,其中顯示 :根據本發明之方法及結構的一些較佳實施例。在圖1中 ,一種整合式固態電池暨晶片封裝系統100的第一實施例 之示意圖圖解說明了:固態電池102呈現在一完成晶片101 之上。將固態電池晶片(例如:電容器等)102焊接到進一步 包括積體電路之晶片101的底面。藉由微C4(micro-C4)或類似 技術,能夠將電池電極103焊接到晶片電壓源。然後,能 夠將整個堆疊晶片安置於標準封裝104中。由於將電池晶 片102安置於晶片101中央,故而這種結構對具有少數輸入 和輸出(I/O)插腳103且不會要求全晶片尺寸(full chip size)電 池的晶片而言是更理想的。要增加額外供電能力,通常需 要一種較大尺寸電池。 本實施例的優點是:使用焊接技術,將電池直接附著在 矽晶片上。而且,本實施例會產生在電池端子與晶片電源 -12- 1222259 (7) 發明說明續頁
焊接區(pad)之間的最低電阻和電感;於是,將由電感所產 生的雜訊減到最少,並且將電源電流的電阻損耗減到最小 。在晶片101與封裝104之間的陰影區域1〇5是晶片ιοί之底 面附件,它可能是導電或非導電。兩條引線106a,i〇6b是 :焊接到在晶片101四周上面之焊接區(未示出)的引線。因 為晶片101被安置面朝上,所以晶片上電池102覆蓋著晶片 101之中心。而且,藉由引線106a,106b來將輸入/輸出焊接 區103連接到封裝。 在圖2(a)到2(c)中’顯示了幾個其它實施例。確切而言, 有幾種方法是將電池安置於晶片封裝中當作晶片封裝法 之一整合部分(integrated part)。在圖2(a)中,將具有尺寸大於 積體電路晶片210的固態電池220安置於封裝240之邊框(rim) 上面,其中電源及接地電極230直接接觸封裝240。
在此第二實施例中,晶片封裝法與正規封裝方法相同。 有幾個焊接凸塊(soldering bumps)250可供矽晶片輸入和輸出 插腳之用。諸多I / Ο插腳中的一些插腳是電源/接地插腳。 通到晶片210的連接(connections)250都是經由封裝内部240。 經由封裝結構將電池電源和接地饋送到電源/接地插腳。 雖然這種結構具有與傳統系統相比較呈現減少的電阻和 電感;但是由於在封裝中電源和接地引線都是有限長度, 故而該結構具有與第一實施例相比較呈現稍微高的電阻 和電感。然而,針對諸如微處理器之具有多數I / 〇插腳的 晶片而言,因為沒有來自電池的阻塞,所以這是一個較佳 實施例。顯示於圖2 (a)中的實施例與顯示於圖1中的實施 -13 - 1222259 (8) 發明說明續頁 例不同在於:晶片210面朝下,並且經由焊球250而連接到 封裝240。此處,電池220在晶片210後,因而只能夠經由封 裝240而連接到晶片電源電極230。
在圖2(b)中,顯示了用來圖解說明一種不同封裝模式的 第三實施例,其中:將固態電池220安置於封裝240之對邊 上面,因此電源和接地電極230直接接觸封裝240。通到晶 片210的連接250都是經由封裝内部240。與顯示於圖2(a)中的 第二實施例相比較,本實施例提供一種電池電極與封裝之 間的較佳連接。在第二實施例中,電池到封裝連接只有在 封裝的邊框中,它可能增加電源和接地線路之路徑。而且 ,在電池與封裝之間的接點(contacts)尺寸則受限於邊框之 寬度。反過來說,在此第三實施例中,來自電池的連接引 線能夠經由封裝而饋送,進而連接到晶片。
在圖2(c)中,揭露封裝法的第四實施例。此處,封裝與 顯示於圖2(a)中的第二實施例類似。然而,在第四實施例 中,將幾個固態電池220加以堆疊,以便增加容量和延長 使用期限。若能夠將固態電池製造成多層次結構,則使用 較大型電池來替代幾個堆疊式電池也可能挺適合的。固態 電池組是基於具有溫度及充放電控制電路的電池面積。通 常,依照薄層形式加以製造。然而,也可能使用具有幾層 的大型電池。因為這些固態電池220都是藉由低溫焊接技 術加以互相連接,所以在堆疊中的電池數目是有伸縮性的 。第四實施例的最大優點是··增加電池壽命以及減少封裝 内的電阻/電感。 -14- 1222259 (9) 發明說明續頁 在圖3中,顯示第五實施例,其中:揭露一種將幾個晶 片320封裝在多晶片模組(muiti_chip_m〇duie,簡稱mcm)340中 的子系統300。諸多晶片32〇都是由一種大型全MCM尺寸固 怨電池310供電。電池31〇變成整個系統的電源。子系統3〇〇 可能包含幾個晶片320,當作完整系統300的一部分。而且 ,封裝可能是MCM類型之結構。最好是使用較大尺寸電池 ,但並不是必要的。更正確地說,選擇端視在此系統中的 晶片類型和這些晶片的功率消耗而定。本實施例構成本發 明的較佳實施例。在傳統系統中,必須將包含幾個晶片以 形成子系統的MCM加以封裝到基板以獲得電源。於是,在 傳統系統中,供電線路不可獲得資料與訊號整合之利益。 因此,在較佳實施例中,因為剔除在封裝層次中的多數 引線’換成是引線都在MCM層次中;所以減縮了系統尺寸 。而且,大幅改善了雜訊,功率,以及速度。並且,在較 佳實施例中,將電池310包括在MCM模組340中,以便將電 源整合在子系統3〇〇中。這種整合系統3〇〇能夠當作小型系 統而單獨地運作,譬如說是諸如:行動電話,個人數位助 理(PDA)等;或者是與大型系統内的其它組件相結合。再 者’在子系統3〇〇内的電池31〇能夠充當一種備用電源,以 便在電源切斷棋式(p〇wer d〇wn m〇cje)期間保存資料和處理 舌動幸乂佳貫、例對於諸如無線手機(wireless handset),個 人系、、先’以及數位播放機器(digitai piayer machine)之較小系 統而言是挺方便的。 根據本發明之晶片與電池(晶片)整合的優點不少。譬如 1222259 (10) 發明說明續頁 說,本發明會大幅減縮整個系統尺寸。第二,由於電池晶 片位置非常接近系統,故而本發明會改善電源供給效率。 因此,不予考慮導因於電阻性損耗和熱消耗(它們是由電 源經過長電阻性電源匯流排所造成)的能量浪費。另一優 點是:因為電池晶片除了相關控制電路外還包括電池組電 池陣列,所以電源管理變得比較容易。
另一利益則是:減少了導因於電源的雜訊。而且,本發 明容許增加去耦電容器和穩壓器,也可以將它們整合在電 池晶片上以管理雜訊。本發明之又一優點是:將由電池充 放電所引起的熱效應減到最小。藉由將電池控制器和穩壓 器整合在封裝中以代替使用一種外部晶片,將熱效應減到 最小。而且,利用溫度控制來操作電池是更有效的。沿著 這些線路,藉由降低充電期間電池發熱,就會增加電池使 用期限,進而大幅改善充電效率。
圖4繪示用來圖解說明本發明之一較佳方法的流程圖, 它包括下列步驟:將至少一個積體電路晶片210,320連接 400到封裝240或多晶片模組340。其次,將至少一個固態電 池220,3 10連接410到封裝240或多晶片模組340。最後,藉由 至少一個固態電池220,3 10來供電420至少一個積體電路晶 片 210 , 320 。 雖然依據一些較佳實施例而已經描述本發明,但是那些 熟習於此技藝者將會察覺到··在所附申請專利範圍之精神 和範圍内,能夠加以修改來實行本發明。 -16- 1222259 (ii) 圖式代表符號說明 100 101, 210, 320 102 103 104, 240 105 106a, 106b 220,310 230 250 300 340 發明說明續頁 整合式固態電池暨晶片封裝系統 晶片 (固態)電池晶片 輸入/輸出插腳(焊接區) 封裝 陰影區域 引線 固態電池 電源 焊接凸塊 (焊球) (連接) 子系統 多晶片模組
-17-
Claims (1)
1222259 第092100054號專利申請案 中文申請專利範圍替換本(93年4月
拾、申請專利範圍 1 . 一種適於電池與積體電路晶片整合之系統層次裝置,包 括: 至少一個電池; 由該至少一個電池供電的至少一個積體電路晶片;以 及 一個具有一對相對的直立末端之封裝,該封裝係連接 到該至少一個電池和該至少一個積體電路晶片中任一 個,該至少一個積體電路晶片係配置於該至少一個電池 及該封裝之間。 2.根據申請專利範圍第1項之裝置,其中該封裝經由封裝 之内部而連接到該至少一個積體電路晶片。 3 .根據申請專利範圍第1項之裝置,其中該至少一個電池 突出於該至少一個積體電路晶片上面,其中該至少一個 積體電路晶片連接到該封裝之上内縮部分,其中該至少 一個電池大於該至少一個積體電路晶片。 4.根據申請專利範圍第1項之裝置,其中該至少一個電池 連接到該封裝之一底面。 5 . —種適於電池與積體電路晶片整合之系統層次裝置,包 括: 至少一個電池; 由該至少一個電池供電的至少一個積體電路晶片;以及 連接到該至少一個電池和該至少一個積體電路晶片 中任一個的一個封裝,該至少一個電池連接到該封裝的 1222259
一對相對的直立末端,且該至少一個積體電路晶片係1己 置於該至少一個電池及該封裝之間。 6. 根據申請專利範圍第3項之裝置,其中該至少一個電池 進一步包括連接電池堆疊。 7. —種適於電池與積體電路晶片整合的系統層次裝置,包 括一多晶片模組整合系統,其中該多晶片模組整合系統 包括: 具有一對相對的直接末端之一多晶片模組; 連接到該多晶片模組的至少一個電池;以及 連接到該電池的至少一個積體電路晶片,其中該積 體電路晶片是由該電池供電,且其中該至少一個電池 懸浮於該積體晶片上面,且該至少一個電池係大於該 至少一個積體電路晶片。 8 ·根據申請專利範圍第7項之裝置,其中該多晶片模組經 由多晶片槔組之内部而連接到該至少一個積體電路晶 片° 9. 根據申請專利範圍第7項之裝置,其中該至少一個積體 電路晶片連接到該多晶片模組之上内縮部分。 10. —種適於電池與積體電路晶片整合之系統層次裝置,包 括一多晶片模組整合系統,其中該多晶片模組整合系統 包括: 一多晶片模組, 連接到該多晶片模組的至少一個電池;以及 -2-
1222259 連接到該電池的至少一個積體電路晶片,其中該積襤 電路晶片是由遠電池供電, 其中該至少一個電池連接到該多晶片模組之一對相 對直立末端,且其中該至少一個電池懸浮於該至少一個 積體電路晶片上面,且該至少一個電池係大於該至少一 個積體電路晶片。 11. 一種整合式晶片結構,包括: 一積體電路晶片; 直接連接到該積體電路晶片之一電池;以及 一個具有一對相對的直立末端之封裝,該封裝係連接 到該電池和該積體電路晶片中任一個,該積體電路晶片 係配置於該電池及該封裝之間。 12. 根據申請專利範圍第11項之結構,進一步包括在該電池 與該積體電路晶片之間的焊接連接(solder connections)。 13. 根據申請專利範圍第12項之結構,其中該焊接連接包括 在該電池與該積體電路晶片之間的電連接。 14. 根據申請專利範圍第11項之結構,其中該封裝包圍著該 電池和該積體電路晶片。 15. 根據申請專利範圍第12項之結構,其中將該電池直接連 接到該封裝。 16. —種整合式晶片結構,包括: 具有一對相對的直立末端之一封裝; 黏裝在該封裝上面之一積體電路晶片,以及 直接連接到該封裝且電連接到該積體電路晶片之一
1222259 電池,該積體電路晶片係配置於該電池及該封裝之間一。 17. 根據申請專利範圍第16項之結構,其中藉由該封裝將該 電池固定鄰接著該積體電路晶片。 18. 根據申請專利範圍第16項之結構,其中該封裝是在該電 池與該積體電路晶片之間。 19. 根據申請專利範圍第16項之結構,其中該電池經由電池 而被電連接到該積體電路晶片。 20. 根據申請專利範圍第16項之結構,其中該電池包括堆疊 在該封裝上面的多數電池。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/039,541 US7088074B2 (en) | 2002-01-02 | 2002-01-02 | System level device for battery and integrated circuit integration |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200306047A TW200306047A (en) | 2003-11-01 |
TWI222259B true TWI222259B (en) | 2004-10-11 |
Family
ID=21906025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092100054A TWI222259B (en) | 2002-01-02 | 2003-01-02 | System level battery integration system |
Country Status (4)
Country | Link |
---|---|
US (1) | US7088074B2 (zh) |
KR (1) | KR100646549B1 (zh) |
TW (1) | TWI222259B (zh) |
WO (1) | WO2003061095A1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7884454B2 (en) | 2005-01-05 | 2011-02-08 | Alpha & Omega Semiconductor, Ltd | Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package |
US20060145312A1 (en) * | 2005-01-05 | 2006-07-06 | Kai Liu | Dual flat non-leaded semiconductor package |
US7898092B2 (en) * | 2007-11-21 | 2011-03-01 | Alpha & Omega Semiconductor, | Stacked-die package for battery power management |
US20100193906A1 (en) * | 2009-02-05 | 2010-08-05 | Northern Lights Semiconductor Corp. | Integrated Circuit Package for Magnetic Capacitor |
US9257375B2 (en) | 2009-07-31 | 2016-02-09 | Alpha and Omega Semiconductor Inc. | Multi-die semiconductor package |
US8164199B2 (en) * | 2009-07-31 | 2012-04-24 | Alpha and Omega Semiconductor Incorporation | Multi-die package |
US9230940B2 (en) | 2013-09-13 | 2016-01-05 | Globalfoundries Inc. | Three-dimensional chip stack for self-powered integrated circuit |
US10379591B2 (en) * | 2014-09-23 | 2019-08-13 | Hewlett Packard Enterprise Development Lp | Dual in-line memory module (DIMM) form factor backup power supply |
TWI624957B (zh) * | 2015-08-19 | 2018-05-21 | 乾坤科技股份有限公司 | 光電模組及其製造方法 |
US20170092994A1 (en) * | 2015-09-25 | 2017-03-30 | Intel Corporation | Smart battery with integrated sensing and electronics |
JP7287457B2 (ja) * | 2019-03-29 | 2023-06-06 | 株式会社村田製作所 | 固体電池 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3577037A (en) * | 1968-07-05 | 1971-05-04 | Ibm | Diffused electrical connector apparatus and method of making same |
US4026304A (en) * | 1972-04-12 | 1977-05-31 | Hydro Med Sciences Inc. | Bone generating method and device |
US4240021A (en) * | 1977-05-20 | 1980-12-16 | Citizen Watch Co., Ltd. | Solar cell battery charging control system |
GB2084769B (en) * | 1980-08-06 | 1985-03-13 | Racal Microelect System | Back-up electrical power supply |
US4998888A (en) * | 1984-07-23 | 1991-03-12 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit package with battery housing |
FR2552590B1 (fr) * | 1983-09-23 | 1986-03-28 | Nalbanti Georges | Support de boitier de circuit integre |
US4645943A (en) * | 1984-10-15 | 1987-02-24 | Dallas Semiconductor Corporation | Space-saving back-up power supply |
US4872844A (en) * | 1988-07-08 | 1989-10-10 | Amp Incorporated | Component-carrying adapter for chip carrier socket |
US5119269A (en) * | 1989-08-23 | 1992-06-02 | Seiko Epson Corporation | Semiconductor with a battery unit |
US5787174A (en) * | 1992-06-17 | 1998-07-28 | Micron Technology, Inc. | Remote identification of integrated circuit |
US5779839A (en) * | 1992-06-17 | 1998-07-14 | Micron Communications, Inc. | Method of manufacturing an enclosed transceiver |
US5403782A (en) * | 1992-12-21 | 1995-04-04 | Sgs-Thomson Microelectronics, Inc. | Surface mountable integrated circuit package with integrated battery mount |
US5673028A (en) * | 1993-01-07 | 1997-09-30 | Levy; Henry A. | Electronic component failure indicator |
JP2526500B2 (ja) * | 1993-07-23 | 1996-08-21 | 日本電気株式会社 | 携帯電話機 |
US5451715A (en) * | 1993-08-11 | 1995-09-19 | Sgs-Thomson Microelectronics, Inc. | Molded package integrated circuit with electrochemical cell |
US5540379A (en) * | 1994-05-02 | 1996-07-30 | Motorola, Inc. | Soldering process |
US5642265A (en) * | 1994-11-29 | 1997-06-24 | Sgs-Thomson Microelectronics, Inc. | Ball grid array package with detachable module |
US5821619A (en) * | 1995-12-07 | 1998-10-13 | Dallas Semiconductor Corp. | Replaceable power module |
US6002177A (en) * | 1995-12-27 | 1999-12-14 | International Business Machines Corporation | High density integrated circuit packaging with chip stacking and via interconnections |
DE19612718B4 (de) * | 1996-03-29 | 2006-06-29 | Ods Landis & Gyr Gmbh & Co. Kg | Chipkarte mit Batterie sowie Verfahren zur Montage einer Chipmodul/Batterie-Einheit |
US6085342A (en) * | 1997-05-06 | 2000-07-04 | Telefonaktiebolaget L M Ericsson (Publ) | Electronic system having a chip integrated power-on reset circuit with glitch sensor |
US5963429A (en) * | 1997-08-20 | 1999-10-05 | Sulzer Intermedics Inc. | Printed circuit substrate with cavities for encapsulating integrated circuits |
US6206705B1 (en) * | 1997-10-03 | 2001-03-27 | California Institute Of Technology | Three-dimensional modular electronic interconnection system |
US6068947A (en) * | 1997-10-20 | 2000-05-30 | Micron Technology, Inc. | Thin-profile battery circuits and constructions and button-type battery circuits and constructions |
US5882106A (en) * | 1997-12-10 | 1999-03-16 | Galli; Robert | Thin profile laser pointer assembly |
JP3795261B2 (ja) * | 1999-06-28 | 2006-07-12 | 東芝マイクロエレクトロニクス株式会社 | Icパッケージ及び基板 |
US6278264B1 (en) * | 2000-02-04 | 2001-08-21 | Volterra Semiconductor Corporation | Flip-chip switching regulator |
JP2002026173A (ja) * | 2000-07-10 | 2002-01-25 | Fuji Photo Film Co Ltd | Ic装置、基板、およびic組付基板 |
US6459593B1 (en) * | 2000-08-10 | 2002-10-01 | Nortel Networks Limited | Electronic circuit board |
FR2822572B1 (fr) * | 2001-03-26 | 2004-01-02 | Gemplus Card Int | Carte a circuit(s) integre(s) et a alimentation integree |
US6906407B2 (en) * | 2002-07-09 | 2005-06-14 | Lucent Technologies Inc. | Field programmable gate array assembly |
-
2002
- 2002-01-02 US US10/039,541 patent/US7088074B2/en not_active Expired - Lifetime
- 2002-12-20 KR KR1020047001394A patent/KR100646549B1/ko not_active IP Right Cessation
- 2002-12-20 WO PCT/US2002/040781 patent/WO2003061095A1/en not_active Application Discontinuation
-
2003
- 2003-01-02 TW TW092100054A patent/TWI222259B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20040071116A (ko) | 2004-08-11 |
TW200306047A (en) | 2003-11-01 |
US7088074B2 (en) | 2006-08-08 |
KR100646549B1 (ko) | 2006-11-14 |
US20030122522A1 (en) | 2003-07-03 |
WO2003061095A1 (en) | 2003-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101102116B1 (ko) | 디지탈 전지 | |
KR100618903B1 (ko) | 독립된 전원 장치를 구비하는 반도체 집적 회로와 반도체집적 회로를 구비하는 반도체 시스템 및 반도체 집적 회로형성 방법 | |
CN103430442B (zh) | 热电发电装置和便携式电子设备 | |
TWI481097B (zh) | 包括具有各種尺寸或電容的電池組之電池之電池包 | |
TWI222259B (en) | System level battery integration system | |
CN100372214C (zh) | 混合电源系统和方法 | |
US20100108291A1 (en) | Method and apparatus for embedded battery cells and thermal management | |
KR20090081649A (ko) | 배터리 팩 제조 방법 | |
WO2006115342A1 (en) | Circuit and chip for protecting battery, method of manufacturing the same and battery pack having the same | |
CN109789803B (zh) | 包括内部供电的实时时钟的电池系统和用于实时时钟的电源电路 | |
KR20210038826A (ko) | 가요성 인터커넥터를 갖는 전지 모듈 | |
JP3219055B2 (ja) | 電子装置 | |
CN212303839U (zh) | 电池及具有所述电池的用电装置 | |
CN211375603U (zh) | 一种基于XC7Z045高性能通用信号处理SiP电路技术装置 | |
US20100112438A1 (en) | Energy cell package | |
JP2014529848A (ja) | マルチセル薄膜マイクロバッテリー装置 | |
CN113113377B (zh) | 功率半导体器件、包括其的电池系统和车辆 | |
US20240106023A1 (en) | Cell busbar fuse with direct cooling | |
CN221304689U (zh) | 集成功率模块及电池管理系统 | |
JP7450893B2 (ja) | バッテリ管理システム(bms)のウェイクアップ装置及び方法 | |
US20230215665A1 (en) | Housing for chip form ultracapacitor | |
TW201019091A (en) | Power supply module | |
KR20210105213A (ko) | 노트북 배터리 보호회로 패키지 및 그 제조 방법 | |
WO2024063955A1 (en) | Cell busbar fuse with direct cooling | |
CN117393893A (zh) | 电池和用电系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |