KR100646525B1 - 반도체 장치용 ＳｉＯＣ 막질의 금속 불순물 측정 방법 - Google Patents

반도체 장치용 ＳｉＯＣ 막질의 금속 불순물 측정 방법 Download PDF

Info

Publication number
KR100646525B1
KR100646525B1 KR1020050132564A KR20050132564A KR100646525B1 KR 100646525 B1 KR100646525 B1 KR 100646525B1 KR 1020050132564 A KR1020050132564 A KR 1020050132564A KR 20050132564 A KR20050132564 A KR 20050132564A KR 100646525 B1 KR100646525 B1 KR 100646525B1
Authority
KR
South Korea
Prior art keywords
sioc film
pretreatment
metal impurities
measuring
sioc
Prior art date
Application number
KR1020050132564A
Other languages
English (en)
Inventor
심상철
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050132564A priority Critical patent/KR100646525B1/ko
Application granted granted Critical
Publication of KR100646525B1 publication Critical patent/KR100646525B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

본 발명은 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법에 관한 것으로서, 해결하고자 하는 기술적 과제는 잔류 성분이 거의 생성되지 않는 전처리 용액에 의한 박막분석법으로 SiOC 막질 제거를 수행하고, 이어서 금속 불순물을 포집하여 그 농도를 측정함으로써, 금속 불순물의 농도를 정확하게 측정하고, 공정 신뢰성을 향상시키는데 있다.
이를 위해 본 발명에 의한 해결 방법의 요지는 SiOC 막질을 잔류 성분이 거의 생성되지 않는 전처리 용액으로 수행하는 SiOC 막질의 전처리 단계와, 상기 전처리된 SiOC 막질중의 금속 불순물을 포집하는 금속 불순물 포집 단계와, 상기 금속 불순물의 농도를 측정하는 금속 불순물 농도 측정 단계를 포함하여 이루어진 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법이 개시된다.
SiOC, 금속 불순물, 박막 분석법, 전처리 용액, 포집

Description

반도체 장치용 ＳｉＯＣ 막질의 금속 불순물 측정 방법{Metal impurities measuring method of SiOC layer for semiconductor device}
도 1은 본 발명에 따른 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법을 도시한 플로우 챠트이다.
본 발명은 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법에 관한 것으로서, 보다 상세히는 잔류 성분이 거의 생성되지 않는 전처리 용액에 의한 박막분석법으로 SiOC 막질 제거를 수행하고, 이어서 금속 불순물을 포집하여 그 농도를 측정함으로써, 금속 불순물의 농도를 정확하게 측정하고, 공정 신뢰성을 향상시킬 수 있는 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법에 관한 것이다.
ULSI(Ultra Large Scale Integrated) 소자의 미세화, 고집적화 및 고속화 요구에 대응하기 위하여 다층 배선 기술에 대한 신기술이 요구되고 있다. 다층 배선 기술 중에서도 층간 절연막의 재료와 그 형성 기술이 소자의 특성을 향상 시켜주는 중요한 요소로 지적되고 있다. 현재 사용되고 있는 SiO2 박막은 유전율이 3.9~4.2로 서 너무 높아 0.18μm급 이상의 반도체 소자의 고집적화, 고속화 등에 심각한 문제가 야기되고, ITRS(International Technology Roadmap for Semiconductor)의 로드맵에 의하면 차세대 반도체 소자 개발에 있어서, 최소 선폭(critical dimension)은 0.13μm, 구동속도는 2100MHz가 됨에 따라 배선 물질 자체도 현재의 알루미늄(Al) 배선에서 전기 저항이 낮은 구리(Cu)로 바뀌어지고, 금선 배선의 층간물질의 유전상수도 3.0 이하로 요구되고 있다.
반도체 소자 제작용 저유전 물질의 특성은 반도체의 배선구조 및 적용분야에 따라 달라지기 때문에 특성 표준이 아직 확정되어 있지는 않지만, 일반적으로는 전기적, 화학적, 기계적 및 열적 특성이 우수할 것이 요구된다. 즉, 배선밀도 증가 및 신호지연을 감소하게 하기 위한 저유전율, 배선설계 및 공정성이 용이하여야 한다. 또한 전기적 성질의 등방성, 금선배선 물질과의 낮은 반응성 및 낮은 이온 전이성, 평탄화(CMP) 등의 공정에 견딜 수 있는 충분한 기계적 강도가 유지되어야 한다. 열적 및 화학적 특성에서 박리 또는 유전율 상승을 방지할 수 있는 저흡습율, 공정 가공 온도에 의한 내열성, 저유전체/금속계면에서 발생될 수 있는 각종 응력 및 박리를 최소화할 접착력, 낮은 스트레스, 열팽창 계수 등 여러 가지 특성조건에 만족하지 않으면 금속 배선의 층간물질로 적용할 수 없다. 여러 발명에 의해 기본적인 물성-유전상수, 열적 안정성, 기계적 안정성의 향상 가능성에 대한 연구는 계속 이어지고 있다. 여러가지 저유전 물질 중에서도 SiO2 박막의 특성을 그대로 갖고 있으면서도 저유전상수 값(1.5∼2.0)을 갖는 SiOC 등의 박막은 오픈링크(open link) 결합에 의하여 나노 다공구조를 갖는 유·무기 화합물의 저유전상수를 갖는 물질로 최근 반도체 소자의 층간 절연물질로 주로 이용되고 있다. 왜냐하면 이러한 저유전 박막은 나노 다공 구조를 갖으면서 1.5 이하의 유전상수를 가질 수 있는 것으로 평가되고 있기 때문이다.
한편, 이러한 SiOC 막질에는 반도체 제조 공정중 다양한 금속 불순물이 주입되거나, 침투되거나 또는 확산될 수 있기 때문에, 상기 반도체 제조 공정중 상기 SiOC 막질에서의 금속 불순물 농도 파악은 필수적이라 할 수 있다. 왜냐하면, 상기와 같이 SiOC 막질에 금속 불순물이 기준치 이상 형성되면 층간 절연 내압이 저하됨은 물론, 유전 상수 값의 변화로 배선의 RC 지연 시간 증가, 크로스 터크(Cross Talk) 현상 증가 등 매우 다양한 문제를 초래하며 이는 곧 반도체 장치의 신뢰성 저하로 이어지기 때문이다.
종래에는 상기 SiOC 막질에 존재하는 금속 불순물의 농도를 파악하기 위해 대표적으로 기상 분해법(Vapor Phase Decomposition)을 이용하였다. 즉, 상기 SoOC 막질을 불산 증기(HF Fume)로 분해 한 후, 소정 포집 용액을 이용하여 금속 불순물을 포집하고, 이어서 그것의 농도를 측정하는 방법을 이용하였다.
그런데, 이러한 종래의 방법은 상기 SiOC 막질이 불산 증기로 분해 및 제거는 잘 되지만, 반도체 소자 즉, 웨이퍼 표면 위에 다량의 흰색 잔류 성분(Residue)이 남아 새로운 막질을 형성하는 문제가 있다. 이러한 흰색 잔류 성분을 AES(Auger Electron Spectroscopy) 장비로 분석한 결과 Si, C, O, F 원소로 밝혀졌으며, 이것은 산(Acid)이나 초순수(DIW)에도 용해되지 않으며 반응성이 거의 없는 것으로 밝혀지고 있다.
따라서, 종래에는 SiOC 막질중의 금속 불순물 농도 평가가 정확히 수행되지 않아 분석 결과의 신뢰성이 크게 떨어졌고, 또한 정확한 오염 정도를 파악하기 곤란함으로써 공정 신뢰성 확보도 어려운 문제가 있다.
참고로, 상기 SiOC 막질은 표면이 소수성이기 때문에, 불산 증기로의 전처리공정없이 SiOC 막질을 스캐닝 용액(HCl+H2O2)으로 금속 불순물을 포집한 후 분석을 실시해본 결과, 니켈(Ni) 원소를 제외한 대부분의 금속 불순물 농도가 막질을 분해한 후 전처리한 농도값이 막질 분해없이 전처리한 농도보다 높게 검출되었다. 이는 상기 금속 불순물이 막질 표면에 존재하는 양보다는 막질중에 좀더 많은 양이 존재함을 의미하는 것으로, SiOC 막질 표면보다는 막질 중의 금속 불순물 농도를 측정함이 더 정확한 측정 방법임을 유추할 수 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 잔류 성분이 거의 생성되지 않는 전처리 용액에 의한 박막분석법으로 SiOC 막질 제거를 수행하고, 이어서 금속 불순물을 포집하여 그 농도를 측정함으로써, 금속 불순물의 농도를 정확하게 측정하고, 공정 신뢰성을 향상시킬 수 있는 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법은 SiOC 막질을 잔류 성분이 생성되지 않는 전처리 용액 및 박 막분석법으로 수행하는 SiOC 막질의 전처리 단계와, 상기 전처리된 SiOC 막질중 금속 불순물을 포집하는 금속 불순물 포집 단계와, 상기 금속 불순물의 농도를 측정하는 금속 불순물 농도 측정 단계를 포함하여 이루어질 수 있다.
여기서, 상기 SiOC 막질의 전처리 단계는 전처리 용액으로서 불산(HF), 질산(HNO3), 염산(HCl), 과산화수소(H2O2) 및 초순수(H2O)를 포함하여 이루어진 것이 이용될 수 있다.
또한, 상기 SiOC 막질의 전처리 단계는 전처리 용액으로서 5~10%HF + 10~15%HNO3 + 65~80%H2O, 5~10%HF + 1~5%HCl + 10~15%HNO3 + 70~80%H2O, 5~10%HF + 10~15%H2O2 + 65~80%H2O, 5~10%HF + 1~5%HCl + 10~15%H2O2 + 70~80%H2O중 선택된 어느 하나로 이루어질 수 있다.
또한, 상기 SiOC 막질의 전처리 단계는 전처리 용액으로서 8%HF + 2%HCl + 15%H2O2 + 75%H2O로 이루어진 것이 이용될 수 있다.
상기와 같이 하여 본 발명에 의한 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법은 다음과 같은 장점을 갖는다.
첫째, SiOC 막질 중의 금속 불순물 평가를 위한 전처리 방법의 개선으로 신뢰성있는 분석 결과를 얻을 수 있으며, 정확한 오염 정도를 파악하여 공정 신뢰성을 확보할 수 있다.
둘째, SiOC 막질에 대한 전처리 방법과 분석법의 셋업(Set-up)은 향후 다른 막질에 대한 응용 가능성을 높일 수 있다.
셋째, 박막 분석법에서 SiOC 막질 분해와 금속 불순물 포집에 우수한 전처리 용액을 사용하여 분석 신뢰성을 향상시킬 수 있다.
넷째, 박막 분석법으로 SiOC 막질의 두께에 따른 막질 분해 소요시간을 파악하여 전처리에 필요한 예상 소요 시간을 예측할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1을 참조하면, 본 발명에 따른 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법이 도시되어 있다.
도시된 바와 같이 본 발명에 따른 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법은 SiOC 막질의 전처리 단계(S1)와, 금속 불순물 포집 단계(S2)와, 금속 불순물 농도 측정 단계(S3)를 포함하여 이루어질 수 있다.
먼저 상기 SiOC 막질의 전처리 단계(S1)에서는 SiOC 막질을 흰색 잔류 물질이 거의 생성되지 않는 소정 전처리 용액을 이용한 박막 분석법으로 수행한다. 물론, 이러한 전처리 단계에 의해 상기 SiOC 막질은 균일하게 분해된다.
여기서, 상기 전처리 용액에 의한 박막분석법은 종래의 기상 분해법에 대한 상대적인 개념으로서, 전처리 용액으로 SiOC 막질을 녹여가면서 분석하는 방법으로 정의한다.
상기 SiOC 막질의 전처리 용액은 불산(HF), 질산(HNO3), 염산(HCl), 과산화수소(H2O2) 및 초순수(H2O) 등을 포함하여 이루어진 것일 수 있으나, 이러한 전처리 용액의 구성으로 본 발명을 한정하는 것은 아니다.
일례로, 상기 SiOC 막질의 전처리 용액은 5~10%HF + 10~15%HNO3 + 65~80%H2O로 이루어진 것일 수 있다. 또한, 상기 SiOC 막질의 전처리 용액은 5~10%HF + 1~5%HCl + 10~15%HNO3 + 70~80%H2O로 이루어진 것일 수 있다. 또한, 상기 SiOC 막질의 전처리 용액은 5~10%HF + 10~15%H2O2 + 65~80%H2O로 이루어진 것일 수 있다. 더욱이, 상기 SiOC 막질의 전처리 용액은 5~10%HF + 1~5%HCl + 10~15%H2O2 + 70~80%H2O로 이루어진 것일 수 있다.
이러한 전처리 용액을 이용하여 SiOC 막질을 전처리하였을 경우, 일례로 대략 5000Å 정도의 두께를 갖는 SiOC 막질을 분해하는데에는 대략 1시간 정도가 소요됨을 확인할 수 있다. 또한, 종래의 불산 증기를 이용한 기상 분해법의 경우에는 막질 분해후 많은 흰색 잔류 성분이 존재하였지만, 상기와 같은 전처리 용액을 이용한 박막 분석법에서는 잔류 성분이 미량 존재하거나 거의 존재하지 않음을 확인할 수 있다.
좀더 구체적으로 대략 8%HF + 2%HCl + 15%H2O2 + 75%H2O로 이루어진 전처리 용액을 이용하여 SiOC 막질을 전처리하였을 경우, 상기 SiOC 막질의 분해 후 흰색 잔류 성분이 거의 발생되지 않음을 관찰할 수 있다. 이와 같이 흰색 잔류 성분이 거의 생성되지 않는 전처리 용액은 SiOC 막질을 분해할 뿐만 아니라 다음 단계에서 수행되는 금속 불순물을 포집하는 중요한 기능을 한다.
한편, 두가지 전처리 용액 예를 들면, HF + HNO3 + H2O와 HF + HCl + H2O2 + H2O를 전처리 용액으로 하여 SiCO 막질을 전처리한 후, 상기 SiCO 막질중 금속 불순물의 포집 능력을 상호 비교하여 보았다.
상기 비교 결과 구리(Cu) 원소의 경우 HF + HCl + H2O2 + H2O로 구성된 전처리 용액이 HF + HNO3 + H2O로 구성된 전처리 용액에 비해 높은 농도를 나타내어 포집 능력이 더 우수한 함을 관찰할 수 있었다. 그러나, 다른 금속 원소들은 큰 농도차를 발견할 수 없었다.
따라서, 결론적으로 8%HF + 2%HCl + 15%H2O2 + 75%H2O로 이루어진 전처리 용액을 이용하여 SiCO 막질을 전처리하였을 경우 흰색 잔류 물질이 거의 생성되지 않고, 또한 금속 불순물에 대한 포집 효율이 가장 높다는 것을 확인할 수 있었다.
더불어 상기 SiOC 막질 두께에 따른 막질 분해 소요 시간을 박막분석법으로 측정하여 보았다. 상기 SiOC 막질의 제거 확인은 웨이퍼의 표면 성질이 소수성에서 친수성으로 변화한 후 상기 SiOC 막질이 완전 제거된 후 다시 소수성으로 막질 표면 성질이 변화하는 시간으로 확인할 수 있으며, 전처리 용액은 상기 8%HF + 2%HCl + 15%H2O2 + 75%H2O를 사용하였다.
결과는 다음과 같다.
<박막분석법 소요시간>
1. SiOC 막질 두께(Thickness)- <500Å : 10~15min
2. SiOC 막질 두께(Thickness)- <1000Å : 20~25min
3. SiOC 막질 두께(Thickness)- <2000Å : 40~45min
4. SiOC 막질 두께(Thickness)- <4000Å : 65~70min
5. SiOC 막질 두께( Thickness)- <5000Å : 85~90min
상기와 같이 500Å 정도의 두께를 갖는 SiOC 막질은 대략 10~15분만에 제거되었고, 그것의 10배인 5000Å 정도의 두께를 갖는 SiOC 막질은 대략 85~90분만에 제거됨을 확인할 수 있다. 상기와 같이 하여 SiOC 막질 두께에 따른 막질 분해 소요 시간 파악은 전처리에 필요한 예상 소요 시간을 예측하는 용도로 이용할 수 있는 장점이 있다.
계속해서, 상기 금속 불순물 포집 단계(S2)에서는 상기 분해된 SiOC 막질중의 소정 금속 불순물을 주지된 방법에 의해 일정량 포집한다.
마지막으로, 상기 금속 불순물 농도 측정 단계(S3)에서는 상기 포집된 금속 불순물의 농도를 주지된 방법으로 측정함으로써, 본 발명에 의한 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법이 완료된다.
상술한 바와 같이, 본 발명에 따른 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법은 다음과 같은 효과를 갖는다.
첫째, SiOC 막질 중의 금속 불순물 평가를 위한 전처리 방법의 개선으로 신 뢰성있는 분석 결과를 얻을 수 있으며, 정확한 오염 정도를 파악하여 공정 신뢰성을 확보할 수 있는 효과가 있다.
둘째, SiOC 막질에 대한 전처리 방법과 분석법의 셋업(Set-up)은 향후 다른 막질에 대한 응용 가능성을 높일 수 있는 효과가 있다.
셋째, 박막 분석법에서 SiOC 막질 분해와 금속 불순물 포집에 우수한 전처리 용액을 사용하여 분석 신뢰성을 향상시킬 수 있는 효과가 있다.
넷째, 박막 분석법으로 SiOC 막질의 두께에 따른 막질 분해 소요시간을 파악하여 전처리에 필요한 예상 소요 시간을 예측할 수 있는 효과가 있다.
이상에서 설명한 것은 본 발명에 따른 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (4)

  1. SiOC 막질을 잔류 성분이 생성되지 않는 전처리 용액에 의한 박막분석법으로 수행하는 SiOC 막질의 전처리 단계와,
    상기 전처리된 SiOC 막질중 금속 불순물을 포집하는 금속 불순물 포집 단계와,
    상기 금속 불순물의 농도를 측정하는 금속 불순물 농도 측정 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법.
  2. 제 1 항에 있어서, 상기 SiOC 막질의 전처리 단계는 전처리 용액으로서 불산(HF), 질산(HNO3), 염산(HCl), 과산화수소(H2O2) 및 초순수(H2O)를 포함하여 이루어진 것이 이용됨을 특징으로 하는 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법.
  3. 제 1 항에 있어서, 상기 SiOC 막질의 전처리 단계는 전처리 용액으로서
    5~10%HF + 10~15%HNO3 + 65~80%H2O,
    5~10%HF + 1~5%HCl + 10~15%HNO3 + 70~80%H2O,
    5~10%HF + 10~15%H2O2 + 65~80%H2O,
    5~10%HF + 1~5%HCl + 10~15%H2O2 + 70~80%H2O중 선택된 어느 하나로 이루어진 것이 이용됨을 특징으로 하는 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법.
  4. 제 1 항에 있어서, 상기 SiOC 막질의 전처리 단계는 전처리 용액으로서
    8%HF + 2%HCl + 15%H2O2 + 75%H2O로 이루어진 것이 이용됨을 특징으로 하는 반도체 장치용 SiOC 막질의 금속 불순물 측정 방법.
KR1020050132564A 2005-12-28 2005-12-28 반도체 장치용 ＳｉＯＣ 막질의 금속 불순물 측정 방법 KR100646525B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132564A KR100646525B1 (ko) 2005-12-28 2005-12-28 반도체 장치용 ＳｉＯＣ 막질의 금속 불순물 측정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132564A KR100646525B1 (ko) 2005-12-28 2005-12-28 반도체 장치용 ＳｉＯＣ 막질의 금속 불순물 측정 방법

Publications (1)

Publication Number Publication Date
KR100646525B1 true KR100646525B1 (ko) 2006-11-15

Family

ID=37654702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132564A KR100646525B1 (ko) 2005-12-28 2005-12-28 반도체 장치용 ＳｉＯＣ 막질의 금속 불순물 측정 방법

Country Status (1)

Country Link
KR (1) KR100646525B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103123904A (zh) * 2011-11-21 2013-05-29 无锡华润上华科技有限公司 一种测量硅片表面金属杂质的前处理方法
JP2021092485A (ja) * 2019-12-12 2021-06-17 信越半導体株式会社 シリコン基板表面の金属不純物評価方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980066309A (ko) * 1997-01-22 1998-10-15 김광호 반도체층 내의 금속성 불순물 분석방법
JPH11354600A (ja) 1998-06-12 1999-12-24 Mitsubishi Electric Corp Ｓｏｉ層中の不純物分析方法及び同分析用試料
JP2005265718A (ja) 2004-03-19 2005-09-29 Sumitomo Mitsubishi Silicon Corp 不純物の分析方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980066309A (ko) * 1997-01-22 1998-10-15 김광호 반도체층 내의 금속성 불순물 분석방법
JPH11354600A (ja) 1998-06-12 1999-12-24 Mitsubishi Electric Corp Ｓｏｉ層中の不純物分析方法及び同分析用試料
JP2005265718A (ja) 2004-03-19 2005-09-29 Sumitomo Mitsubishi Silicon Corp 不純物の分析方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103123904A (zh) * 2011-11-21 2013-05-29 无锡华润上华科技有限公司 一种测量硅片表面金属杂质的前处理方法
JP2021092485A (ja) * 2019-12-12 2021-06-17 信越半導体株式会社 シリコン基板表面の金属不純物評価方法
JP7196825B2 (ja) 2019-12-12 2022-12-27 信越半導体株式会社 シリコン基板表面の金属不純物評価方法

Similar Documents

Publication Publication Date Title
JP2000208513A (ja) 銅部材を含む半導体装置およびその製造方法
US7348190B2 (en) Method of detecting a defect in a semiconductor device
CN102054757A (zh) 集成电路铜互连结构的制作方法
KR100646525B1 (ko) 반도체 장치용 ＳｉＯＣ 막질의 금속 불순물 측정 방법
US8614510B2 (en) Semiconductor device including a metal wiring with a metal cap
TW200407979A (en) Method of manufacturing low K layer
JPH0263295B2 (ko)
JP4655725B2 (ja) 半導体装置の製造方法
US6821882B2 (en) Semiconductor device manufacturing method for improving adhesivity of copper metal layer to barrier layer
US7781339B2 (en) Method of fabricating semiconductor interconnections
Tada et al. Improving reliability of copper dual-damascene interconnects by impurity doping and interface strengthening
US8329584B2 (en) Method of manufacturing semiconductor device
US7446037B2 (en) Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance
US20050191767A1 (en) Focused ion beam circuit repair using a hardmask and wet chemistry
Wanga et al. Investigation of residual stress in wafer level interconnect structures induced by wafer processing
KR20060117674A (ko) ＳｉＯＣ 막질로 이루어지는 금속층간 절연막의 불순물측정 방법
Ishigami et al. High reliability Cu interconnection utilizing a low contamination CoWP capping layer
US6878617B2 (en) Method of forming copper wire on semiconductor device
Ozawa et al. Observation and analysis of metal oxide reduction by formic acid for soldering
JP2006294679A (ja) 半導体装置とその製造方法
US20170345780A1 (en) Surface Conditioning And Material Modification In A Semiconductor Device
US6365503B1 (en) Method of improving electromigration in semiconductor device manufacturing processes
Gonella et al. Time-dependent-dielectric breakdown used to assess copper contamination impact on inter-level dielectric reliability
KR100661239B1 (ko) 반도체 웨이퍼의 오염물 측정 방법
RU2333568C1 (ru) Способ изготовления системы металлизации кремниевых полупроводниковых приборов

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee