KR100661239B1 - 반도체 웨이퍼의 오염물 측정 방법 - Google Patents

반도체 웨이퍼의 오염물 측정 방법 Download PDF

Info

Publication number
KR100661239B1
KR100661239B1 KR1020050078811A KR20050078811A KR100661239B1 KR 100661239 B1 KR100661239 B1 KR 100661239B1 KR 1020050078811 A KR1020050078811 A KR 1020050078811A KR 20050078811 A KR20050078811 A KR 20050078811A KR 100661239 B1 KR100661239 B1 KR 100661239B1
Authority
KR
South Korea
Prior art keywords
wafer
measuring
copper
contaminants
semiconductor wafer
Prior art date
Application number
KR1020050078811A
Other languages
English (en)
Inventor
전환섭
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050078811A priority Critical patent/KR100661239B1/ko
Application granted granted Critical
Publication of KR100661239B1 publication Critical patent/KR100661239B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/25—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
    • G01N21/31—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry
    • G01N21/3103—Atomic absorption analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 소자의 제조 공정 시 반도체 웨이퍼에 발생하는 오염물을 정확하게 측정하고 오염물의 확산을 조기에 감지 및 예방할 수 있는 방법을 제공한다.
본 발명에 따른 반도체 웨이퍼의 오염물 측정 방법은, 웨이퍼의 전면 및 후면에 질화막을 형성하여 측정용 웨이퍼를 형성하는 단계, 측정용 웨이퍼를 구리 공정에 투입하는 단계, 질화막의 두께에 따라 기상 분해법 또는 박막 분석법에 의해 상기 측정용 웨이퍼를 전처리하여 오염물을 추출하는 단계, 및 추출된 오염물을 측정하는 단계를 포함한다.
오염물, VPD, TLA, 스캐닝용액, 웨이퍼, 질화막

Description

반도체 웨이퍼의 오염물 측정 방법{Method of monitoring contamination on semiconductor wafer}
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 단일 구리 공정 시 발생되는 구리 오염물 측정용 웨이퍼를 나타낸 단면도이다.
도 2는 도 1의 웨이퍼 후면에 구리 오염물이 발생된 경우를 나타낸 단면도이다.
도 3a 내지 도 3c는 기상 분해(VPD)법에 의한 웨이퍼 전처리 과정을 설명하기 위한 도면들이다.
도 4a 및 도 4b는 박막 분석(TLA)법에 의한 웨이퍼 전처리 과정을 설명하기 위한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 반도체 소자의 연속 구리 공정 시 발생되는 구리 오염물 측정용 웨이퍼를 나타낸 단면도이다.
본 발명은 반도체 소자 제조 기술에 관한 것으로, 보다 상세하게는 반도체 웨이퍼에 발생되는 구리 오염물 측정 방법에 관한 것이다.
일반적으로, 반도체 소자의 제조 공정에서 배선 기술은 집적 회로(integrated circuit; IC)에서 트랜지스터의 상호 연결회로, 전원공급 및 신호전달의 통로를 구현하는 기술을 말한다.
이러한 배선 재료로 주로 알루미늄(Al)을 사용하였지만, 반도체 소자의 고집적화 및 고속화 추세에 따른 선폭 감소로 인해 배선 및 콘택 저항이 증가하고 EM등의 문제가 야기되면서, 구리(Cu) 배선에 대한 연구가 활발히 진행되고 있다.
구리는 알루미늄에 비해 약 62%의 낮은 저항을 가질 뿐만 아니라 EM에 대한 저항성이 커서 고집적 및 고속 소자에서 우수한 배선 신뢰성을 얻을 수 있지만, 알루미늄과 달리 식각에 의한 패터닝이 어렵기 때문에 배선 형성 시 다마신(damascene) 공정을 적용하고 있다.
다마신 공정에 의한 구리 배선 형성 공정은, 반도체 기판의 전면 상에 절연막을 형성하고, 절연막에 비아홀과 배선 형상의 트렌치로 이루어진 다마신 홈을 형성하고, 다마신 홈에 구리 시드(seed)층을 형성하고, 구리 시드층을 이용하여 전기 화학 도금(electro chemical plating; ECP, 이하 'ECP'라 칭함) 공정 등에 의해 다마신 홈을 구리막으로 채우고, 화학기계연마(chemical mechanical polishing; CMP, 이하 'CMP'라 칭함) 공정에 의해 절연막 위의 구리막을 제거하는 과정으로 이루어진다.
또한, 구리 시드층 및 구리 배선으로부터 절연막 내부로 구리가 확산하는 것을 방지하기 위하여, 구리 시드층을 형성하기 전에 배리어 금속막, 일례로 탄탈륨나이트라이드/탄탈륨(TaN/Ta)막을 더 형성할 수 있다.
그런데, 상술한 구리 배선 형성 공정에서는 ECP 및 CMP 등의 공정을 진행하면서 기판(웨이퍼)의 후면에 많은 양의 구리 오염물이 흡착되며, 이 경우 구리 원소의 빠른 확산으로 인해 기판이 급속도로 오염되어 반도체 소자의 성능 및 수율 저하가 유발된다.
따라서, 종래의 구리 배선 형성 공정에서는 구리 배선을 형성하기 전에 기판의 후면에 구리 확산 방지막으로 질화막, 일례로 실리콘 질화막(SiN)을 1000 내지 1200Å 두께로 형성하고, 구리 배선 형성 과정에서 DHCl(HCl＋H2O2＋H2O) 용액으로 기판의 후면을 세정하여 질화막 표면에 흡착된 구리 오염물을 제거한 다음, 구리가 확산 및 침투되었을 가능성이 있는 질화막의 표면을 일정 두께, 일례로 7 내지 14Å의 정도의 두께를 DHF(HF＋H2O) 용액으로 식각하여 기판으로 구리가 확산하는 것을 방지하는 공정(이하, 설명의 편의상 리멘(Rimen) 공정이라 칭함)을 적용하고 있다.
그런데, 리멘 공정을 적용하더라도 질화막에 구리 오염물이 잔류할 수 있고, 이러한 구리 오염물은 앞서 설명한 바와 같이 반도체 소자의 성능 및 수율에 치명적인 영향을 미치게 된다.
따라서, 구리 배선 공정과 같이 구리 오염물 발생 가능성이 큰 공정에서는 공정 중 발생할 수 있는 구리의 오염물 및 이러한 구리 오염물의 확산 정도와 리멘 공정 후 구리 오염물의 제거 효과를 정확하게 파악하기 위한 모니터링이 필요하다.
종래 웨이퍼에 발생되는 구리 오염물을 측정하는 방법으로 직접 전반사 X 선 형광(Direct Total Reflection X-ray Fluorescence : D-TXRF, 이하 D-TXRF 라 칭함) 분석법이 잘 알려져 있다.
이러한 종래 측정 방법은 웨이퍼 전면만을 이용하거나 막질이 없는 베어 웨이퍼를 이용하는 경우에는 구리 오염 정도에 대한 측정이 비교적 용이하지만, 실제 구리 배선 공정 진행 중에 발생하는 다양한 구리 오염 정도를 파악하는데 한계가 있다. 특히, 종래 측정 방법은 웨이퍼 후면에 발생하는 구리 오염 정도를 파악하기가 어렵기 때문에 구리 배선 형성 공정에서 리멘 공정을 위해 질화막을 적용하는 경우 질화막 내에 존재하는 구리 원소를 정확하게 측정할 수가 없다.
이를 좀 더 상세히 살펴보면, D-TXRF 분석법은 전처리가 필요 없는 비파괴검사라는 장점은 있으나, 측정 장비의 원리상 X-선의 반사가 중요한 인자로 측정 계면의 표면 거칠기(Roughness)에 따라 측정값의 신뢰성이 좌우된다. 따라서, D-TXRF 분석법은 웨이퍼 전면에 비해 상대적으로 표면 거칠기가 큰 웨이퍼의 후면과 산화막(SiO2) 또는 질화막이 형성되어 있는 웨이퍼 표면에서 난반사에 의해 측정값의 신뢰성이 많이 떨어진다는 단점이 있다.
또한, D-TXRF 분석법은 X 선 투과 깊이가 최대 50Å으로 얇아 웨이퍼 표면에 대한 측정만 가능하기 때문에, 실질적으로 산화막이나 질화막 내에 존재하는 구리 원소의 측정은 불가능하고 검출한계농도가 높다는 단점이 있다.
또한, D-TXRF 분석법은 1회 측정면적이 약 1㎠ 정도이고 신뢰성 있는 측정 데이터를 얻기 위한 측정 시간이 측정 지점 당 최소 약 10분 정도가 소요된다. 일 례로, 웨이퍼에서 5 개 지점을 측정할 경우 웨이퍼 1 장당 약 50분 정도의 측정 시간이 소요되고, 8 인치 웨이퍼의 경우 웨이퍼 전면의 전체 면적 314㎠ 중에서 5㎠에 대한 값만을 측정하기 때문에 웨이퍼의 오염 가능성을 결정하기에는 데이터의 대표성이 떨어지는 단점이 있다. 이러한 단점을 보완하기 위해 측정 지점수를 증가시키게 되면 측정 시간이 그 만큼 길어지는 문제가 있다.
한편, 상술한 D-TXRF 분석법의 오염물 측정 신뢰성을 높이기 위하여, 기상 분해(Vapor Phase Decomposition; VPD, 이하 VPD 라 칭함)법에 의해 웨이퍼를 전처리한 후 소정 지점에 시료 용액을 떨어뜨리고 수분을 건조시킨 다음 웨이퍼의 이 샘플링 지점을 D-TRXF 분석법으로 측정하는 이른바 VPD-TXRF 분석법이 제시되었다.
VPD-TXRF 분석법은 웨이퍼 전체 면적에 대한 단위 면적당 평균 농도값을 구할 수 있는 장점이 있으나, VPD법에 의한 웨이퍼 전처리로 인해서 분석 시간이 길고 측정 샘플들이 균일하게 분포되어 있지 않거나 한곳에 집중되어 있을 경우 D-TXRF 분석법의 투과 깊이 문제로 인해 분석값의 신뢰성이 우수하지 못하다.
또한, VPD법을 이용한 분석법은 질화막의 두께가 약 1000Å 이상으로 두꺼울 경우 분해 과정에서 웨이퍼의 가장 자리 표면에 흰색 성분들이 잔류하여 오염물을 포집하기가 어려워 측정값의 신뢰성이 우수하지 못하다.
또한, VPD법을 이용한 분석법은 질화막의 분해를 위해 불산(HF)을 이용하기 때문에, 웨이퍼의 전면에 구리 배선 패턴이 존재할 때 질화막 분해 과정에서 불산에 의해 구리 배선이 부식되어 또 다른 오염물을 발생하는 문제가 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 반도체 소자의 제조 공정 시 반도체 웨이퍼에 발생하는 오염물을 정확하게 측정하고, 오염물의 확산을 조기에 감지 및 예방할 수 있는 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 웨이퍼의 전면 및 후면에 질화막을 형성하여 측정용 웨이퍼를 형성하는 단계, 측정용 웨이퍼를 구리 공정에 투입하는 단계, 질화막의 두께에 따라 기상 분해법 또는 박막 분석법에 의해 상기 측정용 웨이퍼를 전처리하여 오염물을 추출하는 단계, 및 추출된 오염물을 측정하는 단계를 포함하는 반도체 웨이퍼의 오염물 측정 방법을 제공한다.
여기서, 오염물은 흑연로 원자흡광 분석기로 측정할 수 있다.
또한, 질화막의 두께가 1000Å 이하인 경우, 기상 분해법에 의해 측정용 웨이퍼를 전처리하고, 이 경우 스캐닝 용액으로 HF＋H2O2＋H2O 또는 HCl＋H2O2＋H2O를 이용하며 스캐닝 용액의 양은 0.3 내지 0.5㎖ 정도로 조절할 수 있다.
또한, 기상 분해법은 스캐닝 용액을 이용하여 측정용 웨이퍼의 후면에 대하여 6 내지 8㎜/초의 속도로 스캐닝할 수 있다.
또한, 질화막의 두께가 1000Å 이상인 경우 박막 분석법에 의해 측정용 웨이퍼를 전처리하고, 이 경우 스캐닝 용액으로 HF＋HCl＋H2O2＋H2O을 이용하며 스캐닝 용액의 양은 5 내지 10㎖로 조절할 수 있다.
상기 목적을 달성하기 위하여 본 발명은, 웨이퍼의 후면에 질화막을 형성하 여 측정용 웨이퍼를 형성하는 단계, 측정용 웨이퍼를 연속 구리 공정에 투입하여 전면에 구리 패턴을 형성하는 단계, 측정용 웨이퍼의 후면을 박막 분석법에 의해 전처리하여 오염물을 추출하는 단계, 및 추출된 오염물을 측정하는 단계를 포함하는 반도체 웨이퍼의 오염물 측정 방법을 제공한다.
여기서, 오염물은 흑연로 원자흡광 분석기로 측정할 수 있다.
또한, 박막 분석법은 스캐닝 용액으로 HF＋HCl＋H2O2＋H2O을 이용하고, 스캐닝 용액의 양은 5 내지 10㎖로 조절할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 1 내지 도 4b를 참조하여, 본 발명의 일 실시예에 따른 반도체 소자의 구리 공정 시 웨이퍼에 발생되는 구리 오염물을 측정하는 방법을 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 단일 구리 공정 시 발생되는 구리 오염물 측정용 웨이퍼를 나타낸 단면도이고, 도 2는 도 1의 웨이퍼 후면에 구리 오염물이 발생된 경우를 나타낸 단면도이고, 도 3a 내지 도 3c는 기상 분해(VPD)법에 의한 웨이퍼 전처리 과정을 설명하기 위한 도면들이며, 도 4a 및 도 4b는 박막 분석(TLA)법에 의한 웨이퍼 전처리 과정을 설명하기 위한 도면이다.
먼저, 도 1과 같이 베어 상태의 웨이퍼 전면(111) 및 후면(112)에 구리 확산 방지막으로 질화막, 일례로 실리콘 질화막(120)을 형성하여 단일 구리 공정 수행 후의 구리 오염물 측정을 위한 측정용 웨이퍼(110)를 형성한다. 여기서, 질화막 (120)은 통상의 구리 배선 공정에서 수십회의 리멘 공정이 필요하므로 이때 제거되는 두께를 감안하여 적정 두께로 형성한다.
그 다음, 도시되지는 않았지만 측정용 웨이퍼(110)를 단일 구리 공정에 투입하여 단일 구리 공정 진행 경로를 따라 이동시킨다.
그러면, 단일 구리 공정 진행이 완료된 후 도 2와 같이 측정용 웨이퍼(110)의 전면(111) 및 후면(112)에 구리 오염물(130)이 발생된다. 도 2에서는 측정용 웨이퍼(110)의 후면(112)만을 나타낸다.
그 다음, 실리콘 질화막(120)의 두께에 따라 적절한 전처리 방법을 선택하여 웨이퍼(110)의 전처리를 수행한다.
이때, 실리콘 질화막(120)의 두께가 1000Å 이하, 바람직하게 200 내지 1000Å인 경우에는 VPD법에 의해 웨이퍼(110)의 전처리를 수행하고, 실리콘 질화막(120)의 두께가 1000Å 이상인 경우에는 박막 분석(Thin Layer Analysis; TLA, 이하 TLA 라 칭함)법에 의해 웨이퍼(110)의 전처리를 수행한다.
[표 1]은 단일 구리 공정 측정용 웨이퍼에 일정한 농도로 구리를 오염시킨 후 실리콘 질화막의 두께를 변화시키면서 VPD법과 TLA법에 의해 웨이퍼를 전처리한 실험 결과를 나타낸다. 본 실험에서 VPD법의 경우 실리콘 질화막을 불산(HF) 증기로 분해하였고, TLA법의 경우 8vol% HF＋2vol%HCl＋15vol%H2O2＋75vol%H2O로 실리콘 질화막(120)을 분해하였으며, 실리콘 질화막(120)의 제거 확인은 웨이퍼 표면의 물성 변화로 판단하였다. 즉, 웨이퍼에 실리콘 질화막이 존재할 때 웨이퍼는 친수성 을 나타내고 실리콘 질화막이 존재하지 않을 때 웨이퍼가 소수성을 나타내므로, 웨이퍼 표면의 물성 변화로 실리콘 질화막의 제거를 확인할 수 있다.
실리콘 질화막 두께 실리콘 질화막 분해시간
VPD법 TLA법
200Å 650∼700초 900∼1000초
500Å 1200∼1300초 1800∼1900초
700Å 1600∼1700초 2500∼2600초
1000Å 2300∼2400초 3400∼3500초
1500Å 3500∼3600초 5000∼5100초
[표 1]에 나타난 바와 같이, 본 실험에서는 VPD법이 TLA법에 비해 실리콘 질화막을 분해하는데 시간이 적게 소요되었다. 그러나, 본 실험에서 실리콘 질화막의 두께가 1000Å 이상일 때 VPD법에 의해 실리콘 질화막을 분해하게 되면 분해 과정에서 불산과 실리콘 질화막이 반응하여 분해 후 웨이퍼의 가장 자리 표면에 흰색의 잔류물이 분포하여 새로운 오염물을 생성하였다. 반면, VPD법에 의해 실리콘 질화막을 분해하게 되면 VPD법에 의해 분해 시간은 길지만 TLA법에서와 같은 새로운 오염물을 생성하지는 않았다. 따라서, 실리콘 질화막의 두께가 1000Å 이상일 때에는 VPD법보다는 TLA법을 이용하여 웨이퍼를 전처리하는 것이 바람직함을 알 수 있다.
먼저, 실리콘 질화막(120)의 두께가 1000Å 이하인 경우 VPD법에 의한 웨이퍼(110)의 전처리를 살펴보면, 도 3a와 같이 불산(HF) 챔버(미도시)에 측정용 웨이퍼(110)를 로딩시켜 불산 증기(140)를 이용하여 실리콘 질화막(120)을 분해 및 제거하고, 도 3b와 같이 스캐닝 용액(150)으로 웨이퍼(110) 전면(111, 도 1 참조) 및 후면(112)을 스캐닝하여 구리 오염물(130)을 포집하고, 도 3c와 같이 측정용 웨이퍼(110)에서 구리 오염물(130)이 포집된 샘플 용액(160)을 회수하는 과정으로 이루어진다.
이때, 스캐닝 용액(150)으로는 HF＋H2O2＋H2O 또는 HCl＋H2O2＋H2O를 이용하고, 스캐닝은 웨이퍼(110) 전체 면적의 85 내지 95% 정도, 일례로 측정용 웨이퍼(110)의 크기가 8 인치인 경우에는 웨이퍼(110)의 전체 면적 314㎠ 중에서 280 내지 290㎠ 정도로 실시하여 구리 오염물(130)을 포집한다.
또한, 스캐닝 시 스캐닝 용액(150)의 양은 0.3 내지 0.5㎖ 정도로 조절하고, 스캐닝 용액(150) 각 성분의 농도는 HF＋H2O2＋H2O의 경우 HF 1 내지 5wt%, H2O2 2 내지 7wt%, H2O 88 내지 98wt%로 각각 조절하고, HCl＋H2O2＋H2O의 경우 HCl 1 내지 5wt%, H2O2 2 내지 7wt%, H2O 88 내지 97wt%로 각각 조절한다.
또한, 스캐닝 속도는 웨이퍼(110) 전면(111)에 대해서는 10 내지 12㎜/초로 조절하고 후면(112)에 대해서는 전면(111)에 비해 큰 표면 거칠기(roughness)를 감안하여 6 내지 8㎜/초로 조절하여 구리 오염물(130)이 안정적으로 포집될 수 있도록 한다.
그 다음, 샘플 용액(160)을 흑연로-원자흡광분석기(Graphite furnace-Atomic Absorption Spectroscope; GF-AAS, 이하 GF-AAS 라 칭함)로 샘플 용액(160) 내 구리 오염물(130)의 양을 측정한다. 이 측정값은 환산에 의해 측정용 웨이퍼(110)의 표면 단위 면적 당 평균 농도 값(atoms/㎠)을 구할 수 있어 종래 D-TXRF 분석법에 비해 신뢰성이 높은 구리 오염물 농도 값을 얻을 수 있다.
[표 2]는 실리콘 질화막(120)의 두께가 200Å이고 단일 구리 공정의 일례로 ECP에 의한 구리막 증착 공정을 수행한 경우, 리멘 공정에 의한 실리콘 질화막(120) 제거 두께에 따른 구리 오염물의 양을 VPD 법에 의해 전처리후 GF-AAS로 측정한 경우를 나타낸다.
리멘 공정에 의한 실리콘 질화막 제거 두께 구리 오염물 농도(atoms/㎠)
0Å 1.57E11
1.4Å 8.43E9
3.5Å 2.66E9
7Å 1.8E9
[표 2]에 나타낸 바와 같이, VPD법에 의해 웨이퍼를 전처리한 후 GF-AAS로 구리 오염물을 측정하면 리멘 공정에 의한 실리콘 질화막 제거 두께가 증가할수록 구리 오염물의 농도가 감소하는 것을 확인 할 수 있을 뿐만 아니라 실리콘 질화막 제거 두께에 따른 구리 오염 정도도 파악할 수 있다.
[표 3]은 실리콘 질화막의 두께가 1000Å 이하일 때, ECP에 의한 구리막 증착 공정, ECP에 의한 구리막 증착 및 어닐링 공정, 구리막의 CMP 공정 및 CVD에 의한 구리막 증착 등의 단일 구리 공정 수행 후 측정용 웨이퍼(110)에 발생되는 구리 오염물(130)을 종래 D-TXRF 분석법과 VPD법에 의한 전처리 후 GF-AAS로 분석한 결과를 각각 나타낸다.
단일 구리 공정 D-TXRF 분석 데이터(E10 atoms/㎠) (웨이퍼의 5개 지점 측정 데이터의 평균값임) VPD 전처리 후 GF-AAS 분석 데이터 (E10 atoms/㎠)
리멘 공정 수행 전 리멘 공정 리멘 공정 수행 후
ECP에 의한 구리막 증착 9.89 수행하지 않음 - 82.3
7.65 세정 수행 0.04 3.56
10.02 7Å 식각 수행 0 0. 86
ECP에 의한 구리막 증착 및 어닐링 2.53 수행하지 않음 - 41.8
6.47 어닐링＋7Å 식각 수행 0 1.07
5.84 어닐링＋14Å 식각 수행 0 0.59
구리막의 CMP 3.09 수행하지 않음 - 17
3.23 7Å 식각 수행 0 0.37
2.73 14Å 식각 수행 0 0.39
CVD에 의한 구리막 증착 2.35 수행하지 않음 - 14.4
2.25 세정 수행 2.10 1.23
0.49 7Å 식각 수행 0.15 0.92
구리막 공정 수행 전 실리콘 질화막이 1000Å인 초기의 측정용 웨이퍼 0.91
[표 3]에 나타낸 바와 같이, 종래 D-TXRF 분석법에 의한 분석 결과가 VPD법에 의한 전처리 후 GF-AAS로 분석한 분석 결과에 비해 리멘 공정 후 구리 오염물의 농도가 현저하게 낮은 값을 가지며 대부분 검출이 이루어지지 않는다. 반면, VPD법에 의한 전처리 후 GF-AAS로 분석한 분석 결과는 리멘 공정 후 D-TXRF 분석법에 의해 검출되지 않는 낮은 농도의 구리 오염물까지도 측정이 가능할 뿐만 아니라 리멘 공정 과정에 따른 구리 오염물의 농도 변화도 측정이 가능하므로, D-TXRF 분석법에 비해 본 실시예의 분석법이 구리 오염물 농도의 우수한 측정 신뢰성을 가짐을 확인할 수 있다.
다음으로, 실리콘 질화막(120)의 두께가 1000Å 이상인 경우 TLA법에 의한 웨이퍼(110)의 전처리를 살펴보면, 도 4a와 같이 TLA 장치(미도시)에 측정용 웨이퍼(110)를 로딩시키고 스캐닝 용액(170)을 이용하여 측정용 웨이퍼(110)의 전면(111) 및 후면(112)을 스캐닝하여 실리콘 질화막(120)을 분해 및 제거하면서 동시에 구리 오염물(130)을 포집하고, 도 4b와 같이 측정용 웨이퍼(110)에서 구리 오염물(130)이 포집된 샘플 용액(180)을 추출하는 과정으로 이루어진다.
이때, 스캐닝 용액(170)으로는 HF＋HCl＋H2O2＋H2O를 사용한다.
[표 4]는 실리콘 질화막의 두께가 1000Å 이상인 단일 구리 공정 측정용 웨이퍼에 일정한 농도로 구리를 오염시킨 후 스캐닝 용액을 달리하여 TLA법에 의해 웨이퍼를 전처리한 실험 결과를 나타내며, [표 3]에서 구리 원소 회수율(recovery)은 스파이크(spiked)된 샘플 측정 농도와 스파이크되지 않은 샘플 측정 농도의 차이에 대한 스파이크된 구리 농도의 비율을 나타낸다.
스캐닝 용액 실리콘 질화막 분해 시간 구리원소 회수율
8vol%HF＋92vol%H2O 약 3600초 85.2%
8vol%HF＋15volHNO3＋87vol%H2O 약 3300초 87.1%
8vol%HF＋2vol%HCl＋15vol%HNO3＋75vol%H2O 약 3200초 85.5%
8vol%HF＋15vol%H2O2＋87vol%H2O 약 3500초 91.3%
8vol%HF＋2vol%HCl＋15vol%H2O2＋75vol%H2O 약 3400초 93.7%
[표 4]에 나타낸 바와 같이, 스캐닝 용액으로 8vol%HF＋2vol%HCl＋15vol%HNO3＋75vol%H2O를 사용하는 경우 약 3200초로 실리콘 질화막의 분해 시간이 가장 빠르지만, 구리원소 회수율에 있어서 8vol%HF＋2vol%HCl＋15vol%H2O2＋75vol%H2O에서 93.7%로 가장 높았다. 이는 HF/HNO3 성분은 주로 실리콘 질화막을 분해 및 제거하는 역할을 하고, HCl/H2O2 성분은 주로 구리 오염물을 포집하는 역할을 하기 때문이다.
따라서, TLA법에 의해 웨이퍼를 전처리하는 경우 정확한 구리 오염물 측정을 위해서는 스캐닝 용액으로 HF＋HCl＋H2O2＋H2O을 이용하는 것이 바람직하며, 이때 각 성분의 농도는 HF 5 내지 10vol%, HCl 1 내지 5vol%, H2O2 10 내지 15, H2O 70 내지 84vol%로 각각 조절할 수 있다.
또한, 스캐닝 시 스캐닝 용액(170)의 양은 5 내지 10㎖로 조절한다.
또한, 스캐닝은 웨이퍼(110) 전체 면적의 약 80% 정도, 일례로 측정용 웨이퍼(110)의 크기가 8 인치인 경우에는 웨이퍼(110)의 전체 면적 314㎠ 중에서 약 254㎠ 정도로 실시하여 구리 오염물(130)을 포집한다.
그 다음, 샘플 용액(180)을 GF-AAS 로 분석하여 샘플 용액(180) 내 구리 오염물(130)의 양을 측정한다. 이 측정값은 환산에 의해 측정용 웨이퍼(110)의 표면 단위 면적 당 평균 농도 값(atoms/㎠)을 구할 수 있다.
도 5를 참조하여 본 발명의 다른 실시예에 따른 반도체 소자의 연속 구리 공정 시 발생되는 구리 오염물 측정 방법을 설명한다.
베어 웨이퍼(110)를 연속 구리 공정에 투입하여 단일 구리 공정 진행 경로를 따라 이동시키면, 측정용 웨이퍼(210)의 경우 마지막 공정에 따라 웨이퍼 전면에 차이는 있으나, 도 5와 같이 웨이퍼 전면(211)은 절연층(240)에 의해 분리되는 구리 패턴(230)을 형성하고 후면(212)에 구리 확산 방지막으로 질화막, 일례로 실리콘 질화막(220)을 형성하여 측정용 웨이퍼(110)를 형성한다.
그러면, 연속 구리 공정 진행이 완료된 후 측정용 웨이퍼(210)의 후면(212)에 구리 오염물(130, 도 2 참조)이 발생된다.
그 다음, 실리콘 질화막(220)의 두께에 관계없이 TLA법으로 측정용 웨이퍼(210)의 전처리를 수행한다. 이는 웨이퍼(210)의 전면(211)에 구리 패턴(230)이 존재하는 경우 VPD법을 도입하게 되면 불산(HF)에 의해 구리 패턴(230)이 부식되어 반대로 웨이퍼(210) 전면(211)에 구리 오염물이 발생되기 때문이다.
TLA법에 의한 측정용 웨이퍼(210)의 전처리는, 도시되지는 않았지만 일 실시예의 TLA법과 마찬가지로 TLA 장치에 측정용 웨이퍼(210)를 로딩시키고 측정용 웨이퍼(210)의 후면(212)에 HF＋HCl＋H2O2＋H2O의 스캐닝 용액을 떨어뜨려 실리콘 질화막(220)을 분해 및 제거하면서 동시에 구리 오염물(130)을 포집하고, 측정용 웨이퍼(210)에서 구리 오염물(130)이 포집된 샘플 용액을 추출하는 과정으로 이루어진다.
또한, 스캐닝 용액의 각 성분의 농도는 HF 5 내지 10vol%, HCl 1 내지 5vol%, H2O2 10 내지 15, H2O 70 내지 84vol%로 각각 조절하고, 스캐닝 용액의 양은 5 내지 10㎖로 조절한다.
또한, 스캐닝은 웨이퍼(210) 전체 면적의 약 80% 정도, 일례로 측정용 웨이퍼(210)의 크기가 8 인치인 경우에는 웨이퍼(110)의 전체 면적 314㎠ 중에서 약 254㎠ 정도로 실시하여 구리 오염물(130)을 포집한다.
그 다음, 샘플 용액을 GF-AAS 로 분석하여 샘플 용액 내 구리 오염물(130)의 양을 측정한다. 이 측정값은 환산에 의해 측정용 웨이퍼(110)의 표면 단위 면적 당 평균 농도 값(atoms/㎠)을 구할 수 있다.
[표 5]는 구리 패턴이 존재하는 상태에서 CVD에 의한 구리막 증착, 구리막 리세스(recess), 및 구리막과 배리어 금속막 CMP 공정 등의 연속 구리 공정 수행 후 측정용 웨이퍼(210)에 발생되는 구리 오염물을 TLA법에 의한 전처리 후 GF-AAS로 분석한 결과를 나타낸다.
연속 구리 공정 리멘 공정 TLA 전처리 후 GF-AAS 분석 데이터 (E10 atoms/㎠)
CVD에 의한 구리막 증착 수행하지 않음 10.4
세정 수행 1.68
7Å 식각 수행 2.74
구리막 리세스 수행하지 않음n 3.28
세정 수행 1.64
7Å 식각 수행 1.19
구리막과 배리어 금속막의 CMP 수행하지 않음 25.3
7Å 식각 수행 7.29
10Å 식각 수행 3.77
14Å 식각 수행 3.64
[표 5]에 나타낸 바와 같이, 본 실시예의 TLA법에 의한 웨이퍼 전처리 후 GF-AAS 분석법에 의한 분석 결과가 일 실시예의 [표 3]에 나타낸 VPD법에 의한 웨이퍼 전처리 후 GF-ASS 분석법에 의한 분석 결과에 비해 리멘 공정 후 높은 구리 오염물의 농도를 가진다. 이는 연속 구리 공정 측정 웨이퍼가 단일 구리 공정 측정용 웨이퍼에 비해 구리 오염 농도가 높기 때문이다. 또한, 본 실시예에서도 일 실시예에서와 마찬가지로 리멘 공정 후 D-TXRF 분석법에 의해 검출되지 않는 낮은 농도의 구리 오염물까지도 측정이 가능하여 본 실시예의 분석법도 구리 오염물 농도의 우수한 측정 신뢰성을 가짐을 확인할 수 있다.
한편, 상기 실시예에서는 단일 구리 공정 및 연속 구리 공정 등의 구리 공정 수행 후 웨이퍼에 발생되는 구리 오염물을 측정하는 경우에 대해서만 설명하였지만, 본 발명은 이에 한정되지 않으며 티타늄 나이트라이드(TiN), 티타늄(Ti), 탄탈륨나이트라이드(TaN), 탄탈륨(Ta) 또는 이들의 복합막으로 이루어지는 배리어 금속막 또는 코발트(Co), SiOC 등의 특수 막질 내의 금속 오염물을 측정하는 경우에도 적용하여 실시할 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
상술한 바와 같이, 본 발명은 단일 구리 공정에서는 측정용 웨이퍼 표면에 형성된 질화막의 확산 방지막 두께에 따라 VPD법 또는 TLA법으로 웨이퍼를 전처리한 후 GF-AAS 분석법으로 구리 오염물을 측정하고, 연속 구리 공정에서는 질화막 두께에 관계없이 TLA법으로 웨이퍼를 전처리한 후 GF-AAS 분석법으로 구리 오염물을 측정한다.
따라서, 본 발명은 단일 구리 공정 및 연속 구리 공정 후 웨이퍼 표면에 미량의 구리 오염물이 발생하더라도 이를 정확하게 측정할 수 있어 구리 오염물이 기판으로 확산하는 것을 방지할 수 있다.
또한, 본 발명은 리멘 공정 적용 시 이 공정에 의한 구리 오염물의 제거효과도 파악할 수 있다.
따라서, 본 발명은 반도체 소자의 제조 수율 및 신뢰성을 개선할 수 있다.

Claims (18)

  1. 웨이퍼의 전면 및 후면에 질화막을 형성하여 측정용 웨이퍼를 형성하는 단계;
    상기 측정용 웨이퍼를 소정의 공정에 투입하는 단계;
    상기 질화막의 두께에 따라 기상 분해법 또는 박막 분석법에 의해 상기 측정용 웨이퍼를 전처리하여 오염물을 추출하는 단계; 및
    상기 추출된 오염물을 측정하는 단계를 포함하는 반도체 웨이퍼의 오염물 측정 방법.
  2. 제1 항에 있어서,
    상기 오염물을 흑연로 원자흡광 분석기로 측정하는 반도체 웨이퍼의 오염물 측정 방법.
  3. 제1 항에 있어서,
    상기 질화막의 두께가 1000Å 이하인 경우, 상기 기상 분해법에 의해 상기 측정용 웨이퍼를 전처리하는 반도체 웨이퍼의 오염물 측정 방법.
  4. 제3 항에 있어서,
    상기 기상 분해법은 스캐닝 용액으로 HF＋H2O2＋H2O 또는 HCl＋H2O2＋H2O를 이용하는 반도체 웨이퍼의 오염물 측정 방법.
  5. 제4 항에 있어서,
    상기 스캐닝 용액 HF＋H2O2＋H2O의 HF, H2O2, H2O 의 농도는 각각 1∼5wt%, 2∼7wt%, 88∼97wt%로 조절하는 반도체 웨이퍼의 오염물 측정 방법.
  6. 제4 항에 있어서,
    상기 스캐닝 용액 HCl＋H2O2＋H2O의 HCl, H2O2, H2O의 농도는 각각 1∼5wt%, 2∼7wt%, 88∼97wt%로 조절하는 반도체 웨이퍼의 오염물 측정 방법.
  7. 제4 항에 있어서,
    상기 스캐닝 용액의 양은 0.3 내지 0.5㎖ 로 조절하는 반도체 웨이퍼의 오염물 측정 방법.
  8. 삭제
  9. 제3 항에 있어서,
    상기 질화막의 두께가 1000Å 이상인 경우 상기 박막 분석법에 의해 상기 측정용 웨이퍼를 전처리하는 반도체 웨이퍼의 오염물 측정 방법.
  10. 제9 항에 있어서,
    상기 박막 분석법은 스캐닝 용액으로 HF＋HCl＋H2O2＋H2O을 이용하는 반도체 웨이퍼의 오염물 측정 방법.
  11. 제10 항에 있어서,
    상기 스캐닝 용액 HF＋HCl＋H2O2＋H2O의 HF, HCl, H2O2, H2O의 농도는 각각 5∼10vol%, 1∼5vol%, 10∼15vol%, 70∼84vol%로 조절하는 반도체 웨이퍼의 오염물 측정 방법.
  12. 제10 항에 있어서,
    상기 스캐닝 용액의 양은 5 내지 10㎖로 조절하는 반도체 웨이퍼의 오염물 측정 방법.
  13. 제1 항 내지 제7 항과 제9 항 내지 제12 항 중 어느 한 항에 있어서,
    상기 공정이 구리 공정인 반도체 웨이퍼의 오염물 측정 방법.
  14. 웨이퍼의 후면에 질화막을 형성하여 측정용 웨이퍼를 형성하는 단계;
    상기 측정용 웨이퍼를 구리 공정에 투입하여 상기 측정용 웨이퍼의 전면에 구리 패턴을 형성하는 단계;
    상기 측정용 웨이퍼의 후면을 박막 분석법에 의해 전처리하여 오염물을 추출하는 단계; 및
    상기 추출된 오염물을 측정하는 단계를 포함하는 반도체 웨이퍼의 오염물 측정 방법.
  15. 제14 항에 있어서,
    상기 오염물을 흑연로 원자흡광 분석기로 측정하는 반도체 웨이퍼의 오염물 측정 방법.
  16. 제14 항에 있어서,
    상기 박막 분석법은 스캐닝 용액으로 HF＋HCl＋H2O2＋H2O을 이용하는 반도체 웨이퍼의 오염물 측정 방법.
  17. 제16 항에 있어서,
    상기 스캐닝 용액 HF＋HCl＋H2O2＋H2O의 HF, HCl, H2O2, H2O의 농도는 각각 5∼10vol%, 1∼5vol%, 10∼15vol%, 70∼84vol%로 조절하는 반도체 웨이퍼의 오염물 측정 방법.
  18. 제16 항에 있어서,
    상기 스캐닝 용액의 양은 5 내지 10㎖로 조절하는 반도체 웨이퍼의 오염물 측정 방법.
KR1020050078811A 2005-08-26 2005-08-26 반도체 웨이퍼의 오염물 측정 방법 KR100661239B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050078811A KR100661239B1 (ko) 2005-08-26 2005-08-26 반도체 웨이퍼의 오염물 측정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050078811A KR100661239B1 (ko) 2005-08-26 2005-08-26 반도체 웨이퍼의 오염물 측정 방법

Publications (1)

Publication Number Publication Date
KR100661239B1 true KR100661239B1 (ko) 2006-12-22

Family

ID=37815525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078811A KR100661239B1 (ko) 2005-08-26 2005-08-26 반도체 웨이퍼의 오염물 측정 방법

Country Status (1)

Country Link
KR (1) KR100661239B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021092485A (ja) * 2019-12-12 2021-06-17 信越半導体株式会社 シリコン基板表面の金属不純物評価方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060042273A (ko) * 2004-11-09 2006-05-12 동부일렉트로닉스 주식회사 반도체 웨이퍼의 오염도 측정 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060042273A (ko) * 2004-11-09 2006-05-12 동부일렉트로닉스 주식회사 반도체 웨이퍼의 오염도 측정 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021092485A (ja) * 2019-12-12 2021-06-17 信越半導体株式会社 シリコン基板表面の金属不純物評価方法
JP7196825B2 (ja) 2019-12-12 2022-12-27 信越半導体株式会社 シリコン基板表面の金属不純物評価方法

Similar Documents

Publication Publication Date Title
US8822242B2 (en) Methods for monitoring the amount of metal contamination in a process
EP1883104B1 (en) Method for manufacturing a bonded SOI wafer
US5980720A (en) Methods of treating crystal-grown wafers for surface defect analysis
CN104576433B (zh) 于扩散阻障层中检测缺陷的方法
US20060276030A1 (en) Novel method to implement stress free polishing
Benton et al. Capacitance transient spectroscopy of trace contamination in silicon
US20090072853A1 (en) Method for pre-treating epitaxial layer, method for evaluating epitaxial layer, and apparatus for evaluating epitaxial layer
WO1998035383A1 (en) Schottky-metal detection method
US6673640B2 (en) Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process
KR100661239B1 (ko) 반도체 웨이퍼의 오염물 측정 방법
Huang et al. Surface electrical properties of HF‐treated Si (100)
CN115485817A (zh) 半导体基板的热氧化膜形成方法
KR100664816B1 (ko) 장벽 금속막의 성능 측정 방법
Li et al. Masking effect of copper during anisotropic etching of silicon in buffered hydrofluoric acid solutions
Misra et al. Evaluation of diffusion barrier and electrical properties of tantalum oxynitride thin films for silver metallization
KR100646525B1 (ko) 반도체 장치용 ＳｉＯＣ 막질의 금속 불순물 측정 방법
Hozawa et al. Copper distribution near a SiO2/Si interface under low-temperature annealing
JP2006294679A (ja) 半導体装置とその製造方法
KR102261633B1 (ko) 에피택셜웨이퍼의 금속오염분석방법
Liu et al. Transmission electron microscopy study of two‐dimensional semiconductor device junction delineation by chemical etching
Henry et al. Electrical Studies on Annealed D 2 Plasma‐Exposed Silicon
Vandervorst et al. Advanced characterisation: an indispensable tool for understanding ultra clean processing
KR100872958B1 (ko) 구리 데코레이션 장치를 이용한 웨이퍼 결함 유무 판단시스템의 오류 검사 방법
US6806103B1 (en) Method for fabricating semiconductor devices that uses efficient plasmas
US20120315712A1 (en) Method for Detecting Embedded Voids in a Semiconductor Substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee