KR100645643B1 - Manufacturing method of PCB having embedded passive-chips - Google Patents

Manufacturing method of PCB having embedded passive-chips Download PDF

Info

Publication number
KR100645643B1
KR100645643B1 KR1020040054820A KR20040054820A KR100645643B1 KR 100645643 B1 KR100645643 B1 KR 100645643B1 KR 1020040054820 A KR1020040054820 A KR 1020040054820A KR 20040054820 A KR20040054820 A KR 20040054820A KR 100645643 B1 KR100645643 B1 KR 100645643B1
Authority
KR
South Korea
Prior art keywords
passive device
device chip
step
printed circuit
circuit board
Prior art date
Application number
KR1020040054820A
Other languages
Korean (ko)
Other versions
KR20060005840A (en
Inventor
류창섭
안진용
이석규
전호식
정진수
조석현
홍종국
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040054820A priority Critical patent/KR100645643B1/en
Publication of KR20060005840A publication Critical patent/KR20060005840A/en
Application granted granted Critical
Publication of KR100645643B1 publication Critical patent/KR100645643B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. IMC (insert mounted components)
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. IMC (insert mounted components)
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009Pre-treatment of the connector or the bonding area
    • H01L2224/8203Reshaping, e.g. forming vias
    • H01L2224/82035Reshaping, e.g. forming vias by heating means
    • H01L2224/82039Reshaping, e.g. forming vias by heating means using a laser
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • Y02P70/60Greenhouse gas [GHG] capture, heat recovery or other energy efficient measures relating to production or assembly of electric or electronic components or products, e.g. motor control
    • Y02P70/611Greenhouse gas [GHG] capture, heat recovery or other energy efficient measures relating to production or assembly of electric or electronic components or products, e.g. motor control the product being a printed circuit board [PCB]

Abstract

본 발명은 인쇄회로기판에 수동소자칩을 올려놓고 절연층을 적층하거나 인쇄회로기판에 수동소자칩을 삽입할 미관통구멍을 형성하고 형성된 미관통구멍에 수동소자칩을 삽입하는 수동소자칩 내장형의 인쇄회로기판의 제조방법에 관한 것이다. The invention of the passive device chip integrated inserting a passive device chip in the US through-hole to form a non-through hole and formed to insert a passive device chip to the printed circuit, place the passive device chip to the substrate lamination or printing an insulating layer circuit board a method of manufacturing a printed circuit board. 또한, 본 발명에 따르면, 코어층을 형성하는 원판에 적층된 원자재층에 수동소자을 삽입할 미관통 구멍을 형성하는 제 1 단계; According to the present invention, a first step of forming a non-through hole to insert manually sojaeul the raw material layer stacked on the original plate to form a core layer; 상기 원자재의 동박에 회로패턴을 형성한 후 미관통구멍에 수동소자칩을 삽입하고, 상기 수동소자칩이 삽입된 원자재에 절연층 또는 절연층의 일면에 동박층이 적층된 다른 원자재를 양면에서 적층하여 가열가압하는 제 2 단계; After forming a circuit pattern on the copper foil of the raw material inserted into a passive device chip in the US through hole, and wherein the passive device chip is inserted into the insulation on the raw material layer or the insulating layer surface copper foil layer is laminated with laminating the other raw materials to both surfaces of the and a second step of heat and pressure; 상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 3 단계; A third step of the electrodes of the passive device chip machining a via hole to provide electrical connection to the external; 및 상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 4 단계를 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법이 제공된다. And forming a copper plating on the via hole and is provided with a first method of manufacturing an integrated passive device chip, a printed circuit board made in a step 4 of forming a circuit pattern on an external.
수동소자칩, 인쇄회로기판, 내장형 커패시터 Passive device chip, a printed circuit board, built capacitor

Description

수동소자칩 내장형의 인쇄회로기판의 제조방법{Manufacturing method of PCB having embedded passive-chips} Manufacturing method of a printed circuit board of the integrated passive device chip {Manufacturing method of PCB having embedded passive-chips}

도 1a ~도 1e는 본 발명의 제1 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다. Figure 1a ~ Figure 1e is a process chart of a method for manufacturing an integrated passive device chip, a printed circuit board according to the first embodiment of the present invention.

도 2a ~도 2e는 본 발명의 제2 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다. Figure 2a ~ Fig. 2e is a process chart of a method for manufacturing an integrated passive device chip, a printed circuit board in accordance with a second embodiment of the present invention.

도 3a ~도 3d는 본 발명의 제3 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다. Figure 3a ~ 3d also is a process chart of a method for manufacturing an integrated passive device chip, a printed circuit board in accordance with a third embodiment of the present invention.

도 4a ~도 4d는 본 발명의 제4 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다. FIG. 4a ~ 4d also is a process chart of a method for manufacturing an integrated passive device chip, a printed circuit board in accordance with a fourth embodiment of the present invention.

도 5a ~도 5e는 본 발명의 제5 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다. Figure 5a ~ Figure 5e is a process chart of a method for manufacturing an integrated passive device chip of the printed circuit board according to a fifth embodiment of the present invention.

도 6a ~도 6c는 본 발명의 제6 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다. ~ Figure 6a Figure 6c is a process chart of a method for manufacturing an integrated passive device chip of the printed circuit board according to a sixth embodiment of the present invention.

도 7은 본 발명의 제1 내지 제 6 실시예의 미관통 구멍의 하부 동박층에 형성된 패턴에 전기전도성 물질을 이용하여 전기적 접속을 하는 방법을 설명하기 위 한 도면이다. 7 is a view to illustrate a method of the first to the sixth embodiment of the US through electrical connection with the electrically conductive material in the pattern formed on the lower copper foil layer of a hole of the present invention.

도 8a 내지 도 8d는 제1 내지 제 6 실시예에 이용되는 하부 동박층에 형성된 여러가지 패턴을 나타내는 도면이다. Figures 8a through 8d are views showing various patterns formed on the lower copper foil layer to be used for the first to sixth embodiments.

본 발명은 수동소자칩 내장형의 인쇄회로기판의 제조방법에 관한 것으로서, 특히 인쇄회로기판에 수동소자칩을 삽입할 미관통구멍을 형성하여 형성된 미관통구멍에 수동소자칩을 삽입하거나 인쇄회로기판에 수동소자칩을 올려놓고 절연층을 적층하는 수동소자칩 내장형의 인쇄회로기판의 제조방법에 관한 것이다. The invention, particularly a printed circuit US inserting a passive device chip or a printed circuit board in the hole formed by forming a non-through hole to insert a passive device chip to the substrate relates to a method of manufacturing a printed circuit board of the passive device chip integrated a method for producing integrated passive device chip to the printed circuit board, place the passive device chip stacking the insulating layer.

현재까지 대부분의 인쇄회로기판(PCB)의 표면에는 일반적인 개별 칩 저항(Discrete Chip Resistor) 또는 일반적인 개별 칩 커패시터(Discrete Chip Capacitor)를 실장하고 있으나, 최근 저항 또는 커패시터 등의 수동소자를 내장한 인쇄회로기판이 개발되고 있다. The surface of most of the print to the present circuit board (PCB) for normal individual chip resistors (Discrete Chip Resistor) or however to implement the common individual chip capacitors (Discrete Chip Capacitor), printing a recent integrated passive component such as a resistor or capacitor circuit this substrate has been developed.

이러한 수동소자 내장형 인쇄회로기판 기술은 새로운 재료(물질)와 공정을 이용하여 기판의 외부 혹은 내층에 저항 또는 커패시터 등의 수동소자를 삽입하여 기존의 칩 저항 및 칩 커패시터의 역할을 대체하는 기술을 말한다. These passive devices embedded printed circuit board techniques to insert a passive device, such as new materials (substances) and processes resistor or capacitor to the outer or inner layer of the substrate using said technology to replace the role of conventional chip resistors and chip capacitors .

다시 말하면, 수동소자 내장형 인쇄회로기판은 기판 자체의 내층 혹은 외부 에 수동소자, 예를 들어, 커패시터가 묻혀 있는 형태로서, 기판 자체의 크기에 관계없이 수동소자인 커패시터가 인쇄회로기판의 일부분으로 통합되어 있다면, 이것을 "내장형 커패시터"라고 하며, 이러한 기판을 커패시터 내장형 인쇄회로기판(Embedded Capacitor PCB)이라고 한다. In other words, the passive elements integrated printed circuit board is integrated with a passive element, e.g., the form with the capacitor buried in a portion of the passive element is a capacitor printed circuit board, regardless of the size of the substrate itself in an inner layer or outside of the substrate itself, If is, this is called "integrated capacitors", and that the substrate (embedded capacitor PCB) such a built-in printed circuit board capacitors.

이러한 수동소자 내장형 인쇄회로기판의 가장 중요한 특징은 수동소자가 인쇄회로기판의 일부분으로 본래 갖추어져 있기 때문에 기판 표면에 실장할 필요가 없다는 것이다. The most important feature of these passive elements embedded printed circuit board is because they originally passive device fitted as part of the printed circuit board does not need to be mounted on the substrate surface.

한편, 현재까지의 수동소자 내장형 인쇄회로기판 기술은 크게 3가지 방법으로 분류될 수 있으며, 이하 상세히 설명한다. On the other hand, the passive elements integrated printed circuit board technology to date is largely be classified into three methods, it will now be described in detail.

첫째로, 중합체 커패시터 페이스트를 도포하고, 열 경화, 즉 건조시켜 커패시터를 구현하는 중합체 후막형(Polymer Thick Film Type) 커패시터를 구현하는 방법이 있다. First, a method of applying a polymer capacitor paste and thermal curing implement, that is polymer thick film is dried to implement the capacitor (Polymer Thick Film Type) capacitor.

이 방법은 인쇄회로기판의 내층에 중합체 커패시터 페이스트를 도포하고, 다음에 이를 건조시킨 후에 전극을 형성하도록 동 페이스트(Copper paste)를 인쇄 및 건조시킴으로써 내장형 커패시터를 제조하게 된다. This method is to manufacture the integrated capacitor by a copper paste (Copper paste) to form the electrodes after applying a polymer capacitor paste on the inner layer of the printed circuit board and dried, and then the printed and dried.

둘째로, 세라믹 충진 감광성 수지(Ceramic filled photo-dielectric resin)를 인쇄회로기판에 코팅(coating)하여 개별 내장형 커패시터(embedded discrete type capacitor)를 구현하는 방법으로서, 미국 모토롤라(Motorola)사가 관련 특허 기술을 보유하고 있다. Second, the ceramic-filled photosensitive resin (Ceramic filled photo-dielectric resin) coated (coating) to a printed circuit board as a method of implementing a discrete embedded capacitors (embedded discrete type capacitor), the US Motorola (Motorola) Saga related patents It holds.

이 방법은 세라믹 분말(Ceramic powder)이 함유된 감광성 수지를 기판에 코 팅한 후에 동박(copper foil)을 적층시켜서 각각의 상부전극 및 하부전극을 형성하며, 이후에 회로 패턴을 형성하고 감광성 수지를 식각하여 개별 커패시터를 구현하게 된다. This method is a ceramic powder (Ceramic powder) containing the by laminating a photosensitive resin, the copper foil (copper foil) to after co tinghan to the substrate to form each of the upper electrode and the lower electrode, and a circuit pattern after the etching the photosensitive resin It is implemented by an individual capacitor.

셋째로, 인쇄회로기판의 표면에 실장되던 디커플링 커패시터(Decoupling capacitor)를 대체할 수 있도록 인쇄회로기판 내층에 커패시턴스 특성을 갖는 별도의 유전층을 삽입하여 커패시터를 구현하는 방법으로서, 미국 산미나(Sanmina)사가 관련 특허 기술을 보유하고 있다. A third, how to insert a separate dielectric layer having a capacitance property to the printed circuit board inner layer to replace a decoupling capacitor (Decoupling capacitor) that were mounted on the surface of a printed circuit board implementing the capacitors, USA acid Mina (Sanmina) It holds the saga related patents.

이 방법은 인쇄회로기판의 내층에 전원전극 및 접지전극으로 이루어진 유전층을 삽입하여 전원 분산형 디커플링 커패시터(Power distributed decoupling capacitor)를 구현하고 있다. This method is to insert a dielectric layer made of a power supply electrode and a ground electrode on the inner layer of the printed circuit board implementation of the power distributed decoupling capacitors (Power distributed decoupling capacitor).

그러나, 이와 같은 종래 기술에 따르면, 그 용량값이 매우 낮아 실용성이 떨어지는 문제점이 있었으며, 이를 해결하기 위하여 구성성분을 커패시터 용량이 높은 물질을 사용하고 그 접점간의 간격을 좁혀서 용량을 높이고자 하는 시도가 있었다. However, this, according to such prior art, was that the capacitance is so low that inferior practical problems, is an attempt to use this high material constituents capacitance, increase the capacity by narrowing the gap between the contacts in order to solve this problem, there was.

하지만 종래 인쇄회로기판의 공법으로는 그 간격을 좁히는 것에 한계가 있었고, 높은 용량값을 갖는 자재는 자재의 물성이 잘 부러지는 브리틀(brittle)한 성질 이 있어 인쇄회로기판의 제조 공정에 높은 용량값을 갖는 자재를 적용하는데는 상당한 문제점이 있었다. However, there was a limit to the conventional printed circuit narrowing the gap has a construction method of the substrate, the material having a high capacity value is higher capacity to brittle (brittle) by character manufacturing process of the printed circuit board there is the property of the material to be well broken to apply a material having a value had significant problems.

이러한 문제점 때문에 표면 실장에 사용되는 커패시터 칩을 기판 내부에 넣는 것이 최근 시도 되었다. This problem is due to put a chip capacitors used for surface mounting on the substrate has been attempted recently. 이미 일본 IBIDEN사의 일본특허출원공개번호 2002- 118367A에서는 커패시터칩을 인쇄회로기판의 코어(Core)층에 삽입하는 방법에 대하여 소개하고 있다. Already, Japanese Patent Application Laid-open No. 2002- 118367A IBIDEN's Japan has introduced a method for inserting a chip capacitor in a core (Core) layer of the printed circuit board.

개시된 방법은 커패시터칩을 코어에 삽입하고, 양쪽에서 반경화된 에폭시 수지를 덮고 가열 가압하는 방법으로 커패시터칩을 내부에 함침 시키고, 레이저 드릴을 이용하여 구멍을 형성하며 도금을 통해 전기적 접촉을 할 수 있게 하는 방법에 관한 것이다. The disclosed method can be an electrical contact inserted into the capacitor chip to the core, and a method of covering the heating and pressing an epoxy resin-cured from both sides and impregnated with a capacitor chip therein, to form a hole using a laser drilling through the coating It relates to a method of making.

하지만 이러한 방법은 커패시터칩을 코어(Core)에 삽입하게 됨에 따라 표면에 실장되는 IC로부터 멀어지게 되는 문제점이 있었다. However, this method has a problem that is away from the IC to be mounted on the surface as to insert the chip capacitor to the core (Core). 또한 코어(Core)에 관통구멍을 형성하고 커패시터칩을 삽입하게 됨에 따라서 구멍 가공을 위한 공정이 추가되며, 관통구멍에 삽입되더라도 커패시터칩(Chip)의 위 아래 부위에는 회로가 형성되지 못하는 문제점이 있었다. Also be added to the process for thus forming holes As the through hole in the core (Core) and to insert a capacitor chip, even when inserted into the through hole had the upper and lower portions, the problem does circuit is formed of a capacitor chip (Chip) .

또한 커패시터칩을 코어(Core)의 관통구멍에 삽입하는 경우 커패시터칩이 밑으로 빠지는 우려 때문에 취급이 용이하지가 못하다는 문제점이 있었다. Also mothada is not easy to handle because of a fear that the chip capacitor falling below the case of inserting the capacitor chip in a through hole of the core (Core) there is a problem.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 임의의 절연층에 미관통구멍을 형성하되 미관통구멍의 바닥에 동박층을 그대로 남겨두거나 제거하고, 수동소자칩을 삽입하여 칩삽입 후 바닥으로 수동소자칩이 빠지는 현상이 발생하지 않도록 하는 수동소자칩 내장형 인쇄회로기판의 제조방법을 제공하는 것을 그 목적으로 한다. Accordingly, the present invention chip as been made in view of the above problems, forming a non-through-hole in any of the insulating layer but leave the copper layer on the bottom of the non-through hole as leave removing and inserting the passive device chip the integrated passive device chip to print the symptoms being a passive device chip to the bottom after insertion so as not generating circuit is to provide a method of manufacturing a substrate for that purpose.

또한, 본 발명은, 코어(Core)에 미관통구멍을 형성하되 반대편 동박을 그대로 남도록 하여 남은 동박에 회로 형성이 가능하고, 수동소자칩의 삽입 후 바닥으로 수동소자칩이 빠지는 현상이 발생하지 않도록 하는 수동소자칩 내장형 인쇄회로기판의 제조방법을 제공하는 것을 그 목적으로 한다. In addition, so the present invention, the US, but forming a through hole as to leave the other side of the copper foil and can form a circuit in the rest of the copper foil, and the ground after insertion of the passive device chip being a passive device chip phenomenon in the core (Core) not occur and to provide a manufacturing method of the integrated passive device chip, a printed circuit board for that purpose.

또한, 본 발명은, 임의의 절연층 혹은 코어(Core)층 표면에 수동소자칩을 올려두고 절연수지를 적층하여 미관통 구멍 형성에 따른공정수를 줄이고 IC칩과의 거리를 가깝게 하여 전기적 특성을 개선한 수동소자칩 내장형의 인쇄회로기판의 제조방법을 제공하는 것을 그 목적으로 한다. In addition, the present invention, the electrical characteristic to close the distance between the IC chip with me for a passive device chip on the optional insulating layer or core (Core) layer surface by laminating an insulating resin to reduce the step number of the non-through-formed hole to provide a method of manufacturing a printed circuit board of an improved passive device chip built-in for that purpose. 이때 미경화된 절연수지에 구멍을 형성하여 수동소자칩이 쉽게 절연층 속으로 삽입되도록 할 수도 있다. In this case it may be such that the passive device chip easily inserted into the insulating layer to form a hole in the uncured insulating resin.

또한, 본 발명은, 수동소자칩의 전극에 전기전도성이 있는 물질을 도포한 후 미관통 홀에 삽입함으로써, 절연층의 가열가압공정에서 미관통홀의 바닥에 있는 패드 혹은 회로기판 내층표면에 패드에 전기적 접속이 이루어 지도록 할 수 있으며, 반대로 미관통 홀의 바닥에 있는 패드 혹은 회로기판 내층표면의 패드에 전기전도도가 있는 물질을 도포한 후 수동소자칩을 넣고 가열가압 공정에서 전기적 접속이 되도록하여 접점형성을 위한 홀의 가공 수를 줄이고 홀의 가공비용 및 가공시간을 현저히 줄일 수 있도록 한 수동소자칩 내장형 인쇄회로기판의 제조방법을 제공하는 것을 그 목적으로 한다. In addition, the present invention, by inserting the non-through holes after coating the material with electrical conductivity to the electrode of the passive device chip, the pads on the pad or circuit board inner surface on the bottom of the non-through hole in the heating and pressing process of the insulating layer may be such that the electrical connection consists, on the contrary forms the contact to after applying the material with electrical conductivity to the pads of the pad or circuit board inner surface in the bottom of a hole US penetration into the passive device chip so that the electrical connection in the heating and pressing process reducing the number of processing holes and for that purpose to provide a method of manufacturing a passive device chip embedded printed circuit board so that the hall can significantly reduce the processing cost and processing time.

또한, 본 발명은, 수동소자칩을 삽입하거나 임의의 절연층 혹은 코어(Core)층 표면에 수동소자칩을 올려둔 후에 절연층을 덮고 가열 가압하기 전에 상부 전도층에 전기전도성이 있는 범프를 형성하고 이를 덮고 가열 가압하는 공정을 이용하 여 전기적 접촉을 시도하는 방법을 사용함으로써 가열 가압 후에 전기적 접촉을 위한 구멍가공 공정을 줄이고, 수동소자의 전기적 접속을 쉽게 효율적으로 할 수 있도록 한 수동소자칩 내장형 인쇄회로기판의 제조방법을 제공하는 것을 그 목적으로 한다. In addition, the present invention is to form the bumps with electrically conductive to the upper conductive layer before the heat and pressure covering the insulating layer after inserting a passive device chip or put up a passive device chip on the optional insulating layer or core (Core) layer surface and cover to reduce the drilling process for the electric contact after heating and pressing by using a method that attempts to open electrical contact take advantage a step of heating and pressing them, one to be easily and efficiently the electrical connection between the passive devices passive device chip integrated printing circuit to provide a method of manufacturing a substrate for that purpose.

상기와 같은 목적을 달성하기 위한 본 발명은 코어층을 형성하는 원판에 적층된 원자재의 절연층에 수동소자칩을 삽입할 미관통 구멍을 형성하는 제 1 단계; The present invention for achieving the above object, the first step of forming a non-through hole to insert a passive device chip to the insulating layer of the stacked commodities for the disk to form a core layer; 상기 원자재의 동박에 회로패턴을 형성한 후 미관통구멍에 수동소자칩을 삽입하고, 상기 수동소자칩이 삽입된 원자재에 절연층 또는 절연층의 일면에 동박층이 적층된 다른 원자재를 양면에서 적층하여 가열가압하는 제 2 단계; After forming a circuit pattern on the copper foil of the raw material inserted into a passive device chip in the US through hole, and wherein the passive device chip is inserted into the insulation on the raw material layer or the insulating layer surface copper foil layer is laminated with laminating the other raw materials to both surfaces of the and a second step of heat and pressure; 상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 3 단계; A third step of the electrodes of the passive device chip machining a via hole to provide electrical connection to the external; 및 상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 4 단계를 포함하여 이루어진 것을 특징으로 한다. And it characterized in that made by forming a copper plating on the via hole and a fourth step of forming a circuit pattern on an external.

또한, 본 발명은 코어(Core)층에 수동소자칩을 삽입할 미관통구멍을 형성하고 미관통 구멍의 바닥면에는 회로패턴을 형성할 수 있도록 동박층이 남아있도록 하는 제1 단계; Further, the first step of the present invention to the bottom surface of the non-through-holes and non-through hole to insert a passive device chip to the core (Core) layer, the remaining copper foil layer to form a circuit pattern; 상기 미관통구멍에 수동소자칩을 삽입하고, 상기 수동소자칩이 삽입된 코어에 절연층 또는 절연층의 일면에 동박층이 적층된 원자재를 수동소자칩이 삽입된 한면에 적층하여 가열가압하는 제 2 단계; Agent to the non-insert passive device chip into the through hole, is heated to the passive device chip are laminated to the laminated copper foil layer on one surface of the insulating layer or the insulating layer with the inserted core raw materials in the passive device chip inserted on one side the pressure step 2; 상기 미관통 구멍의 바닥면에 있던 동박층에 회로를 포함한 패턴을 형성하고 절연층 또는 절연층의 일면에 동박층이 적층된 원자재를 회로를 형성한 미관통 구멍의 바닥 쪽 면에 적층하여 가열가압하는 제 3 단계; The US to the copper foil layer was in the bottom surface of the through hole to form a pattern including the circuit insulating layer or the insulating layer surface to the copper foil layer is laminated to the laminated raw material to the bottom surface of the non-through holes forming the circuit heat and pressure in the a third step; 상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 4 단계; A fourth step of the electrodes of the passive device chip machining a via hole to provide electrical connection to the external; 및 상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 5 단계를 포함하여 이루어진 것을 특징으로 한다. And it characterized in that made by forming a copper plating on the via hole, and a fifth step of forming a circuit pattern on an external.

또한, 본 발명은 코어층을 형성하는 원판에 적층된 원자재의 절연층에 수동소자칩을 올려놓는 제 1 단계; The present invention is a first step by placing a passive device chip to the insulating layer of the raw material stacked on the original plate to form a core layer; 상기 제1 단계의 수동소자칩이 적층된 원자재에 미경화된 절연수지를 적층하여 가열가압하는 제 2 단계; A second step of the passive element chip is laminated by heating and pressing the uncured insulating resin on the laminated raw material of the first step; 상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 3 단계; A third step of the electrodes of the passive device chip machining a via hole to provide electrical connection to the external; 및 상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 4 단계를 포함하여 이루어진 것을 특징으로 한다. And it characterized in that made by forming a copper plating on the via hole and a fourth step of forming a circuit pattern on an external.

또한, 본 발명은 회로패턴이 형성된 코어(Core)층에 수동소자칩을 올려놓는 제 1 단계; The present invention is a first step by placing a passive device chip to the core (Core) layer circuit pattern is formed; 상기 코어층에 절연층 또는 절연층의 일면에 동박층이 적층된 원자재를 양면에서 적층하여 가열가압하는 제 2 단계; A second step of the core layer is laminated on both sides with heat and pressure, the copper foil layer is laminated on one surface of raw materials of the insulating layer or insulating layer; 상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 3 단계; A third step of the electrodes of the passive device chip machining a via hole to provide electrical connection to the external; 및 상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 4 단계를 포함하여 이루어진 것을 특징으로 한다. And it characterized in that made by forming a copper plating on the via hole and a fourth step of forming a circuit pattern on an external.

또한, 본 발명은, 코어층을 형성하는 원판에 적층된 원자재의 절연층에 수동소자칩을 삽입할 미관통 구멍을 형성하고 회로패턴을 형성한 후 미관통구멍에 수동소자칩을 삽입하는 제 1 단계; In addition, the present invention, after forming the non-through hole to insert a passive device chip to the insulating layer of the stacked commodities for the disk to form a core layer of a circuit forming a pattern of claim inserting a passive device chip in the US through hole 1 step; 상기 수동소자칩이 삽입된 원자재에 절연층을 적층하고, 전기전도성 범프가 구비된 동박을 적층하여 가열가압하는 제 2 단계; A second step of laminating the insulating layer to the passive device chip is inserted, and raw materials, pressing the heating by laminating a copper foil having an electrically conductive bump; 및 외 부에 회로패턴을 형성하는 제 3 단계를 포함하여 이루어 진것을 특징으로 한다. And to the outer part comprises a third step of forming a circuit pattern made features a jingeot.

또한, 본 발명은, 코어(Core)층에 수동소자칩을 삽입할 미관통 구멍을 형성하는 제 1 단계; In addition, the present invention, a first step of forming a non-through hole to insert a passive device chip to the core (Core) layer; 상기 원자재의 동박에 회로패턴을 형성한 후 미관통구멍에 수동소자칩을 삽입하는 제 2 단계; A second step of inserting a passive device chip in the US through holes after forming the circuit pattern on the copper foil of the raw materials; 상기 수동소자칩이 삽입된 원자재에 전도성 범프가 형성된 동박층을 구비한 원자재를 적층하여 가열가압하는 제 3 단계; A third step of laminating by heating and pressing a raw material having a copper foil layer wherein the passive component chip is inserted into a conductive bump formed of raw materials; 및 외부에 회로패턴을 형성하는 제 4 단계를 포함하여 이루어진 것을 특징으로 한다. And it characterized in that made in a fourth step of forming a circuit pattern on an external.

또한, 본 발명은 코어층 혹은 코어층을 형성하는 원판에 적층된 원자재에 수동소자칩을 올려놓는 제 1 단계; The present invention is a first step by placing a passive device chip in the raw material stacked on the original plate for forming the core layer or the core layer; 상기 수동소자칩이 위치한 원자재에 전도성 범프가 형성된 동박층을 구비한 원자재를 적층하여 가열가압하는 제 2 단계; A second step of laminating by heating and pressurizing the raw material provided with the passive element chip, the copper foil layer is a conductive bump formed in the raw material; 및 외부에 회로패턴을 형성하는 제 3 단계를 포함하여 이루어진 것을 특징으로 한다. And it characterized in that made in a third step of forming a circuit pattern on an external.

이제, 도 1a 이하를 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다. Referring now to Fig. 1a below with description of the preferred embodiment of the invention in detail as follows.

도 1a ~도 1e는 본 발명의 제1 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다. Figure 1a ~ Figure 1e is a process chart of a method for manufacturing an integrated passive device chip, a printed circuit board according to the first embodiment of the present invention.

먼저, 도 1a에서와 같이 코어(core)층을 형성하는 원판(100)의 동박(102)에 화상형성공정을 이용하여 회로패턴을 형성하고, 그 위에 절연물질(111) 또는 절연물질(111)과 한면이 동박(112)으로 이루어진 원자재(110)를 진공에서 가열가압하여 적층한다. First, the core (core) to form an image formation using the process circuit pattern on the copper foil 102 of the disc 100 to form a layer, the insulating material 111 or insulating material 111 thereon, as shown in Figure 1a and to one side a pressure heating in vacuo the raw material 110 made of a copper foil 112 is laminated.

이러한 원판(100)으로 사용된 동박 적층판의 종류에는 그 용도에 따라, 유리 /에폭시 동박 적층판, 내열수지 동박 적층판, 종이/페놀 동박 적층판, 고주파용 동박 적층판, 플렉시블 동박 적층판(flexible copper clad laminate), 복합 동박 적층판 등의 여러 가지가 있다. Depending on the purpose, such a disc type of the copper-clad laminate used as 100, a glass / epoxy copper clad laminate, a heat-resistant resin copper-clad laminate, paper / phenol copper clad laminate, the high frequency copper-clad laminate, a flexible copper-clad laminate for (flexible copper clad laminate), there are many such composite copper clad laminate. 그러나, 양면 인쇄회로기판 및 다층 인쇄회로기판 제조에는 주로 사용되는 절연 수지층(101)에 동박층(102, 103)이 입혀진 유리/에폭시 동박 적층판(100)을 사용하는 것이 바람직하다. However, producing two-sided printed circuit board and multi-layer printed circuit board, it is preferable to use the commonly used copper foil layers (102, 103) are coated glass / epoxy copper-clad laminate 100 on the resin layer 101 to be isolated.

이러한, 원판(100)에 드라이 필름(dry film; 미도시)을 도포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(art work film)을 이용하여 드라이 필름을 노광 및 현상함으로써, 드라이 필름에 소정의 패턴을 형성하고, 부식액을 분무하여 드라이 필름에 의해 보호되는 영역을 제외한 나머지 영역의 동박(102)을 제거하며, 역할을 다한 드라이 필름을 박리하여 최종적으로 동박(102)의 배선패턴을 형성한다. The dry film (dry film; not shown) on the disk 100 by then applying the exposure and developing the dry film using the artwork film (art work film) and a predetermined pattern printed, given dry film to form the pattern, and spraying the etchant, and removing the copper foil 102, with the exception of a region that is protected by a dry film region, by peeling off the dry film doing the role and finally forming a wiring pattern of the copper foil 102 .

드라이 필름은 커버 필름(cover film), 포토레지스트 필름(photo-resist film) 및 마일러 필름(Mylar film)의 3층으로 구성되며, 실질적으로 레지스트 역할을 하는 층은 포토레지스트 필름이다. The dry film is composed of three layers of the cover film (cover film), a photoresist film (photo-resist film), and a Mylar film (Mylar film), a layer which substantially serves as the resist is a photoresist film.

드라이 필름의 노광 및 현상 공정은 소정의 패턴이 인쇄된 아트 워크 필름을 드라이 필름 위에 밀착시킨 후 자외선을 조사한다. Exposing and developing step of the dry film is irradiated with ultraviolet rays was adhered to a predetermined pattern printed artwork film on the dry film.

이때, 아트 워크 필름의 패턴이 인쇄된 검은 부분은 자외선이 투과하지 못하고, 인쇄되지 않은 부분은 자외선이 투과하여 아트 워크 필름 아래의 드라이 필름을 경화시키게 된다. At this time, the artwork black portion of the pattern is printed film does not UV transmissive, non-printed portion is thereby curing the dry film under the artwork film to ultraviolet light is transmitted.

이렇게 드라이 필름이 경화된 동박 적층판(102)을 현상액에 담그면 경화되지 않은 드라이 필름 부분이 현상액에 의해 제거되고, 경화된 드라이 필름 부분만 남 아서 레지스트 패턴을 형성한다. Thus dry films of this dry film is immersed part uncured to the cured copper-clad laminate (102) in a developer and removed by the developer, only the cured portion of the dry film to form a resist pattern, Arthur M. 여기서 현상액으로는 탄산나트륨(Na 2 CO 3 ) 또는 탄산칼슘(K 2 CO 3 )의 수용액 등을 사용한다. Wherein the developer uses such as an aqueous solution of sodium carbonate (Na 2 CO 3) or calcium carbonate (K 2 CO 3).

이처럼 화상 형성 공정을 통하여 원판(100) 위에 레지스트 패턴이 형성되면 부식액을 분무하여 레지스트 패턴에 의해 보호되는 영역을 제외한 나머지 영역의 동박(102)을 제거하며, 역할을 다한 레지스트 패턴을 박리하여 최종적으로 동박(102)의 배선패턴을 형성한다. When thus a resist pattern formed on the original plate 100 through the image forming process by spraying an etchant to remove the copper foil 102 in the remaining region except for the region protected by a resist pattern, and finally by stripping the resist pattern doing the role to form a wiring pattern of copper foil (102).

그리고, 도 1b에서와 같이 수동소자칩이 삽입되어야 할 부분에 미관통구멍(113a, 113b)을 형성하고, 칩이 삽입되는 동박층(112)에는 화상공정을 통하여 회로패턴을 형성하는데, 이때, 수동소자칩(120a, 120b)이 삽입되는 구멍 부위의 아래쪽에는 부식액이 분무되도록 하여 동박을 완전히 제거 할 수도 있고, 부식액이 들어가지 않게 하여 동박층(112)을 회로패턴의 형성에서 만들어 놓은 형상을 그대로 남겨둘 수 있다. Then, the non-through holes (113a, 113b) in the document could be a passive device chip inserted, as shown in Figure 1b to form, and the copper foil layer 112 that the chip is inserted, to form the circuit pattern through the image processing, wherein, passive device chip (120a, 120b), the bottom of the hole portion is inserted has a shape sewn etchant is to ensure that the spray may completely remove the copper foil, the etchant does not enter to make the formation of the circuit pattern of the copper foil layer 112 You can leave behind.

그리고, 도 1c에서와 같이 수동소자칩(120a, 120b)이 삽입되어야 할 부분에 형성된 미관통구멍(113a, 113b)에 수동소자칩(120a, 120b)을 삽입한다. Then, inserting a non-through hole passive device chip (120a, 120b) to (113a, 113b) formed in a portion to be inserted into a passive device chip (120a, 120b) as in Figure 1c.

그리고 도 1d에서와 같이 절연물질(131) 또는 절연물질(131)과 일면이 동박(132)으로 이루어진 원판(130)을 적층하고 진공에서 가열가압을 통해 수동소자칩(120a, 120b)을 인쇄회로기판에 내장시킨다. And a passive device chip (120a, 120b) also, as in 1d laminating the insulating material 131 or insulating material 131 and the disc 130 surface is made of a copper foil 132, and through the heat and pressure in a vacuum printed circuit then embedded in the substrate.

다음으로 도 1e에서와 같이 인쇄회로기판에 내장된 수동소자칩(120a, 120b)의 전극을 회로적으로 연결하기 위해 비아홀(141~146)을 가공하고 비아홀(141~146) 의 측벽에 무전해 동도금 및 전해 동도금을 수행하여 도금층(151~156)을 형성한다. Next, the electrode of the passive device chip (120a, 120b) embedded in a printed circuit board, as shown in Fig. 1e plating on the side wall of the machine a via hole (141-146) for connecting to the circuit enemy and via holes (141-146) copper plating and electrolytic copper plating to form a plating layer by performing (151-156).

여기서 비아홀(141~146)을 형성하는 과정은 CNC 드릴(Computer Numerical Control Drill) 또는 레이저를 사용하여 사전에 설정된 위치에 따라 비아홀을 형성하는 방식을 사용하는 것이 바람직하다. The process of forming a via hole (141 ~ 146) is preferably using a CNC drill (Computer Numerical Control Drill) or a laser using the method of forming the via hole according to the position set in advance.

CNC 드릴을 이용하는 방식은 양면 인쇄회로기판의 비아홀이나 다층 인쇄회로기판의 도통홀(through hole)을 형성 시에 적당하다. Method using the CNC drill is suitably a through-hole (through hole) of the via-hole or multi-layer printed circuit board of a double-sided printed circuit board in the formation.

이러한 CNC 드릴을 이용하여 비아홀 또는 도통홀을 가공한 후에, 드릴링 시 발생하는 동박의 버(burr), 비아홀 내벽의 먼지, 동박층 표면의 먼지 등을 제거하는 디버링(deburring) 공정을 수행하는 것이 바람직하다. After processing the via-holes or through-holes using such a CNC drill, it is preferable to perform deburring (deburring) step of removing dust and dirt, the copper foil layer surface of burr (burr), the via hole inner wall of the copper foil that occur during drilling Do. 이 경우, 동박층 표면에 거칠기(roughness)가 부여됨으로써, 이후 동도금 공정에서 동과의 밀착력이 향상되는 장점이 있다. Whereby in this case, a given roughness (roughness) on the copper layer surface, there is an advantage that since the improved adhesion of copper and copper plated in the process.

레이저를 이용하는 방식은 다층 인쇄회로기판의 마이크로 비아홀(micro via hole)을 형성 시에 적당하다. Method using a laser is suitable in forming the micro-via hole (micro via hole) of the multilayer printed circuit board. 이러한 레이저를 이용하는 방식으로, YAG(Yttrium Aluminum Garnet) 레이저를 이용하여 동박층과 절연 수지층을 동시에 가공할 수도 있고, 비아홀이 형성될 부분의 동박층을 식각한 후 이산화탄소 레이저를 이용하여 절연 수지층을 가공할 수도 있다. A method using these lasers, YAG (Yttrium Aluminum Garnet) and using a laser can process the copper foil layer and the insulating resin layer at the same time, the via hole can be isolated by using a carbon dioxide laser and then etching the copper foil layer of the portion to be formed in the resin layer the can also be processed.

그리고, 비아홀을 형성한 후에, 형성 시 발생하는 열로 인하여 원판의 절연 수지층 등이 녹아서 비아홀의 측벽에 발생하는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 수행하는 것이 바람직하다. And, because of heat generated in the formation after the formation of the via hole, it is preferable to perform the desmear (desmear) process of removing the smear (smear) to melt and the like insulating resin layer of the disk generated in the sidewall of the via hole.

한편, 여기서 원판의 비아홀의 측벽이 절연 수지층이므로, 비아홀 형성 후 바로 전해 동도금을 수행할 수 없다. On the other hand, because it is where the side wall of the insulating resin layer a via hole of the disk, and then forming the via hole can not perform electrolytic copper plated immediately. 따라서, 형성된 비아홀의 전기적 연결 및 전해 동도금 수행하기 위하여 무전해 동도금을 수행한다. Accordingly, the electroless copper plating performed in order to perform electrical connection and electrolytic copper plating in the via hole is formed.

무전해 동도금은 절연체에 대한 도금이므로, 전기를 띤 이온에 의한 반응을 기대할 수 없다. Electroless copper is plated on the insulator, so, can not be expected the reaction by ion charged with electricity. 무전해 동도금은 석출반응에 의해 이루어지며, 석출반응은 촉매에 의해 촉진된다. Electroless copper plating is done by a deposition reaction, the precipitation reaction is facilitated by the catalyst.

도금액으로부터 동이 석출되기 위해서는 도금하려는 재료의 표면에 촉매가 부착되어야 한다. In order to precipitate copper from the plating solution to be the catalyst is adhered to the surface of the materials to plating. 이는 무전해 동도금이 많은 전처리를 필요로 함을 나타낸다. This indicates that the electroless copper plating requires a lot of preparation.

일실시예로, 무전해 동도금 공정은 탈지(cleanet) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst) 과정, 촉매처리 과정, 활성화(accelerator)과정, 무전해 동도금 과정 및 산화방지 처리 과정을 포함한다. In one embodiment, the electroless copper plating process is degreased (cleanet) process, soft corrosion (soft etching) process, the pre-catalyst treatment (pre-catalyst) process, catalytic process, activation (accelerator) process, an electroless copper plating process and oxidation It includes prevention process.

탈지 과정에서, 동박층 표면에 존재하는 산화물이나 이물질, 특히 유지분 등을 산 또는 알칼리 계면 활성제가 포함된 약품으로 제거한 후 계면활성제를 완전히 수세한다. In the degreasing process, and a surface active agent fully washed with water after removing the foreign matter or the like exists, the oxide layer to the copper foil surface, in particular fats with a drug containing the acid or alkaline surfactant.

소프트 부식 과정에서, 동박층 표면에 미세한 거칠기(예를 들면, 약 1㎛∼2㎛)를 만들어 도금단계에서 동입자가 균일하게 밀착되도록 하며, 탈지 과정에서 처리되지 않은 오염물을 제거한다. In soft corrosion process, a fine roughness on the copper layer surface, and so make the (e. G., About 1㎛~2㎛) copper particles are uniformly adhered on the coating step, to remove the contaminants from the untreated defatted process.

예비 촉매처리 과정에서, 낮은 농도의 촉매약품에 원판을 담금으로써, 촉매처리 단계에서 사용되는 약품이 오염되거나 농도가 변화하는 것을 방지한다. As a catalyst in the pre-treatment process, dipping the circular plate to the chemicals of low catalyst levels, the contamination drugs used in the catalyst treatment step or preventing the concentration change. 더욱이, 같은 성분의 약품조에 원판을 미리 담그는 것이므로 촉매처리가 보다 활성화되는 효과가 있다. Furthermore, since the original pre-dipping bath of a drug ingredient such as an effect that the catalyst activation treatment more. 이러한 예비 촉매처리 과정은 1%∼3%로 희석된 촉매약품을 사용하는 것이 바람직하다. This pre-catalyst process is preferably used in a catalytic drug diluted to 1-3%.

촉매처리 과정에서, 원판의 동박층 및 절연 수지층면(예를 들면, 비아홀의 측벽)에 촉매입자를 입혀준다. During catalyst treatment, the copper foil layer of the original plate and the insulating resin layer surface gives coated with the catalyst particles (e. G., The side wall of the via hole). 촉매입자는 Pd-Sn 화합물을 사용하는 것이 바람직하며, 이 Pd-Sn 화합물은 도금되는 입자인 Cu 2 +와 Pd 2 -가 결합하여 도금을 촉진하는 역할을 한다. And serves to facilitate binding to the plating-catalyst particle is preferred to use a Pd-Sn compound, a Pd-Sn compound grains of Cu 2 + 2 and Pd plated.

무전해 동도금 과정에서, 도금액은 CuSO 4 , HCHO, NaOH 및 기타 안정제로 이루어지는 것이 바람직하다. In the electroless copper plating process, the plating solution is preferably made of a CuSO 4, HCHO, NaOH and other stabilizers. 도금반응이 지속되기 위해서는 화학 반응이 균형을 이루어야 하며, 이를 위해 도금액의 조성을 제어하는 것이 중요하다. To be continued, and the plating reaction must balance a chemical reaction, it is important to control the composition of the plating solution for this. 조성을 유지하기 위해서는 부족한 성분의 적절한 공급, 기계 교반, 도금액의 순화 시스템 등이 잘 운영되어야 한다. The composition maintaining an adequate supply of the missing component to, mechanical agitation, such as purification systems in the plating solution should be well operated. 반응의 결과로 발생되는 부산물을 위한 여과장치가 필요하며, 이를 활용함으로써 도금액의 사용시간이 연장될 수 있다. And the need for filtration equipment by-products generated as a result of the reaction, the use of the plating time can be extended by utilizing them.

산화방지 처리 과정에서, 무전해 동도금 후에 잔존하는 알칼리 성분으로 인해 도금막이 산화되는 것을 방지하기 위해 산화방지막을 전면에 코팅한다. In the anti-oxidation process, an electroless coating to the oxide film to prevent plating oxide film due to an alkali component remaining after copper plating on the entire surface.

그러나, 상술한 무전해 동도금 공정은 일반적으로 전해 동도금에 비하여 물리적 특성이 떨어지므로 얇게 형성한다. However, by the above-mentioned electroless copper plating process it is generally delivered in a thin form and diminish physical properties as compared to copper.

그리고, 동박(103, 132)에 드라이 필름(dry film; 미도시)을 도포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(art work film)을 이용하여 드라이 필름을 노광 및 현상함으로써, 드라이 필름에 소정의 패턴을 형성하고, 부식액을 분무하여 드라이 필름에 의해 보호되는 영역을 제외한 나머지 영역의 동박(103, 132)을 제거하며, 역할을 다한 드라이 필름을 박리하여 최종적으로 동박(103, 132)의 배선패턴을 형성한다. Then, the copper foil (103, 132) a dry film (dry film; not shown) on, by exposing and developing the dry film was made using the, the predetermined pattern printed artwork film (art work film) after applying a dry film to form a predetermined pattern, and by spraying the etchant to remove the copper foil (103, 132) of the remainder except for the region protected by the dry film region, by peeling off the dry film doing the role and finally a copper foil (103, 132) to form a wiring pattern.

그리고 도 1안에서 칩 수동소자는 하나의 절연층이 아닌 둘 이상의 절연층에 걸쳐서 삽입 되도록 할 수 있다. And FIG chip passive elements in the first may be inserted over the two or more insulating layers instead of one insulating layer.

도 2a ~도 2e는 본 발명의 제2 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다. Figure 2a ~ Fig. 2e is a process chart of a method for manufacturing an integrated passive device chip, a printed circuit board in accordance with a second embodiment of the present invention.

도 2a 내지 도 2e의 제2 실시예가 도 1a 내지 도 1e의 제1 실시예와 다른 점은 코어(Core)층에 칩이 삽입되어 수동소자가 삽입될 바닥의 동박에 여러 가지 패턴을 형성할 수 있다는 점이다. The first embodiment of Figures 2a-2e the second embodiment of FIG. 1a to 1e of the other point is the chip is inserted in the core (Core) layer passive elements can form a number of patterns on the bottom of the copper foil to be inserted that is the point.

먼저, 도 2a에서와 같이, 절연 수지층(201)에 동박층(202, 203)이 입혀진 동박 적층판인 원판(200)을 준비하고, 수동소자칩(220a, 220b)이 삽입될 미관통구멍(210a, 210b)을 형성하기 위해 화상형성공정을 이용하여 동박층(202)의 일부를 제거하는 것이 바람직하다. First, the non-through holes, as shown in Figure 2a, to be ready for the copper foil layers 202 and 203 are coated copper-clad laminate of the disk 200 in the resin layer 201 is isolated and inserted into a passive device chip (220a, 220b) ( to form 210a, 210b) it is desirable to remove a portion of the copper layer by using an image forming step (202).

그리고, 도 2b에서와 같이, 원판(200)에 수동소자칩(220a, 220b)이 삽입될 미관통구멍(210a, 210b)을 형성하고, 이때 미관통구멍(210a, 210b)의 바닥면에는 삽입된 수동소자칩(220a, 220b)이 아래로 빠지지 않도록 하기 위해 동박(203)을 제거하지 않는 것이 바람직하다. And, as in 2b, to form a passive device chip (220a, 220b) non-through holes (210a, 210b) are inserted into the circular plate 200, and this time, the insert bottom surface of the non-through holes (210a, 210b) a it is preferred not to remove the copper foil 203 in order to not fall below this passive device chip (220a, 220b).

그리고, 도 2c에서와 같이 미관통구멍(210a, 210b)에 수동소자칩(220a, 220b)을 삽입하고 그 위에 절연층(231) 또는 절연층(231)과 일면이 동박(232)으로 된 원자재(230)를 적층하고 진공에서 가열가압하여 수동소자칩(220a, 220b)을 내장 시킨다. And, FIG US through holes (210a, 210b) passive device chip (220a, 220b) the insert and that over the insulating layer 231 or the insulating layer 231 and one side is the copper foil 232 of raw materials in as in 2c by laminating a 230 presses heated in a vacuum thereby embedded passive device chip (220a, 220b).

그리고, 도 2d에서와 같이 미관통구멍(210a, 210b)의 바닥면인 동박(203)에 화상형성공정을 이용하여 회로를 형성하는 것이 바람직하고, 불필요한 경우에는 완전히 하며, 그 위에 절연층(241) 또는 절연층(241)과 한 면이 동박(242)으로 된 원판(240)을 적층하고 진공에서 가열가압한다. And, FIG non through-hole as in 2d (210a, 210b) of the desired to form a circuit by using an image forming process in which a copper foil 203, a bottom surface and, if unnecessary, the full and, above the insulating layer (241 ) or one surface and the insulating layer 241 is laminated to the original plate 240, the copper foil 242 and the pressure in the vacuum heating.

다음으로 도 2e에서와 같이 인쇄회로기판에 내장된 수동소자칩(220a, 220b)의 전극을 회로적으로 연결하기 위해 비아홀(251~256)을 가공하고 비아홀(251~256)의 측벽에 무전해 동도금 및 전해 동도금을 수행하여 도금층(261~266)을 형성한다. Next, an electrode of a printed circuit the passive device chip (220a, 220b) embedded in the substrate, as shown in Figure 2e plating on the side wall of the machine a via hole (251 ~ 256) for connecting the circuit enemy and via holes (251 ~ 256) copper plating and electrolytic copper plating to form a plating layer by performing (261-266). 그리고, 드라이 필름(dry film; 미도시)을 도포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(art work film)을 이용하여 드라이 필름을 노광 및 현상함으로써, 드라이 필름에 소정의 패턴을 형성하고, 부식액을 분무하여 드라이 필름에 의해 보호되는 영역을 제외한 나머지 영역의 동박을 제거하며, 역할을 다한 드라이 필름을 박리하여 최종적으로 동박(232, 242)의 배선패턴을 형성한다. Then, a dry film (dry film; not shown) was applied to, using the a predetermined pattern printed artwork film (art work film) by exposing and developing the dry film to form a predetermined pattern on the dry film , by spraying the etchant, and removing the copper foil of the remaining region except for the region covered by the dry film, and peeling off the dry film doing the role and finally forming a wiring pattern of copper foil (232, 242).

그리고 도 2안에서 칩 수동소자는 하나의 절연층이 아닌 둘 이상의 절연층에걸쳐서 삽입 되도록 할 수 있다. And also in the chip passive elements 2 may be inserted over the two or more insulating layers instead of one insulating layer.

도 3a ~도 3d는 본 발명의 제3 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다. Figure 3a ~ 3d also is a process chart of a method for manufacturing an integrated passive device chip, a printed circuit board in accordance with a third embodiment of the present invention.

도 3a에서와 같이 코어층을 형성하는 원판(300)의 동박(302)에 화상형성공정을 이용하여 회로패턴을 형성하고, 그 위에 절연물질(311) 또는 절연물질(311)과 일면이 동박(312)으로 이루어진 원판(310)을 진공에서 가열가압하여 적층하고, 수 동소자칩(320a, 320b)이 위치할 곳에 화상형성공정을 이용하여 동박층(312)의 일부를 제거 하는 것이 바람직 하다. As with the 3a using the image formation process to the copper foil 302 of the circular plate 300 for forming the core layer to a circuit forming a pattern, and the insulation on the material 311, or insulating material 311 and the surface is a copper foil ( 312), it is desirable to remove a portion of the formed circular plate 310 to be heated and pressed to laminate in a vacuum, and the same device chip (320a, 320b), the copper foil layer by using an image forming process where it is located (312).

다음에 도 3b에서와 같이 수동소자칩(320a, 320b)이 삽입될 부위를 화상 형성공정을 거쳐 형성하고 이곳에 수동소자칩(320a, 320b)을 삽입하고, 그 위에 절연물질(341) 또는 절연물질(341)과 일면이 동박(342)으로 이루어진 원판(340)을 적층한다. Through the following in imaging processes a portion to be inserted into a passive device chip (320a, 320b), as shown in Figure 3b is formed and inserting the passive device chip (320a, 320b) in place, and that on an insulating material (341) or the isolated this material (341) and one surface is laminated to the disk 340 is made of a copper foil (342). 이때, 절연물질(341)에는 구멍을 형성하여 수동소자칩(320a, 320b)이 절연물질(341)속으로 쉽게 내장되도록 하는 것이 바람직 하지만, 반드시 절연물질(341)에 구멍(343)을 형성하지 않아도 된다. At this time, the insulating material 341 is not formed in the hole 343 to be desirable to be easily built into the to form a hole passive device chip (320a, 320b), the insulating material 341 but be of insulating material (341) there is no need.

그리고, 도 3c에서와 같이 수동소자칩(320a, 320b)을 칩이 삽입될 부위에 놓여 있고 그 위에 절연물질(341) 또는 절연물질(341)과 일면이 동박(342)으로 이루어진 원판(340)을 덮고, 진공에서 가열가압을 하여 수동소자칩(320a, 320b)을 내장한다. And, FIG passive device chip, as in 3c (320a, 320b) to lie in the area the chip is inserted, and the disc 340 is made of an insulating material 341 or insulating material 341 and the surface the copper foil 342 thereon the covering, by the heat and pressure in a vacuum incorporates a passive device chip (320a, 320b).

다음으로, 도 3d에서와 같이 인쇄회로기판에 내장된 수동소자칩(320a, 320b)의 전극을 회로적으로 연결하기 위해 비아홀(351~354)을 가공하고 비아홀(351~354)의 측벽에 무전해 동도금 및 전해 동도금을 수행하여 도금층(361~364)을 형성한다. Next, Fig for connecting the electrodes of the passive device chip (320a, 320b) embedded in a printed circuit board with circuit enemy, as shown in the 3d processing a via hole (351 ~ 354) and radio in the side wall of the via hole (351-354) by copper plating and electrolytic copper plating to form a plating layer by performing (361-364). 그리고, 드라이 필름(dry film; 미도시)을 도포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(art work film)을 이용하여 드라이 필름을 노광 및 현상함으로써, 드라이 필름에 소정의 패턴을 형성하고, 부식액을 분무하여 드라이 필름에 의해 보호되는 영역을 제외한 나머지 영역의 동박을 제거하며, 역할을 다한 드라이 필름을 박리하여 최종적으로 동박(301, 342)의 배선패턴을 형성한다. Then, a dry film (dry film; not shown) was applied to, using the a predetermined pattern printed artwork film (art work film) by exposing and developing the dry film to form a predetermined pattern on the dry film , by spraying the etchant, and removing the copper foil of the remaining region except for the region covered by the dry film, and peeling off the dry film doing the role and finally forming a wiring pattern of copper foil (301, 342).

그리고 도 3안에서 칩 수동소자는 하나의 절연층이 아닌 둘 이상의 절연층에 걸쳐서 삽입 되도록 할 수 있다. And chip passive elements in Figure 3 may be inserted over the two or more insulating layers instead of one insulating layer.

도 4a ~도 4d는 본 발명의 제4 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다. FIG. 4a ~ 4d also is a process chart of a method for manufacturing an integrated passive device chip, a printed circuit board in accordance with a fourth embodiment of the present invention.

도 4a 내지 도 4d의 제4 실시예가 도 3a 내지 도 3d의 제3 실시예와 다른 점은 코어(Core)층의 표면에 칩이 삽입된다는 점이다. Figure 4a to the fourth embodiment differs from the third embodiment of Figures 3a to 3d in Figure 4d is that the chip is embedded in the surface of the core (Core) layer.

먼저, 도 4a에서와 같이, 절연 수지층(401)에 동박층(402, 403)이 입혀진 동박 적층판인 원판(400)을 준비하고, 수동소자칩(410a, 410b)이 삽입될 부위를 화상 형성공정을 거쳐 형성한다. First, as shown in Figure 4a, preparing copper foil layers 402 and 403 are coated copper-clad laminate of the disk 400 in the resin layer 401 is isolated, and the passive device chip (410a, 410b), the image forming part are inserted into to form through the process.

이때 양면의 동박층(400)에 회로를 수동소자칩(410a, 410b)이 삽입될 부위와 동시에 형성하는 것이 바람직하다. At this time, it is preferable to form a circuit on both sides of the copper foil layer 400 at the same time as the part to be inserted the passive device chip (410a, 410b).

그리고, 도 4b에서와 같이, 수동소자칩(410a, 410b)이 삽입될 부위에 수동소자칩(410a, 410b)을 삽입하고, 그 위에 절연물질(411) 또는 절연물질(411)과 일면 이 동박(412)으로 이루어진 원판(410)을 적층한다. And, as in 4b, passive device chip (410a, 410b), the passive device chip to the part to be inserted (410a, 410b) the insert, and that on the insulating material 411 or insulating material 411 and the surface is copper and stacking a disc 410 consisting of 412. 이때, 절연물질(411)에는 구멍(413)을 형성하여 수동소자칩(410a, 410b)이 절연물질(411)속으로 쉽게 내장되도록 하는 것이 바람직 하지만, 반드시 절연물질(411)에 구멍(413)을 형성하지 않아도 된다. At this time, the insulation material 411 is to form a hole 413, the passive element chip (410a, 410b), the insulating material 411, it is desirable to be easily built into, however, be isolated hole 413 to the material 411 a is not required to be formed.

그리고, 도 4c에서와 같이 수동소자칩(410a, 410b)을 칩이 삽입될 부위에 놓여 있고 그 위에 절연물질(411) 또는 절연물질(411)과 일면이 동박(412)으로 이루어진 원판(410)을 덮고, 진공에서 가열가압을 하여 수동소자칩(410a, 410b)을 내장 한다. And, FIG passive device chip, as shown in 4c (410a, 410b) to lie in the area the chip is inserted, and the disc 410 is made of an insulating material 411 or insulating material 411 and the surface the copper foil 412 thereon the covering, by the heat and pressure in a vacuum incorporates a passive device chip (410a, 410b).

다음으로, 도 4d에서와 같이 인쇄회로기판에 내장된 수동소자칩(410a, 410b)의 전극을 회로적으로 연결하기 위해 비아홀(431~434)을 가공하고 비아홀(431~434)의 측벽에 무전해 동도금 및 전해 동도금을 수행하여 도금층(441~444)을 형성한다.그리고, 드라이 필름(dry film; 미도시)을 도포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(art work film)을 이용하여 드라이 필름을 노광 및 현상함으로써, 드라이 필름에 소정의 패턴을 형성하고, 부식액을 분무하여 드라이 필름에 의해 보호되는 영역을 제외한 나머지 영역의 동박을 제거하며, 역할을 다한 드라이 필름을 박리하여 최종적으로 동박(412, 422)의 배선패턴을 형성한다. Next, the electroless plating on the side wall of the passive device chip (410a, 410b), the via hole machining (431-434) and via holes (431-434) for connecting the electrodes to the circuit ever built into the printed circuit board, as shown in Figure 4d by copper plating and electrolytic by performing copper plating to form a coating layer (441-444) and, a dry film (dry film; not shown) used after applying the, the predetermined pattern printed artwork film (art work film) Due to by exposing and developing the dry film to form a predetermined pattern on the dry film, by spraying the etchant to remove the copper foil in the remaining area excluding the area to be covered by the dry film, and peeling off the dry film doing the role finally to form a wiring pattern of copper foil (412, 422).

그리고 도 4안에서 칩 수동소자는 하나의 절연층이 아닌 둘 이상의 절연층에 걸쳐서 삽입 되도록 할 수 있다. And chip passive elements in Figure 4 may be inserted over the two or more insulating layers instead of one insulating layer.

도 5a ~도 5e는 본 발명의 제5 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다. Figure 5a ~ Figure 5e is a process chart of a method for manufacturing an integrated passive device chip of the printed circuit board according to a fifth embodiment of the present invention.

먼저, 도 5a에서와 같이 코어층을 형성하는 원판(500)의 동박(502, 503)에 화상형성공정을 이용하여 회로패턴을 형성하고, 그 위에 절연물질(511) 또는 절연물질(511)과 한면이 동박(512)으로 이루어진 원판(510)을 진공에서 가열가압하여 적층하고, 수동소자칩(530a, 530b)이 삽입될 미관통구멍(520a, 520b)을 형성하기 위해 화상형성 공정을 이용하여 동박층(512)의 일부를 제거하는 것이 바람직 하다. First, a copper foil (502, 503), the image forming using the process to the circuit to form a pattern, and the insulating material 511 or insulating material 511 thereon to a disc 500 to form a core layer, as shown in Figure 5a and to one side is used for the image forming process for forming a non-through-hole (520a, 520b) to be pressed heat the circular plate 510 made of a copper foil 512 in the vacuum laminating, insert a passive device chip (530a, 530b) to remove a portion of the copper foil layer 512 is preferred.

그리고, 도 5b에서와 같이 수동소자칩(530a, 530b)이 삽입되어야 할 부분에 미관통구멍(520a, 520b)을 형성하고, 칩이 삽입되는 동박층(512)에는 화상공정을 통하여 회로패턴을 형성하는데, 이때, 수동소자칩(530a, 530b)이 삽입되는 구멍(520a, 520b)의 아래쪽에는 부식액이 분무되도록 하여 동박(512)을 완전히 제거 할 수도 있고, 부식액이 들어가지 않게 하여 동박층(512)을 회로패턴의 형성에서 만들어 놓은형상을 그대로 남겨둘 수 있다. And, the non-through holes (520a, 520b) to form, of a circuit pattern, the copper foil layer 512 that the chip is inserted through the image processing to the portion to be inserted into a passive device chip (530a, 530b), as shown in Figure 5b , to form in this case, the passive device chip (530a, 530b) may be completely remove the copper foil 512 is to ensure that there etchant spray the bottom of the hole (520a, 520b) is inserted, the etchant does not enter by the copper foil layer ( 512) can be placed to leave the circuit as the image had made in the form of a pattern.

그리고, 도 5c에서와 같이 수동소자칩(530a, 530b)이 삽입되어야 할 부분에 형성된 미관통구멍(520a, 520b)에 수동소자칩(530a, 530b)을 삽입한다. Then, insert a passive device chip (530a, 530b) passive device chip (530a, 530b) in the non-through holes (520a, 520b) formed in a portion to be inserted, as shown in Figure 5c.

그리고 도 5d에서와 같이 절연물질(541) 또는 절연물질(541)과 일면이 동박(542)으로 이루어진 원판(540)을 적층하고 진공에서 가열가압을 통해 수동소자칩(530a, 530b)을 인쇄회로기판에 내장시킨다. And a passive device chip (530a, 530b) also, as shown in 5d laminating the insulating material 541 or insulating material 541 and the surface is made of a copper foil 542, disc 540 and through heat and pressure in a vacuum printed circuit then embedded in the substrate. 이때 동박에는 수동소자칩(530a, 530b)과 전기적 접촉을 가능하게 하는 범프(543a~543d)를 포함하고 있는 동박을 사용한다. The copper foil is to use a copper foil, which includes a bump (543a ~ 543d) that enables the passive device chip (530a, 530b) and the electrical contact.

그리고 도5e에서와 같이 화상형성공정을 이용하여 최종적으로 동박의 배선패턴을 형성한다. And also finally form a wiring pattern of the copper foil by using an image forming process as in 5e.

그리고 도 5안에서 칩 수동소자는 하나의 절연층이 아닌 둘 이상의 절연층에 걸쳐서 삽입 되도록 할 수 있다. And chip passive elements in Figure 5 can be inserted over the two or more insulating layers instead of one insulating layer.

도 6a ~도 6c는 본 발명의 제6 실시예에 따른 수동소자칩 내장형의 인쇄회로기판의 제조방법의 공정도이다. ~ Figure 6a Figure 6c is a process chart of a method for manufacturing an integrated passive device chip of the printed circuit board according to a sixth embodiment of the present invention.

도 6a에서와 같이 원판(600)의 동박(602, 603)에 화상형성공정을 이용하여 회로패턴을 형성하고, 그 위에 절연물질(611) 또는 절연물질(611)과 일면이 동박(612)으로 이루어진 원판(610)을 진공에서 가열가압하여 적층하고, 수동소자칩 (620a, 620b)이 위치할 곳에 화상형성공정을 이용하여 동박층(612)의 일부를 제거 하는 것이 바람직 하다. Fig of a copper foil (602, 603), the image forming using the process to the circuit to form a pattern, and the material 611, or insulating material 611, and one side is the copper foil 612 isolated on the original plate 600, as shown in 6a be laminated and pressing the heated original plate 610 is made in a vacuum, and by using an image forming process where it is located passive device chip (620a, 620b) remove a portion of the copper foil layer 612 is preferred.

다음에 도 6b에서와 같이 수동소자칩(620a, 620b)이 삽입될 부위를 화상 형성공정을 거쳐 형성하고 이곳에 수동소자칩(620a, 620b)을 삽입하고, 그 위에 절연물질(641) 또는 절연물질(641)과 일면이 동박(642)으로 이루어진 원판(640)을 적층한다. Through the following in imaging processes a portion to be inserted into a passive device chip (620a, 620b), as shown in Figure 6b is formed and inserting the passive device chip (620a, 620b) in place, and that on an insulating material (641) or the isolated material 641 and one surface is laminated an original plate 640, made of a copper foil (642). 이때, 절연물질(641)에는 구멍을 형성하여 수동소자칩(620a, 620b)이 절연물질(641)속으로 쉽게 내장되도록 하는 것이 바람직 하지만, 반드시 절연물질(641)에 구멍을 형성하지 않아도 된다. At this time, the insulating material 641 is desirable to be easily built into the to form a hole passive device chip (620a, 620b), the insulating material 641 but does not have to be formed in a hole in the insulating material 641. 이때 동박에는 수동소자칩(620a, 620b)과 전기적 접촉을 가능하게 하는 범프(644a~644d)를 포함하고 있는 동박을 사용한다. The copper foil is to use a copper foil, which includes a bump (644a ~ 644d) that enables the passive device chip (620a, 620b) and the electrical contact.

그리고 도6c에서와 같이 화상형성공정을 이용하여 최종적으로 동박(603, 642)의 배선패턴을 형성한다. And using the image forming step, as shown in Figure 6c to finally form a wiring pattern of copper foil (603, 642).

그리고 도 6안에서 칩 수동소자는 하나의 절연층이 아닌 둘 이상의 절연층에 걸쳐서 삽입 되도록 할 수 있다. And chip passive elements in Figure 6 may be inserted over the two or more insulating layers instead of one insulating layer.

한편, 수동소자칩(710)을 도 7에서 알 수 있는 바와 같이 바닥면에 여러모양의 패턴(702)을 만들어 놓을 수 있다. On the other hand, it may turn them a number of shaped pattern 702 to the bottom surface as can be seen the passive device chip 710 in FIG. 패턴(702)은 수동소자칩과 기판의 절연체간의 열팽창계수의 차이를 줄이는 기능도 수행하고, 동시에 이러한 패턴(702)은 접속물질(703a, 704a)을 이용하여 패턴과 칩을 연결 할 수 있는데, 전기전도도가 있는 물질로는 전기적으로 접속시키며, 전기전도도가 없는 물질로는 칩과 바닥의 패드와 결속시킬 수 있다. Pattern 702 may perform a function of reducing a difference in thermal expansion coefficient between the insulation of the passive device chip and the substrate and, at the same time by using this pattern 702 is connected to material (703a, 704a) connected to the pattern and the chip, of a material with electrical conductivity sikimyeo electrically connected to, a material with no electric conductivity is able to bond with the chip and the ground pad.

이러한 전극 팽창 흡수 패턴(703a, 704b)은 수동소자칩이 전극의 팽창을 흡수하는 기능을 수행한다. This electrode expansion absorption pattern (703a, 704b) performs a function of passive device chip to absorb the expansion of electrodes.

도 8a 내지 도 8d는 도 1 내지 도 6에 이용되는 하부 동박층에 형성된 전극 팽창 흡수 패턴의 예를 나타내는 도면이다. Figures 8a through 8d are views showing an example of the expansion-absorbing electrode pattern formed on the lower copper foil layer to be used in 1 to 6 degrees.

도 8a와 같이 하부 동박층에 전극 팽창 흡수 패턴은 하나로 형성되어 있도록 할 수 있다. Electrode expansion absorption pattern on the lower copper foil layer as shown in Figure 8a can be so formed as one.

도 8b 내지 도 8d 에서와 같이 다양한 형태의 패드 혹은 패턴으로 형성 할 수 있다. As shown in Figure 8b through 8d it may be formed with various types of pad, or pattern.

한편, 상기 수동소자칩은 인쇄회로기판 위에 실장 가능한 모든 형태의 수동소자의 하나일 수 있다. On the other hand, the passive device chip may be one of the passive devices of any form capable mounted on a printed circuit board.

여기에서, 상술한 본 발명에서는 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다. In this case, to vary the invention within the scope not departing from the spirit and scope of the invention defined in the claims of the skilled in the art is to in the present invention described above has been described with reference to a preferred embodiment, the art it will be appreciated that modifications and can be changed.

상기와 같은 본 발명에 따르면, 기존 SMT 방법에 비해서 기판 표면에 부착되는 부품을 내장시킴으로써 표면 실장면적이 늘어나며, 늘어난 면적만큼 기판의 크기를 줄일 수 있게 되면 동일 면적에서 더 많은 회로기판을 제작 할 수 있다. In accordance with the present invention as described above, the surface mounting area leads to greater visibility, if the increase in area as much as possible to reduce the size of the substrate can be manufactured more circuit boards in the same area by built-in parts is attached to the substrate surface compared to the conventional SMT method have.

또한, 본 발명에 따르면, 기존 SMT 방법에 비해서 솔더 조인트가 없어지게 됨에 따라 환경규제 대상 물질인 납을 줄 일 수 있으며, 신호 잡음 역시 줄어들게 된다. According to the present invention, compared with the conventional SMT method, and can reduce the lead environmentally regulated substances as not be a solder joint, signal noise is also reduced.

또한, 본 발명에 따르면, 기존 시트 형태에 비해서 구현하지 못한 큰 용량값의 수동소자를 회로기판 내부에 실장 할 수 있게 됨에 따라 많은 응용이 생긴다. According to the present invention, occurs as a passive element of a large capacitance value could not implemented compared to conventional sheet type can be mounted on the internal circuit board for many applications.

또한, 본 발명에 따르면, 기존 칩 내장기술에 비해서 칩이 밑으로 빠지지 않도록 고안 하였으므로, 공정 중에 취급이 용이하다. Further, according to the present invention, since the chip is designed not fall down compared with the existing on-chip technology, it is easy to handle during the process.

또한, 본 발명에 따르면, 기존 칩 내장기술에 비해서 칩 삽입을 위한 공간을 관통홀이 아닌 비 관통홀을 형성하게 됨에 따라 칩이 삽입되는 홀 아래쪽 즉, 칩이 구멍 밑으로 빠지지 않도록 지지하는 동박층에 회로 및 다양한 이미지를 형성 할 수 있으므로, 설계 자유도가 크게 증가 된다. According to the present invention, a copper foil layer that is the bottom of the hole which the chip is inserted as compared to the conventional on-chip technique to form a non-through hole is not a through hole space for the chips inserted, the chip is supported not to fall below the hole since the can form a circuit, and a variety of image, it increases significantly the design freedom.

또한, 본 발명에 따르면, 기존 칩 내장기술에 비해서 코어에 삽입 하지 않고 코어의 표면 혹은 코어 위 혹은 아래의 절연수지층에 삽입하게 됨에 따라 능동칩과의 거리를 더욱 가깝게 하여 인덕턴스를 줄임으로써 전기적인 성능의 향상을 얻을 수 있다. According to the present invention, electricity as compared with the existing chip technology reduces the inductance to closer the distance to the active chip as that without inserting the core into the surface or the core upper or insulating resin layer below the core of it is possible to obtain an improvement in performance.

또한, 본 발명에 따르면, 능동부품과 더욱 가깝게 형성하게 됨에 따라 신호잡음이 줄어들고 고주파수의 특성이 더 좋다. According to the present invention, the signal noise decreased as the form more closer to the active components of the high-frequency characteristic is better.

또한, 본 발명에 따르면, 칩을 삽입하기 이전에 전기전도성 물질을 삽입될 칩의 접점의 한쪽에 형성하여 가열가압과 동시 혹은 이전에 전기적으로 접촉을 시키는 방법으로 전기적 접촉을 위한 구멍 형성을 최대 50%까지 줄일 수 있다. Further, according to the present invention, formed on one of the contacts of the chip to be inserted into the electrically conductive material prior to inserting the chip up to the holes formed for the electrical contact in a manner that the electrical contact with the heating and pressing the same time or before 50 It may be reduced to%.

또한, 본 발명에 따르면, 큰 용량의 칩을 삽입하기 위해 코어층에만 삽입하던 것을 여려 층을 가공하여 공간을 만든 후 칩을 삽입하는 방법으로 부피가 큰 부품 도 삽입 할 수 있다. Further, according to the present invention, the core layer only on the volume that by inserting the chip after the space created by processing a yeoryeo layer was larger insertion part can be inserted to the insertion of the larger capacity chips.

또한, 본 발명에 따르면, 범프를 이용하여 칩과 전기적 접촉을 가열가압공정만으로도 형성 할 수 있다. According to the present invention, by using a bump it can be formed with just the heat and pressure process, the chip and the electrical contact.

또한, 본 발명에 따르면, 수동소자칩 이외에 저항을 포함한 가능한 두께를 갖는 모든 부품을 인쇄회로기판에 삽입 할 수 있도록 하는 효과가 있다. Further, according to the present invention, there is an effect that allows to insert all the components on a printed circuit board having a thickness as possible, including the resistance in addition to passive device chip.

또한, 본 발명에 다르면 길이방향의 양쪽 끝에 외부전극이 있는 일반형태의 칩 수동소자 뿐만 아니라, 인쇄회로기판 위에 실장 가능한 모든 형태의 수동소자를 삽입 할 수 있도록 하는 효과가 있다. In addition, there is an effect that is different to the present invention at both ends in the longitudinal direction may not only chip passive elements of the general type that has an external electrode, inserting passive devices of any form capable mounted on a printed circuit board.

Claims (30)

  1. 코어층을 형성하는 원판에 적층된 원자재층에 수동소자칩을 삽입할 미관통 구멍을 형성하는 제 1 단계; A first step of forming a non-through hole to insert a passive device chip in the raw material layer stacked on the original plate to form a core layer;
    상기 원자재의 동박에 회로패턴을 형성한 후 미관통구멍에 수동소자칩을 삽입하고, 상기 수동소자칩이 삽입된 원자재에 절연층 또는 절연층의 일면에 동박층이 적층된 다른 원자재를 양면에서 적층하여 가열가압하는 제 2 단계; After forming a circuit pattern on the copper foil of the raw material inserted into a passive device chip in the US through hole, and wherein the passive device chip is inserted into the insulation on the raw material layer or the insulating layer surface copper foil layer is laminated with laminating the other raw materials to both surfaces of the and a second step of heat and pressure;
    상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 3 단계; A third step of the electrodes of the passive device chip machining a via hole to provide electrical connection to the external; And
    상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 4 단계 A fourth step of forming a copper plating on the via holes to form a circuit pattern on an external
    를 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법. The method of the integrated passive device chip printed circuit board comprising an.
  2. 제 1 항에 있어서, According to claim 1,
    상기 제 1 단계에 이후에, 상기 미관통구멍의 하부 동박을 제거하는 제 5 단계를 더 포함하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법. After the first step, the method of manufacturing a passive device chip embedded printed circuit board according to claim 1, further comprising a fifth step of removing the lower copper foil of the non-through hole.
  3. 제 1 항에 있어서, According to claim 1,
    상기 제 1 단계의 코어층에 원자재를 적층하는데 있어서, 상기 코어층의 상기 수동소자칩이 내장되는 위치의 동박에 열팽창 스트레스의 흡수기능을 포함하는 전기접속 및 결속을 위한 패턴을 포함하여 형성하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법. According to stacking the raw material on the core layer in the first step, the formation including a pattern for electrical connection and coupling, including absorption in the thermal expansion stress in the position to which the passive element chip of the core layer and embedded copper foil the method of the integrated passive device chip printed circuit board according to claim.
  4. 제 1 항에 있어서, According to claim 1,
    상기 제 1 단계에 이후에, 상기 미관통구멍의 하부 동박에 열팽창 스트레스의 흡수기능을 포함하는 전기접속 및 결속을 위한 패턴을 포함하여 형성하는 제 5 단계를 더 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법. After the first step, the non-through made in the fifth step of forming including a pattern for electrical connection and coupling, including absorption of thermal stress on the lower copper foil of the hole further comprises a passive element chip embedded printed circuit the method of the substrate.
  5. 제 1 항에 있어서, According to claim 1,
    상기 제1 단계 이후에, 상기 수동소자칩의 전극이 실장되는 위치에 전도성 물질을 도포하는 제 5 단계를 더 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법. After the first step, the manufacturing method of the integrated passive device chip comprising a printed circuit board further comprises a fifth step of applying a conductive material at a position where the electrode of the passive component chip mounting.
  6. 제 1 항에 있어서, According to claim 1,
    상기 미관통구멍은 다층의 절연층을 관통하는 것을 특징으로 하는 수동소자 칩 내장형 인쇄회로기판의 제조방법. The non-through hole of the integrated passive device chip process for producing a printed circuit board characterized in that through the insulating layers of the multilayer.
  7. 제 1 항 내지 제 6 항중 어느 한 항에 있어서, According to claim 1 to claim 6, wherein any one of,
    상기 수동소자칩은 인쇄회로기판 위에 실장 가능한 모든 형태의 수동소자중의 하나인 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법. The passive device chip manufacturing method of the integrated passive device chip, a printed circuit board, characterized in that one of the passive devices of any type possible mounted on the printed circuit board.
  8. 코어(Core)층에 수동소자칩을 삽입할 미관통구멍을 형성하고 미관통 구멍의 바닥면에는 동박층이 남아있도록 하여 회로패턴을 형성하는 제 1 단계; The bottom surface of the non-through-holes and non-through hole to insert a passive device chip to the core (Core) layer, comprising: a first step of forming a circuit pattern to the copper foil layer to remain;
    상기 미관통구멍에 수동소자칩을 삽입하고, 상기 수동소자칩이 삽입된 코어에 절연층 또는 절연층의 일면에 동박층이 적층된 원자재를 적층하여 가열가압하는 제 2 단계; A second step of inserting a passive device chip in the non-through hole, wherein the passive device chip is laminated to the copper foil layer is laminated on one surface of the raw material heat insulating layer or an insulating layer in the core insertion pressure;
    상기 미관통 구멍의 바닥면에 있던 동박층에 회로를 포함한 패턴을 형성하고 절연층 또는 절연층의 일면에 동박층이 적층된 원자재를 적층하여 가열가압하는 제 3 단계; A third step of forming a pattern including the circuit on the copper foil layer was in the bottom surface of the non-through-hole, and heating by laminating a copper foil layer laminated on one surface of raw materials of the insulating layer or insulating layer pressing;
    상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 4 단계; A fourth step of the electrodes of the passive device chip machining a via hole to provide electrical connection to the external; And
    상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 5 단계 A fifth step of forming a copper plating on the via holes to form a circuit pattern on an external
    를 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법. The method of the integrated passive device chip printed circuit board comprising an.
  9. 삭제 delete
  10. 제 8 항에 있어서, The method of claim 8,
    상기 제 1 단계의 코어층에 원자재를 적층하는데 있어서, 상기 코어층의 상기 수동소자칩이 내장되는 위치의 동박에 열팽창 스트레스의 흡수기능을 포함하는 전기접속 및 결속을 위한 패턴을 포함하여 형성하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법. According to stacking the raw material on the core layer in the first step, the formation including a pattern for electrical connection and coupling, including absorption in the thermal expansion stress in the position to which the passive element chip of the core layer and embedded copper foil the method of the integrated passive device chip printed circuit board according to claim.
  11. 제 8 항에 있어서, The method of claim 8,
    상기 제 1 단계에 이후에, 상기 미관통구멍의 하부 동박에 열팽창 스트레스의 흡수기능을 포함하는 전기접속 및 결속을 위한 패턴을 포함하여 형성하는 제 5 단계를 더 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법. After the first step, the non-through made in the fifth step of forming including a pattern for electrical connection and coupling, including absorption of thermal stress on the lower copper foil of the hole further comprises a passive element chip embedded printed circuit the method of the substrate.
  12. 제 8 항에 있어서, The method of claim 8,
    상기 제1 단계 이후에, 상기 수동소자칩의 전극이 실장되는 위치에 전도성 물질을 도포하는 제 5 단계를 더 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법. After the first step, the manufacturing method of the integrated passive device chip comprising a printed circuit board further comprises a fifth step of applying a conductive material at a position where the electrode of the passive component chip mounting.
  13. 제 8 항에 있어서, The method of claim 8,
    상기 미관통구멍은 다층의 절연층을 관통하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법. The non-through hole of the integrated passive device chip process for producing a printed circuit board characterized in that through the insulating layers of the multilayer.
  14. 제 8 항 내지 제 13 항중 어느 한 항에 있어서, Claim 8 to 13 Compounds according to any one of the preceding,
    상기 수동소자칩은 인쇄회로기판 위에 실장 가능한 모든 형태의 수동소자중의 하나인 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법. The passive device chip manufacturing method of the integrated passive device chip, a printed circuit board, characterized in that one of the passive devices of any type possible mounted on the printed circuit board.
  15. 코어층을 형성하는 원판에 적층된 원자재에 수동소자칩을 올려놓는 제 1 단계; A first step by placing a passive device chip in the raw material stacked on the original plate to form a core layer;
    상기 제1 단계의 수동소자칩이 적층된 원자재에 절연수지를 적층하여 가열가 압하는 제 2 단계; A second step of gayeolga pressure to the passive device chip of the first step of laminating the insulating resin in the stacked commodities;
    상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 3 단계; A third step of the electrodes of the passive device chip machining a via hole to provide electrical connection to the external; And
    상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 4 단계 A fourth step of forming a copper plating on the via holes to form a circuit pattern on an external
    를 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법. The method of the integrated passive device chip printed circuit board comprising an.
  16. 제 15 항에 있어서, 16. The method of claim 15,
    상기 제 1 단계 이후에, After the first step,
    상기 수동소자칩이 올려져 있는 원자재에 적층되는 절연수지에 상기 수동소자칩이 삽입될 수 있는 구멍을 형성하는 제 5 단계를 더 포함하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법. The method of passive device chip built-in printed circuit board characterized in that the insulating resin to be laminated to the raw material in which the passive element chip is raised a fifth step further to form a hole in the passive device chip can be inserted.
  17. 제 15 항에 있어서, 16. The method of claim 15,
    상기 제 1 단계 이전에, Prior to said first step,
    상기 원자재의 수동소자칩이 놓일 위치의 동박을 제거하는 제 5 단계를 더 포함하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법. The method of the integrated passive device chip printed circuit board according to claim 1, further comprising a fifth step of removing the copper foil, at which the passive element chip of the raw material is located.
  18. 제 15 항에 있어서, 16. The method of claim 15,
    상기 제 1 단계 이전에, 상기 원자재의 상기 수동소자칩이 내장되는 위치의 동박에 열팽창 스트레스의 흡수기능을 포함하는 전기접속 및 결속을 위한 패턴을 포함하여 형성하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법. Prior to said first step, a passive device chip integrated printing which comprises forming to the position where the internal the passive element chip of the raw material copper foil includes a pattern for electrical connection and coupling, including absorption of thermal stress the method for manufacturing a circuit board.
  19. 제 15 항에 있어서, 16. The method of claim 15,
    상기 제1 단계 이전에, 상기 수동소자칩의 전극이 실장되는 위치에 전도성 물질을 도포하는 제 5 단계를 더 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법. Prior to said first step, a method of manufacturing an integrated passive device chip, a printed circuit board made by further comprising a fifth step of applying a conductive material at a position where the electrode of the passive component chip mounting.
  20. 제 15 항에 있어서, 16. The method of claim 15,
    상기 코어층에 적층되는 원자재는 다층 원자재이며, 상기 수동소자칩은 다층에 걸쳐 관통하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법. The raw material to be laminated on the core layer has a multi-layer raw material, wherein the passive device chip manufacturing method of the integrated passive device chip, a printed circuit board, characterized in that penetrating through the multilayer.
  21. 제 15 항 내지 제 19 항중 어느 한 항에 있어서, Of claim 15 to 19 Compounds according to any one of the preceding,
    상기 수동소자칩은 인쇄회로기판 위에 실장 가능한 모든 형태의 수동소자중의 하나인 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법. The passive device chip manufacturing method of the integrated passive device chip, a printed circuit board, characterized in that one of the passive devices of any type possible mounted on the printed circuit board.
  22. 코어층에 수동소자칩을 올려놓는 제 1 단계; A first step by placing a passive device chip on the core layer;
    상기 제1 단계의 수동소자칩이 적층된 코어층에 절연수지를 적층하여 가열가압하는 제 2 단계; A second step of heating and pressing by laminating insulating resin on the core layer passive device chip is laminated in the first step;
    상기 수동소자칩의 전극에 외부와의 전기적 접속을 제공하는 비아홀을 가공하는 제 3 단계; A third step of the electrodes of the passive device chip machining a via hole to provide electrical connection to the external; And
    상기 비아홀에 동도금을 형성하고 외부에 회로패턴을 형성하는 제 4 단계 A fourth step of forming a copper plating on the via holes to form a circuit pattern on an external
    를 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법. The method of the integrated passive device chip printed circuit board comprising an.
  23. 제 21 항에 있어서, 22. The method of claim 21,
    상기 제 1 단계 이후에, After the first step,
    상기 수동소자칩이 올려져 있는 코어층에 적층되는 절연수지에 상기 커패시티칩이 삽입될 수 있는 구멍을 형성하는 제 5 단계를 더 포함하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법. Method of manufacturing a passive device chip embedded printed circuit board, characterized in the insulating resin to be laminated to the core with the passive element chip is taken up layer by further comprising a fifth step of forming a hole in which the capacity chip can be inserted .
  24. 제 21 항에 있어서, 22. The method of claim 21,
    상기 제 1 단계 이전에, Prior to said first step,
    상기 코어층의 수동소자칩이 놓일 위치의 동박을 제거하는 제 5 단계를 더 포함하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법. The method of the integrated passive device chip printed circuit board according to claim 1, further comprising a fifth step of removing the copper foil, at which the passive device chip of the core layer is located.
  25. 제 21 항에 있어서, 22. The method of claim 21,
    상기 제 1 단계 이전에, 상기 코어층의 상기 수동소자칩이 내장되는 위치의 동박에 열팽창 스트레스의 흡수기능을 포함하는 전기접속 및 결속을 위한 패턴을 포함하여 형성하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법. Prior to said first step, a passive device chip integrated as to form, including the pattern for electrical connection and coupling, including absorption in the thermal expansion stress in the position where the internal the passive device chip of the core layer and the copper foil method for manufacturing a printed circuit board.
  26. 제 21 항에 있어서, 22. The method of claim 21,
    상기 제1 단계 이전에, 상기 수동소자칩의 전극이 실장되는 위치에 전도성 물질을 도포하는 제 5 단계를 더 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법. Prior to said first step, a method of manufacturing an integrated passive device chip, a printed circuit board made by further comprising a fifth step of applying a conductive material at a position where the electrode of the passive component chip mounting.
  27. 제 21 항에 있어서, 22. The method of claim 21,
    상기 코어층에 적층되는 원자재는 다층 원자재이며, 상기 수동소자칩은 다층에 걸쳐 관통하는 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방 법. The raw material to be laminated on the core layer has a multi-layer raw material, manufacturing method of the integrated passive device chip, a printed circuit board, characterized in that penetrating across the passive device chip is multi-layered.
  28. 제 21 항 내지 제 26 항중 어느 한 항에 있어서, Of claim 21 to claim 26, Compounds according to any one of the preceding,
    상기 수동소자칩은 인쇄회로기판 위에 실장 가능한 모든 형태의 수동소자중의 하나인 것을 특징으로 하는 수동소자칩 내장형 인쇄회로기판의 제조방법. The passive device chip manufacturing method of the integrated passive device chip, a printed circuit board, characterized in that one of the passive devices of any type possible mounted on the printed circuit board.
  29. 코어층을 형성하는 원판에 적층된 원자재층에 수동소자칩을 삽입할 미관통 구멍을 형성하는 제 1 단계; A first step of forming a non-through hole to insert a passive device chip in the raw material layer stacked on the original plate to form a core layer;
    상기 원자재의 동박에 회로패턴을 형성한 후 미관통구멍에 수동소자칩을 삽입하는 제 2 단계; A second step of inserting a passive device chip in the US through holes after forming the circuit pattern on the copper foil of the raw materials;
    상기 수동소자칩이 삽입된 원자재에 전도성 범프가 형성된 동박층을 구비한 원자재를 적층하여 가열가압하는 제 3 단계; A third step of laminating by heating and pressing a raw material having a copper foil layer wherein the passive component chip is inserted into a conductive bump formed of raw materials; And
    외부에 회로패턴을 형성하는 제 4 단계 A fourth step of forming a pattern on an external circuit
    를 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법. The method of the integrated passive device chip printed circuit board comprising an.
  30. 코어층을 형성하는 원판에 적층된 원자재에 수동소자칩을 올려놓는 제 1 단계; A first step by placing a passive device chip in the raw material stacked on the original plate to form a core layer;
    상기 수동소자칩이 위치한 원자재에 전도성 범프가 형성된 동박층을 구비한 원자재를 적층하여 가열가압하는 제 2 단계; A second step of laminating by heating and pressurizing the raw material provided with the passive element chip, the copper foil layer is a conductive bump formed in the raw material; And
    외부에 회로패턴을 형성하는 제 3 단계 A third step of forming a pattern on an external circuit
    를 포함하여 이루어진 수동소자칩 내장형 인쇄회로기판의 제조방법. The method of the integrated passive device chip printed circuit board comprising an.
KR1020040054820A 2004-07-14 2004-07-14 Manufacturing method of PCB having embedded passive-chips KR100645643B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040054820A KR100645643B1 (en) 2004-07-14 2004-07-14 Manufacturing method of PCB having embedded passive-chips

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020040054820A KR100645643B1 (en) 2004-07-14 2004-07-14 Manufacturing method of PCB having embedded passive-chips
CNA2004100837722A CN1722935A (en) 2004-07-14 2004-10-19 Method of fabricating PCB including embedded passive chip
US10/976,732 US20060014327A1 (en) 2004-07-14 2004-10-29 Method of fabricating PCB including embedded passive chip
JP2004320861A JP2006032887A (en) 2004-07-14 2004-11-04 Method for manufacturing passive element chip built-in type printed circuit board

Publications (2)

Publication Number Publication Date
KR20060005840A KR20060005840A (en) 2006-01-18
KR100645643B1 true KR100645643B1 (en) 2006-11-15

Family

ID=35599988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040054820A KR100645643B1 (en) 2004-07-14 2004-07-14 Manufacturing method of PCB having embedded passive-chips

Country Status (4)

Country Link
US (1) US20060014327A1 (en)
JP (1) JP2006032887A (en)
KR (1) KR100645643B1 (en)
CN (1) CN1722935A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916697B1 (en) 2007-08-30 2009-09-11 트리포드 테크놀로지 코포레이션 Method for preparation of circuit board wherein the passive components are embedded directly
KR101154739B1 (en) 2010-09-10 2012-06-08 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
WO2012150817A2 (en) * 2011-05-03 2012-11-08 Lg Innotek Co., Ltd. Method for manufacturing printed circuit board

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019441A (en) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd Method of manufacturing substrate with built-in electronic substrate
TWI255518B (en) * 2005-01-19 2006-05-21 Via Tech Inc Chip package
KR100716810B1 (en) * 2005-03-18 2007-05-09 삼성전기주식회사 Print circuit board embedded capacitor having blind via hole and method for manufacturing thereof
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP4950542B2 (en) * 2006-04-07 2012-06-13 岩手東芝エレクトロニクス株式会社 Solid-state imaging device and manufacturing method thereof
KR100771320B1 (en) 2006-05-29 2007-10-29 삼성전기주식회사 Embedded chip printed circuit board and fabricating method of the same
JP4783692B2 (en) * 2006-08-10 2011-09-28 新光電気工業株式会社 Capacitor-embedded substrate, manufacturing method thereof, and electronic component device
CN101361182B (en) * 2006-11-30 2011-09-14 松下电器产业株式会社 Interposer with built-in passive part
KR100826410B1 (en) * 2006-12-29 2008-04-29 삼성전기주식회사 Capacitor and multi-layered board embedding the capacitor
KR100836651B1 (en) * 2007-01-16 2008-06-10 삼성전기주식회사 Chip embedded pcb and manufacturing method thereof
JP5395360B2 (en) * 2008-02-25 2014-01-22 新光電気工業株式会社 Manufacturing method of electronic component built-in substrate
JP5388676B2 (en) 2008-12-24 2014-01-15 イビデン株式会社 Electronic component built-in wiring board
US8525041B2 (en) 2009-02-20 2013-09-03 Ibiden Co., Ltd. Multilayer wiring board and method for manufacturing the same
US20100212946A1 (en) * 2009-02-20 2010-08-26 Ibiden Co., Ltd Wiring board and method for manufacturing the same
CN101815402B (en) 2009-02-20 2013-04-17 揖斐电株式会社 Circuit board and a manufacturing approach thereof
US8186042B2 (en) * 2009-05-06 2012-05-29 Bae Systems Information And Electronic Systems Integration Inc. Manufacturing method of a printed board assembly
CN102244018B (en) * 2010-05-14 2013-08-28 深南电路有限公司 Manufacturing method of chip embedded type printed circuit board
CN102254885B (en) * 2010-05-20 2014-01-15 深南电路有限公司 Passive device, passive device-embedded circuit board and manufacturing method
JP5606388B2 (en) * 2011-05-13 2014-10-15 株式会社東芝 Pattern formation method
KR20130032529A (en) * 2011-09-23 2013-04-02 삼성전기주식회사 Printed circuit board and method for manufacturing the same
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
KR101420526B1 (en) 2012-11-29 2014-07-17 삼성전기주식회사 Substrate embedding electronic component and manufacturing mehtod thereof
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
JP2015050309A (en) * 2013-08-31 2015-03-16 京セラサーキットソリューションズ株式会社 Method for manufacturing wiring board
CN104363719B (en) * 2014-11-28 2017-09-22 广州杰赛科技股份有限公司 A kind of preparation method of the circuit board with blind hole
CN106257661B (en) * 2015-06-16 2019-03-05 华为技术有限公司 Chip packaging carrying plate, chip and circuit board
KR101953850B1 (en) * 2017-07-31 2019-05-23 주식회사 비에이치 Double Side Embedded Manufacturing Method
EP3522685A1 (en) * 2018-02-05 2019-08-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Metallic layer as carrier for component embedded in cavity of component carrier

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261860A (en) 1997-03-19 1998-09-29 Toshiba Comput Eng Corp Printed wiring board structure
JP2001053447A (en) 1999-08-05 2001-02-23 Iwaki Denshi Kk Multilayer wiring board with built-in part and manufacturing method thereof
JP2003204167A (en) 2001-10-26 2003-07-18 Matsushita Electric Works Ltd Sheet material for circuit board and manufacturing method thereof, and multilayer board and manufacturing method thereof
JP2004063722A (en) 2002-07-29 2004-02-26 Toppan Printing Co Ltd Printed-wiring board with built-in passive element and its manufacturing method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2599893B1 (en) * 1986-05-23 1996-08-02 Ricoh Kk A method of mounting an electronic module on a substrate and IC card
JP2739726B2 (en) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン Multi-layer printed circuit board
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US6739027B1 (en) * 1996-06-12 2004-05-25 International Business Machines Corporation Method for producing printed circuit board with embedded decoupling capacitance
US6068782A (en) * 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
US6565730B2 (en) * 1999-12-29 2003-05-20 Intel Corporation Self-aligned coaxial via capacitors
US6417556B1 (en) * 2000-02-02 2002-07-09 Advanced Micro Devices, Inc. High K dielectric de-coupling capacitor embedded in backend interconnect
US6706553B2 (en) * 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
KR100455891B1 (en) * 2002-12-24 2004-11-06 삼성전기주식회사 A printed circuit board with embedded capacitors, and a manufacturing process thereof
US6928726B2 (en) * 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261860A (en) 1997-03-19 1998-09-29 Toshiba Comput Eng Corp Printed wiring board structure
JP2001053447A (en) 1999-08-05 2001-02-23 Iwaki Denshi Kk Multilayer wiring board with built-in part and manufacturing method thereof
JP2003204167A (en) 2001-10-26 2003-07-18 Matsushita Electric Works Ltd Sheet material for circuit board and manufacturing method thereof, and multilayer board and manufacturing method thereof
JP2004063722A (en) 2002-07-29 2004-02-26 Toppan Printing Co Ltd Printed-wiring board with built-in passive element and its manufacturing method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916697B1 (en) 2007-08-30 2009-09-11 트리포드 테크놀로지 코포레이션 Method for preparation of circuit board wherein the passive components are embedded directly
KR101154739B1 (en) 2010-09-10 2012-06-08 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
WO2012150817A2 (en) * 2011-05-03 2012-11-08 Lg Innotek Co., Ltd. Method for manufacturing printed circuit board
WO2012150817A3 (en) * 2011-05-03 2013-03-21 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
US10349519B2 (en) 2011-05-03 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same

Also Published As

Publication number Publication date
JP2006032887A (en) 2006-02-02
CN1722935A (en) 2006-01-18
KR20060005840A (en) 2006-01-18
US20060014327A1 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
EP1445994B1 (en) Manufacturing method for a wiring board sheet and manufacturing method for a multilayer board
US8101868B2 (en) Multilayered printed circuit board and method for manufacturing the same
US6871396B2 (en) Transfer material for wiring substrate
KR100754080B1 (en) Rigid-flexible printed circuit board and manufacturing method therefor
US6192581B1 (en) Method of making printed circuit board
KR101269318B1 (en) Multilayer printed wiring board
US6828670B2 (en) Module component
US5258094A (en) Method for producing multilayer printed wiring boards
US7092237B2 (en) Printed circuit board with embedded capacitors therein, and process for manufacturing the same
TWI386140B (en) Flexible multilayer circuit board
US20020100966A1 (en) Method for fabricating a multilayer ceramic substrate
KR100521071B1 (en) Flex rigid print circuit printed board and manufacturing method thereof
KR100455890B1 (en) A printed circuit board with embedded capacitors, and a manufacturing process thereof
EP1220588A1 (en) Method of manufacturing printed-circuit board
US20080106879A1 (en) Printed circuit board including embedded chips and method of fabricating the same
JP3866265B2 (en) Capacitor-embedded printed circuit board and method for manufacturing the same
US7351915B2 (en) Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same
JP2010283396A (en) Multilayer printed wiring board
KR100704919B1 (en) Coreless substrate and manufacturing method thereof
US7462555B2 (en) Ball grid array substrate having window and method of fabricating same
US7583512B2 (en) Printed circuit board including embedded passive component
JP4444435B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR100796983B1 (en) Printed circuit board and method for manufacturing thereof
JP4300687B2 (en) Manufacturing method of multilayer printed wiring board using adhesive film
JPWO2008053833A1 (en) Multilayer printed wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 13