KR100645213B1 - Method for forming bonding pad and semiconductor device including the same - Google Patents

Method for forming bonding pad and semiconductor device including the same Download PDF

Info

Publication number
KR100645213B1
KR100645213B1 KR1020050096037A KR20050096037A KR100645213B1 KR 100645213 B1 KR100645213 B1 KR 100645213B1 KR 1020050096037 A KR1020050096037 A KR 1020050096037A KR 20050096037 A KR20050096037 A KR 20050096037A KR 100645213 B1 KR100645213 B1 KR 100645213B1
Authority
KR
South Korea
Prior art keywords
forming
pad
metal layer
film
insulating film
Prior art date
Application number
KR1020050096037A
Other languages
Korean (ko)
Inventor
박정호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050096037A priority Critical patent/KR100645213B1/en
Priority to US11/546,259 priority patent/US20070082475A1/en
Application granted granted Critical
Publication of KR100645213B1 publication Critical patent/KR100645213B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

A bonding pad forming method and a semiconductor device with the bonding pad formed thereby are provided to prevent the generation of pinch-off by forming continuously a barrier metal using a tilted spacer. A first insulating layer(11) is formed on a substrate(10) with a lower metal line. A first metal film is buried in the first insulating layer. Second and third insulating layers(13,14) are formed on the resultant structure. A pad opening portion(14a) is formed on the resultant structure by etching selectively the third insulating layer using a first photoresist mask. A spacer layer is formed thereon. A tilted spacer(14d) is formed inside the pad opening portion by performing an etch back process on the spacer layer and the second insulating layer. A barrier metal(15) and a pad metal film(16) are formed thereon. A bonding pad is formed on the resultant structure by etching selectively the barrier metal and the pad metal film using a second photoresist mask.

Description

본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를 포함하는 반도체 소자{Method for Forming Bonding PAD and Semiconductor Device Including the Same}Method for forming a bonding pad and a semiconductor device comprising the bonding pad formed by the method {Method for Forming Bonding PAD and Semiconductor Device Including the Same}

도 1은 종래기술에 의해 형성된 본딩 패드 구조를 나타내는 단면도이다.1 is a cross-sectional view showing a bonding pad structure formed by the prior art.

도 2에서 도 9는 본 발명의 일 실시예에 따른 본딩 패드 형성방법을 공정 순서에 따라 설명하기 위한 단면도들이다.2 to 9 are cross-sectional views for explaining a bonding pad forming method according to an embodiment of the present invention in the order of processes.

<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>

10: 기판 11: 제1 절연막10: substrate 11: first insulating film

11a: 비아 12: 제1 금속층 11a: via 12: first metal layer

13: 제2 절연막 14: 제3 절연막 13: second insulating film 14: third insulating film

14a: 패드 개구부 14b: 제1 감광막 마스크 14a: pad opening 14b: first photosensitive film mask

14c: 스페이서막 14d: 스페이서14c: spacer film 14d: spacer

14e: 패드 개구부 하부 모서리 15: 장벽금속층 14e: lower edge of pad opening 15: barrier metal layer

15a: 핀치-오프 16: 패드 금속층15a: pinch-off 16: pad metal layer

16a: 제2 감광막 마스크 17: 제4 절연막16a: second photosensitive film mask 17: fourth insulating film

17a: 제3 감광막 마스크17a: third photoresist mask

본 발명은 반도체 소자의 본딩 패드에 관한 것으로서, 좀 더 구체적으로는 패드 개구부 내측에 형성된 경사진 스페이서를 이용하여 장벽금속막을 형성함으로써, 구리 확산을 방지할 수 있는 본딩 패드 및 이를 포함하는 반도체 소자에 관한 것이다. The present invention relates to a bonding pad of a semiconductor device, and more particularly, to a bonding pad and a semiconductor device including the same, by forming a barrier metal layer using an inclined spacer formed inside the pad opening. It is about.

반도체 소자는 내부에 여러 가지 기능을 갖는 내부 회로를 포함하고 있다. 내부 회로는 외부 시스템과 전기적으로 연결이 되어야 그 기능을 제대로 발휘하게 된다. 이와 같이 반도체 소자의 내부 회로를 외부 시스템과 전기적으로 연결시키기 위하여 반도체 소자는 다수개의 패드들을 구비한다. The semiconductor device includes an internal circuit having various functions therein. Internal circuits must be electrically connected to external systems to function properly. As such, the semiconductor device includes a plurality of pads to electrically connect the internal circuit of the semiconductor device to an external system.

이러한 패드에 본딩 와이어(Bonding Wire)를 통하여 골드(Au) 등의 도전선을 본딩함으로써, 내부 회로는 외부 시스템과 데이터를 주고받게 된다. 이때, 반도체 소자 위의 접착 부위에 본딩 공정을 하기 위해 알루미늄(Al) 등의 금속 피막을 형성한다. 이 접착 부위를 본딩 패드(Bonding Pad)라고 하며 사각형의 구조를 갖는다.By bonding a conductive line such as gold (Au) to the pad through a bonding wire, the internal circuit exchanges data with an external system. At this time, a metal film such as aluminum (Al) is formed in order to bond to the bonding site on the semiconductor device. This adhesive site is called a bonding pad and has a rectangular structure.

도 1은 종래기술에 의해 형성된 본딩 패드의 구조를 나타낸 단면도이다. 일반적으로 본딩 패드 공정을 진행할 때에, 도 1에 도시된 바와 같이, 절연막(14) 내에 패드 개구부(14a)를 수직 식각 공정으로 형성하기 때문에 패드 개구부 하부 모서리(14e)의 프로파일은 직각에 가깝다. 이에 따라, 후속으로 진행하는 구리 확산을 방지하기 위한 장벽금속층(15) 공정에서 프로파일이 직각인 패드 개구부(14a)의 하부 모서리(14e)에 장벽금속막(15)이 형성되지 않는 핀치-오프(Pinch-off, 15a)가 발생한다. 1 is a cross-sectional view showing the structure of a bonding pad formed by the prior art. In general, when the bonding pad process is performed, as shown in FIG. 1, the pad opening 14a is formed in the insulating layer 14 by a vertical etching process, so that the profile of the pad opening lower edge 14e is close to the right angle. Accordingly, a pinch-off in which the barrier metal film 15 is not formed at the lower edge 14e of the pad opening 14a having a right angle profile in the barrier metal layer 15 process for preventing the subsequent copper diffusion. Pinch-off, 15a) occurs.

이후, 이러한 구리 확산 방지용 장벽금속막(15) 내에 핀치-오프(15a)가 형성된 상태에서 알루미늄을 증착하여 알루미늄 본딩 패드(16)를 형성하게 되면, 후속 열 공정을 진행할 때에 장벽금속막(15) 내의 핀치-오프 영역(15a)으로부터 하부 구리 금속(12)이 상부의 알루미늄 본딩 패드(16)로 확산된다. Subsequently, when the aluminum bonding pad 16 is formed by depositing aluminum in a state where the pinch-off 15a is formed in the barrier metal film 15 for preventing copper diffusion, the barrier metal film 15 is subjected to a subsequent thermal process. From the pinch-off region 15a in the lower copper metal 12 is diffused to the upper aluminum bonding pad 16.

이러한 알루미늄 본딩 패드(16)에 확산된 구리는 파티클(particle)을 발생하여 공정 장비를 오염시키고, 소자의 신뢰도를 저하하게 할 뿐만 아니라, 후속 패키지(Package) 공정을 진행할 때에 알루미늄 본딩 패드(16)와 골드 와이어(Au Wire, 도시되지 않았음)의 본딩힘(Bonding Force)을 약하게 하여 패키지의 수율을 떨어뜨리게 한다.The copper diffused in the aluminum bonding pads 16 generates particles to contaminate the process equipment, reduce the reliability of the device, and also cause the aluminum bonding pads 16 to be subjected to a subsequent package process. And weakening the bonding force of the Au Wire (not shown) to reduce the yield of the package.

본 발명의 목적은 본딩 패드 공정에서 패드 개구부 내측에 경사진 스페이서를 형성하여 패드 개구부에 장벽금속층을 끊김 없이 형성함으로써, 핀치-오프 발생을 방지하여 구리가 본딩 패드로 확산하지 않는 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를 포함하는 반도체 소자를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of forming a bonding pad by forming a spacer inclined inside the pad opening in a bonding pad process to form a barrier metal layer in the pad opening without interruption, thereby preventing pinch-off from occurring and diffusing copper into the bonding pad. And a bonding pad formed thereby.

본 발명에 따른 본딩 패드의 형성 방법은 (a) 기판 또는 하부 금속 배선 위에 제1 절연막 및 상기 제1 절연막 내부에 매설된 제1 금속층을 형성하는 단계와, (b) 상기 제1 절연막 및 상기 제1 금속층 위에 제2 절연막 및 제3 절연막을 형성하 는 단계와, (c) 제1 감광막 마스크를 사용하여 상기 제3 절연막을 선택 식각함으로써 패드 개구부를 형성하는 단계와, (d) 상기 기판에 스페이서막을 형성하고, 상기 스페이서막 및 상기 제2 절연막을 전면식각함으로써 상기 패드 개구부의 내측에 경사진 스페이서를 형성하는 단계와, (e) 상기 기판에 장벽금속층 및 패드 금속층을 형성하는 단계와, (f) 제2 감광막 마스크를 사용하여 상기 장벽금속층 및 상기 패드 금속층을 선택적으로 식각함으로써 본딩 패드를 형성하는 단계와, (g) 상기 기판에 제4 절연막을 형성하는 단계와, (h) 제3 감광막 마스크를 사용하여 상기 제4 절연막을 본딩 패드가 노출되도록 선택적으로 식각하는 단계를 포함한다. 여기서, 상기 (a)단계에서 상기 제1 금속층은 구리 또는 구리를 포함하는 물질로 형성하는 것이 바람직하다. 또한, 상기 (b)단계에서 상기 제2 절연막은 구리 확산 방지막으로서 실리콘 질화막 및 실리콘 카바이드 중 적어도 하나로 형성하는 것이 바람직하다.The method of forming a bonding pad according to the present invention includes the steps of: (a) forming a first insulating film and a first metal layer embedded in the first insulating film on a substrate or a lower metal wiring; (b) the first insulating film and the first metal layer; Forming a second insulating film and a third insulating film over the first metal layer, (c) forming a pad opening by selectively etching the third insulating film using a first photoresist film mask, and (d) a spacer on the substrate. Forming a film, and forming an inclined spacer inside the pad opening by etching the spacer film and the second insulating film on the entire surface; (e) forming a barrier metal layer and a pad metal layer on the substrate; Forming a bonding pad by selectively etching the barrier metal layer and the pad metal layer using a second photoresist mask, and (g) forming a fourth insulating film on the substrate. And, (h) includes the step of selective etching, such that the third bonding pad is exposed to the fourth insulating film using the photoresist mask. Here, in the step (a), the first metal layer is preferably formed of copper or a material containing copper. In the step (b), the second insulating film is preferably formed of at least one of silicon nitride and silicon carbide as the copper diffusion preventing film.

실시예Example

이하 도면을 참조로 본 발명의 실시예에 대해 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.

도 2에서 도 9는 본 발명에 따른 본딩 패드의 형성방법을 나타내는 단면도들이다.2 to 9 are cross-sectional views illustrating a method of forming a bonding pad according to the present invention.

도 2를 참조하면, 기판(10) 또는 하부 금속 배선 위에 층간 절연막으로서 제1 절연막(11)을 형성한다. 여기서, 제1 절연막(11)은 예를 들면, USG(undoped silica te glass)막, 산화막(SiO2) 또는 실리콘 질화막(SiN4) 등으로 형성한다. 이 후, 통상적인 사진 식각 공정으로 제1 절연막(11)을 선택적으로 식각하여 비아(11a)를 형성한다.Referring to FIG. 2, the first insulating film 11 is formed as an interlayer insulating film on the substrate 10 or the lower metal wiring. Here, the first insulating film 11 is formed of, for example, an undoped silica glass (USG) film, an oxide film (SiO 2 ), a silicon nitride film (SiN 4 ), or the like. Thereafter, the first insulating layer 11 is selectively etched in a conventional photolithography process to form the vias 11a.

다음으로, 도 3에 도시된 바와 같이, 제1 절연막(11) 및 비아(11a) 위에 제1 금속층(12)을 형성한다. 여기서, 제1 금속층(12)은 구리(Cu) 또는 구리를 포함하는 물질로 형성한다. 이후, 제1 금속층(12)을 제1 절연막(11)이 노출되도록 연마하여 평탄화한다. 여기서, 평탄화는 화학기계적 연마(Chemical Mechanical Polishing) 공정을 이용하여 진행한다.Next, as shown in FIG. 3, the first metal layer 12 is formed on the first insulating layer 11 and the via 11a. Here, the first metal layer 12 is formed of copper (Cu) or a material containing copper. Thereafter, the first metal layer 12 is polished to be exposed to expose the first insulating layer 11 and planarized. Here, the planarization is performed using a chemical mechanical polishing process.

다음으로, 도 4에 도시된 바와 같이, 기판(10) 위에 제2 절연막(13) 및 제3 절연막(14)을 형성한다. 여기서, 제2 절연막(13)은 제1 금속층(12)으로 사용한 구리의 확산방지막으로서, 실리콘 질화막 또는 실리콘 카바이드(SiC)로 형성한다. 또한, 제3 절연막(14)은 USG막, 산화막 또는 실리콘 질화막 등으로 형성한다. 이후, 제1 감광막 마스크(14b)를 사용하여 제3 절연막(14)을 선택적으로 식각하여 패드 개구부(14a)를 형성한다. Next, as shown in FIG. 4, the second insulating film 13 and the third insulating film 14 are formed on the substrate 10. Here, the second insulating film 13 is formed of silicon nitride film or silicon carbide (SiC) as a diffusion preventing film of copper used as the first metal layer 12. The third insulating film 14 is formed of a USG film, an oxide film, a silicon nitride film, or the like. Thereafter, the third insulating layer 14 is selectively etched using the first photoresist mask 14b to form the pad opening 14a.

다음으로, 도 5에 도시된 바와 같이, 기판(10)에 스페이서막(14c)을 형성한다. 여기서, 스페이서막(14c)은 실리콘 질화막 또는 실리콘 카바이드로 형성한다. 이때, 스페이서막(14c)을 제2 절연막(13)과 동일한 물질로 형성함으로써, 제2 절연막(13)과 같은 구리 확산방지막으로 이용한다.Next, as shown in FIG. 5, a spacer film 14c is formed on the substrate 10. Here, the spacer film 14c is formed of silicon nitride film or silicon carbide. At this time, the spacer film 14c is formed of the same material as that of the second insulating film 13, so that the spacer film 14c is used as the copper diffusion preventing film like the second insulating film 13.

이어서, 도 6에 도시된 바와 같이, 스페이서막(14c) 및 제2 절연막(13)을 전면식각함으로써 패드 개구부(14a) 내측에 경사진 스페이서(14d)를 형성한다. 여기서, 전면식각은 감광막 마스크 없이 기판 전면을 식각하여 패드 개구부(14a) 내측 에 스페이서막(14c) 및 제2 절연막(13)으로 이루어진 경사진 스페이서(14d)를 형성한다. Next, as shown in FIG. 6, the inclined spacer 14d is formed inside the pad opening 14a by etching the spacer film 14c and the second insulating film 13 entirely. In this case, the entire surface is etched without the photoresist mask to form the inclined spacer 14d including the spacer layer 14c and the second insulating layer 13 inside the pad opening 14a.

다음으로, 도 7에 도시된 바와 같이, 기판(10)에 장벽금속층(15) 및 패드 금속층(16)을 형성한다. 여기서, 장벽금속층(15)은 탄탈륨(Ta)계, 티타늄(Ti)계 또는 질화늄계 등의 박막으로 형성하고, 패드 금속층(16)은 알루미늄(Al)계로 형성한다. 이때, 패드 개구부(14a) 내측에 경사진 스페이서(14d)가 형성되어 있으므로, 장벽금속층(15)이 패드 개구부(14a) 내측에 경사진 스페이서(14d)를 따라서 끊김 없이 형성되어 패드 개구부(14a)의 하부 모서리(14e)에 핀치-오프가 발생하지 않기 때문에 하부의 제1 금속층(12)인 구리가 패드 금속층(16)인 알루미늄으로 확산되는 현상을 방지할 수 있다. 또한, 구리 확산 현상을 방지함으로써, 공정 장비에서 구리 확산에 의해 발생하는 파티클을 제어하기가 쉽다. Next, as shown in FIG. 7, the barrier metal layer 15 and the pad metal layer 16 are formed on the substrate 10. Here, the barrier metal layer 15 is formed of a thin film of tantalum (Ta), titanium (Ti), or nitride of the nitride, and the pad metal layer 16 is formed of aluminum (Al). At this time, since the inclined spacers 14d are formed inside the pad openings 14a, the barrier metal layer 15 is formed seamlessly along the inclined spacers 14d inside the pad openings 14a and thus the pad openings 14a. Since pinch-off does not occur at the lower edge 14e of, the phenomenon in which copper, which is the first metal layer 12, is diffused to aluminum, which is the pad metal layer 16, may be prevented. In addition, by preventing the copper diffusion phenomenon, it is easy to control the particles generated by copper diffusion in the process equipment.

이어서, 제2 감광막 마스크(16a)를 사용하여 장벽금속층(15) 및 패드 금속층(16)을 선택적으로 식각함으로써 본딩 패드(16)를 형성한다. Subsequently, the bonding pad 16 is formed by selectively etching the barrier metal layer 15 and the pad metal layer 16 using the second photoresist mask 16a.

다음으로, 도 8에 도시된 바와 같이, 기판(10)에 제4 절연막(17)을 형성한다. 여기서, 제4 절연막(17)은 USG막, 산화막 또는 실리콘 질화막 등으로 형성한다. Next, as shown in FIG. 8, a fourth insulating film 17 is formed on the substrate 10. The fourth insulating film 17 is formed of a USG film, an oxide film, a silicon nitride film, or the like.

이어서, 제3 감광막 마스크(17a)를 사용하여 제4 절연막(17)을 본딩 패드(16)가 노출되도록 선택적으로 식각함으로써, 도 9와 같이, 일련의 본딩 패드(16) 형성 공정을 완성한다. 이때, 제3 감광막(17a)은 제1 감광막(14b)과 동일한 사진 마스크로 형성하여 공정에 이용하는 사진 마스크의 수를 줄임으로써, 사진 공정의 단가를 절감할 수 있다. Subsequently, the fourth insulating film 17 is selectively etched to expose the bonding pads 16 by using the third photoresist mask 17a, thereby completing a series of bonding pads 16 forming processes as shown in FIG. 9. In this case, the third photoresist film 17a may be formed of the same photo mask as the first photoresist film 14b to reduce the number of photo masks used in the process, thereby reducing the unit cost of the photo process.

이후, 후속하는 골드 와이어(도시되지 않았음) 본딩 공정을 실시하여 반도체 소자를 완성한다. 여기서, 패드 개구부(14a) 내측에 경사진 스페이서(14d)를 따라서 핀치-오프 현상 없이 장벽금속층(15)을 형성함으로써, 제1 금속층(12)인 구리가 본딩 패드(16)인 알루미늄으로 확산되는 것을 방지하여 골드 와이어 본딩 공정을 진행할 때에 본딩힘을 강화할 수 있다.Subsequently, a subsequent gold wire (not shown) bonding process is performed to complete the semiconductor device. Here, by forming the barrier metal layer 15 without the pinch-off phenomenon along the inclined spacer 14d inside the pad opening 14a, copper as the first metal layer 12 is diffused into aluminum as the bonding pad 16. It is possible to prevent the bonding force to be strengthened when the gold wire bonding process is performed.

본 발명에 따르면, 본딩 패드 공정을 진행할 때에 패드 개구부 내측에 경사진 스페이서를 형성함으로써, 패드 개구부의 경사진 스페이서를 따라서 장벽금속층이 끊김 없이 형성되어 핀치-오프가 발생하지 않는다.According to the present invention, by forming the inclined spacer inside the pad opening during the bonding pad process, the barrier metal layer is formed along the inclined spacer of the pad opening so that pinch-off does not occur.

또한, 본 발명에 따르면, 핀치-오프 현상 없이 장벽금속층을 형성함으로써, 제1 금속층인 구리가 본딩 패드인 알루미늄으로 확산하는 현상을 방지할 수 있기 때문에 골드 와이어 본딩 공정을 진행할 때에 본딩힘을 강화할 수 있다.In addition, according to the present invention, by forming a barrier metal layer without a pinch-off phenomenon, it is possible to prevent the diffusion of copper, which is the first metal layer, into aluminum, which is a bonding pad, so that the bonding force can be enhanced during the gold wire bonding process. have.

또한, 본 발명에 따르면, 개구부의 경사진 스페이서에 의해 구리 확산 현상을 방지함으로써, 공정 장비에서 구리 확산에 의해 발생하는 파티클을 제어하기가 쉽다.In addition, according to the present invention, by preventing the copper diffusion phenomenon by the inclined spacer of the opening, it is easy to control the particles generated by the copper diffusion in the process equipment.

또한, 본 발명에 따르면, 본딩 패드 공정을 진행할 때에 제3 감광막을 제1 감광막과 동일한 사진 마스크로 형성하여 공정에 이용하는 사진 마스크의 수를 줄임으로써, 사진 공정의 단가를 절감할 수 있다. In addition, according to the present invention, when the bonding pad process is performed, the third photoresist film is formed of the same photo mask as the first photoresist film, thereby reducing the number of photo masks used in the process, thereby reducing the unit cost of the photo process.

발명의 바람직한 실시예에 대해 개시하였으며, 비록 특정 용어들이 사용되었 으나 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것이 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.Although preferred embodiments of the invention have been disclosed, although specific terms have been used, these are merely used in a general sense to easily explain the technical content of the present invention and to help the understanding of the present invention, and are intended to limit the scope of the present invention. no. It will be apparent to those skilled in the art that other modifications based on the technical idea of the present invention can be carried out in addition to the embodiments disclosed herein.

Claims (9)

(a) 기판 또는 하부 금속 배선 위에 제1 절연막 및 상기 제1 절연막 내부에 매설된 제1 금속층을 형성하는 단계와,(a) forming a first insulating film and a first metal layer embedded in the first insulating film on a substrate or a lower metal wire; (b) 상기 제1 절연막 및 상기 제1 금속층 위에 제2 절연막 및 제3 절연막을 형성하는 단계와,(b) forming a second insulating film and a third insulating film on the first insulating film and the first metal layer; (c) 제1 감광막 마스크를 사용하여 상기 제3 절연막을 선택 식각함으로써 패드 개구부를 형성하는 단계와,(c) forming a pad opening by selectively etching the third insulating film using a first photoresist film mask, (d) 상기 기판에 스페이서막을 형성하고, 상기 스페이서막 및 상기 제2 절연막을 전면식각함으로써 상기 패드 개구부의 내측에 경사진 스페이서를 형성하는 단계와,(d) forming a spacer film on the substrate, and forming an inclined spacer on the inside of the pad opening by etching the spacer film and the second insulating film on the entire surface; (e) 상기 기판에 장벽금속층 및 패드 금속층을 형성하는 단계와,(e) forming a barrier metal layer and a pad metal layer on the substrate; (f) 제2 감광막 마스크를 사용하여 상기 장벽금속층 및 상기 패드 금속층을 선택적으로 식각함으로써 본딩 패드를 형성하는 단계와,(f) forming a bonding pad by selectively etching the barrier metal layer and the pad metal layer using a second photoresist mask; (g) 상기 기판에 제4 절연막을 형성하는 단계와,(g) forming a fourth insulating film on the substrate, (h) 제3 감광막 마스크를 사용하여 상기 제4 절연막을 본딩 패드가 노출되도록 선택적으로 식각하는 단계를 포함하는 본딩 패드의 형성 방법.(h) selectively etching the fourth insulating film to expose a bonding pad using a third photoresist mask. 제1항에서,In claim 1, 상기 (a)단계에서 상기 제1 금속층은 구리 또는 구리를 포함하는 물질로 형성하는 것을 특징으로 하는 본딩 패드의 형성 방법.The method of claim 1, wherein the first metal layer is formed of copper or a material containing copper in step (a). 제1항에서,In claim 1, 상기 (b)단계에서 상기 제2 절연막은 구리 확산 방지막으로서 실리콘 질화막 및 실리콘 카바이드 중 적어도 하나로 형성하는 것을 특징으로 하는 본딩 패드의 형성 방법.And forming a bonding pad as at least one of silicon nitride and silicon carbide as the copper diffusion barrier. 제1항에서,In claim 1, 상기 (d)단계에서 상기 스페이서막은 상기 제2 절연막과 동일 물질로 형성하는 것을 특징으로 하는 본딩 패드의 형성 방법.The method of forming a bonding pad, wherein the spacer film is formed of the same material as the second insulating film in step (d). 제1항에서,In claim 1, 상기 (d)단계에서 상기 스페이서막은 실리콘 질화막 또는 실리콘 카바이드로 형성하는 것을 특징으로 하는 본딩 패드의 형성 방법.The method of claim 1, wherein the spacer layer is formed of silicon nitride or silicon carbide. 제1항에서,In claim 1, 상기 (e)단계에서 상기 장벽금속층은 탄탈륨계, 티타늄계 및 질화늄계 중 어느 하나로 형성하는 것을 특징으로 하는 본딩 패드의 형성 방법.In the step (e), the barrier metal layer is a bonding pad forming method, characterized in that formed by any one of tantalum-based, titanium-based and nitride. 제1항에서,In claim 1, 상기 (e)단계에서 상기 패드 금속층은 알루미늄계로 형성하는 것을 특징으로 하는 본딩 패드의 형성 방법.The method of forming a bonding pad, wherein the pad metal layer is formed of aluminum in the step (e). 제1항에서,In claim 1, 상기 (h)단계에서 상기 제3 감광막은 상기 제1 감광막과 동일한 사진 마스크로 형성하는 것을 특징으로 하는 본딩 패드의 형성 방법.And the third photosensitive film is formed of the same photo mask as the first photosensitive film in the step (h). 제1항 내지 제8항 중 어느 하나의 방법에 의해 형성된 본딩 패드를 포함하는 것을 특징으로 하는 반도체 소자.A semiconductor device comprising a bonding pad formed by the method of any one of claims 1 to 8.
KR1020050096037A 2005-10-12 2005-10-12 Method for forming bonding pad and semiconductor device including the same KR100645213B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050096037A KR100645213B1 (en) 2005-10-12 2005-10-12 Method for forming bonding pad and semiconductor device including the same
US11/546,259 US20070082475A1 (en) 2005-10-12 2006-10-12 Method for forming bonding pad and semiconductor device having the bonding pad formed thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050096037A KR100645213B1 (en) 2005-10-12 2005-10-12 Method for forming bonding pad and semiconductor device including the same

Publications (1)

Publication Number Publication Date
KR100645213B1 true KR100645213B1 (en) 2006-11-10

Family

ID=37654409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096037A KR100645213B1 (en) 2005-10-12 2005-10-12 Method for forming bonding pad and semiconductor device including the same

Country Status (1)

Country Link
KR (1) KR100645213B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101823221B1 (en) * 2015-10-16 2018-01-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Bonding structures and methods forming the same
CN111564444A (en) * 2016-03-29 2020-08-21 爱思开海力士有限公司 Semiconductor device with a plurality of transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050032228A (en) * 2003-10-01 2005-04-07 동부아남반도체 주식회사 Semiconductor device and method for fabricating the same
KR20050039089A (en) * 2003-10-23 2005-04-29 동부아남반도체 주식회사 Semiconductor device with dual spacer and method for manufacturing thereof
KR20050081634A (en) * 2004-02-16 2005-08-19 동부아남반도체 주식회사 Semiconductor devices having via hole wherein spacer is formed

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050032228A (en) * 2003-10-01 2005-04-07 동부아남반도체 주식회사 Semiconductor device and method for fabricating the same
KR20050039089A (en) * 2003-10-23 2005-04-29 동부아남반도체 주식회사 Semiconductor device with dual spacer and method for manufacturing thereof
KR20050081634A (en) * 2004-02-16 2005-08-19 동부아남반도체 주식회사 Semiconductor devices having via hole wherein spacer is formed

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101823221B1 (en) * 2015-10-16 2018-01-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Bonding structures and methods forming the same
US9935047B2 (en) 2015-10-16 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structures and methods forming the same
US10700001B2 (en) 2015-10-16 2020-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Forming bonding structures by using template layer as templates
US11594484B2 (en) 2015-10-16 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Forming bonding structures by using template layer as templates
CN111564444A (en) * 2016-03-29 2020-08-21 爱思开海力士有限公司 Semiconductor device with a plurality of transistors
CN111564444B (en) * 2016-03-29 2024-03-05 爱思开海力士有限公司 Semiconductor device with a semiconductor layer having a plurality of semiconductor layers

Similar Documents

Publication Publication Date Title
US7119439B2 (en) Semiconductor device and method for manufacturing the same
US6989577B2 (en) Semiconductor device having multiple insulation layers
CN101093820A (en) Connected pad structure
JP2007019187A (en) Semiconductor integrated circuit device and manufacturing method of semiconductor integrated device
JP2009147218A (en) Semiconductor device, and method for manufacturing the same
JP2006005288A (en) Semiconductor device
JP2006005011A (en) Semiconductor device
JP2004214594A (en) Semiconductor device and its manufacturing method
US8324731B2 (en) Integrated circuit device
US20070082475A1 (en) Method for forming bonding pad and semiconductor device having the bonding pad formed thereby
US8030779B2 (en) Multi-layered metal interconnection
TWI271844B (en) Semiconductor device
KR100645213B1 (en) Method for forming bonding pad and semiconductor device including the same
US20100155908A1 (en) Passivation structure and fabricating method thereof
JP2005354046A (en) Method of manufacturing semiconductor device
KR100752184B1 (en) Method for Forming Bonding PAD and Semiconductor Device Including the Same
KR100731056B1 (en) Method for Forming Bonding PAD and Semiconductor Device Including the Same
KR100649319B1 (en) Method for forming bonding pad and semiconductor device including the same
KR100351058B1 (en) A metal wiring line in a semiconductor device and method for manufacturing the same
JP2006203025A (en) Semiconductor device and manufacturing method thereof
JPH08204002A (en) Manufacturing method for semiconductor integrated circuit device
KR100434508B1 (en) Method for forming metal interconnection layer of semiconductor device using modified dual damascene process
JP2008277859A (en) Manufacturing method of semiconductor integrated circuit device, and semiconductor integrated circuit device
JPH07135252A (en) Manufacture of semiconductor integrated circuit device
KR100559513B1 (en) Method for forming bump of metal line in semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee