JP2006203025A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2006203025A
JP2006203025A JP2005013698A JP2005013698A JP2006203025A JP 2006203025 A JP2006203025 A JP 2006203025A JP 2005013698 A JP2005013698 A JP 2005013698A JP 2005013698 A JP2005013698 A JP 2005013698A JP 2006203025 A JP2006203025 A JP 2006203025A
Authority
JP
Japan
Prior art keywords
film
titanium
forming
titanium nitride
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005013698A
Other languages
Japanese (ja)
Inventor
Takashi Naganami
俊 長南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005013698A priority Critical patent/JP2006203025A/en
Publication of JP2006203025A publication Critical patent/JP2006203025A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device and the manufacturing method thereof wherein its bonding pad can be prevented from being peeled from its silicon oxide film caused by the impact generated when bonding the pad. <P>SOLUTION: The semiconductor device has a semiconductor substrate 1, a metal wiring 10 provided on the semiconductor substrate, an interlayer insulating film 30 provided above the semiconductor substrate 1, via hole so provided in the interlayer insulating film that its bottom surface becomes the top surface of the metal wiring 10, W plug 43 provided in each via hole, a titanium nitride film 50 provided on the interlayer insulating film 30, and a bonding pad 61 provided on the titanium nitride film 50. Further, no titanium film is provided between the interlayer insulating film 30 disposed under the bonding pad 61 and the titanium nitride film 50, but a titanium film 41 is provided both between the inner wall of each via hole and its bottom surface, and between its inner wall and each W plug 43. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置及びその製造方法に関し、特に、ボンディングの衝撃によるボンディングパッドの剥離を防止する技術に関するものである。   The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a technique for preventing bonding pads from peeling off due to bonding impact.

図８は、従来例に係る半導体装置３００のパッド開口部付近の構成例を示す断面図である。図８に示すように、この半導体装置３００は、半導体基板３０１と、そのパッド開口部付近を通るように形成されたｎ−１層目（ｎは、２以上の整数）のメタル配線３１０と、このメタル配線３１０上に形成されたバリアメタル３２０と、このバリアメタル３２０上に形成された層間絶縁膜３３０と、この層間絶縁膜に設けられたビアホールと、このビアホールの内壁及び底面上と、層間絶縁膜上とに形成されたバリアメタル３４０と、このバリアメタル３４０を介してビアホール内に形成されたタングステン（Ｗ）プラグ３４３と、このＷプラグ３４３上及びバリアメタル３４０上に形成されたｎ層目のメタル配線３６０と、このメタル配線３６０のボンディングパッド３６１以外の部分を覆う窒化チタン（ＴｉＮ）膜３７０及び、プラズマ窒化シリコン（ＰＳｉＮ）膜３８０と、を含んだ構成となっている。   FIG. 8 is a cross-sectional view showing a configuration example in the vicinity of a pad opening of a semiconductor device 300 according to a conventional example. As shown in FIG. 8, the semiconductor device 300 includes a semiconductor substrate 301, an n−1 layer metal wiring 310 (n is an integer of 2 or more) formed so as to pass through the vicinity of the pad opening, Barrier metal 320 formed on the metal wiring 310, an interlayer insulating film 330 formed on the barrier metal 320, a via hole provided in the interlayer insulating film, an inner wall and a bottom surface of the via hole, an interlayer A barrier metal 340 formed on the insulating film, a tungsten (W) plug 343 formed in the via hole via the barrier metal 340, and an n layer formed on the W plug 343 and the barrier metal 340 A titanium nitride (TiN) film 370 covering the portion of the metal wiring 360 other than the bonding pad 361 and the metal wiring 360; And silicon nitride (PSiN) film 380 has a configuration including a.

図８において、半導体基板３０１と、メタル配線３１０との間には図示しない絶縁膜が形成されている。また、この半導体装置３００では、ｎ層目が最上層であり、ｎ層目及びｎ−１層目のメタル配線は、その両方が、例えばＣｕを数パーセント程度含んだアルミ合金（Ａｌ−Ｃｕ）からなるものである。また、バリアメタル３２０，３４０は、チタン（Ｔｉ）とＴｉＮとからなる積層構造の膜である。Ｔｉ膜が下層で、ＴｉＮ膜が上層である。さらに、層間絶縁膜３３０は、下層のＮＳＧ膜と、中間層のＳＯＧ膜と、上層のＮＳＧ膜とからなる３層構造の膜である。   In FIG. 8, an insulating film (not shown) is formed between the semiconductor substrate 301 and the metal wiring 310. Further, in this semiconductor device 300, the n-th layer is the uppermost layer, and both the n-th layer and the n-1th-layer metal wiring are aluminum alloys (Al-Cu) containing, for example, about several percent of Cu. It consists of The barrier metals 320 and 340 are films having a laminated structure made of titanium (Ti) and TiN. The Ti film is the lower layer and the TiN film is the upper layer. Furthermore, the interlayer insulating film 330 is a film having a three-layer structure including a lower NSG film, an intermediate SOG film, and an upper NSG film.

ＰＳｉＮ３８０膜及びＴｉＮ膜３７０下から露出したメタル配線３６０がボンディングパッド３６１であり、ボンディング工程では、このボンディングパッド３６１上に外部引き出し用の金ボール等が接合される。
また、この種の従来技術としては、例えば特許文献１に開示されたものがある。即ち、この特許文献１にあっては、Ｓｉ−Ｆ基を含有するＳｉＯ２膜上に形成されるチタン系金属配線層のフッ素濃度を所定値未満に規定するようになっている。
特公平０２−００７１８０号公報 The metal wiring 360 exposed from under the PSiN 380 film and the TiN film 370 is a bonding pad 361, and a gold ball or the like for external drawing is bonded onto the bonding pad 361 in the bonding process.
Further, as this type of conventional technology, for example, there is one disclosed in Patent Document 1. That is, in Patent Document 1, the fluorine concentration of the titanium-based metal wiring layer formed on the SiO 2 film containing the Si—F group is defined to be less than a predetermined value.
Japanese Patent Publication No. 02-007180

ところで、図８に示した従来例によれば、層間絶縁膜３３０のＮＳＧ膜上に、バリアメタル３４０のＴｉ膜を積層しているため、その界面に反応層（ＴｉＸＳｉＹ）が形成されるこの反応層は機械的な衝撃に対して弱い、いわゆる脆弱層である。
そのため、この反応層はボンディング時の衝撃によって破壊され易く、この反応層を境にバリアメタル３４０が層間絶縁膜３３０上から剥がれ易い、という問題があった。バリアメタル３４０が剥がれてしまうと、その上にあるボンディングパッド３６１も剥がれてしまい、その結果、半導体装置の歩留まりや信頼性が著しく低下してしまう可能性が高かった。 By the way, according to the conventional example shown in FIG. 8, since the Ti film of the barrier metal 340 is laminated on the NSG film of the interlayer insulating film 330, a reaction layer (Ti X Si Y ) is formed at the interface. This reaction layer is a so-called fragile layer that is weak against mechanical impact.
Therefore, there is a problem that the reaction layer is easily broken by an impact during bonding, and the barrier metal 340 is easily peeled off from the interlayer insulating film 330 with the reaction layer as a boundary. When the barrier metal 340 is peeled off, the bonding pads 361 on the barrier metal 340 are also peeled off. As a result, there is a high possibility that the yield and reliability of the semiconductor device are remarkably lowered.

本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、ボンディング時の衝撃による、ボンディングパッドのシリコン酸化膜上からの剥離を防止できるようにした半導体装置及びその製造方法の提供を目的とする。   The present invention has been made paying attention to such an unsolved problem of the prior art, and is a semiconductor capable of preventing the peeling of the bonding pad from the silicon oxide film due to an impact during bonding. An object is to provide an apparatus and a method for manufacturing the same.

上記目的を達成するために、
〔発明１〕 上記目的を達成するために、発明１の半導体装置は、半導体基板と、前記半導体基板に設けられた導電層と、前記半導体基板上に設けられたシリコン酸化膜と、前記導電層の上面が底面となるように前記シリコン酸化膜に設けられた開口部と、前記開口部内に設けられたプラグ電極と、前記シリコン酸化膜上に設けられた窒化チタン膜と、前記窒化チタン膜上に設けられたボンディングパッドと、を備え、前記ボンディングパッド下の前記シリコン酸化膜と前記窒化チタンとの間にはチタン膜が無く、かつ前記開口部の内壁及び前記底面と前記プラグ電極との間にはチタン膜が設けられていることを特徴とするものである。 To achieve the above objective,
[Invention 1] In order to achieve the above object, a semiconductor device of Invention 1 includes a semiconductor substrate, a conductive layer provided on the semiconductor substrate, a silicon oxide film provided on the semiconductor substrate, and the conductive layer. An opening provided in the silicon oxide film so that an upper surface of the silicon oxide film becomes a bottom surface, a plug electrode provided in the opening, a titanium nitride film provided on the silicon oxide film, and the titanium nitride film A bonding pad provided on the opening, wherein there is no titanium film between the silicon oxide film and the titanium nitride below the bonding pad, and between the inner wall of the opening and the bottom surface and the plug electrode. Is provided with a titanium film.

このような構成であれば、ボンディングパッド下のシリコン酸化膜と、ＴｉＮとの間にはＴｉが無いので、ＴｉＸＳｉＹからなる脆弱層が発生しない。従って、ボンディング時の衝撃による、ボンディングパッドのシリコン酸化膜上からの剥離を防止することができる。また、開口部の内壁及び底面と、プラグ電極との間にはチタン膜が設けられているので、プラグ電極と導電層との間に密着性とオーミック性とを確保することができる。 With such a configuration, since there is no Ti between the silicon oxide film under the bonding pad and TiN, a fragile layer made of Ti X Si Y does not occur. Therefore, peeling of the bonding pad from the silicon oxide film due to impact during bonding can be prevented. Further, since the titanium film is provided between the inner wall and bottom surface of the opening and the plug electrode, adhesion and ohmic properties can be ensured between the plug electrode and the conductive layer.

〔発明２〕 発明２の半導体装置の製造方法は、半導体基板に導電層を形成する工程と、前記導電層を覆うように前記半導体基板上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜に前記導電層の上面を底面とする開口部を形成する工程と、前記開口部が形成された前記半導体基板の上方全面にチタン膜を形成する工程と、前記チタン膜が形成された前記開口部内に導電部材を埋め込んでプラグ電極を形成する工程と、前記シリコン酸化膜上から前記チタン膜を除去して、前記チタン膜を前記開口部内だけに残す工程と、前記チタン膜が除去された前記シリコン酸化膜上と前記プラグ電極上とに窒化チタン膜を直接形成する工程と、前記窒化チタン膜上にボンディングパッドを形成する工程と、を含むことを特徴とするものである。 [Invention 2] A method of manufacturing a semiconductor device of Invention 2 includes a step of forming a conductive layer on a semiconductor substrate, a step of forming a silicon oxide film on the semiconductor substrate so as to cover the conductive layer, and the silicon oxide film Forming an opening with the upper surface of the conductive layer as a bottom surface, forming a titanium film on the entire upper surface of the semiconductor substrate in which the opening is formed, and in the opening in which the titanium film is formed Forming a plug electrode by embedding a conductive member, removing the titanium film from the silicon oxide film, leaving the titanium film only in the opening, and removing the titanium film from the silicon The method includes a step of directly forming a titanium nitride film on the oxide film and the plug electrode, and a step of forming a bonding pad on the titanium nitride film.

このような構成であれば、ボンディングパッド下のシリコン酸化膜と窒化チタンとの間にはチタン膜が無く、かつ開口部の内壁及びその底面とプラグ電極との間にはチタン膜が存在する構造を作ることができる。
従って、ボンディングパッド下のシリコン酸化膜とＴｉＮとの間でＴｉＸＳｉＹからなる脆弱層が発生しないので、ボンディング時の衝撃による、ボンディングパッドのシリコン酸化膜上からの剥離を防止することができる。また、開口部の内壁及び底面と、プラグ電極との間にはチタン膜が設けられているので、プラグ電極と導電層との間に密着性とオーミック性とを確保することができる。 With such a structure, there is no titanium film between the silicon oxide film and titanium nitride under the bonding pad, and there is a titanium film between the inner wall of the opening and its bottom surface and the plug electrode. Can be made.
Accordingly, since a fragile layer made of Ti X Si Y does not occur between the silicon oxide film under the bonding pad and TiN, peeling of the bonding pad from the silicon oxide film due to impact during bonding can be prevented. . Further, since the titanium film is provided between the inner wall and bottom surface of the opening and the plug electrode, adhesion and ohmic properties can be ensured between the plug electrode and the conductive layer.

〔発明３〕 発明３の半導体装置の製造方法は、発明２の半導体装置の製造方法において、前記窒化チタン膜を第１の窒化チタン膜としたとき、前記チタン膜上に第２の窒化チタン膜を形成する工程をさらに含み、前記チタン膜を前記開口部内だけに残す工程では、前記シリコン酸化膜上から前記第２の窒化チタン膜と前記チタン膜とを除去して、前記第２の窒化チタン膜と前記チタン膜とを前記開口部内だけに残すことを特徴とするものである。
このような構成であれば、チタン膜とプラグ電極との間に第２の窒化チタン膜が介在するので、チタン膜とプラグ電極との合金反応を抑えることができる。 [Invention 3] A method of manufacturing a semiconductor device according to Invention 3 is the method of manufacturing a semiconductor device according to Invention 2, wherein when the titanium nitride film is a first titanium nitride film, a second titanium nitride film is formed on the titanium film. In the step of leaving the titanium film only in the opening, the second titanium nitride film and the titanium film are removed from the silicon oxide film, and the second titanium nitride is removed. The film and the titanium film are left only in the opening.
With such a configuration, since the second titanium nitride film is interposed between the titanium film and the plug electrode, an alloy reaction between the titanium film and the plug electrode can be suppressed.

〔発明４〕 発明４の半導体装置の製造方法は、半導体基板に導電層を形成する工程と、前記導電層を覆うように前記半導体基板上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上に窒化チタン膜を直接形成する工程と、前記窒化チタン膜と前記シリコン酸化膜とに前記導電層の上面を底面とする開口部を形成する工程と、前記開口部が形成された前記半導体基板の上方全面にチタン膜を形成する工程と、前記チタン膜が形成された前記開口部内に導電部材を埋め込んでプラグ電極を形成する工程と、前記プラグ電極上と前記チタン膜上とにボンディングパッドを形成する工程と、を含むことを特徴とするものである。 [Invention 4] A method of manufacturing a semiconductor device of Invention 4 includes a step of forming a conductive layer on a semiconductor substrate, a step of forming a silicon oxide film on the semiconductor substrate so as to cover the conductive layer, and the silicon oxide film A step of directly forming a titanium nitride film thereon, a step of forming an opening with the upper surface of the conductive layer as a bottom surface in the titanium nitride film and the silicon oxide film, and the semiconductor substrate in which the opening is formed A step of forming a titanium film on the entire upper surface, a step of forming a plug electrode by embedding a conductive member in the opening in which the titanium film is formed, and a bonding pad on the plug electrode and the titanium film. And a forming step.

このような構成であれば、ボンディングパッド下のシリコン酸化膜と窒化チタンとの間にはチタン膜が無く、かつ開口部の内壁及びその底面とプラグ電極との間にはチタン膜が存在する構造を作ることができる。
従って、ボンディングパッド下のシリコン酸化膜とＴｉＮとの間でＴｉＸＳｉＹからなる脆弱層が発生しないので、ボンディング時の衝撃による、ボンディングパッドのシリコン酸化膜上からの剥離を防止することができる。また、開口部の内壁及び底面と、プラグ電極との間にはチタン膜が設けられているので、プラグ電極と導電層との間に密着性とオーミック性とを確保することができる。
さらに、発明２又は発明３の半導体装置の製造方法と比べて、シリコン酸化膜上からチタン膜を除去する工程がないので、工程数が少なくて済む。 With such a structure, there is no titanium film between the silicon oxide film and titanium nitride under the bonding pad, and there is a titanium film between the inner wall of the opening and its bottom surface and the plug electrode. Can be made.
Accordingly, since a fragile layer made of Ti X Si Y does not occur between the silicon oxide film under the bonding pad and TiN, peeling of the bonding pad from the silicon oxide film due to impact during bonding can be prevented. . Further, since the titanium film is provided between the inner wall and bottom surface of the opening and the plug electrode, adhesion and ohmic properties can be ensured between the plug electrode and the conductive layer.
Further, since there is no step of removing the titanium film from the silicon oxide film, the number of steps can be reduced compared to the method of manufacturing the semiconductor device of the invention 2 or the invention 3.

〔発明５〕 発明５の半導体装置の製造方法は、発明４の半導体装置の製造方法において、前記窒化チタン膜を第１の窒化チタン膜としたとき、前記チタン膜上に第２の窒化チタン膜を形成する工程をさらに含み、前記プラグ電極を形成する工程では、前記第２の窒化チタン膜が形成された前記開口部内に前記導電部材を埋め込んで前記プラグ電極を形成し、前記ボンディングパッドを形成する工程では、前記プラグ電極上と前記第２窒化チタン膜上とに前記ボンディングパッドを形成することを特徴とするものである。 [Invention 5] A method for manufacturing a semiconductor device according to Invention 5 is the method for manufacturing a semiconductor device according to Invention 4, wherein the second titanium nitride film is formed on the titanium film when the titanium nitride film is a first titanium nitride film. In the step of forming the plug electrode, the plug member is formed by embedding the conductive member in the opening in which the second titanium nitride film is formed, and the bonding pad is formed. In this step, the bonding pad is formed on the plug electrode and the second titanium nitride film.

このような構成であれば、チタン膜とプラグ電極との間に第２の窒化チタン膜が介在するので、チタン膜とプラグ電極との合金反応を抑えることができる。   With such a configuration, since the second titanium nitride film is interposed between the titanium film and the plug electrode, an alloy reaction between the titanium film and the plug electrode can be suppressed.

以下、図面を参照しながら、本発明に係る半導体装置及びその製造方法について説明する。
（１）第１実施形態
図１は本発明の第１実施形態に係る半導体装置１００のパッド開口部付近の構成例を示す断面図である。 Hereinafter, a semiconductor device and a manufacturing method thereof according to the present invention will be described with reference to the drawings.
(1) First Embodiment FIG. 1 is a cross-sectional view showing a configuration example near a pad opening of a semiconductor device 100 according to a first embodiment of the present invention.

図１に示すように、この半導体装置１００は、半導体基板１と、そのパッド開口部付近を通るように形成されたｎ−１層目（ｎは、２以上の整数）のメタル配線１０と、このメタル配線１０上に形成された１層目のバリアメタル２０と、このバリアメタル２０上に形成された層間絶縁膜３０と、バリアメタル２０上の層間絶縁膜３０に設けられたビアホールと、ビアホールの内壁及びその底面上に形成された２層目のバリアメタル４０と、このバリアメタル４０を介してビアホール内に埋め込み形成されたタングステン（Ｗ）プラグ４３と、パッド開口部付近の層間絶縁膜３０上に直接形成された窒化チタン（ＴｉＮ）膜５０と、このＴｉＮ膜５０を覆うように層間絶縁膜３０上に形成されたｎ層目のメタル配線６０と、このメタル配線６０のボンディングパッド６１以外の部分を覆うＴｉＮ膜７０及び、プラズマ窒化シリコン（ＰＳｉＮ）膜８０と、を含んだ構成となっている。   As shown in FIG. 1, the semiconductor device 100 includes a semiconductor substrate 1, a metal wiring 10 of an (n−1) th layer (n is an integer of 2 or more) formed so as to pass through the vicinity of the pad opening, The first barrier metal 20 formed on the metal wiring 10, the interlayer insulating film 30 formed on the barrier metal 20, the via hole provided in the interlayer insulating film 30 on the barrier metal 20, and the via hole The second barrier metal 40 formed on the inner wall and the bottom surface of the metal, the tungsten (W) plug 43 embedded in the via hole via the barrier metal 40, and the interlayer insulating film 30 near the pad opening. A titanium nitride (TiN) film 50 directly formed thereon, an n-th layer metal wiring 60 formed on the interlayer insulating film 30 so as to cover the TiN film 50, and the metal wiring 60 TiN film 70 covering the portion other than the bonding pads 61 and has a plasma silicon nitride (PSiN) film 80, a structure including the.

図１において、半導体基板１と、メタル配線１０との間には図示しない絶縁膜が形成されている。また、この半導体装置１００では、最上層であるｎ層目のメタル配線６０と、その下のｎ−１層目のメタル配線１０は、その両方が、例えばＣｕを数パーセント程度含んだアルミ合金（Ａｌ−Ｃｕ）からなるものである。
バリアメタル２０，４０は、チタン（Ｔｉ）膜とＴｉＮ膜とからなる積層構造の膜である。Ｔｉ膜が下層の膜で、ＴｉＮ膜が上層の膜である。また、層間絶縁膜３０は、下層のＮＳＧ（ｎｏｎ ｄｏｐｅ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜３１と、中間のＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）膜３２と、上層のＮＳＧ膜３３とからなる３層構造の膜である。 In FIG. 1, an insulating film (not shown) is formed between the semiconductor substrate 1 and the metal wiring 10. In the semiconductor device 100, the n-th layer metal wiring 60 which is the uppermost layer and the n-1th layer metal wiring 10 thereunder both have an aluminum alloy containing, for example, about several percent of Cu. Al-Cu).
The barrier metals 20 and 40 are films having a laminated structure including a titanium (Ti) film and a TiN film. The Ti film is the lower film, and the TiN film is the upper film. The interlayer insulating film 30 is a film having a three-layer structure including a lower NSG (non-dope silicate glass) film 31, an intermediate SOG (spin on glass) film 32, and an upper NSG film 33.

さらに、ＴｉＮ膜５０は、エレクトロマイグレーション対策の膜である。メタル配線６０がエレクトロマイグレーションにより断線しても、ＴｉＮ膜５０で電気的に接続される。このメタル配線６０のＰＳｉＮ膜８０下から露出した部分がボンディングパッド６１である。ボンディング工程では、このボンディングパッド６１上に外部引き出し用の金ボール等を接合する。次に、この図１に示した半導体装置１００の製造方法について説明する。   Further, the TiN film 50 is a film for preventing electromigration. Even if the metal wiring 60 is disconnected due to electromigration, the TiN film 50 is electrically connected. A portion of the metal wiring 60 exposed from under the PSiN film 80 is a bonding pad 61. In the bonding process, a gold ball or the like for external drawing is bonded onto the bonding pad 61. Next, a method for manufacturing the semiconductor device 100 shown in FIG. 1 will be described.

図２（Ａ）〜図４（Ｃ）は、本発明の第１実施形態に係る半導体装置１００の製造方法を示す工程図である。図２（Ａ）〜図４（Ｃ）において、メタル配線１０下の絶縁膜と、半導体基板については、作図の都合上からその図示を省略する。
まず始めに、図２（Ａ）において、半導体基板上の絶縁膜上にメタル配線１０を形成する。このメタル配線１０の形成は、例えばスパッタリングによって絶縁膜上にアルミ合金（Ａｌ−Ｃｕ）を形成し、その後、フォトリソグラフィとドライエッチング技術とによって、このアルミ合金膜を配線形状にパターニングすることで形成する。次に、このメタル配線上にＴｉ膜２１とＴｉＮ膜２２とを形成して、バリアメタル２０を形成する。Ｔｉ膜２１と、ＴｉＮ膜２２の形成は、例えばそれぞれスパッタリングにより行う。 2A to 4C are process diagrams showing a method for manufacturing the semiconductor device 100 according to the first embodiment of the present invention. 2A to 4C, the illustration of the insulating film under the metal wiring 10 and the semiconductor substrate is omitted for the convenience of drawing.
First, in FIG. 2A, a metal wiring 10 is formed over an insulating film on a semiconductor substrate. The metal wiring 10 is formed by forming an aluminum alloy (Al-Cu) on the insulating film by sputtering, for example, and then patterning the aluminum alloy film into a wiring shape by photolithography and dry etching technology. To do. Next, a Ti film 21 and a TiN film 22 are formed on the metal wiring, and a barrier metal 20 is formed. The Ti film 21 and the TiN film 22 are formed by sputtering, for example.

次に、図２（Ａ）に示すように、このＴｉＮ膜２２上にＮＳＧ膜３１と、ＳＯＧ膜３２と、ＮＳＧ膜３３とを順次形成して、層間絶縁膜３０を形成する。ＮＳＧ膜３１，３３の形成は、例えばＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）により行う。また、ＳＯＧ膜３２の形成は、例えばＳＯＧソースを用いた回転塗布方式により行う。次に、フォトリソグラフィとドライエッチング技術とにより、層間絶縁膜３０にＴｉＮ膜２２の表面に至るビアホールｈを形成する。図２（Ａ）に示すように、このビアホールｈは、パッド開口部となる領域の層間絶縁膜３０に形成する。   Next, as shown in FIG. 2A, an NSG film 31, an SOG film 32, and an NSG film 33 are sequentially formed on the TiN film 22 to form an interlayer insulating film 30. The NSG films 31 and 33 are formed, for example, by CVD (chemical vapor deposition). The SOG film 32 is formed by, for example, a spin coating method using an SOG source. Next, a via hole h reaching the surface of the TiN film 22 is formed in the interlayer insulating film 30 by photolithography and dry etching techniques. As shown in FIG. 2A, the via hole h is formed in the interlayer insulating film 30 in a region to be a pad opening.

次に、図２（Ｂ）に示すように、このビアホールが形成された半導体基板上の全面にＴｉ膜４１とＴｉＮ膜４２とを順次形成して、バリアメタル４０を形成する。Ｔｉ膜４１と、ＴｉＮ膜４２の形成は、例えばそれぞれスパッタリングにより行う。
次に、図２（Ｃ）に示すように、ＴｉＮ膜４２上にタングステン（Ｗ）膜４３´を形成してビアホール内を埋め込む。そして、このＷ膜４３´をエッチバックして、ＴｉＮ膜４２上からＷ膜４３´を取り除く。このようにして、図３（Ａ）に示すように、ビアホール内にＷプラグ４３を形成する。 Next, as shown in FIG. 2B, a Ti film 41 and a TiN film 42 are sequentially formed on the entire surface of the semiconductor substrate in which the via hole is formed, thereby forming a barrier metal 40. The Ti film 41 and the TiN film 42 are formed by sputtering, for example.
Next, as shown in FIG. 2C, a tungsten (W) film 43 'is formed on the TiN film 42 to fill the via hole. Then, the W film 43 ′ is etched back to remove the W film 43 ′ from the TiN film 42. In this way, as shown in FIG. 3A, the W plug 43 is formed in the via hole.

次に、Ｗプラグ４３を形成した後で、ＴｉＮ膜４２と、Ｔｉ膜４１とにＣＭＰ処理を施す。これにより、図３（Ｂ）に示すように、ＮＳＧ膜３３上からＴｉＮ膜と、Ｔｉ膜とを完全に取り除き、ビアホール内だけにＴｉＮ膜４２と、Ｔｉ膜４１とを残すようにする。 また、このＣＭＰ処理によって、ビアホール内に形成されたＷプラグ４３の上側の部分も削られ、その表面はＮＳＧ膜３３の表面と面一の高さとなる。   Next, after forming the W plug 43, the TiN film 42 and the Ti film 41 are subjected to CMP. Thus, as shown in FIG. 3B, the TiN film and the Ti film are completely removed from the NSG film 33, and the TiN film 42 and the Ti film 41 are left only in the via holes. In addition, by this CMP process, the upper portion of the W plug 43 formed in the via hole is also removed, and the surface thereof is flush with the surface of the NSG film 33.

次に、図３（Ｃ）に示すように、ＣＭＰ処理後のＮＳＧ膜３３上にＴｉＮ膜５０を形成する。このＴｉＮ膜５０は、例えばスパッタリングにより形成する。次に、図４（Ａ）に示すように、このＴｉＮ膜５０上に、パッド開口部となる領域とその周辺領域とを覆い、かつそれ以外の領域を露出させるようなレジストパターン５５を形成する。
そして、図２（Ｂ）に示すように、このレジストパターン５５をマスクにしてＴｉＮ膜５０をドライエッチングする。これにより、パッド開口部となる領域とその周辺領域のＮＳＧ膜３３上にＴｉＮ膜５０を残し、それ以外の領域のＮＳＧ膜３３上からはＴｉＮ膜５０を取り除く。その後、このレジストパターン５５にアッシング処理を施して、図４（Ｃ）に示すように、このＴｉＮ膜３３上からレジストパターンを取り除く。 Next, as shown in FIG. 3C, a TiN film 50 is formed on the NSG film 33 after the CMP process. The TiN film 50 is formed by sputtering, for example. Next, as shown in FIG. 4A, a resist pattern 55 is formed on the TiN film 50 so as to cover a region serving as a pad opening and its peripheral region and to expose other regions. .
Then, as shown in FIG. 2B, the TiN film 50 is dry etched using the resist pattern 55 as a mask. As a result, the TiN film 50 is left on the NSG film 33 in the region serving as the pad opening and its peripheral region, and the TiN film 50 is removed from the NSG film 33 in other regions. Thereafter, the resist pattern 55 is subjected to an ashing process, and the resist pattern is removed from the TiN film 33 as shown in FIG.

次に、このＴｉＮ膜３３上にメタル配線６０を形成する。このメタル配線６０の形成は、例えばスパッタリングによってＴｉＮ膜５０を含むＮＳＧ膜３３上にアルミ合金（Ａｌ−Ｃｕ）を形成し、その後、フォトリソグラフィとドライエッチング技術を用いて、このアルミ合金膜を配線形状にパターニングすることによって形成する。さらに、このメタル配線６０上に、ＴｉＮ膜７０と、ＰＳｉＮ膜８０とを順次形成する。   Next, a metal wiring 60 is formed on the TiN film 33. The metal wiring 60 is formed by forming an aluminum alloy (Al—Cu) on the NSG film 33 including the TiN film 50 by sputtering, for example, and then wiring the aluminum alloy film using photolithography and dry etching techniques. It is formed by patterning into a shape. Further, a TiN film 70 and a PSiN film 80 are sequentially formed on the metal wiring 60.

そして、フォトリソグラフィとドライエッチング技術とによって、ＴｉＮ膜５０の真上方向にあるメタル配線６０上から、これらＴｉＮ膜７０とＰＳｉＮ膜８０とを除去して、パッド開口部を画定する。このようにして、図１に示した半導体装置１００を完成させる。メタル配線６０の、ＴｉＮ膜７０及びＰＳｉＮ膜８０下から露出した部分が、ボンディングパッド６１である。   Then, the TiN film 70 and the PSiN film 80 are removed from the metal wiring 60 directly above the TiN film 50 by photolithography and dry etching techniques to define pad openings. In this way, the semiconductor device 100 shown in FIG. 1 is completed. A portion of the metal wiring 60 exposed from under the TiN film 70 and the PSiN film 80 is a bonding pad 61.

このように、本発明の第１実施形態に係る半導体装置１００の製造方法によれば、ボンディングパッド６１の真下方向のＮＳＧ膜３３とＴｉＮ膜５０との間にはＴｉ膜が無く、かつビアホールｈの内壁及びその底面と、Ｗプラグ４３との間にはＴｉ膜４１が存在する構造を作ることができる。
このような構造により、ボンディングパッド６１下のＮＳＧ膜３３とＴｉＮ膜５０との間でＴｉＸＳｉＹからなる脆弱層の発生を防止することができる。従って、ボンディング時に金ボールからボンディングパッド６１に衝撃が加わっても、このボンディングパッド６１のＮＳＧ膜３３上からの剥離を防止することができる。 Thus, according to the manufacturing method of the semiconductor device 100 according to the first embodiment of the present invention, there is no Ti film between the NSG film 33 and the TiN film 50 in the direction directly below the bonding pad 61, and the via hole h. A structure in which the Ti film 41 exists between the inner wall and the bottom surface thereof and the W plug 43 can be formed.
With such a structure, it is possible to prevent the generation of a fragile layer made of Ti X Si Y between the NSG film 33 and the TiN film 50 under the bonding pad 61. Therefore, even when an impact is applied to the bonding pad 61 from the gold ball during bonding, the peeling of the bonding pad 61 from the NSG film 33 can be prevented.

また、ビアホールｈの内壁及び底面と、Ｗプラグ４３との間にはＴｉ膜４１が設けられているので、Ｗプラグ４３をビアホール内に密着させることができ、かつ、Ｗプラグ４３とメタル配線１０との間にオーミック性を持たせることができる。さらに、このＴｉ膜４１上のＴｉＮ膜４２によって、Ｔｉ膜４１とＷプラグ４３との合金反応を抑えることができる。   Further, since the Ti film 41 is provided between the inner wall and bottom surface of the via hole h and the W plug 43, the W plug 43 can be brought into close contact with the via hole, and the W plug 43 and the metal wiring 10 are provided. Ohmic properties can be given between the two. Further, the TiN film 42 on the Ti film 41 can suppress the alloy reaction between the Ti film 41 and the W plug 43.

この第１実施形態では、メタル配線１０が本発明の「導電層」に対応し、層間絶縁膜３０が本発明の「シリコン酸化膜」に対応している。また、ビアホールｈが本発明の「開口部」に対応し、タングステン（Ｗ）が本発明の「導電部材」に対応し、Ｗプラグ４３が本発明の「プラグ電極」に対応している。さらに、ＴｉＮ膜５０が本発明の「（第１の）窒化チタン膜」に対応し、Ｔｉ膜４１が本発明の「チタン膜」に対応している。ＴｉＮ膜４２が本発明の「第２の窒化チタン膜」に対応している。
（２）第２実施形態
図５は本発明の第２実施形態に係る半導体装置２００のパッド開口部付近の構成例を示す断面図である。図５において、図１に示した半導体装置１００と同一の構成であり、かつ同一の機能を有する部分には同一の符号を付し、その詳細説明は省略する。 In the first embodiment, the metal wiring 10 corresponds to the “conductive layer” of the present invention, and the interlayer insulating film 30 corresponds to the “silicon oxide film” of the present invention. Also, the via hole h corresponds to the “opening” of the present invention, tungsten (W) corresponds to the “conductive member” of the present invention, and the W plug 43 corresponds to the “plug electrode” of the present invention. Further, the TiN film 50 corresponds to the “(first) titanium nitride film” of the present invention, and the Ti film 41 corresponds to the “titanium film” of the present invention. The TiN film 42 corresponds to the “second titanium nitride film” of the present invention.
(2) Second Embodiment FIG. 5 is a cross-sectional view showing a configuration example near a pad opening of a semiconductor device 200 according to a second embodiment of the present invention. 5, parts having the same configuration as the semiconductor device 100 shown in FIG. 1 and having the same function are denoted by the same reference numerals, and detailed description thereof is omitted.

図５に示すように、この半導体装置２００では、ビアホールの内壁からＮＳＧ膜３３上にかけて、２層目のバリアメタル１４０が形成されている。このバリアメタル１４０は、下層にＴｉ膜１４１、上層にＴｉＮ膜１４２を有する積層構造の膜である。この半導体装置２００では、ＴｉＮ膜１４２は２つの機能を果たしている。１つ目の機能は、半導体装置１００と同様に、Ｔｉ膜１４１とＷプラグ４３との合金反応を抑える機能である。また、２つ目の機能は、エレクトロマイグレーション対策の機能である。メタル配線６０がエレクトロマイグレーションにより断線しても、ＴｉＮ膜１４２で電気的に接続される。   As shown in FIG. 5, in the semiconductor device 200, a second-layer barrier metal 140 is formed from the inner wall of the via hole to the NSG film 33. This barrier metal 140 is a film having a laminated structure having a Ti film 141 as a lower layer and a TiN film 142 as an upper layer. In the semiconductor device 200, the TiN film 142 performs two functions. The first function is a function of suppressing the alloy reaction between the Ti film 141 and the W plug 43 as in the semiconductor device 100. The second function is a function for preventing electromigration. Even if the metal wiring 60 is disconnected due to electromigration, the TiN film 142 is electrically connected.

また、この半導体装置２００では、ＮＳＧ膜３３とＴｉ膜１４１との間に、ＴｉＮ膜１５０が設けられている。ＮＳＧ膜３３とＴｉ膜１４１とをＴｉＮ膜１５０で隔てることによって、ＴｉＸＳｉＹからなる脆弱層の発生を防止することができる。次に、この半導体装置２００の製造方法について説明する。
図６（Ａ）〜図７（Ｃ）は、本発明の第２実施形態に係る半導体装置２００の製造方法を示す工程図である。図６（Ａ）〜図７（Ｃ）において、メタル配線１０下の絶縁膜と、半導体基板については、作図の都合上からその図示を省略する。 In the semiconductor device 200, the TiN film 150 is provided between the NSG film 33 and the Ti film 141. By separating the NSG film 33 and the Ti film 141 by the TiN film 150, generation of a fragile layer made of Ti X Si Y can be prevented. Next, a method for manufacturing the semiconductor device 200 will be described.
FIG. 6A to FIG. 7C are process diagrams showing a method for manufacturing a semiconductor device 200 according to the second embodiment of the present invention. 6A to 7C, the illustration of the insulating film under the metal wiring 10 and the semiconductor substrate is omitted for the convenience of drawing.

図２（Ａ）において、半導体基板上の絶縁膜上にメタル配線１０を形成する工程と、層間絶縁膜３０とを順次形成する工程は、第１実施形態と同じである。層間絶縁膜３０を形成した後で、この層間絶縁膜３０の上層であるＮＳＧ膜３３上にＴｉＮ膜１５０を形成する。このＴｉＮ膜１５０の形成は、例えばスパッタリングによって行う。
次に、図６（Ｂ）に示すように、このＴｉＮ膜１５０上にビアホールｈを形成する領域を開口し、その他の領域を覆うレジストパターン１５１を形成する。そして、このレジストパターン１５１をマスクに層間絶縁膜３０をドライエッチングする。これにより、図６（Ｃ）に示すように、ＴｉＮ膜１５０と層間絶縁膜３０とにＴｉＮ膜２２の表面に至るビアホールｈを形成する。 In FIG. 2A, the step of forming the metal wiring 10 on the insulating film on the semiconductor substrate and the step of sequentially forming the interlayer insulating film 30 are the same as in the first embodiment. After forming the interlayer insulating film 30, a TiN film 150 is formed on the NSG film 33, which is an upper layer of the interlayer insulating film 30. The TiN film 150 is formed by sputtering, for example.
Next, as shown in FIG. 6B, a region for forming the via hole h is opened on the TiN film 150, and a resist pattern 151 covering the other region is formed. Then, the interlayer insulating film 30 is dry etched using the resist pattern 151 as a mask. As a result, as shown in FIG. 6C, a via hole h reaching the surface of the TiN film 22 is formed in the TiN film 150 and the interlayer insulating film 30.

次に、図７（Ａ）に示すように、このビアホールが形成された半導体基板上の全面にＴｉ膜１４１とＴｉＮ膜１４２とを順次形成して、バリアメタル１４０を形成する。Ｔｉ膜１４１と、ＴｉＮ膜１４２の形成は、例えばそれぞれスパッタリングにより行う。次に、図７（Ｂ）に示すように、ＴｉＮ膜１４２上にタングステン（Ｗ）膜４３´を形成してビアホール内を埋め込む。そして、このＷ膜４３´をエッチバックして、ＴｉＮ膜１４２上からＷ膜４３´を取り除く。このようにして、図７（Ｃ）に示すように、ビアホール内にＷプラグ４３を形成する。   Next, as shown in FIG. 7A, a Ti film 141 and a TiN film 142 are sequentially formed on the entire surface of the semiconductor substrate in which the via hole is formed, and a barrier metal 140 is formed. The Ti film 141 and the TiN film 142 are formed by sputtering, for example. Next, as shown in FIG. 7B, a tungsten (W) film 43 ′ is formed on the TiN film 142 to fill the via hole. Then, the W film 43 ′ is etched back to remove the W film 43 ′ from the TiN film 142. In this way, as shown in FIG. 7C, the W plug 43 is formed in the via hole.

次に、Ｗプラグ４３を形成した後で、ＴｉＮ膜１４２上にメタル配線６０を形成する。さらに、このメタル配線６０上に、ＴｉＮ膜７０と、ＰＳｉＮ膜８０とを順次形成する。そして、フォトリソグラフィとドライエッチング技術とによって、パッド開口部となる領域のメタル配線６０上からＴｉＮ膜７０とＰＳｉＮ膜８０とを除去する。このようにパッド開口部を画定して、図５に示した半導体装置２００を完成させる。メタル配線６０の、ＴｉＮ膜７０及びＰＳｉＮ膜８０下から露出した部分が、ボンディングパッド６１である。   Next, after forming the W plug 43, the metal wiring 60 is formed on the TiN film 142. Further, a TiN film 70 and a PSiN film 80 are sequentially formed on the metal wiring 60. Then, the TiN film 70 and the PSiN film 80 are removed from the metal wiring 60 in the region serving as the pad opening by photolithography and dry etching techniques. Thus, the pad opening is defined, and the semiconductor device 200 shown in FIG. 5 is completed. A portion of the metal wiring 60 exposed from under the TiN film 70 and the PSiN film 80 is a bonding pad 61.

このように、本発明の第２実施形態に係る半導体装置２００の製造方法によれば、ボンディングパッド６１の真下方向のＮＳＧ膜３３とＴｉＮ膜１５０との間にはＴｉ膜が無く、かつビアホールｈの内壁及びその底面と、Ｗプラグ４３との間にはＴｉ膜１４１が存在する構造を作ることができる。
このような構造により、ボンディングパッド６１下のＮＳＧ膜３３とＴｉＮ膜１５０との間でＴｉＸＳｉＹからなる脆弱層の発生を防止することができる。従って、ボンディング時に金ボールからボンディングパッド６１に衝撃が加わっても、このボンディングパッド６１のＮＳＧ膜３３上からの剥離を防止することができる。 Thus, according to the method for manufacturing the semiconductor device 200 according to the second embodiment of the present invention, there is no Ti film between the NSG film 33 and the TiN film 150 in the direction directly below the bonding pad 61, and the via hole h. A structure in which a Ti film 141 exists between the inner wall and the bottom surface of the metal layer and the W plug 43 can be formed.
With such a structure, it is possible to prevent generation of a fragile layer made of Ti X Si Y between the NSG film 33 and the TiN film 150 under the bonding pad 61. Therefore, even when an impact is applied to the bonding pad 61 from the gold ball during bonding, the peeling of the bonding pad 61 from the NSG film 33 can be prevented.

また、第１実施形態で説明した半導体装置１００の製造方法と比べて、ＮＳＧ膜３３上からＴｉ膜を除去する工程がないので、工程数が少なくて済む。
この第２実施形態では、ＴｉＮ膜１５０が本発明の「（第１の）窒化チタン膜」に対応し、Ｔｉ膜４１が本発明の「チタン膜」に対応している。ＴｉＮ膜１４２が本発明の「第２の窒化チタン膜」に対応している。その他の対応関係は、第１実施形態と同じである。 Further, as compared with the method for manufacturing the semiconductor device 100 described in the first embodiment, since there is no step of removing the Ti film from the NSG film 33, the number of steps can be reduced.
In the second embodiment, the TiN film 150 corresponds to the “(first) titanium nitride film” of the present invention, and the Ti film 41 corresponds to the “titanium film” of the present invention. The TiN film 142 corresponds to the “second titanium nitride film” of the present invention. Other correspondences are the same as in the first embodiment.

なお、上記の第１、第２実施形態では、本発明の「開口部」として多層メタル配線間を接続するためのビアホールを例示したが、「開口部」はこれに限られることはない。本発明の「開口部」は、例えば、半導体基板に設けられた導電層（不純物拡散層）とメタル配線との間を接続するためのコンタクトホールでも良い。   In the first and second embodiments described above, the via hole for connecting the multilayer metal wirings is exemplified as the “opening” of the present invention, but the “opening” is not limited to this. The “opening” of the present invention may be, for example, a contact hole for connecting a conductive layer (impurity diffusion layer) provided in a semiconductor substrate and a metal wiring.

第１実施形態に係る半導体装置１００のパッド開口部付近の構成例を示す断面図。FIG. 3 is a cross-sectional view showing a configuration example near the pad opening of the semiconductor device 100 according to the first embodiment. 半導体装置１００の製造方法を示す工程図（その１）。Process drawing which shows the manufacturing method of the semiconductor device 100 (the 1). 半導体装置１００の製造方法を示す工程図（その２）。Process drawing which shows the manufacturing method of the semiconductor device 100 (the 2). 半導体装置１００の製造方法を示す工程図（その３）。Process drawing which shows the manufacturing method of the semiconductor device 100 (the 3). 第２実施形態に係る半導体装置２００のパッド開口部付近の構成例を示す断面図。Sectional drawing which shows the structural example of the pad opening part vicinity of the semiconductor device 200 concerning 2nd Embodiment. 半導体装置２００の製造方法を示す工程図（その１）。Process drawing which shows the manufacturing method of the semiconductor device 200 (the 1). 半導体装置２００の製造方法を示す工程図（その２）。Process drawing which shows the manufacturing method of the semiconductor device 200 (the 2). 従来例に係る半導体装置３００のパッド開口部付近の構成例を示す断面図。Sectional drawing which shows the structural example of the pad opening part vicinity of the semiconductor device 300 which concerns on a prior art example.

符号の説明Explanation of symbols

１ 半導体基板、１０，６０ メタル配線、２０，４０ バリアメタル、２１，４１，１４１ Ｔｉ膜、２２，４２，５０，７０，１５０ ＴｉＮ膜、３０ 層間絶縁膜、３１，３３ ＮＳＧ膜、３２ ＳＯＧ膜、４３ Ｗプラグ、６１ ボンディングパッド、８０ ＰＳｉＮ膜、１００，２００ 半導体装置   DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 10, 60 Metal wiring, 20, 40 Barrier metal, 21, 41, 141 Ti film, 22, 42, 50, 70, 150 TiN film, 30 Interlayer insulation film, 31, 33 NSG film, 32 SOG film , 43 W plug, 61 bonding pad, 80 PSiN film, 100, 200 semiconductor device

Claims (5)

半導体基板と、前記半導体基板に設けられた導電層と、
前記半導体基板上に設けられたシリコン酸化膜と、
前記導電層の上面が底面となるように前記シリコン酸化膜に設けられた開口部と、
前記開口部内に設けられたプラグ電極と、
前記シリコン酸化膜上に設けられた窒化チタン膜と、
前記窒化チタン膜上に設けられたボンディングパッドと、を備え、
前記ボンディングパッド下の前記シリコン酸化膜と前記窒化チタンとの間にはチタン膜が無く、かつ前記開口部の内壁及び前記底面と前記プラグ電極との間にはチタン膜が設けられていることを特徴とする半導体装置。 A semiconductor substrate, a conductive layer provided on the semiconductor substrate,
A silicon oxide film provided on the semiconductor substrate;
An opening provided in the silicon oxide film such that the upper surface of the conductive layer is a bottom surface;
A plug electrode provided in the opening;
A titanium nitride film provided on the silicon oxide film;
A bonding pad provided on the titanium nitride film,
There is no titanium film between the silicon oxide film and the titanium nitride under the bonding pad, and a titanium film is provided between the inner wall of the opening and the bottom surface and the plug electrode. A featured semiconductor device. 半導体基板に導電層を形成する工程と、
前記導電層を覆うように前記半導体基板上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜に前記導電層の上面を底面とする開口部を形成する工程と、
前記開口部が形成された前記半導体基板の上方全面にチタン膜を形成する工程と、
前記チタン膜が形成された前記開口部内に導電部材を埋め込んでプラグ電極を形成する工程と、
前記シリコン酸化膜上から前記チタン膜を除去して、前記チタン膜を前記開口部内だけに残す工程と、
前記チタン膜が除去された前記シリコン酸化膜上と前記プラグ電極上とに窒化チタン膜を直接形成する工程と、
前記窒化チタン膜上にボンディングパッドを形成する工程と、を含むことを特徴とする半導体装置の製造方法。 Forming a conductive layer on a semiconductor substrate;
Forming a silicon oxide film on the semiconductor substrate so as to cover the conductive layer;
Forming an opening in the silicon oxide film with the upper surface of the conductive layer as a bottom surface;
Forming a titanium film on the entire upper surface of the semiconductor substrate in which the opening is formed;
Forming a plug electrode by embedding a conductive member in the opening where the titanium film is formed;
Removing the titanium film from the silicon oxide film, leaving the titanium film only in the opening;
Directly forming a titanium nitride film on the silicon oxide film from which the titanium film has been removed and on the plug electrode;
Forming a bonding pad on the titanium nitride film. A method for manufacturing a semiconductor device, comprising: 前記窒化チタン膜を第１の窒化チタン膜としたとき、前記チタン膜上に第２の窒化チタン膜を形成する工程をさらに含み、
前記チタン膜を前記開口部内だけに残す工程では、
前記シリコン酸化膜上から前記第２の窒化チタン膜と前記チタン膜とを除去して、前記第２の窒化チタン膜と前記チタン膜とを前記開口部内だけに残すことを特徴とする請求項２に記載の半導体装置の製造方法。 When the titanium nitride film is a first titanium nitride film, the method further includes a step of forming a second titanium nitride film on the titanium film,
In the step of leaving the titanium film only in the opening,
3. The second titanium nitride film and the titanium film are removed from the silicon oxide film, leaving the second titanium nitride film and the titanium film only in the opening. The manufacturing method of the semiconductor device as described in any one of. 半導体基板に導電層を形成する工程と、
前記導電層を覆うように前記半導体基板上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に窒化チタン膜を直接形成する工程と、
前記窒化チタン膜と前記シリコン酸化膜とに前記導電層の上面を底面とする開口部を形成する工程と、
前記開口部が形成された前記半導体基板の上方全面にチタン膜を形成する工程と、
前記チタン膜が形成された前記開口部内に導電部材を埋め込んでプラグ電極を形成する工程と、
前記プラグ電極上と前記チタン膜上とにボンディングパッドを形成する工程と、を含むことを特徴とする半導体装置の製造方法。 Forming a conductive layer on a semiconductor substrate;
Forming a silicon oxide film on the semiconductor substrate so as to cover the conductive layer;
Forming a titanium nitride film directly on the silicon oxide film;
Forming an opening with the upper surface of the conductive layer as a bottom surface in the titanium nitride film and the silicon oxide film;
Forming a titanium film on the entire upper surface of the semiconductor substrate in which the opening is formed;
Forming a plug electrode by embedding a conductive member in the opening where the titanium film is formed;
Forming a bonding pad on the plug electrode and on the titanium film. A method of manufacturing a semiconductor device, comprising: 前記窒化チタン膜を第１の窒化チタン膜としたとき、前記チタン膜上に第２の窒化チタン膜を形成する工程をさらに含み、
前記プラグ電極を形成する工程では、
前記第２の窒化チタン膜が形成された前記開口部内に前記導電部材を埋め込んで前記プラグ電極を形成し、
前記ボンディングパッドを形成する工程では、
前記プラグ電極上と前記第２窒化チタン膜上とに前記ボンディングパッドを形成することを特徴とする請求項４に記載の半導体装置の製造方法。 When the titanium nitride film is a first titanium nitride film, the method further includes a step of forming a second titanium nitride film on the titanium film,
In the step of forming the plug electrode,
Forming the plug electrode by embedding the conductive member in the opening in which the second titanium nitride film is formed;
In the step of forming the bonding pad,
The method of manufacturing a semiconductor device according to claim 4, wherein the bonding pad is formed on the plug electrode and the second titanium nitride film.
JP2005013698A 2005-01-21 2005-01-21 Semiconductor device and manufacturing method thereof Withdrawn JP2006203025A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005013698A JP2006203025A (en) 2005-01-21 2005-01-21 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005013698A JP2006203025A (en) 2005-01-21 2005-01-21 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2006203025A true JP2006203025A (en) 2006-08-03

Family

ID=36960730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005013698A Withdrawn JP2006203025A (en) 2005-01-21 2005-01-21 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2006203025A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489582A (en) * 2015-12-29 2016-04-13 苏州晶方半导体科技股份有限公司 Semiconductor chip and forming method thereof
JP2016115837A (en) * 2014-12-16 2016-06-23 シチズンホールディングス株式会社 Semiconductor device and method of manufacturing the same
WO2017113932A1 (en) * 2015-12-29 2017-07-06 苏州晶方半导体科技股份有限公司 Solder pad, semiconductor chip comprising solder pad, and forming method therefor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016115837A (en) * 2014-12-16 2016-06-23 シチズンホールディングス株式会社 Semiconductor device and method of manufacturing the same
CN105489582A (en) * 2015-12-29 2016-04-13 苏州晶方半导体科技股份有限公司 Semiconductor chip and forming method thereof
WO2017113932A1 (en) * 2015-12-29 2017-07-06 苏州晶方半导体科技股份有限公司 Solder pad, semiconductor chip comprising solder pad, and forming method therefor
KR20180056725A (en) * 2015-12-29 2018-05-29 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. Semiconductor chip including solder pad, solder pad and method of forming the same
CN105489582B (en) * 2015-12-29 2018-09-28 苏州晶方半导体科技股份有限公司 Semiconductor chip and forming method thereof
KR102029915B1 (en) * 2015-12-29 2019-10-08 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. Solder pads, semiconductor chips containing solder pads and methods of forming the same

Similar Documents

Publication Publication Date Title
JP4373866B2 (en) Manufacturing method of semiconductor device
JP2974022B1 (en) Bonding pad structure of semiconductor device
JP3540302B2 (en) Semiconductor device and manufacturing method thereof
JP2004064046A (en) Semiconductor device and its manufacturing method
JP5627835B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR100691051B1 (en) Dual damascene bond pad structure for lowering stress and allowing circuitry under pads and a process to form the same
US7646097B2 (en) Bond pads and methods for fabricating the same
JP2007214349A (en) Semiconductor device
JP2008300674A (en) Semiconductor device
JP2008300675A (en) Semiconductor device
JP4001115B2 (en) Semiconductor device and manufacturing method thereof
JP2008091457A (en) Semiconductor device and manufacturing method therefor
JP2006203025A (en) Semiconductor device and manufacturing method thereof
JP2002222811A (en) Semiconductor device and manufacturing method therefor
JP2001257226A (en) Semiconductor integrated circuit device
JP2006147923A (en) Semiconductor device and its manufacturing method
JP2004247522A (en) Semiconductor device and its fabricating process
JP2006041552A (en) Semiconductor device and its manufacturing method
US6888258B2 (en) Semiconductor device including copper interconnect line and bonding pad, and method of manufacturing the same
KR100645213B1 (en) Method for forming bonding pad and semiconductor device including the same
JP2007227970A (en) Semiconductor device, and method of manufacturing same
JP2007027234A (en) Semiconductor device and its manufacturing method
US8278754B2 (en) Metal line in semiconductor device and method for forming the same
JP2008066450A (en) Semiconductor device
JP2006120893A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080401