KR100642623B1 - 내부 접착부가 구비된 금속 리드를 이용한 플립 칩 패키지 - Google Patents

내부 접착부가 구비된 금속 리드를 이용한 플립 칩 패키지 Download PDF

Info

Publication number
KR100642623B1
KR100642623B1 KR1020000081808A KR20000081808A KR100642623B1 KR 100642623 B1 KR100642623 B1 KR 100642623B1 KR 1020000081808 A KR1020000081808 A KR 1020000081808A KR 20000081808 A KR20000081808 A KR 20000081808A KR 100642623 B1 KR100642623 B1 KR 100642623B1
Authority
KR
South Korea
Prior art keywords
metal lead
semiconductor chip
substrate
chip package
flip chip
Prior art date
Application number
KR1020000081808A
Other languages
English (en)
Other versions
KR20020052512A (ko
Inventor
서정우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000081808A priority Critical patent/KR100642623B1/ko
Publication of KR20020052512A publication Critical patent/KR20020052512A/ko
Application granted granted Critical
Publication of KR100642623B1 publication Critical patent/KR100642623B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

본 발명은 반도체 칩 패키지에 관한 것으로, 더욱 구체적으로는 열매개물질 (TIM)과 금속 리드(Metal lid)를 이용한 플립 칩 패키지(Flip chip package)에서 금속 리드와 기판 사이의 거리를 일정하게 조절함으로써 반도체 칩과 금속 리드 사이에 개재되는 열매개물질의 두께를 정확하게 조절할 수 있는 플립 칩 패키지의 구조 개선에 관한 것이며, 이를 위하여 기판과 플립 본딩된 반도체 칩과 반도체 칩 위로 형성된 열매개물질 및 이들을 외부로부터 밀봉하는 금속 리드를 포함하는 플립 칩 패키지의 구조와, 이에 더하여 네 면의 측벽 하면을 따라 형성된 내부 접착부와 내부 접착부의 일 지점에서 측벽의 상부면까지 관통되어 형성된 적어도 하나의 홀이 구비된 금속 리드의 구조를 개시하고, 이러한 구조적 특징을 통하여 금속 리드의 덮개와 기판 사이의 거리가 일정하게 형성될 수 있으며, 결국 반도체 칩과 금속 리드 사이에 개재되어 있는 열매개물질의 두께를 정확하게 조절할 수 있다.
접착부(Sealing area), 금속 리드(Metal lid), 기판(Substrate), 열매개물질 (TIM), 접착제(Sealant)

Description

내부 접착부가 구비된 금속 리드를 이용한 플립 칩 패키지 { Flip chip package using metal lid with inner sealing area }
도 1은 종래의 플립 칩 패키지를 도시한 단면도,
도 2는 도 1의 플립 칩 패키지 제조공정 중 금속 리드를 부착하는 모습을 도시한 공정 단면도,
도 3은 본 발명의 일 실시예에 따른 플립 칩 패키지를 도시한 단면도,
도 4a 내지 도 4e는 도 3의 플립 칩 패키지 제조공정을 순차적으로 도시한 공정도,
도 5a 및 도 5b는 도 3의 금속 리드를 도시한 저면도 및 그 단면도,
도 6은 본 발명의 다른 실시예에 따른 플립 칩 패키지를 도시한 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 110 : 반도체 칩 12, 112 : 범프
20, 120 : 성형수지 30, 130 : 기판
32, 132 : 상면 34, 134 : 하면
40, 140 : 외부접속단자 50, 150 : 열매개물질(TIM)
60, 160 : 금속 리드(Metal lid) 62, 162 : 측벽
64, 164 : 덮개 70, 170 : 접착제(Sealant)
90, 190 : 클립(Clip) 92, 192 : 스프링(Spring)
94, 194 : 캐리어(Carrier) 100, 200 : 플립 칩 패키지
180 : 내부 접착부(Inner sealing area)
182 : 홀(Hole)
본 발명은 반도체 칩 패키지(Semiconductor chip package)에 관한 것이며, 더욱 구체적으로는 열매개물질(TIM ; Thermal Interface Material ; 이하 'TIM'이라 한다)과 금속 리드(Metal lid)를 이용한 플립 칩 패키지(Flip chip package)에서 금속 리드와 기판(Substrate) 사이에 개재되는 접착제(Sealant)의 두께를 일정하게 조절함으로써 반도체 칩과 금속 리드 사이에 개재되는 열매개물질의 두께를 일정하게 조절할 수 있는 플립 칩 패키지의 구조 개선에 관한 것이다.
반도체 칩 패키지 제조기술은 다양한 형태로 발전되어 왔으며, 본 발명에서 설명하고자 하는 플립 칩 패키지는 데이터(Data)의 빠른 입출력이 가능하고 고집적화된 회로를 이용한 연산이 가능하여 각종 컴퓨터(Computer)의 중앙처리장치(CPU ; Central Process Unit) 등으로 사용되고 있다. 특히 중앙처리장치는 높게는 수백 메가헤르쯔(㎒) 단위의 속도로 구현되기 때문에 반도체 칩에서 발생되는 열량이 많으며, 이를 외부로 쉽게 방출하기 위하여 금속 리드와 같은 구조물이 결합되어 사용되는 것이 일반적이다.
도 1은 종래의 플립 칩 패키지(100)를 도시한 단면도이며, 도 2는 도 1의 플립 칩 패키지 제조공정 중 기판(30) 위로 금속 리드(60)를 결합하는 공정을 도시한 공정도이다. 도 1 및 도 2를 참고로 하여 종래의 플립 칩 패키지(100)의 구조를 설명하면 다음과 같다.
종래의 플립 칩 패키지(100)는 크게 구분하여 반도체 칩(10)과, 기판(30)과, 열매개물질(50), 및 금속 리드(60)를 포함하는 구조를 특징으로 한다. 좀 더 상세히 설명한다면, 반도체 칩(10)은 범프 패드들(Bump pad ; 도시되지 않음)이 형성된 활성면(Active surface)을 아래방향으로 하여 기판(30)의 상면(32)에 플립 본딩 (Flip bonding) 되어 실장되어 있으며, 활성면과 기판의 상면(32) 사이에 범프(12 ; Bump)가 개재되어 전기적 연결을 수행한다. 기판의 하면(34)은 다수의 핀(Pin)들과 같은 외부접속단자들(40)이 돌출되어 있으며, 각 외부접속단자(40)는 반도체 칩의 범프 패드와 전기적으로 연결되어 있다.
범프들이 개재된 영역은 성형수지(20)로 봉지되며, 반도체 칩이 실장된 기판의 상면은 금속 리드(60)로 덮여져 외부로부터 밀봉되어 보호될 수 있다. 금속 리드(60)는 기판의 상면(32)의 네 변을 따라 형성된 네 면의 측벽(62)들과 각 측벽의 상부면을 연결하는 덮개(64)로 구성되며, 측벽들의 하부면에 접착제(70)가 개재되어 기판의 상면(32)에 접착된다.
또한, 금속 리드(60)의 덮개(64)와 반도체 칩(10) 사이에는 열매개물질(50 ; TIM)이 개재되며, 반도체 칩(10)에서 발생되는 열이 열매개물질(50)을 통하여 손쉽게 금속 리드로 전달될 수 있다. 금속 리드는 덮개 위로 히트싱크(Heatsink ; 도 시되지 않음)와 같은 열방출 수단을 더 포함할 수 있으며, 반도체 칩에서 발생한 열은 금속 리드를 통하여 패키지 외부로 방출될 수 있다.
이와 같은 구조의 종래의 플립 칩 패키지에 있어서 열방출 효율은 반도체 칩과 금속 리드를 직접 연결하는 열매개물질의 두께에 의해 좌우될 수 있으며, 열매개물질의 두께가 너무 두꺼운 경우에는 열전달 정도가 저하될 수 있는 불리함이 있다.
열매개물질의 두께는 반도체 칩 위로 도포된 후 금속 리드가 누르는 힘에 의해 부분적으로 결정되며, 금속 리드가 누르는 힘은 금속 리드가 기판의 상면에 접착될 때 사용되는 클립(Clip)의 스프링(Spring)의 탄성에 의하여 좌우될 수 있다.
즉, 도 2에 도시된 바와 같이 금속 리드(60)의 부착 공정은 캐리어(94) 위에 기판(30)이 놓여진 후 스프링(92)이 내재된 클립(90)을 이용하여 수행되며, 이때 클립의 스프링의 탄성에 의해 금속 리드(60)의 덮개(64) 부분이 눌려지게 되어, 이에 따라 접착제(70)의 두께가 변경될 수 있고, 또한 열매개물질(50)의 두께에도 영향을 미칠 수 있다. 따라서, 금속 리드의 덮개와 기판 사이의 거리(A)는 스프링의 탄성에 의한 압력에 크게 영향을 받는다.
스프링의 탄성을 너무 강하게 한 경우에는 금속 리드가 필요 이상으로 반도체 칩에 압력을 가하게 됨으로써 플립 본딩된 구조체에 손상을 가할 수 있으며, 또한 너무 약하게 한 경우에는 금속 리드의 덮개와 반도체 칩 또는 금속 리드의 측벽들과 기판의 상면 사이의 두께가 넓어지게 되어 열매개물질의 열전달 정도 및 접착제의 접착력 저하를 가져올 수 있다.
또한, 클립에 의해 금속 리드를 결합하는 공정에서 클립 또는 금속 리드가 균형을 이루지 못하고 힘을 받는 경우에는 금속 리드가 기판 위에 비스듬한 형태로 결합되는 등의 품질불량을 가져올 수 있다.
본 발명의 목적은 금속 리드와 반도체 칩 사이에 개재되는 열매개물질의 두께를 일정하게 조절할 수 있는 구조의 플립 칩 패키지를 제공하는 것이다.
본 발명의 다른 목적은 금속 리드의 덮개와 기판의 상면 사이의 거리를 일정하게 형성할 수 있는 구조의 플립 칩 패키지를 제공하는 것이다.
이러한 목적들을 달성하기 위하여 본 발명은 범프 패드들이 형성된 활성면을 갖는 반도체 칩과; 반도체 칩이 플립 본딩되는 실장영역을 갖는 상면과, 외부접속단자들이 형성된 하면을 포함하는 기판과; 플립 본딩된 영역을 밀봉하는 성형수지와; 실장영역을 중심으로 반도체 칩이 내재되는 공간을 형성하도록 네 면의 측벽과 측벽의 상부면을 연결하여 내재 공간을 덮는 평판 형상의 덮개로 구성되는 금속 리드; 및 금속 리드의 덮개와 반도체 칩 사이에 개재되어 반도체 칩에서 발생하는 열을 금속 리드로 전달하는 열매개물질;을 포함하는 반도체 칩 패키지에 있어서, 금속 리드는 측벽의 하면을 따라 소정의 깊이로 제거된 내부 접착부가 구비되어 있으며, 내부 접착부 내에 접착제가 개재되어 금속 리드가 기판에 접착되는 것을 특징으로 하는 내부 접착부가 구비된 금속 리드를 이용한 플립 칩 패키지를 제공한다.
또한 본 발명에 따른 플립 칩 패키지에 있어서, 금속 리드의 내부 접착부는 네 면의 측벽 하면을 따라 일체로 연결되어 있으며, 내부 접착부의 일 부분에서 측벽의 상부면까지 관통된 적어도 하나의 홀이 더 구비된 것을 특징으로 한다.
이하, 첨부도면을 참고로 하여 본 발명의 바람직한 실시예를 설명한다.
도 3은 본 발명의 일 실시예에 따른 플립 칩 패키지(200)를 도시한 단면도이며, 도 4a 내지 도 4e는 도 3의 플립 칩 패키지 제조공정을 순차적으로 도시한 공정도이고, 도 5a 및 도 5b는 도 3의 금속 리드(160)를 도시한 저면도 및 단면도이다. 도 3 내지 도 5b를 참고로 하여 본 발명에 따른 플립 칩 패키지(200)의 구조 및 그 제조공정을 상세히 설명한다.
본 발명에 따른 플립 칩 패키지(200)는 종래와 마찬가지로 크게 구분하여 반도체 칩(110)과, 기판(130)과, 열매개물질(150), 및 금속 리드(160)를 포함하는 구조를 특징으로 한다. 좀 더 상세히 설명한다면, 반도체 칩(110)은 범프 패드들(도시되지 않음)이 형성된 활성면(Active surface)을 아래방향으로 하여 기판(130)의 상면(132)에 플립 본딩(Flip bonding) 되어 실장되어 있으며, 활성면과 기판의 상면(132) 사이에 범프(112)가 개재되어 전기적 연결을 수행한다. 기판의 하면(134)은 다수의 핀(Pin)들과 같은 외부접속단자들(140)이 돌출되어 있으며, 각 외부접속단자(140)는 반도체 칩의 범프 패드와 전기적으로 연결되어 있다.
범프(112)들이 개재된 영역은 성형수지(120)로 봉지되며, 반도체 칩이 실장된 기판의 상면은 금속 리드(160)로 덮여져 외부로부터 밀봉되어 보호될 수 있다. 금속 리드(160)는 기판의 상면(132)의 네 변을 따라 형성된 네 면의 측벽(162)들과 각 측벽의 상부면을 연결하는 덮개(164)로 구성된다.
또한, 금속 리드(160)의 덮개(164)와 반도체 칩(110) 사이에는 열매개물질 (150)이 개재되며, 반도체 칩(110)에서 발생되는 열이 열매개물질(150)을 통하여 손쉽게 금속 리드로 전달될 수 있다. 금속 리드는 덮개 위로 히트싱크(도시되지 않음)와 같은 열방출 수단을 더 포함할 수 있으며, 반도체 칩에서 발생한 열은 금속 리드를 통하여 패키지 외부로 방출될 수 있다.
이와 같은 구조에 더하여 본 발명의 일 실시예에 따른 플립 칩 패키지에 있어서는 금속 리드의 구조가 도 5a 및 도 5b에 도시된 바와 같이 특정되어 있음을 알 수 있다.
즉, 본 발명의 일 실시예에 따른 금속 리드(160)는 네 측벽(162)들의 하면을 따라 소정의 깊이로 내부 접착부(180 ; Inner sealing area)가 형성되어 있으며, 내부 접착부의 임의의 일 지점에서 측벽(162)의 상부면까지 관통되어 형성된 적어도 하나의 홀(182)이 더 형성된 것을 특징으로 한다.
본 발명의 일 실시예에 따르면 내부 접착부(182)는 측벽(162)의 하면을 따라 네 변을 모두 연결하면서 형성되어 있으며, 그 중 대각선을 이루는 두 모서리 부분에서 측벽의 상부면까지 수직으로 관통된 두 개의 홀(182)이 형성되어 있다. 이와 달리 필요에 따라 더 많은 수의 홀들을 형성하거나 또는 단 하나의 홀만을 형성할 수 있음은 당연하다. 이에 더하여 내부 접착부의 형상 역시 측벽의 네 변을 모두 연결하지 않고 부분적으로 형성할 수 있음은 당연하다. 내부 접착부와 연결된 홀의 역할은 추후에 설명되는 제조공정에서 상세히 설명하기로 한다.
이와 같은 구조를 특징으로 하는 본 발명에 따른 플립 칩 패키지에 있어서는 금속 리드의 측벽 하면이 직접 기판의 상면에 접촉되고 측벽 하면에 형성된 내부 접착부에 접착제가 개재되어 금속 리드와 기판을 접착하기 때문에 금속 리드의 덮개와 기판의 상면 사이의 거리가 일정하게 형성될 수 있다.
도 4a 내지 도 4e를 참고로 하여 본 발명에 따른 플립 칩 패키지의 제조공정을 상세히 설명한다.
먼저, 범프 패드(도시되지 않음)들이 형성된 반도체 칩(110)이 범프(112)들을 이용하여 기판(130)의 상면에 플립 본딩(Flip bonding)되고, 플립 본딩된 반도체 칩의 실장영역은 성형수지로 밀봉된다(도 4a).
기판 위의 반도체 칩은 활성면을 아래로 한 방향으로 실장되어 있으며, 반도체 칩의 노출된 뒷면(Backside surface) 위로 액상(Liquid)의 열매개물질(150)이 도포된다(도 4b).
열매개물질(150)이 도포된 반도체 칩(110) 위로 금속 리드(160)가 덮여지며, 금속 리드의 네 측벽(162)은 기판의 상면(132)에 대응되고, 금속 리드의 덮개(164)는 반도체 칩(110) 위에 도포된 열매개물질(150) 위로 대응되어 놓여진다. 금속 리드가 덮여진 후 스프링(192)이 구비된 클립(190)과 클립(190)이 고정되는 캐리어 (194)를 이용하여 금속 리드(160)를 기판(130) 위에 임시로 고정시킨다(도 4c).
이때, 본 발명의 일 실시예에 따른 금속 리드(160)는 네 측벽(162)의 하면을 따라 소정의 깊이로 내부 접착부(180)가 형성되고, 또한 내부 접착부(180)의 일 지점에서 측벽(162)의 상부면까지 관통하는 적어도 하나의 홀(182)이 형성되어 있음은 앞에서 설명한 바와 같다.
클립(190)에 의하여 금속 리드(160)가 기판(130) 위에 임시로 고정된 상태에서, 금속 리드를 기판 위로 완전히 결합하기 위하여 적어도 하나의 홀(182)을 통하여 액상의 접착제(Sealant)가 내부 접착부(180)로 투입되며, 내부 접착부(180)가 액상의 접착제(170)로 채워진 후 열을 가하여 이를 경화(Cure)시킨다. 이때 반도체 칩(110)과 금속 리드의 덮개(164) 사이에 개재되어 있는 액상의 열매개물질 (150) 또한 경화된다(도 4d).
마지막으로, 클립(190)을 제거하여 플립 칩 패키지를 구성하며(도 4e), 외부접속단자(도 3의 140)들을 기판의 하면에 형성함으로써 플립 칩 패키지를 완성할 수 있다. 이때 금속 리드의 덮개와 기판 사이의 거리(B)는 클립의 스프링 탄성과 관계없이 금속 리드의 측벽의 높이를 기준으로 일정하게 형성됨을 알 수 있다.
본 발명의 일 실시예에서는 측벽의 내부 접착부 내로 접착제를 투입하기 위하여 내부 접착부의 일 지점에서 측벽의 상부면까지 관통된 적어도 하나의 홀이 형성된 경우를 설명하고 있으며, 이와 달리 내부 접착부 내로 접착제를 투입하는 방법을 변경함으로써 홀이 형성되지 않은 경우를 구현할 수도 있다.
도 6은 본 발명의 다른 실시예에 따른 플립 칩 패키지(200')를 도시한 단면도이며, 도 6을 참고로 하여 이를 설명하면 다음과 같다.
도 6의 플립 칩 패키지(200')는 도 3의 플립 칩 패키지(200')와 비교하여 금속 리드(160')에 내부 접착부(180')만이 형성된 것을 특징으로 한다. 즉, 도 3의 구조에서는 내부 접착부(180) 내로 액상의 접착제(170)를 투입하기 위하여 홀(182)이 형성되어 있으나, 이와 달리 도 6의 구조에서는 홀이 형성되지 않고 내부 접착 부만이 형성된 것을 알 수 있다.
이와 같은 플립 칩 패키지(200')의 구조는 기판(130)의 상면(132) 위에 미리 접착제(170)를 도포한 후 금속 리드(160')를 결합시키거나 또는 금속 리드를 뒤집은 상태에서 액상의 접착제를 내부 접착제 내부에 도포한 후 기판의 상면을 아래로 하여 금속 리드를 기판에 결합시킨 후 클립을 이용하여 고정시키는 등의 방법을 사용함으로써 구현될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 플립 칩 패키지의 구조는 금속 리드의 측벽들 하면에 내부 접착부가 구비되어 있으며, 내부 접착부 내에 접착제가 채워진 후 기판과 금속 리드를 결합시키는 것을 특징으로 하며, 이에 따라 금속 리드가 직접 기판에 접촉되기 때문에 금속 리드와 기판의 결합이 규칙적으로 이루어짐을 알 수 있으며, 금속 리드의 덮개와 기판 사이의 거리가 일정하게 형성됨을 알 수 있다. 따라서, 반도체 칩과 금속 리드 사이의 열매개물질의 두께는 금속리드와 기판 사이의 거리에 의해 정확하게 조절될 수 있다.
본 발명에 따른 플립 칩 패키지는 네 면의 측벽 하면을 따라 형성된 내부 접착부와 내부 접착부의 일 지점에서 측벽의 상부면까지 관통되어 형성된 적어도 하나의 홀이 형성된 금속 리드를 포함하는 것을 특징으로 하며, 이와 같은 구조의 금속 리드를 이용함에 따라 금속 리드의 덮개와 기판 사이의 거리가 일정하게 형성될 수 있으며, 결국 반도체 칩과 금속 리드 사이에 개재되어 있는 열매개물질의 두께를 정확하게 조절할 수 있는 이점을 갖는다.

Claims (3)

  1. 범프 패드들이 형성된 활성면을 갖는 반도체 칩;
    상기 반도체 칩이 플립 본딩되는 실장영역을 갖는 상면과, 외부접속단자들이 형성된 하면을 포함하는 기판;
    상기 플립 본딩된 영역을 밀봉하는 성형수지;
    상기 실장영역을 중심으로 상기 반도체 칩이 내재되는 공간을 형성하도록 네 면의 측벽과 상기 측벽의 상부면을 연결하여 상기 내재 공간을 덮는 평판 형상의 덮개로 구성되는 금속 리드; 및
    상기 금속 리드의 덮개와 상기 반도체 칩 사이에 개재되어 상기 반도체 칩에서 발생하는 열을 상기 금속 리드로 전달하는 열매개물질;
    을 포함하는 반도체 칩 패키지에 있어서,
    상기 금속 리드는 상기 측벽의 하면을 따라 소정의 깊이로 제거된 내부 접착부가 구비되어 있으며, 상기 내부 접착부 내에 접착제가 개재되어 상기 금속 리드가 상기 기판에 접착되는 것을 특징으로 하는 내부 접착부가 구비된 금속 리드를 이용한 플립 칩 패키지.
  2. 제 1 항에 있어서, 상기 금속 리드의 내부 접착부는 상기 네 면의 측벽 하면을 따라 일체로 연결되어 있으며, 상기 내부 접착부의 일 부분에서 상기 측벽의 상부면까지 관통된 적어도 하나의 홀이 더 구비된 것을 특징으로 하는 내부 접착부가 구비된 금속 리드를 이용한 플립 칩 패키지.
  3. 제 1 항에 있어서, 상기 열매개물질의 두께는 상기 금속 리드의 덮개와 상기 기판 사이의 거리에 의해 한정되는 것을 특징으로 하는 내부 접착부가 구비된 금속 리드를 이용한 플립 칩 패키지.
KR1020000081808A 2000-12-26 2000-12-26 내부 접착부가 구비된 금속 리드를 이용한 플립 칩 패키지 KR100642623B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000081808A KR100642623B1 (ko) 2000-12-26 2000-12-26 내부 접착부가 구비된 금속 리드를 이용한 플립 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000081808A KR100642623B1 (ko) 2000-12-26 2000-12-26 내부 접착부가 구비된 금속 리드를 이용한 플립 칩 패키지

Publications (2)

Publication Number Publication Date
KR20020052512A KR20020052512A (ko) 2002-07-04
KR100642623B1 true KR100642623B1 (ko) 2006-11-10

Family

ID=27685820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000081808A KR100642623B1 (ko) 2000-12-26 2000-12-26 내부 접착부가 구비된 금속 리드를 이용한 플립 칩 패키지

Country Status (1)

Country Link
KR (1) KR100642623B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990051841A (ko) * 1997-12-20 1999-07-05 김영환 칩 스케일 패키지 및 그 제조방법
KR20000041126A (ko) * 1998-12-21 2000-07-15 김영환 칩 스케일 패키지 모듈 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990051841A (ko) * 1997-12-20 1999-07-05 김영환 칩 스케일 패키지 및 그 제조방법
KR20000041126A (ko) * 1998-12-21 2000-07-15 김영환 칩 스케일 패키지 모듈 및 그 제조방법

Also Published As

Publication number Publication date
KR20020052512A (ko) 2002-07-04

Similar Documents

Publication Publication Date Title
US5214307A (en) Lead frame for semiconductor devices having improved adhesive bond line control
US6081997A (en) System and method for packaging an integrated circuit using encapsulant injection
US6031284A (en) Package body and semiconductor chip package using same
US6324069B1 (en) Chip package with molded underfill
US7196414B2 (en) Semiconductor package with heat sink
US5834835A (en) Semiconductor device having an improved structure for storing a semiconductor chip
TWI242863B (en) Heat dissipating structure and semiconductor package with the heat dissipating structure
KR100442557B1 (ko) 충진층내에 분할된 보이드들을 가진 플립칩형 반도체장치 및 제조방법
US20080009096A1 (en) Package-on-package and method of fabricating the same
CN108780772A (zh) 硅通孔芯片的二次封装方法及其二次封装体
KR100642623B1 (ko) 내부 접착부가 구비된 금속 리드를 이용한 플립 칩 패키지
US20040155331A1 (en) Packaged microelectronic devices and methods for packaging microelectronic devices
US6046506A (en) Semiconductor device with package
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
JP3618393B2 (ja) 高熱伝導性を有するボールグリッドアレイ集積回路パッケージ
US7985629B2 (en) Resin sealing method of semiconductor device
JP3147106B2 (ja) 半導体装置
JP2004146637A (ja) 半導体装置組立用の樹脂接着材
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法
KR100499328B1 (ko) 댐을 이용한 플립칩 패키징 방법
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
JP2004146638A (ja) 半導体装置
JP3816636B2 (ja) Ｂｇａ型半導体装置
KR940006184Y1 (ko) 반도체 파워 모듈
JPH11260963A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091016

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee