KR100641184B1 - 엘시디 구동 칩의 명령 레지스터 구성 방법 - Google Patents
엘시디 구동 칩의 명령 레지스터 구성 방법 Download PDFInfo
- Publication number
- KR100641184B1 KR100641184B1 KR1020050008371A KR20050008371A KR100641184B1 KR 100641184 B1 KR100641184 B1 KR 100641184B1 KR 1020050008371 A KR1020050008371 A KR 1020050008371A KR 20050008371 A KR20050008371 A KR 20050008371A KR 100641184 B1 KR100641184 B1 KR 100641184B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- command
- register
- bits
- interface mode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 이동 통신 단말기의 엘시디 구동 칩(Driver IC)의 레지스터에서 그래픽 램(GRAM) 저장을 명령하는 16비트 레지스터를 효율적으로 구성함으로써, 다양한 버스 폭(Bus Width)을 갖는 인터페이스 모드에서, 그래픽 램에 원하는 영상 데이터를 정확하게 전송할 수 있도록 하는 엘시디 구동 칩의 명령 레지스터 구성 방법에 관한 것으로, 버스 폭이 다른 인터페이스 모드(16비트 모드, 8비트 모드)를 함께 사용하는 이동 통신 단말기의 엘시디 구동 칩(Driver IC)의 레지스터를 구성함에 있어서, 상기 엘시디 구동 칩의 16비트 레지스터 중 상위 8비트의 명령 어드레스만 인식하고 하위 8비트는 돈 캐어(Don't care) 비트로 인식하는 명령에 대하여, 8비트 인터페이스 모드에서 상기 돈 캐어 비트를 데이터로 잘못 인식하지 않도록 하기 위하여, 상기 명령에 대하여 하위 8비트에 버스 폭에 해당하는 비트값을 설정할 수 있도록 레지스터를 구성하여, 그 하위 8비트를 명령 데이터로 사용하도록 이루어짐으로써 달성할 수 있다.
Description
도 1은 종래 16비트 인터페이스 모드의 일반적인 명령 데이터 포맷을 보인 예시도.
도 2는 일반적인 그래픽 램 기록과 비트 마스크 제어 명령 기능 설명을 위한 예시도.
도 3은 종래 16비트 인터페이스 모드에서 그래픽 램 기록 명령에 대한 데이터 포맷을 보인 예시도.
도 4는 종래의 8비트 인터페이스 모드에서 일반적인 명령 및 그래픽 램 기록을 위한 데이터 포맷을 보인 예시도.
도 5는 본 발명에 따라 8비트 또는 16비트 인터페이스 모드에서 버스 폭 설정을 위한 명령 레지스터의 포맷 설명을 위한 예시도.
본 발명은 엘시디 구동 칩의 명령 레지스터 구성 방법에 관한 것으로, 특히 이동 통신 단말기의 엘시디 구동 칩(Driver IC)의 레지스터에서 그래픽 램(GRAM : Graphic RAM) 저장을 명령하는 16비트 레지스터를 효율적으로 구성함으로써, 다양 한 버스 폭(Bus Width)을 갖는 인터페이스 모드에서, 그래픽 램에 원하는 영상 데이터를 정확하게 전송할 수 있도록 하는 엘시디 구동 칩의 명령 레지스터 구성 방법에 관한 것이다.
일반적으로, 종래 이동 통신 단말기의 엘시디 구동 칩 레지스터에서는 그래픽 램(GRAM) 기록을 명령하는 16비트 레지스터에서 버스 폭에 따라 레지스터를 셋팅하는 방법이 다르기 때문에, 그래픽 램에 의도하고자 하는 영상 데이터를 호스트 메모리로부터 정확하게 전송하지 못해 화질이 깨끗하지 못한 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 이동 통신 단말기의 엘시디 구동 칩(Driver IC)의 레지스터에서 그래픽 램(GRAM) 저장을 명령하는 16비트 레지스터를 효율적으로 구성함으로써, 다양한 버스 폭(Bus Width)을 갖는 인터페이스 모드에서, 그래픽 램에 원하는 영상 데이터를 정확하게 전송할 수 있도록 하는 엘시디 구동 칩의 명령 레지스터 구성 방법을 제공함에 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은, 버스 폭(Bus Width)이 다른 인터페이스 모드(16비트 모드, 8비트 모드)를 함께 사용하는 이동 통신 단말기의 엘시디 구동 칩(Driver IC)의 레지스터를 구성함에 있어서, 상기 엘시디 구동 칩의 16비트 레지스터 중 상위 8비트의 명령 어드레스만 인식하고 하위 8비트는 돈 캐어(Don't care) 비트로 인식하는 명령에 대하여, 8비트 인터페이스 모드에서 상기 돈 캐어 비트를 데이터로 잘못 인식하지 않도록 하기 위하여, 상기 명령에 대하여 하 위 8비트에 버스 폭에 해당하는 비트값을 설정할 수 있도록 레지스터를 구성하여, 그 하위 8비트를 명령 데이터로 사용하도록 이루어진 것을 특징으로 한다.
본 발명은 이동 통신 단말기의 엘시디 구동 칩의 레지스터에서, 그래픽 램에 기록(Write)을 명령하는 16비트 레지스터를 다른 제어 명령 레지스터처럼, 상위 8-비트는 명령 어드레스(Command Address)로, 하위 8-비트는 명령 데이터(Command Data)로 명확하게 레지스터를 구성하고, 하위 8-비트의 명령 데이터에 각각의 버스 폭(Bus Width)에 해당하는 비트 값을 설정할 수 있게 함으로써, 그래픽 램(GRAM)에 의도하고자 하는 영상 데이터를 호스트 메모리로부터 정확하게 전송할 수 있도록 하는 기술의 제공을 요지로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
우선, 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
또한, 하기의 설명에서 구체적인 처리흐름과 같은 많은 특정 상세들은 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있으며, 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게는 자명할 것이다.
그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
일반적으로, 종래 이동 통신 단말기의 엘시디 구동 칩의 16비트 인터페이스 모드에서 엘시디 구동을 명령하는 포맷은, 도1에 도시된 바와 같이 상위 8비트는 명령 어드레스로 하위 8비트는 명령 데이터로 구성되어 있다.
예를 들어, 상기 도2의 제어 명령 기능(Control Command Function)을 갖는 엘시디 구동 칩의 경우, 'Bit mask function3' 이라는 기능에서 영상 데이터 중 블루 데이터를 마스킹(masking)하려고 의도한다면, 도1과 같은 포맷으로 상위 8비트에는 0x0Ch, 하위 8비트에는 0x01h로 레지스터를 셋팅 해 주면 된다.
그러나, 그래픽 램(GRAM) 기록 명령 데이터 포맷의 경우, 상위 8비트는 0x0Eh로 레지스터를 셋팅 하지만, 도3에 도시된 바와 같이 하위 8비트는 돈 캐어(don't care) 비트이므로, 어떠한 값으로 셋팅 되더라도 상관이 없다.
다만, 상위 8비트의 어드레스 비트값만 셋팅되면 그래픽 램(GRAM)에 엘시디 데이터를 기록하라는 명령으로 인식한다. 이렇게 그래픽 램 기록 명령 기능이 수행된 후에는, 호스트 메모리로부터 영상 데이터가 그래픽 램(GRAM)으로 전송되어진다.
이에 반하여, 8비트 인터페이스 모드의 일반적인 제어 명령 및 그래픽 램 기록 명령 포맷은 모두, 도4에 도시된 바와 같이 첫 번째 사이클(Cycle)에서는 명령 어드레스를 두 번째 사이클에서는 명령 데이터로 구성되어 있다.
따라서, 8비트 인터페이스 모드도 역시 'Bit mask function 3' 기능에서 영상 데이터 중 블루 데이터를 마스킹 하려고 의도한다면, 도4와 같은 포맷으로 어드 레스 사이클에는 0x0Ch, 데이터 사이클에는 0x01h로 구분하여 레지스터를 세팅해 주어야 한다.
이처럼 16비트 인터페이스 모드와 8비트 인터페이스 모드를 상황에 따라 다르게 구현할 수 있도록 하려면, 엘시디 구동 소스를 각각의 인터페이스 모드에 맞게 코딩 작업을 해주어야 한다.
그런데, 그 과정에서 종래의 엘시디 구동 칩 레지스터 중 그래픽 램(GRAM) 기록을 셋팅하는 과정에서 치명적인 오류를 범할 가능성이 매우 높다.
상기와 같은 엘시디 구동 칩의 16비트 인터페이스 모드에서는 그래픽 램(GRAM) 기록 명령 수행 시, 상위 8비트를 0x0Eh로 레지스터 셋팅하고 하위 8비트는 돈 캐어(don't care)비트이므로 임의의 값으로 세팅하게 된다.
예를 들어, 하위 8비트를 0x00h로 셋팅했다고 하더라도 의미없는 값으로 인식하여 아무런 문제가 없는 것이다.
즉, 그래픽 램(GRAM)에 기록하는 명령은 상위 어드레스 8비트만 필요로 하지만, 16비트 인터페이스 모드에서는 한 클럭 당 16비트를 전송하기 때문에 의미없는 하위 8비트를 같이 보내게 되는 것이다.
하지만, 상기와 같이 16비트로 구성된 그래픽 램 기록 명령(0x0E00h)을, 8비트 인터페이스 모드에 그대로 적용한다면, 상위 8비트인 0x0Eh에 의해 LCD 데이터를 기록하는 명령으로 인식하고, 하위 8비트인 0x00h를 기록하고자 하는 LCD 영상 데이터로 인식하는 오류를 범하게 되는 것이다.
예를 들어, 그래픽 램에 기록할 엘시디 데이터를 0x12, 0x34, 0xf2, 0x94....로 셋팅하고자 할 때, 정상적으로는 0x12와 0x34가 1pixel(65K color 기준)을 이루게 되지만, 상기와 같은 경우(16비트 명령인 '0x0E00h'로 명령을 내린 경우)에서는 0x00 와 0x12를 1 픽셀로 인식하게 되는 것이다.
즉, 16비트 명령의 하위 1바이트를 엘시디 기록 데이터로 잘못 인식함으로써, 1바이트씩 연속적으로 시프트 되는 형태로 1픽셀을 나타내고, 결국은 원하는 엘시디 데이터를 얻을 수 없어 화질에 영향을 미치게 된다.
따라서, 본 발명은 그래픽 램(GRAM) 기록 명령 포맷도 다른 제어 명령 레지스터처럼, 상위 8비트는 명령 어드레스로 하위 8비트는 명령 데이터 명확하게 레지스터를 구성하고, 하위 8비트의 명령 데이터에 각각의 버스 폭(Bus Width)에 해당하는 비트 값을 설정한다.
예를 들어, 도5에 도시된 바와 같이 그래픽 램(GRAM) 기록 명령의 하위 8비트를, 8비트 인터페이스 모드에서는 0x01h로 설정하고, 16비트 인터페이스 모드에서는 0x02h로 설정함으로써, 다른 제어 명령 레지스터처럼 하위 8비트는 명령 데이터로 인식하도록 함으로써, 상기와 같은 오류를 범하지 않고 그래픽 램(GRAM)에 의도하고자 하는 영상 데이터를 호스트 메모리로부터 정확하게 전송할 수 있도록 한다.
다시 말해, 종래 이동 통신 단말기의 엘시디 구동 칩 레지스터에서는, 그래픽 램(GRAM) 기록을 명령하는 16비트 레지스터에서 버스 폭(Bus Width)에 따라, 레지스터를 셋팅하는 방법이 다르기 때문에, 그래픽 램(GRAM)에 원하는 영상 데이터를 정확하게 전송하지 못할 가능성이 많았다.
그러나, 본 발명은 이동 통신 단말기의 엘시디 구동 칩의 레지스터에서, 그래픽 램(GRAM) 기록을 명령하는 16비트 레지스터를 다른 제어 명령 레지스터처럼, 상위 8비트는 명령 어드레스로 하위 8비트는 명령 데이터로 명확하게 레지스터를 구성하고, 하위 8비트의 명령 데이터에 각각의 버스 폭에 해당하는 비트값을 설정할 수 있도록 함으로써, 그래픽 램(GRAM)에 의도하고자 하는 영상 데이터를 호스트 메모리로부터 정확하게 전송할 수 있는 차이점이 있다.
이상에서 설명한 바와 같이 본 발명 엘시디 구동 칩의 명령 레지스터 구성 방법은 이동 통신 단말기의 엘시디 구동 칩(Driver IC)의 레지스터에서 그래픽 램(GRAM) 저장을 명령하는 16비트 레지스터를 효율적으로 구성함으로써, 다양한 버스 폭(Bus Width)을 갖는 인터페이스 모드에서, 그래픽 램에 원하는 영상 데이터를 정확하게 전송할 수 있도록 하는 효과가 있다.
Claims (3)
- 버스 폭(Bus Width)이 다른 인터페이스 모드(16비트 모드, 8비트 모드)를 함께 사용하는 이동 통신 단말기의 엘시디 구동 칩(Driver IC)의 레지스터를 구성함에 있어서,상기 엘시디 구동 칩의 16비트 레지스터 중 상위 8비트의 명령 어드레스만 인식하고, 하위 8비트는 돈 캐어(Don't care) 비트로 인식하는 명령에 대하여, 8비트 인터페이스 모드에서 상기 돈 캐어 비트를 데이터로 잘못 인식하지 않도록 하기 위하여,상기 명령에 대하여 하위 8비트에 버스 폭에 해당하는 비트값을 설정할 수 있도록 레지스터를 구성하여, 그 하위 8비트를 명령 데이터로 사용하도록 이루어진 것을 특징으로 하는 엘시디 구동 칩의 명령 레지스터 구성 방법.
- 제1항에 있어서, 상기 인터페이스 모드에 따라 하위 8비트를 돈 캐어 비트로 인식하는 명령은 그래픽 램(GRAM) 기록 명령인 것을 특징으로 하는 엘시디 구동 칩의 명령 레지스터 구성 방법.
- 제2항에 있어서, 상기 그래픽 램(GRAM) 기록 명령의 하위 8비트를, 8비트 인터페이스 모드에서는 미리 지정된 소정값(0x01h)으로 설정하고, 16비트 인터페이스 모드에서는 미리 지정된 또 다른 소정값(0x02h)으로 설정함으로써, 다른 제어 명령 레지스터처럼 하위 8비트를 명령 데이터로 인식하도록 이루어진 것을 특징으로 하는 엘시디 구동 칩의 명령 레지스터 구성 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050008371A KR100641184B1 (ko) | 2005-01-29 | 2005-01-29 | 엘시디 구동 칩의 명령 레지스터 구성 방법 |
CNB200510125932XA CN100382138C (zh) | 2005-01-29 | 2005-11-29 | Lcd驱动芯片的命令寄存器构成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050008371A KR100641184B1 (ko) | 2005-01-29 | 2005-01-29 | 엘시디 구동 칩의 명령 레지스터 구성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060087330A KR20060087330A (ko) | 2006-08-02 |
KR100641184B1 true KR100641184B1 (ko) | 2006-11-06 |
Family
ID=36844776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050008371A KR100641184B1 (ko) | 2005-01-29 | 2005-01-29 | 엘시디 구동 칩의 명령 레지스터 구성 방법 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100641184B1 (ko) |
CN (1) | CN100382138C (ko) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6552730B1 (en) * | 1984-10-05 | 2003-04-22 | Hitachi, Ltd. | Method and apparatus for bit operational process |
JPH0535442A (ja) * | 1991-07-31 | 1993-02-12 | Toshiba Corp | 画像データ変換回路 |
US5613135A (en) * | 1992-09-17 | 1997-03-18 | Kabushiki Kaisha Toshiba | Portable computer having dedicated register group and peripheral controller bus between system bus and peripheral controller |
KR970004346B1 (ko) * | 1994-01-26 | 1997-03-27 | 삼성전자 주식회사 | 듀얼포트를 가지는 그래픽램 및 그래픽램의 시리얼데이타 액세스방법 |
US5900887A (en) * | 1997-05-05 | 1999-05-04 | Neomagic Corp. | Multiplexed wide interface to SGRAM on a graphics controller for complex-pattern fills without color and mask registers |
JP2001051657A (ja) * | 1999-08-10 | 2001-02-23 | Nec Saitama Ltd | カラー液晶ディスプレイ |
JP2004139431A (ja) * | 2002-10-18 | 2004-05-13 | Seiko Epson Corp | データ転送制御方法、データ転送制御装置及び表示装置 |
-
2005
- 2005-01-29 KR KR1020050008371A patent/KR100641184B1/ko not_active IP Right Cessation
- 2005-11-29 CN CNB200510125932XA patent/CN100382138C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100382138C (zh) | 2008-04-16 |
CN1811889A (zh) | 2006-08-02 |
KR20060087330A (ko) | 2006-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108259797B (zh) | 一种对图像进行字符叠加的方法及装置 | |
JP4437464B2 (ja) | 半導体装置及びデータ処理システム | |
US7827370B2 (en) | Partial permanent write protection of a memory card and partially permanently write protected memory card | |
KR20110069271A (ko) | 촬상 장치 및 칩 간의 메모리 공유 방법 | |
CN103413525A (zh) | Led灯板、led箱体和led显示屏 | |
CN105426143A (zh) | 智能终端显示装置兼容系统及方法 | |
KR100641184B1 (ko) | 엘시디 구동 칩의 명령 레지스터 구성 방법 | |
CN1312632C (zh) | 用于在认可阿尔法通道的环境中使用非阿尔法通道图像数据的系统和方法 | |
KR102367485B1 (ko) | 폴더블 표시장치와 그의 편차 보정방법 | |
US9459819B2 (en) | Method, apparatus and system for associating an intermediate fill with a plurality of objects | |
JP4158935B2 (ja) | メモリカード用入出力装置及びその制御方法 | |
CN112199047A (zh) | 一种存储装置、方法、驱动芯片、显示面板及电子设备 | |
CN111752623B (zh) | 显示配置方法、装置、电子设备及可读存储介质 | |
JPS58187996A (ja) | 表示メモリ回路 | |
US20230083748A1 (en) | Display driver circuit supporting operation in a low power mode of a display device | |
JP2005221853A (ja) | コントローラドライバ,携帯端末,及び表示パネル駆動方法 | |
Toledo et al. | FPGA-based platform for image and video processing embedded systems | |
KR20060087038A (ko) | 마이크로컨트롤러 시스템 및 그 롬 데이터 프로그램 방법 | |
JP2006047643A (ja) | 表示モジュール | |
US8619089B2 (en) | Data transfer circuit and semiconductor integrated circuit equipped with data transfer circuit | |
JP4549377B2 (ja) | メモリ制御装置 | |
JP2635426B2 (ja) | 背景色表示処理装置 | |
EP1067462A1 (en) | A computer peripheral apparatus and a computer readable medium having a program for controlling the computer peripheral apparatus | |
WO2020039810A1 (ja) | プログラミング支援装置、プログラミング支援方法、およびプログラム | |
CN105630442A (zh) | Android路由器中虚拟显示设备的实现方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130924 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140924 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |