KR100640924B1

KR100640924B1 - 레이트 매칭 방법 및 장치

Info

Publication number: KR100640924B1
Application number: KR1020000041820A
Authority: KR
Inventors: 윤영우; 김기준; 이영조; 권순일
Original assignee: 엘지전자 주식회사
Priority date: 2000-07-21
Filing date: 2000-07-21
Publication date: 2006-11-02
Also published as: KR20020008282A

Abstract

본 발명은 차세대 이동 통신에 관한 것으로, I 길이를 가지는 입력 비트열에 대해 소정의 코딩율(Coding Rate)에 따라, 인코딩을 수행하여 L 길이를 가지는 인코딩된 출력 비트열을 제공하는 단계 및 상기 L 길이를 가지는 인코딩된 출력 비트열을 인터리버 사이즈 N 에 정합하도록 레이트 매칭을 수행하는 단계를 포함하고,상기 레이트 매칭을 수행하는 단계는, 인코딩된 출력 비트열의

번째 비트를 상기 인터리버에 제공되는 출력 비트열의 k 번째 비트로 출력하는 것을 특징으로 한다.

레이트 매칭, 비트 반복(repetition)

Description

레이트 매칭 방법 및 장치{Method and Apparauts for Rate Matching}

도 1은 종래 기술에 따른 가변 데이터 레이트 매칭 방법을 나타낸 도면.

도 2는 본 발명에 따른 가변 데이터 레이트 매칭 방법을 나타낸 도면.

도 3a와 도 3b는 본 발명에 따른 가변 데이터 레이트 매칭 방법의 한 예를 나타낸 도면.

본 발명은 차세대 이동 통신에 관한 것으로, 특히 동기 방식인 cdma2000의 물리 계층상에서 가변 데이터 레이트 반복을 지원하기 위한 차세대 이동 통신에서의 가변 데이터 레이트 매칭 방법에 관한 것이다.

범세계적 로밍을 목표로 그 표준화가 진행되고 있는 차세대 이동 통신 시스템에서 특히 미국을 중심으로 하는 동기 방식인 cdma2000에서는 코드 분할 다중 접속 방식(CDMA) 방식을 근간으로 하고 있다.

이러한 cdma2000에서는 서로 다른 전송 채널에 대해 심볼 반복과 펑쳐링(puncturing)을 적용하여 최적 수준의 채널 심볼 레이트로 조정하는 과정을 수행한다.

상기 최적의 심볼 레이트로 조정하기 위해서 일반적으로 가변 데이터 레이트 라는 방식이 존재하는데, 이러한 방식은 cdma2000의 각각의 무선 구조상에서 지원하고 있는 표준 전송율 이외에도 임의의 전송율을 지원할 수 있도록 하는 전송 방법으로써, 물리 계층상에서 3GPP의 음성 코덱중의 하나인 가변형 멀티-레이트(Adaptive Multi-Rate) 코덱을 지원하기 위하여 도입되었다.

즉, 가변형 멀티-레이트(AMR)의 경우 20ms 동안의 프레임 구간동안 현재 cdma2000의 각각의 무선 구조에서 지원하고 있는 표준 전송율과 맞지 않는 데이터 비트들이 내려올 수 있게 된다.

이때, 하나의 예로서 물리 계층상에서의 제로 패딩(Zero Padding)을 통하여 무선 구조에서 지원하는 전송율의 데이터 사이즈를 맞추는 방법이 있다.

또 다른 하나의 예로서 채널 부호화기와, 블록 인터리버 간의 데이터 레이트를 최적화하기 위한 심볼 반복과, 펑쳐링을 수행하는 과정에서의 가변 데이터 레이트 매칭 방식을 예를 들 수 있다.

이와 같은 가변 데이터 레이트 방식은 도 1의 종래 기술에 따른 가변 데이터 레이트 매칭 방식에 근거하여 설명하기로 한다.

일반적으로 채널 부호화기의 출력열의 길이를 L(=nI)이라 하고(S10), 현재의 무선 구조상에서 사용하고 있는 블록 인터리버의 데이터 사이즈를 N이라고 하면, 다음의 식에 의하여 심볼 반복의 횟수 M이 설정된다.(S11)

여기서 LCEIL{ x}RCEIL 는 x보다 크거나 같은 최소 정수값이다.

그러면, 심볼 반복기를 통과한 후의 출력열의 길이는 (L*M)이 된다.

만약, 수신단에 전송하고자 하는 블록 인터리버의 사이즈 N보다 상기 심볼 반복기의 출력열의 길이가 큰 값을 가지게 되는 경우, 이 출력열의 길이를 원하는 인터리버의 길이에 맞추기 위한 펑쳐링이 필요하게 된다.(S12)

따라서, 한 프레임당 필요한 펑쳐링 양 P는 다음 식 2와 같이 구한다.

P=LM-N

그리고, 이러한 펑쳐링을 수행하기 위해서는 우선적으로 펑쳐링 거리 D를 다음과 같이 정의한다.

여기에서

는 x를 넘지 않는 최대 정수값이다.

즉, 전체 (L*M)개의 코드 비트열에 대하여 P 비트의 펑쳐링을 D만큼의 간격으로 행하게 된다.

이때, 펑쳐링이 일어나게 되는 위치는 코드 비트열의 비트 인덱스가 1부터 (L*M)의 값을 가진다고 할 경우, D, 2D, 3D...가 된다.

따라서, 상기 펑쳐링에 의한 비트열의 크기는 인터리버 사이즈 N과 동일한 크기를 갖고 출력된다.(S13)

이와 같이 종래에는 심볼 반복과 펑쳐링의 두 단계를 거쳐 가변 데이터 레이트 방식을 수행하고 있다.

따라서, 상기 심볼 반복 과정을 수행하기 위해서는 심볼 반복기의 출력열의 길이만큼을 버퍼링해야 하는 문제점이 발생한다.

그리고, 상기 펑쳐링의 과정은 원래 데이터만의 비트열들을 M번의 심볼 반복을 통하여 펑쳐링 블록 사이즈 N보다 큰 입력열을 형성하고, 이로부터 펑쳐링을 수행하므로 불필요한 비트열의 과잉 반복을 피하고, 펑쳐링의 블록 사이즈에 적당한 크기의 입력열을 형성하기 위한 변화된 심볼 반복의 기능이 요구된다.

따라서, 본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 심볼 반복과 펑쳐링 과정을 하나의 균일 심볼 반복 단계로 수행하도록 하는 가변 데이터 레이트 매칭 방법을 제공하기 위한 것이다.

삭제

본 발명은 하나의 프레임에 상응하는 비트열에 대해 인코딩을 수행하는 단계 및 상기 인코딩된 비트열이 인터리버 사이즈에 정합하도록, 상기 비트열을 구성하는 각 비트의 위치에 상응하는 반복 팩터를 적용하여 비트 반복을 수행하는 단계를 포함하여 이루어지되, 상기 비트 반복을 수행하는 단계는, (a) 상기 비트열을 구성하는 비트 중, 인덱스가 0 인 비트에 대하여, 제 1 변수의 초기값을 설정하는 단계와, (b) 상기 제 1 변수의 값이 상기 비트열의 길이보다 크거나 같은 조건을 만족하는지 여부를 검사하는 단계와, (c) 상기 검사 결과에 따라, 인덱스에 상응하는 비트에 대해, 제 1 반복 팩터 혹은 제 2 반복 팩터를 선택적으로 적용하여 반복을 수행하고, 상기 제 1 변수의 값을 갱신하는 단계 및 (d) 비트 인덱스를 1 씩 증가시키면서, 상기 비트열을 구성하는 모든 비트들에 대하여 반복 팩터가 산출될 때 까지, 상기 (b) 단계 및 상기 (c) 단계를 반복해서 수행하는 단계를 포함하여 이루어진다.
또한, 상기 비트 반복을 수행하는 단계는, (a) 상기 비트열을 구성하는 비트 중, 인덱스가 0 인 비트에 대하여, 제 1 변수의 초기값을 설정하는 단계와, (b) 제 1 갱신값을 이용하여, 상기 제 1 변수의 값을 갱신하는 단계와, (c) 상기 제 1 변수의 값이 상기 비트열의 길이보다 크거나 같은 조건을 만족하는지 여부를 검사하는 단계와, (d) 상기 검사 결과에 따라, 제 1 반복 팩터 혹은 제 2 반복 팩터를 선택적으로 적용하여 반복을 수행하고, 상기 제 1 반복 팩터를 적용하여 비트 반복을 수행하는 경우에는, 상기 비트열의 길이를 이용하여 제 1 변수의 값을 갱신하는 단계 및 (e) 비트 인덱스를 1 씩 증가시키면서, 상기 비트열을 구성하는 모든 비트들에 대하여 반복 팩터가 산출될 때까지, 상기 (b) 단계 내지 상기 (d) 단계를 반복해서 수행하는 단계를 포함하여 이루어진다.
또한, 상기 비트 반복을 수행하는 단계는, (a) 상기 비트열을 구성하는 비트 중, 인덱스가 0 인 비트에 대하여, 제 1 변수의 초기값을 설정하는 단계와, (b) 상기 제 1 변수의 값이 기준값 보다 작은지 여부를 검사하는 단계와, (c) 상기 검사 결과에 따라, 인덱스에 상응하는 비트에 대해, 제 1 반복 팩터 혹은 제 2 반복 팩터를 선택적으로 적용하여 반복을 수행하고, 상기 제 1 변수의 값을 갱신하는 단계 및 (d) 비트 인덱스를 1 씩 증가시키면서, 상기 비트열을 구성하는 모든 비트들에 대하여 반복 팩터가 산출될 때까지, 상기 (b) 단계 및 상기 (c) 단계를 반복해서 수행하는 단계를 포함하여 이루어진다.
또한, 상기 비트 반복을 수행하는 단계는, (a) 상기 비트열을 구성하는 비트 중, 인덱스가 0 인 비트에 대하여, 제 1 변수의 초기값을 설정하는 단계와, (b) 상기 제 1 변수의 값이 인터리버 사이즈보다 작은 경우, 인덱스에 상응하는 비트와 동일한 비트를 출력하고, 제 1 갱신값을 이용하여, 상기 제 1 변수의 값을 갱신하는 단계와, (c) 상기 갱신된 제 1 변수의 값이 인터리버 사이즈보다 크거나 같을 때까지 상기 (b) 단계를 반복하는 단계와, (d) 상기 인덱스를 1 증가시키고, 제 2 갱신값을 이용하여, 상기 제 1 변수의 값을 갱신하는 단계 및 (e) 상기 인덱스가 상기 인코딩된 비트열의 길이와 동일하게 될 때까지, (b) 내지 (d) 단계를 반복하는 단계를 포함하여 이루어진다.
또한, 본 발명은 I 길이를 가지는 입력 비트열에 대해 소정의 코딩율(Coding Rate)에 따라, 인코딩을 수행하여 L 길이를 가지는 인코딩된 출력 비트열을 제공하는 단계 및 상기 L 길이를 가지는 인코딩된 출력 비트열을 인터리버 사이즈 N 에 정합하도록 레이트 매칭을 수행하는 단계를 포함하고, 상기 레이트 매칭을 수행하는 단계는, 인코딩된 출력 비트열의

번째 비트를 상기 인터리버에 제공되는 출력 비트열의 k 번째 비트로 출력하는 것을 특징으로 한다.
또한, 본 발명은 I 길이를 가지는 입력 비트열에 대해 소정의 코딩율(Coding Rate)에 따라, 인코딩을 수행하여, L 길이를 가지는 인코딩된 출력 비트열을 제공하는 채널 인코딩부와, 상기 L 길이를 가지는 인코딩된 출력 비트열을 인터리버 사이즈 N 에 정합하도록 레이트 매칭을 수행하되, 인코딩된 출력 비트열의

번째 비트를 상기 인터리버에 제공되는 출력 비트열의 k 번째 비트로 출력하는 비트 반복부 및 입력된 비트열에 대해 인코딩을 수행하는 채널 인코딩부를 포함하여 이루어진다.
본 발명은 하나의 프레임에 상응하는 비트열에 대한 인코딩을 수행하는 단계 및 상기 인코딩된 비트열에 대해 비트 반복(repetition)을 수행하되, 비트 반복 수행 전의

번째 비트를 상기 비트 반복 수행 후의 k 번째 비트로 출력하는 단계를 포함하여 이루어진다.
또한, 본 발명은 I 길이를 가지는 입력 비트열에 대해 소정의 코딩율(Coding Rate)에 따라, 인코딩을 수행하여 L 길이를 가지는 인코딩된 출력 비트열을 제공하는 단계 및 상기 L 길이를 가지는 인코딩된 출력 비트열을 인터리버 사이즈 N 에 정합하도록 레이트 매칭을 수행하는 단계를 포함하되, 상기 레이트 매칭을 수행하는 단계는, 인코딩된 출력 비트열의

번째 비트를 상기 인터리버에 제공되는 출력 비트열의 k 번째 비트로 출력한다.
이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.

도 2는 본 발명에 따른 가변 데이터 레이트 매칭 방법을 나타낸 도면이다.

도 2를 참조하면, 심볼 반복을 위한 입력열의 길이(I)는 채널 부호화기의 출력열의 길이 L(=nI)이 된다.(S20)

이때, 심볼 반복에서는 (N-L)개 만큼의 추가적인 반복횟수를 가지도록 하여야 하며, 수신단의 복호기의 성능을 최적화시키기 위해서는 이 추가적인 (N-L)개의 비트들의 반복되는 위치들이 코드 비트열 L개에 대하여 균일하게 배치되어야 한다.(S21)

상기 (N-L)은 L보다 클 수도 있으므로, 채널 부호화기의 출력열의 길이 L에 비하여 사용하고자 하는 인터리버의 깊이 N이 2배 이상이 되는 경우도 있음을 고려해야 한다.

그리고, 상기 (N-L)개의 비트들이 채널 부호화기의 전체 비트열에 대해 균일하게 심볼 반복됨으로써, 종래의 펑쳐링 과정이 생략된 상태에서 인터리빙 과정이 수행된다.(S22)

즉, 본 발명에서는 심볼 반복과 펑쳐링 과정을 두 단계에 걸쳐 수행하던 과정을 한 단계의 균일한 심볼 반복을 통하여 최적의 데이터 레이트 매칭 방법을 구현하고자 한다.

그러므로, 본 발명에서는 먼저 두 개의 반복 팩터 M₁과, M₂를 다음 식과 같이 정의한다.

이때, 전체 L개의 비트열 중에서 M₂번의 비트 반복을 수행해야하는 위치의 비트 개수를 K₁으로 정의하고, 이러한 K₁은 다음 식 6과 같이 N과 L의 모듈로 연산을 통하여 산출된다.

상기 K₁과 유사하게, M₁번의 비트 반복을 수행해야 하는 위치의 비트 개수를 K₂로 정의할 때 K₂는 다음 식 7과 같이 산출된다.

따라서, 심볼 반복기의 출력열의 길이 N은 다음 식 8과 같이 표현된다.

이때, 상기 M₁과 M₂에 의한 심볼 반복이 전체 출력열 L에 대하여 균일하게 배치되도록 하기 위하여, 전체 L개의 비트 위치 가운데에서, M₂번의 반복을 수행해야 하는 위치의 개수 K₁개를 균일하게 선택하도록 한다.

이를 위해서 본 발명에서는 다음과 같은 제1 알고리즘을 이용한다.

이하 채널 부호화기의 출력열의 길이(i)는 "0 ≤i< L"의 인덱스를 갖는다.

제1 알고리즘

for(i=0;i< L;i++){

if(((i+a)*K₁)mod L< K₁) ;비트 반복되는 위치를 찾기 위하여 K₁만큼씩 증가

repeat i_thbit repetition factor M₂;반복 팩터 M₂에 의해 비트 반복 수행

else repeat i_thbit repetition factor M₁;반복 팩터 M₁에 의해 비트 반복 수행

}

즉, 상기 제1 알고리즘에서는 비트 인덱스가 0부터 "L-1"까지 1씩 증가하는 비트 인덱스에 대하여 테스트하고자 하는 비트 수를 K₁만큼씩 증가시키면서 이 값의 (mod L)값을 K₁과 비교하여, K₁보다 작은 경우에는 M₂의 반복 팩터를 가지게 하고, K₁보다 크거나 같은 경우에는 M₁의 반복 팩터를 가지고 K₁만큼 증가된 각각의 해당 위치에서 비트 반복을 수행하도록 한다.

상기 "a"값은 초기의 반복되는 비트 인덱스를 지정해주는 일종의 오프셋의 역할을 하게 된다. 그러므로, 상기 a값은 0보다 크거나 같은 임의의 상수가 될 수 있으며, 이 값의 선택에 따라서 결과적인 출력 반복 패턴은 엔드-어라운드 쉬프팅(End-around shifting)된 형태의 패턴을 가지게 된다.

예를 들어, 채널 출력열의 길이 L이 10이라고 가정하고 원하는 인터리버의 길이 N을 25라고 가정한다.

이 경우 기존의 방법으로 레이트 매칭을 수행하기 위해서는 우선적으로 M을 다음과 같이 "

" 에 의하여 3으로 계산한다.

다음으로 반복 팩터 3을 이용하여 심볼 반복을 수행한 결과는 그 출력열의 길이가(L*M) 30이 된다. 그리고, 이 가운데에서 5비트의 펑쳐링을 통하여 25의 인터리버의 깊이와 맞추는 방법을 사용하게 된다.

따라서, 기존의 구조상에서 펑쳐링이 되지 않는 부분들은 3의 반복 팩터를 가지게 된 것이고 펑쳐링이 된 5개의 부분들은 2의 반복 회수를 가지는 것으로 생 각할 수 있다.

그러나, 본 발명에서는 다음과 같이 한 단계로 레이트 매칭 과정을 수행한다. 그러므로, 먼저 심볼 반복되는 횟수 심볼 팩터 M₁과 M₂는 다음과 같이 계산된다.

즉, M₁은 "

" 에 의하여 2로 계산되고, M₂는 "M₁+1"에 의하여 3으로 계산된다.

다음으로 전체 L(10)의 비트열 가운데에서 M₂의 반복 팩터를 가져야 하는 위치의 개수 K₁은 "25 mod 10"에 의하여 5로 계산된다.

결과적으로, 심볼 반복의 문제는 전체 10개의 비트열 가운데 2의 반복 팩터를 가지는 위치와 3의 반복 횟수를 가지는 5개의 위치를 균일하게 선택하는 문제로 귀결될 수 있다.

따라서, 본 발명에서는 상기 알고리즘을 이용하게 되면 다음의 도 3a와, 도 3b와 같은 반복 패턴을 얻을 수 있게 된다.

도 3a는 상기 임의의 상수 "a"를 0으로 고정한 경우의 출력 반복 패턴을 나타낸 도면이다.

도 3b는 상기 임의의 상수 "a"를 9(=L-1)로 고정한 경우의 출력 반복 패턴을 나타낸 도면이다.

도 3a와, 도 3b에서 빗금 친 부분은 본 발명에 따라 상기 예에서 계산한 바 와 같이 반복 팩터 M₂가 3인 값을 갖는 비트 위치를 나타내고, 그 이외의 빗금이 없는 부분은 본 발명에 따른 반복 팩터 M₁이 2인 값을 갖는 비트 위치를 나타낸다.

도 3a와 도 3b를 통하여 본 발명에 따른 알고리즘은 상기 임의의 상수 "a"를 변화시킴으로써 원하는 비트 패턴의 심볼 반복이 이루어지도록 할 수 있음이 확인된다.

이때, 상기 임의의 상수 "a"의 변화에 따라 상기 출력되는 비트 패턴은 일정한 주기로 처음의 출력 비트 패턴으로 환원된다.

본 발명에서 상기 알고리즘을 이용한 심볼 반복은 다음과 같이 네 가지의 실시예로서도 동일한 비트 패턴을 출력할 수 있다.

즉, 하기 네 가지의 실시예는 상기 알고리즘에서 주어진 임의 상수 "a"를 이용하여 조건 변수 "ACC"를 정의하고, 이 조건 변수 "ACC"의 업데이트되는 값에 따라 각 해당 비트의 반복 팩터는 M₁ 또는 M₂를 갖도록 하며, 이러한 서로 다른 반복 팩터에 의한 심볼 반복은 전체 채널 코딩 출력열의 길이에 대하여 균일하게 이루어지도록 한다.

제1 실시예

i = 0

ACC = {(L - K₁+ a) mod L} + K₁; ACC 변수를 초기화

do while(i < L){

if(ACC ≥L) ; ACC와 입력 비트열 길이 L과의 비교

Repeat i_th bit with repetition factor M₂; 해당 비트를 반복 팩터 M₂만큼 수행

ACC = ACC - L + K₁; ACC 변수에서 K₂(=L-K₁)만큼의 감소분을 이용하여 ACC 변수를 업데이트

else

Repeat i_th bit with repetition factor M₁ ; 해당 비트를 반복 팩터 M₁만큼 수행

ACC = ACC + K₁ ; ACC 변수를 K₁만큼의 증가분을 이용하여 ACC 변수값을 업데이트

}

여기에서 상기 변수 "ACC"는 상기에서와 같이 "{(L - K₁+ a) mod L} + K₁"과 같이 정의하고, 그 값이 입력열의 길이 "L"보다 크거나 같은 경우 상기 반복 팩터 M₂에 의해 해당 비트 인덱스의 비트 반복이 수행되고, 작은 경우에는 반복 팩터 M₁에 의해 해당 비트 인덱스의 비트 반복이 수행된다.

그리고, 이러한 해당 비트 인덱스의 비트 반복이 두 가지 중에 하나의 반복 팩터로 비트 반복이 수행된 이후에, 상기 변수 "ACC"는 반복 팩터 M₂에 대해서는 K₂만큼 감소되고, 반복 팩터 M₁에 대해서는 K₁만큼 증가된 값으로 업데이트되어 다시 비트 반복을 위한 조건 변수로 이용된다.

이러한 비트 반복을 위한 알고리즘의 테스트 수행은 비트 인덱스 i가 0부터 "L-1"까지 증가하는 동안 이루어진다.

제2 실시예

i = 0

ACC = (L - K₁+ a) mod L ; ACC 변수 초기화

do while(i < L){

ACC = ACC + K₁; 비트 반복을 위한 테스트 수행전에 ACC를 K₁만큼 증가

if(ACC ≥L) ; 입력열의 길이 L과 비교 연산 수행

ACC = ACC - L ; ACC를 입력열의 길이 L만큼 감소시킴

else

Repeat i_th bit with repetition factor M₁; 해당 비트를 반복 팩터 M₁만큼 수행

}

여기에서 상기 변수 "ACC"는 "(L - K₁+ a) mod L"과 같이 정의되고, 그 값이 K₁만큼 증가되면서 입력열의 길이 "L"보다 크거나 같은 경우에는 상기 반복 팩터 M₂에 의해 해당 비트 인덱스의 비트 반복이 수행되고, 작은 경우에는 반복 팩터 M₁에 의해 해당 비트 인덱스의 비트 반복이 수행된다.

그리고, 이러한 해당 비트 인덱스의 비트 반복이 두 가지 중에 하나의 반복 팩터로 비트 반복이 수행된 이후에, 상기 변수 "ACC"는 반복 팩터 M₂에 대해서는 입력열의 길이만큼 감소된 값으로 업데이트되어 비트 반복을 위한 조건 변수로 이용된다.

제3 실시예

i = 0

ACC = (L - (a mod L) + K₁- 1) mod L ; ACC값을 초기화

do while(i < L){

if(ACC < K₁) ; ACC값과 제2 반복 팩터를 갖는 비트수와의 비교 연산 수행

ACC = ACC + K₂; ACC 변수에서 K₂(=L-K₁)만큼의 증가분을 이용하여 ACC 변수를 업데이트

else

ACC = ACC - K₁; ACC 변수를 K₁만큼의 감소분을 이용하여 ACC 변수값을 업데이트

}

여기에서 상기 변수 "ACC"는 상기에서와 같이 "(L - (a mod L) + K₁- 1) mod L"과 같이 정의하고, 그 값이 제2 반복 팩터를 갖는 전체 비트수 "K₁"보다 작은 경우에 상기 반복 팩터 M₂에 의해 해당 비트 인덱스의 비트 반복이 수행되고, 크거나 같은 경우에는 반복 팩터 M₁에 의해 해당 비트 인덱스의 비트 반복이 수행된다.

그리고, 이러한 해당 비트 인덱스의 비트 반복이 두 가지 중에 하나의 반복 팩터로 비트 반복이 수행된 이후에, 상기 변수 "ACC"는 반복 팩터 M₂에 대해서는 K₂만큼 증가되고, 반복 팩터 M₁에 대해서는 K₁만큼 감소된 값으로 업데이트되어 다시 비트 반복을 위한 조건 변수로 이용된다.

제4 실시예

IN_SYM = 0 ; 인덱스를 입력 버퍼에 저장

ACC = b = (K₁+ L - 1- a) mod L ; ACC를 초기화

while(IN_SYM < L)

while(ACC < N)

output symbol IN_SYM ; IN_SYM이 L보다 작고, ACC가 N보다 작은 경우에 저장된 입력 비트 인덱스를 출력 비트 인덱스로 출력

ACC = ACC + L ; ACC를 L만큼 증가

end while ; 상기 "ACC < N"에 대한 while 조건 구문을 종료

IN_SYM = IN_SYM + 1 ; IN_SYM을 1만큼 증가

ACC = ACC - N ; ACC를 N만큼 감소

end while ; 상기 "IN_SYM < L"에 대한 while 조건 구문을 종료

상기 제4 실시예에서 심볼 반복되어 출력되는 N개의 비트열에서 0부터 N-l까지 증가하는 출력 비트 인덱스 k에 대하여 k번째의 출력 심볼의 인덱스 값은 "

"번째의 입력 비트의 인덱스 값으로부터 추정 가능하다. 즉, 다음과 같은 제2 알고리즘이 가능하다.

제2 알고리즘

k-thoutput symbol from repetition block is "

"-th input symbol

특히, 상기에서 임의의 상수 "b"는 0부터 "L-1"까지 증가할 수 있는 값이다. 이때 상기 제2 알고리즘의 b의 값을 조정하게 되면, 앞에서 설명한 제1 알고리즘상의 출력 반복 패턴과 정확하게 일치하는 반복 패턴을 가질 수 있다.

이때, 상기 제1 알고리즘과 제2 알고리즘에서 사용하고 있는 a와 b 사이의 관계식은 다음과 같은 식으로 변환 가능하다.

b = (K₁+ L-1-a) mod L

a = (K₁+ L-1-b) mod L

즉, 상기 제1 알고리즘과 상기 제2 알고리즘은 초기의 오프셋 a, b를 교환 이용함으로써, 서로 정확하게 일치하는 반복 패턴을 얻는 것이 가능하다.

이상의 설명에서와 같이 본 발명은 현재의 차세대 이동통신(3GPP2)의 가변 데이터 레이트를 지원하기 위해서 일정한 횟수의 심볼 반복후에, 펑쳐링을 가하는 2단계의 레이트 매칭을 가했던 것을 1단계의 균일 반복 과정을 통하여 수행할 수 있게 된다.

또한, 본 발명은 종래의 차세대 이동통신(3GPP2)에서 가변 데이터 레이트 매칭 과정에 비하여 보다 간편하게 균일한 반복 패턴을 얻는 것이 가능하다.

또한, 본 발명은 상기 기술된 알고리즘들을 통하여 동일한 심볼 반복 패턴을 가지도록 만들 수 있는 효과가 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.

Claims

하나의 프레임에 상응하는 비트열에 대해 인코딩을 수행하는 단계; 및

상기 인코딩된 비트열이 인터리버 사이즈에 정합하도록, 상기 비트열을 구성하는 각 비트의 위치에 상응하는 반복 팩터를 적용하여 비트 반복을 수행하는 단계를 포함하여 이루어지되,

상기 비트 반복을 수행하는 단계는,

(a) 상기 비트열을 구성하는 비트 중, 인덱스가 0 인 비트에 대하여, 제 1 변수의 초기값을 설정하는 단계;

(b) 상기 제 1 변수의 값이 상기 비트열의 길이보다 크거나 같은 조건을 만족하는지 여부를 검사하는 단계;

(c) 상기 검사 결과에 따라, 인덱스에 상응하는 비트에 대해, 제 1 반복 팩터 혹은 제 2 반복 팩터를 선택적으로 적용하여 반복을 수행하고, 상기 제 1 변수의 값을 갱신하는 단계; 및

(d) 비트 인덱스를 1 씩 증가시키면서, 상기 비트열을 구성하는 모든 비트들에 대하여 반복 팩터가 산출될 때 까지, 상기 (b) 단계 및 상기 (c) 단계를 반복해서 수행하는 단계

를 포함하여 이루어지는 레이트 매칭 방법.
제 1 항에 있어서,

상기 제 1 변수의 초기값은,
인 것을 특징으로 하는 레이트 매칭 방법(상기 a 는 정수, 상기 k₍₊₎ 는 N mod L, 상기 N 은 인터리버 사이즈, 상기 L 은 인코딩된 비트열의 길이).
제 2 항에 있어서,

상기 (c) 단계는,

상기 조건을 만족하는 경우, 인덱스에 상응하는 비트에 대해서는, 상기 제 1 반복 팩터를 적용하여 비트 반복을 수행하고, 상기 제 1 변수의 값에서 제 2 갱신값을 뺀 값으로 상기 제 1 변수의 값을 갱신하고,

상기 조건을 만족하지 않는 경우, 인덱스에 상응하는 비트에 대해서는, 상기 제 2 반복 팩터를 적용하여 비트 반복을 수행하고, 상기 제 1 변수의 값에서 제 1 갱신값을 더한 값으로 상기 제 1 변수의 값을 갱신하는 것을 특징으로 하는 레이트 매칭 방법.
제 3 항에 있어서,

상기 제 1 반복 팩터는, 제 2 반복 팩터 + 1 이고, 상기 제 2 반복 팩터는
이며, 상기 제 1 갱신값은 N mod L 이고, 상기 제 2 갱신값은 L- 상기 제 1 갱신값 인 것을 특징으로 하는 레이트 매칭 방법.
제 1 항에 있어서,

상기 비트열은 가변 데이터 레이트를 가지는 것을 특징으로 하는 레이트 매칭 방법.
제 1 항에 있어서,

상기 비트 반복된 비트열에 대하여, 채널 인터리빙을 수행하는 단계를 더 포함하여 이루어지는 레이트 매칭 방법.
하나의 프레임에 상응하는 비트열에 대해 인코딩을 수행하는 단계; 및

상기 인코딩된 비트열이 인터리버 사이즈에 정합하도록, 상기 비트열을 구성하는 각 비트의 위치에 상응하는 반복 팩터를 적용하여 비트 반복을 수행하는 단계를 포함하여 이루어지되,

상기 비트 반복을 수행하는 단계는,

(a) 상기 비트열을 구성하는 비트 중, 인덱스가 0 인 비트에 대하여, 제 1 변수의 초기값을 설정하는 단계;

(b) 제 1 갱신값을 이용하여, 상기 제 1 변수의 값을 갱신하는 단계;

(c) 상기 제 1 변수의 값이 상기 비트열의 길이보다 크거나 같은 조건을 만족하는지 여부를 검사하는 단계;

(d) 상기 검사 결과에 따라, 제 1 반복 팩터 혹은 제 2 반복 팩터를 선택적으로 적용하여 반복을 수행하고, 상기 제 1 반복 팩터를 적용하여 비트 반복을 수행하는 경우에는, 상기 비트열의 길이를 이용하여 제 1 변수의 값을 갱신하는 단계; 및

(e) 비트 인덱스를 1 씩 증가시키면서, 상기 비트열을 구성하는 모든 비트들에 대하여 반복 팩터가 산출될 때까지, 상기 (b) 단계 내지 상기 (d) 단계를 반복해서 수행하는 단계

를 포함하여 이루어지는 레이트 매칭 방법.
제 7 항에 있어서,

상기 제 1 변수의 초기값은,
인 것을 특징으로 하는 레이트 매칭 방법(상기 a 는 정수, 상기 k₍₊₎ 는 N mod L, 상기 N 은 인터리버 사이즈, 상기 L 은 인코딩된 비트열의 길이).
제 8 항에 있어서,

상기 a 는 L-1 인 것을 특징으로 하는 레이트 매칭 방법.
제 9 항에 있어서,

상기 (d) 단계는,

상기 조건을 만족하는 경우, 인덱스에 상응하는 비트에 대해서는, 상기 제 1 반복 팩터를 적용하여 비트 반복을 수행하고, 상기 제 1 변수의 값 + 상기 비트열의 길이로 상기 제 1 변수의 값을 갱신하고,

상기 조건을 만족하지 않는 경우, 인덱스에 상응하는 비트에 대해서는, 상기 제 2 반복 팩터를 적용하여 비트 반복을 수행하는 것을 특징으로 하는 레이트 매칭 방법.
제 10 항에 있어서,

상기 (b) 단계는, 상기 제 1 변수의 값 + 상기 제 1 갱신값으로 상기 제 1 변수의 값을 갱신하는 것을 특징으로 하는 레이트 매칭 방법.
제 11 항에 있어서,

상기 제 1 반복 팩터는, 제 2 반복 팩터 + 1 이고, 상기 제 2 반복 팩터는
이고, 상기 제 1 갱신값은 N mod L 인 것을 특징으로 하는 레이트 매칭 방법.
제 7 항에 있어서,

상기 비트열은 가변 데이터 레이트를 가지는 것을 특징으로 하는 레이트 매칭 방법.
제 7 항에 있어서,

상기 비트 반복된 비트열에 대하여, 채널 인터리빙을 수행하는 단계를 더 포함하여 이루어지는 레이트 매칭 방법.
하나의 프레임에 상응하는 비트열에 대해 인코딩을 수행하는 단계; 및

상기 인코딩된 비트열이 인터리버 사이즈(N)에 정합하도록, 상기 비트열을 구성하는 각 비트의 위치에 상응하는 반복 팩터를 적용하여 비트 반복을 수행하는 단계를 포함하여 이루어지되,

상기 비트 반복을 수행하는 단계는,

(a) 상기 비트열을 구성하는 비트 중, 인덱스가 0 인 비트에 대하여, 제 1 변수의 초기값을 설정하는 단계;

(b) 상기 제 1 변수의 값이 기준값 보다 작은지 여부를 검사하는 단계;

(c) 상기 검사 결과에 따라, 인덱스에 상응하는 비트에 대해, 제 1 반복 팩터 혹은 제 2 반복 팩터를 선택적으로 적용하여 반복을 수행하고, 상기 제 1 변수의 값을 갱신하는 단계; 및

(d) 비트 인덱스를 1 씩 증가시키면서, 상기 비트열을 구성하는 모든 비트들에 대하여 반복 팩터가 산출될 때까지, 상기 (b) 단계 및 상기 (c) 단계를 반복해서 수행하는 단계

를 포함하여 이루어지는 레이트 매칭 방법.
제 15 항에 있어서,

상기 제 1 변수의 초기값은,
인 것을 특징으로 하는 레이트 매칭 방법(상기 a 는 정수, 상기 k₍₊₎ 는 N mod L, 상기 N 은 인터리버 사이즈, 상기 L 은 인코딩된 비트열의 길이).
제 16 항에 있어서,

상기 (c) 단계는,

상기 조건을 만족하는 경우, 인덱스에 상응하는 비트에 대해서는, 상기 제 1 반복 팩터를 적용하여 비트 반복을 수행하고, 상기 제 1 변수의 값에서 제 2 갱신값을 더한 값으로 상기 제 1 변수의 값을 갱신하고,

상기 조건을 만족하지 않는 경우, 인덱스에 상응하는 비트에 대해서는, 상기 제 2 반복 팩터를 적용하여 비트 반복을 수행하고, 상기 제 1 변수의 값에서 제 1 갱신값을 뺀 값으로 상기 제 1 변수의 값을 갱신하는 것을 특징으로 하는 레이트 매칭 방법.
제 17 항에 있어서,

상기 제 1 반복 팩터는, 제 2 반복 팩터 + 1 이고, 상기 제 2 반복 팩터는
이며, 상기 제 1 갱신값은 N mod L 이고, 상기 제 2 갱신값은 L - 상기 제 1 갱신값인 것을 특징으로 하는 레이트 매칭 방법.
제 15 항에 있어서,

상기 비트열은 가변 데이터 레이트를 가지는 것을 특징으로 하는 레이트 매칭 방법.
제 15 항에 있어서,

상기 비트 반복된 비트열에 대하여, 채널 인터리빙을 수행하는 단계를 더 포함하여 이루어지는 레이트 매칭 방법.
하나의 프레임에 상응하는 비트열에 대해 인코딩을 수행하는 단계; 및

상기 인코딩된 비트열이 인터리버 사이즈에 정합하도록, 상기 비트열을 구성하는 각 비트의 위치에 상응하는 반복 팩터를 적용하여 비트 반복을 수행하는 단계를 포함하여 이루어지되,

상기 비트 반복을 수행하는 단계는,

(a) 상기 비트열을 구성하는 비트 중, 인덱스가 0 인 비트에 대하여, 제 1 변수의 초기값을 설정하는 단계

(b) 상기 제 1 변수의 값이 인터리버 사이즈보다 작은 경우, 인덱스에 상응하는 비트와 동일한 비트를 출력하고, 제 1 갱신값을 이용하여, 상기 제 1 변수의 값을 갱신하는 단계;

(c) 상기 갱신된 제 1 변수의 값이 인터리버 사이즈보다 크거나 같을 때까지 상기 (b) 단계를 반복하는 단계;

(d) 상기 인덱스를 1 증가시키고, 제 2 갱신값을 이용하여, 상기 제 1 변수의 값을 갱신하는 단계; 및

(e) 상기 인덱스가 상기 인코딩된 비트열의 길이와 동일하게 될 때까지, (b) 내지 (d) 단계를 반복하는 단계

를 포함하여 이루어지는 레이트 매칭 방법.
제 21 항에 있어서,

상기 제 1 변수의 초기값은 0 으로 설정되는 것을 특징으로 하는 레이트 매칭 방법.
제 22 항에 있어서,

상기 제 1 갱신값을 이용하여, 상기 제 1 변수의 값을 갱신하는 단계는, 상기 제 1 변수의 값에 제 1 갱신값을 더하여 갱신하고, 상기 제 2 갱신값을 이용하여, 상기 제 1 변수의 값을 갱신하는 단계는, 상기 제 1 변수의 값에 제 2 갱신값을 뺀 값으로 갱신하는 것을 특징으로 하는 레이트 매칭 방법.
제 23 항에 있어서,

상기 제 1 갱신값은 상기 인코딩된 비트열의 길이이고, 상기 제 2 갱신값은 인터리버의 사이즈인 것을 특징으로 하는 레이트 매칭 방법.
제 21 항에 있어서,

상기 비트열은 가변 데이터 레이트를 가지는 것을 특징으로 하는 레이트 매칭 방법.
제 21 항에 있어서,

상기 비트 반복된 비트열에 대하여, 채널 인터리빙을 수행하는 단계를 더 포함하여 이루어지는 레이트 매칭 방법.
I 길이를 가지는 입력 비트열에 대해 소정의 코딩율(Coding Rate)에 따라, 인코딩을 수행하여 L 길이를 가지는 인코딩된 출력 비트열을 제공하는 단계; 및

상기 L 길이를 가지는 인코딩된 출력 비트열을 인터리버 사이즈 N 에 정합하도록 레이트 매칭을 수행하는 단계를 포함하고,

상기 레이트 매칭을 수행하는 단계는, 인코딩된 출력 비트열의
번째 비트를 상기 인터리버에 제공되는 출력 비트열의 k 번째 비트로 출력하는 것을 특징으로 하는 레이트 매칭 방법(단,
).
제 27 항에 있어서,

상기 비트열의 길이는, 가변 데이터 레이트에 따라 결정되는 것을 특징으로 하는 레이트 매칭 방법.
제 27 항에 있어서,

상기 인터리버 사이즈 N 은 상기 인코딩된 출력 비트열의 길이 L 보다 큰 것을 특징으로 하는 레이트 매칭 방법.
제 27 항에 있어서,

상기 레이트 매칭은, N-L 만큼의 비트 수가 증가하도록 반복을 수행하는 것을 특징으로 하는 레이트 매칭 방법.
I 길이를 가지는 입력 비트열에 대해 소정의 코딩율(Coding Rate)에 따라, 인코딩을 수행하여, L 길이를 가지는 인코딩된 출력 비트열을 제공하는 채널 인코딩부;

상기 L 길이를 가지는 인코딩된 출력 비트열을 인터리버 사이즈 N 에 정합하도록 레이트 매칭을 수행하되, 인코딩된 출력 비트열의
번째 비트를 상기 인터리버에 제공되는 출력 비트열의 k 번째 비트로 출력하는 비트 반복부; 및

입력된 비트열에 대해 인코딩을 수행하는 채널 인코딩부

를 포함하여 이루어지는 레이트 매칭 장치(단,
).
제 31 항에 있어서,

상기 인터리버부의 사이즈는 특정 표준 전송율에 상응하고, 상기 비트열의 길이는, 상기 인터리버 사이즈와 다른 것을 특징으로 하는 레이트 매칭 장치.
하나의 프레임에 상응하는 비트열에 대한 인코딩을 수행하는 단계; 및

상기 인코딩된 비트열에 대해 비트 반복(repetition)을 수행하되, 비트 반복 수행 전의
번째 비트를 상기 비트 반복 수행 후의 k 번째 비트로 출력하는 단계

를 포함하여 이루어지는 레이트 매칭(Rate Matching) 방법(상기 L 은 인코딩 결과 출력된 비트열의 길이, 상기 N 은 인터리버 사이즈, 상기 b 는 0 보다 크거나 같은 정수,
)
제 33 항에 있어서,

상기 비트 반복된 비트열의 길이는, 상기 인터리버 사이즈에 일치하는 것을 특징으로 하는 레이트 매칭 방법.
제 33 항에 있어서,

상기 b 는 0 인 것을 특징으로 하는 레이트 매칭 방법.
제 33 항에 있어서,

인 것을 특징으로 하는 레이트 매칭 방법.
제 33 항에 있어서,

상기 비트열의 길이는, 가변 데이터 레이트에 따라 결정되는 것을 특징으로 하는 레이트 매칭 방법.