KR100640562B1 - 램버스 디램에서 디지털 위상 검출기 - Google Patents

램버스 디램에서 디지털 위상 검출기 Download PDF

Info

Publication number
KR100640562B1
KR100640562B1 KR1019990049722A KR19990049722A KR100640562B1 KR 100640562 B1 KR100640562 B1 KR 100640562B1 KR 1019990049722 A KR1019990049722 A KR 1019990049722A KR 19990049722 A KR19990049722 A KR 19990049722A KR 100640562 B1 KR100640562 B1 KR 100640562B1
Authority
KR
South Korea
Prior art keywords
signal
response
counting
counter
input signals
Prior art date
Application number
KR1019990049722A
Other languages
English (en)
Other versions
KR20010046107A (ko
Inventor
강미선
송기환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990049722A priority Critical patent/KR100640562B1/ko
Publication of KR20010046107A publication Critical patent/KR20010046107A/ko
Application granted granted Critical
Publication of KR100640562B1 publication Critical patent/KR100640562B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/001—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which a pulse counter is used followed by a conversion into an analog signal
    • H03D13/002—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which a pulse counter is used followed by a conversion into an analog signal the counter being an up-down counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

램버스 디램에서 디지털 위상 검출기가 공개된다. 제1 및 제2입력 신호를 입력하고, 입력된 제1 및 제2입력 신호의 위상차를 디지털 적으로 검출하는 램버스 디램에서 본 발명에 따른 디지털 위상 검출기는 주 클럭신호에 응답하여 제1 및 제2입력 신호의 위상차를 비교하고, 비교 결과에 상응하여 업신호 및 다운신호를 발생하는 위상 비교기 및 주 클럭신호에 응답하여 업신호 및 다운신호를 각각 카운트하고, 각 카운트된 결과를 비교한 비교신호를 제1 및 제2입력 신호의 위상차 검출 결과로서 출력하는 업/다운 신호 카운터를 구비하는 것을 특징으로 하고, 업/다운 신호 카운터를 이용하여 업신호 및 다운신호를 카운팅하고, 카운팅된 결과를 비교하므로 정확한 비교신호를 발생할 수 있다. 또한, 아날로그 신호로 변환되는 과정 없이 디지털적으로 신호처리가 이루어지므로, 오프셋 발생을 줄일 수 있으며, 종래와 같이 적분회로를 사용하지 않으므로, 디지털 위상 검출회로가 보다 간단히 구현될 수 있으며 동작 방법이 간단해질 수 있는 효과가 있다.

Description

램버스 디램에서 디지털 위상 검출기{Digital phase detector in RAMBUS DRAM}
도 1a는 다수개의 램버스 디램들이 시스템에 적용되는 것을 개략적으로 나타내는 도면이다.
도 1b는 도 1a를 좀 더 상세히 도시한 도면이다.
도 2는 램버스 디램에 이용되는 종래의 디지털 위상 검출기를 나타내는 개략적인 블록도이다.
도 3은 본 발명에 따른 램버스 디램에서 디지털 위상 검출기를 나타내는 블록도이다.
도 4는 도 3에 도시된 업/다운 신호 카운터(122)를 나타내는 회로도이다.
본 발명은 램버스 디램에 관한 것으로, 특히, 램버스 디램에서 디지털 위상 검출기에 관한 것이다.
도 1a는 다수개의 램버스 디램들이 시스템에 적용되는 것을 개략적으로 나타내는 도면이다. 도 1a를 참조하면, 하나의 주 제어부(100)에 의해 3개의 램버스 디 램들(102~106)이 운용되는 것을 보인다.
도 1b는 도 1a를 좀 더 상세히 도시한 도면으로, 주 제어부(100), 제1 내지 제3램버스 디램(102~106) 및 발진기(108)를 나타낸다.
도 1a 를 참조하면, 램버스 디램을 적용한 시스템은 발진기(108)에서 발생되는 CFM(clock from master) 클럭신호와 CTM(clock to master) 클럭신호에 동기되어 동작된다. 좀 더 상세히, 제1 내지 제3램버스 디램(102~106)의 코아는 CFM 클럭신호에 동기되어 동작한다. 또한, 제1 내지 제3램버스 디램(102~106)은 CFM 클럭신호에 동기되어 외부로부터 데이터를 받아들인다. 반면, 제1 내지 제3램버스 디램(102~106)이 외부로 데이터를 출력할 때는 CTM 클럭신호에 응답하여 데이터를 출력한다. 즉, 램버스 디램들(102~106)이 데이터를 출력할 경우, 제1 내지 제3램버스 디램(102~106)의 코아로부터 CFM 클럭신호에 동기되어 데이터를 읽어들이고, 읽어들인 데이터는 CTM 클럭신호에 동기되어 외부의 파이프 라인(pipeline)으로 출력된다. 이처럼, 램버스 디램들(102~106)이 데이터를 출력할 경우, 램버스 디램의 코아에서 데이터를 읽어들이고, 읽어들인 데이터를 외부의 파이프 라인으로 출력하는 과정에서, CFM 클럭신호와 CTM 클럭신호 간에 위상차가 발생할 수 있다. 이처럼, CFM 클럭신호와 CTM 클럭신호간의 위상차로 인해, 파이프 라이닝 실패(pipelining fail)가 발생될 수 있다.
따라서, 램버스 디램은 CFM 클럭신호와 CTM 클럭신호의 위상차를 미리 검출하고, 검출된 결과에 따라 램버스 디램이 외부로 데이터를 출력하는 시점을 조절함하여, 파이프 라이닝 실패를 방지한다. 이처럼, 램버스 디램에서는 CTM 클럭신호와 CFM 클럭신호의 위상차를 정확히 검출하는 것이 매우 중요하며, CTM 클럭신호와 CFM 클럭신호의 위상차를 정확히 검출하기 위해 디지털 위상 검출기를 이용한다.
도 2는 램버스 디램에 이용되는 종래의 디지털 위상 검출기를 나타내는 개략적인 블록도이다. 종래의 디지털 위상 검출기는 위상 비교기(10), 적분기(20) 및 래치(30)를 포함하여 구성된다.
도 2를 참조하여, 위상 비교기(10)는 제1입력 신호(CFM)와 제2입력 신호(CTM)를 받아들이고, 주 클럭신호(MCLK)에 응답하여 제1입력 신호(CFM)와 제2입력 신호(CTM)의 위상을 비교한다. 또한, 위상 비교기(10)는 제1입력 신호(CFM)와 제2입력 신호(CTM)의 위상 비교 결과를 디지털의 업신호(UP) 및 다운신호(DOWN)로 출력한다. 예컨대, 제1입력신호(CFM)의 위상이 제2입력신호(CTM)의 위상보다 앞서면, 업신호(UP)를 하이레벨로 하고, 다운신호(DOWN)를 로우레벨로 한다. 반면, 제1입력신호(CFM)의 위상이 제2입력신호(CTM)의 위상보다 뒤서면 업신호(UP)를 로우레벨로 하고, 다운신호(DOWN)를 하이레벨로 한다. 여기서, 제1 및 제2입력신호(CFM, CTM)는 램버스 디램에서 이용되는 동기신호인 CFM 클럭신호 및 CTM 클럭신호인 것으로 한다.
적분기(20)는 리셋 신호(RSET)에 응답하여 업신호(UP) 및 다운신호(DOWN)를 입력하고, 리셋 신호(RSET)가 인에이블되는 동안, 입력된 업신호(UP) 및 다운신호(DOWN)를 각각 적분하여 그 평균값을 구한다. 또한, 적분기(20)는 업신호(UP)의 평균값 및 다운신호(DOWN)의 평균값을 비교하고, 비교된 결과를 비교신호(SCOM)로서 출력한다. 예컨대, 적분기(20)는 업신호의 평균값이 크면 비교신호(SCOM)를 하이레벨로 하고, 다운신호의 평균값이 크면 비교신호(SCOM)를 로우레벨로 한다.
래치(30)는 래치 인에이블 신호(LEN)에 응답하여 비교신호(SCOM)를 래치하여 출력단자 OUT을 통해 출력한다.
이상에서와 같이, 적분기(20)는 위상 비교기(10)에서 출력되는 디지털의 업/다운 신호(UP/DOWN)를 각각 적분하고, 각 적분된 결과에 따라 디지털의 비교신호(SCOM)를 출력한다. 이 때, 업/다운 신호가 적분된 결과는 아날로그 신호 형태로 나타난다. 또한, 적분기(20)는 적분된 아날로그 신호의 크기를 비교하고, 비교된 결과를 디지털 신호 형태인 비교신호(SCOM)로서 출력한다. 이처럼, 적분기(20)를 이용함으로써, 디지털 신호가 아날로그 신호로 변환되고, 아날로그 신호가 다시 디지털 신호로 변환된다. 이처럼, 신호의 형태가 변환되는 과정에서 오프셋이 발생할 수 있으며, 이로인해 에러(error)가 발생될 수 있다. 또한, 아날로그 회로구성을 포함하는 적분기(20)를 이용하므로, 디지털 위상 검출기의 구성이 복잡해 진다.
본 발명이 이루고자 하는 기술적 과제는 회로 구성이 간단하고, 오프셋 발생을 최소화하는 램버스 디램에서 디지털 위상 검출기를 제공하는 데 있다.
상기 과제를 이루기 위해, 제1 및 제2입력 신호를 입력하고, 입력된 제1 및 제2입력 신호의 위상차를 디지털 적으로 검출하는 램버스 디램에서 본 발명에 따른 디지털 위상 검출기는 주 클럭신호에 응답하여 제1 및 제2입력 신호의 위상차를 비교하고, 비교 결과에 상응하여 업신호 및 다운신호를 발생하는 위상 비교기 및 주 클럭신호에 응답하여 업신호 및 다운신호를 각각 카운트하고, 각 카운트된 결과를 비교한 비교신호를 제1 및 제2입력 신호의 위상차 검출 결과로서 출력하는 업/다운 신호 카운터를 구비하는 것이 바람직하다.
이하, 본 발명에 따른 램버스 디램에서 디지털 위상 검출기를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 3은 본 발명에 따른 램버스 디램에서 디지털 위상 검출기를 나타내는 블록도이다. 디지털 위상 검출기는 위상 비교기(120), 업/다운 신호 카운터(122) 및 래치(124)를 포함하여 구성된다.
도 3을 참조하면, 위상 비교기(120)는 제1 및 제2입력 신호(CFM, CTM)를 입력하고, 주 클럭신호(MCLK)에 응답하여 입력된 제1 및 제2입력 신호(CFM, CTM)의 위상차를 비교한다. 여기서, 제1 및 제2입력 신호(CFM, CTM)는 각각 CFM 클럭신호 및 CTM 클럭신호인 것으로 한다. 또한, 위상 비교기(120)는 제1 및 제2입력 신호(CFM, CTM)의 위상 비교 결과를 업신호(UP) 및 다운신호(DOWN)로서 발생한다. 예컨대, 위상 비교기(120)는 제1입력 신호(CFM)의 위상이 제2입력 신호(CTM)보다 앞서면 하이레벨의 업신호(UP)와 로우레벨의 다운신호(DOWN)를 발생한다. 반면, 위상 비교기(120)는 제1입력 신호(CFM)의 위상이 제2입력 신호(CTM)의 위상보다 뒤서면 로우레벨의 업신(UP)와 하이레벨의 다운신호(DOWN)를 발생한다.
업/다운 신호 카운터(122)는 리셋신호(RSET)에 응답하여 리셋되고, 주 클럭 신호(MCLK)에 응답하여 업신호(UP) 및 다운신호(DOWN)를 각각 카운트한다. 또한, 업/다운 신호 카운터(122)는 업신호(UP) 및 다운신호(DOWN)가 카운트된 결과를 비교한 비교신호(SCOM)를 제1 및 제2입력 신호(CFM, CTM)의 위상차 검출 결과로서 출력한다. 예컨대, 업/다운 신호 카운터(122)는, 업신호(UP)를 카운트한 결과가 다운신호(DOWN)를 카운트한 결과보다 크면, 하이레벨의 비교신호(SCOM)를 발생한다. 또한, 업/다운 신호 카운터(122)는, 업신호(UP)를 카운팅한 결과가 다운신호(DOWN)를 카운트한 결과보다 작으면, 로우레벨의 비교신호(SCOM)를 발생한다. 업/다운 신호 카운터(122)는 도 4를 참조하여 상세히 기술된다.
래치(124)는 래치 인에이블 신호(LEN)에 응답하여 비교신호(SCOM)를 래치하고, 래치된 결과를 래치 인에이블 신호(LEN)가 인에이블된 동안 제1 및 제2입력 신호(CFM, CTM)의 위상차 검출 결과로서 출력단자 OUT을 통해 출력한다.
즉, 본 발명에 따른 디지털 위상 검출기는 업/다운 신호 카운터(122)에 의해 업신호(UP) 및 다운신호(DOWN)를 카운팅하고, 카운팅된 결과를 비교하여 디지털의 비교신호(SCOM)를 출력한다. 따라서, 종래와 같이 아날로그 신호로 변환되는 과정 없이 디지털적으로 신호처리가 이루어지므로, 오프셋 발생을 줄일 수 있다. 또한, 종래와 같이 적분회로를 사용하지 않으므로, 디지털 위상 검출회로가 보다 간단히 구현될 수 있으며 동작 방법이 간단해진다.
도 4는 도 3에 도시된 업/다운 신호 카운터(122)를 나타내는 회로도이다. 업/다운 신호 카운터(122)는 제1 및 제2카운터(130, 132)와 비교기(134)를 포함하여 구성된다.
도 4를 참조하여, 제1카운터(130)는 리셋 신호(RSET)에 응답하여 리셋되고, 주 클럭신호(MCLK)에 응답하여 업신호(UP)를 카운팅한다. 또한, 제1카운터(130)는 업신호(UP)를 카운팅한 결과를 제1카운팅 값(C_VAL1)으로서 비교기(134)로 출력한다.
제2카운터(132)는 리셋 신호(RSET)에 응답하여 리셋되고, 주 클럭신호(MCLK)에 응답하여 다운신호(DOWN)를 카운팅한다. 또한, 제2카운터(132)는 다운신호(DOWN)를 카운팅한 결과를 제2카운팅 값(C_VAL2)으로서 비교기(134)로 출력한다.
비교기(134)는 제1 및 제2카운터(130, 132)에서 각각 카운팅된 제1카운팅 값(C_VAL1) 및 제2카운팅 값(C_VAL2)의 크기를 비교하고, 비교된 결과를 비교 신호(SCOM)로서 출력한다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
상술한 바와 같이, 본 발명에 따른 램버스 디램에서 디지털 위상차 검출기는 업/다운 신호 카운터(122)를 이용하여 업신호(UP) 및 다운신호(DOWN)를 카운팅하고, 카운팅된 결과를 비교하므로 정확한 비교신호(SCOM)를 발생할 수 있다. 또한, 아날로그 신호로 변환되는 과정 없이 디지털적으로 신호처리가 이루어지므로, 오프셋 발생을 줄일 수 있으며, 종래와 같이 적분회로를 사용하지 않으므로, 디지털 위상 검출회로가 보다 간단히 구현될 수 있으며 동작 방법이 간단해질 수 있다.

Claims (3)

  1. 제1 및 제2입력 신호를 입력하고, 입력된 상기 제1 및 상기 제2입력 신호의 위상차를 디지털 적으로 검출하는 램버스 디램에서 디지털 위상 검출기에 있어서,
    주 클럭신호에 응답하여 상기 제1 및 상기 제2입력 신호의 위상차를 비교하고, 비교 결과에 상응하여 업신호 및 다운신호를 발생하는 위상 비교기; 및
    상기 주 클럭신호에 응답하여 상기 업신호 및 다운신호를 각각 카운트하고, 각 카운트된 결과를 비교한 비교신호를 상기 제1 및 상기 제2입력 신호의 위상차 검출 결과로서 출력하는 업/다운 신호 카운터를 구비하며,
    상기 업/다운 신호 카운터는
    상기 주 클럭신호에 응답하여 상기 업신호를 카운팅하고, 카운팅된 결과를 제1카운팅 값으로서 출력하는 제1카운터;
    상기 주 클럭신호에 응답하여 상기 다운신호를 카운팅하고, 카운팅된 결과를 제2카운팅 값으로서 출력하는 제2카운터; 및
    상기 제1카운팅 값 및 상기 제2카운팅 값을 비교하고, 비교된 결과를 상기 비교 신호로서 출력하는 비교기를 구비하는 것을 특징으로 하는 램버스 디램에서 디지털 위상 검출기.
  2. 제1항에 있어서, 상기 디지털 위상 검출기는 래치 인에이블 신호에 응답하여 상기 비교신호를 래치하는 래치부를 더 구비하는 것을 특징으로 하는 램버스 디램에서 디지털 위상 검출기.
  3. 삭제
KR1019990049722A 1999-11-10 1999-11-10 램버스 디램에서 디지털 위상 검출기 KR100640562B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990049722A KR100640562B1 (ko) 1999-11-10 1999-11-10 램버스 디램에서 디지털 위상 검출기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990049722A KR100640562B1 (ko) 1999-11-10 1999-11-10 램버스 디램에서 디지털 위상 검출기

Publications (2)

Publication Number Publication Date
KR20010046107A KR20010046107A (ko) 2001-06-05
KR100640562B1 true KR100640562B1 (ko) 2006-10-31

Family

ID=19619405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990049722A KR100640562B1 (ko) 1999-11-10 1999-11-10 램버스 디램에서 디지털 위상 검출기

Country Status (1)

Country Link
KR (1) KR100640562B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5271040A (en) * 1991-12-20 1993-12-14 Vlsi Technology, Inc. Phase detector circuit
JPH0634684A (ja) * 1992-07-15 1994-02-10 Oki Micro Design Miyazaki:Kk 位相差デジタル変換回路
KR960025904U (ko) * 1994-12-30 1996-07-22 위상고정루프 회로를 갖는 전압제어발진기
JPH10117142A (ja) * 1996-10-11 1998-05-06 Fujitsu Ltd 位相同期ループ回路および半導体集積回路
KR19990049722A (ko) * 1997-12-15 1999-07-05 김영환 적외선 ccd 카메라를 이용한 졸음운전 방지장치 및 그 제어방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5271040A (en) * 1991-12-20 1993-12-14 Vlsi Technology, Inc. Phase detector circuit
JPH0634684A (ja) * 1992-07-15 1994-02-10 Oki Micro Design Miyazaki:Kk 位相差デジタル変換回路
KR960025904U (ko) * 1994-12-30 1996-07-22 위상고정루프 회로를 갖는 전압제어발진기
JPH10117142A (ja) * 1996-10-11 1998-05-06 Fujitsu Ltd 位相同期ループ回路および半導体集積回路
KR19990049722A (ko) * 1997-12-15 1999-07-05 김영환 적외선 ccd 카메라를 이용한 졸음운전 방지장치 및 그 제어방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019990049722 - 638407

Also Published As

Publication number Publication date
KR20010046107A (ko) 2001-06-05

Similar Documents

Publication Publication Date Title
US10613141B2 (en) Method of measuring clock jitter, clock jitter measurement circuit, and semiconductor devices including the same
US11177817B2 (en) Random number generating device and operating method of the same
US6272194B1 (en) Synchronous signal detecting circuit, method, and information storage medium
US5668840A (en) Synchronizing circuit for use in a digital audio signal compressingxpanding system
US7336702B2 (en) Jitter detecting apparatus and phase locked loop using the detected jitter
CN101465632A (zh) 采样电路与采样方法
KR100640562B1 (ko) 램버스 디램에서 디지털 위상 검출기
US5680076A (en) Phase-lock indicator circuit with phase-only detection
US8184391B1 (en) Phase-adjustment of divided clock in disk head read circuit
US7271578B2 (en) Voltage monitoring circuit
US6201487B1 (en) Error detecting circuit in a line length decoding system
US10887058B2 (en) Signal detector and signal detection method
JPH03206725A (ja) Ｐｌｌロック検出回路
Varasano et al. New developments in neutron counting chains for safeguards
JPH08279839A (ja) 誤り検出器
KR100194805B1 (ko) 주파수 편차를 이용한 디지틀 위상차 검출기
KR0143545B1 (ko) 데이타 기록장치의 프레임 싱크 검출회로
JPH1116296A (ja) 同期パターン抽出方法及び同期パターン抽出装置
JP2864779B2 (ja) パルス入力回路
JPH1155078A (ja) デジタルノイズフィルタ
KR960027637A (ko) 동기신호 검출장치
JPH02214348A (ja) アクセス異常検出装置
KR20010001783A (ko) 마우스 제어기의 노이즈 제거장치 및 방법
JPH03202910A (ja) 同期化回路
JP2002077063A (ja) サンプリングレートコンバータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091016

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee